專利名稱：存儲系統(tǒng)和對存儲系統(tǒng)的存儲芯片進行存取的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲系統(tǒng)，所述存儲系統(tǒng)包括存儲控制器和至少一個存儲模塊，在該存儲模塊上以特定拓?fù)洳贾糜幸欢〝?shù)量的半導(dǎo)體存儲芯片和連接線，并且本發(fā)明涉及一種對這種存儲系統(tǒng)的半導(dǎo)體存儲芯片進行存取的方法。
背景技術(shù)：
快速半導(dǎo)體存儲器的新近發(fā)展將導(dǎo)致例如高達7Gbit/s的高速信號傳輸速率。就合適的拓?fù)涞膶嵤┖蛷拇鎯刂破鲗Υ鎯δK上的存儲芯片進行存取的適當(dāng)方法而言，這些高信號傳輸速率要求細致的設(shè)計考慮。
所附的圖1描繪了迄今公知的共享環(huán)結(jié)構(gòu)的例子的功能框圖，該共享環(huán)結(jié)構(gòu)是在考慮至存儲控制器150的連接的情況下如何在存儲模塊100上布置一定數(shù)量的存儲芯片(例如DRAM芯片)的可能的解決方案。在存儲模塊100(例如DIMM)上，存儲芯片(或者存儲行列(rank))110、120、130、140以這樣的方式來布置，使得命令和數(shù)據(jù)信號流CawD從存儲控制器150通過第一傳輸信道102被傳輸給第一存儲芯片110，從該第一存儲芯片110通過第二傳輸信道112被傳輸給第二存儲芯片120，從該第二存儲芯片120通過第三傳輸信道122被傳輸給第三存儲芯片130，從該第三存儲芯片130通過第四傳輸信道132被傳輸給第四存儲芯片140，并且從該第四存儲芯片140通過第五傳輸信道142被傳輸回存儲控制器150。
在共享環(huán)結(jié)構(gòu)的上述例子中，存儲模塊100可以是DIMM，在其上例如布置有四個具有相同功能的DDR-DRAM存儲芯片。信號流CawD中的數(shù)據(jù)和命令信號是基于協(xié)議的，并且形成傳輸信道的連接線按如上所述的并且在圖1中所描繪的連續(xù)順序連接這些DDR-DRAM。也就是說，數(shù)據(jù)和命令信號流CawD只能在一個方向上流動。
在所附的圖2的功能框圖中示出了另一迄今公知的星型拓?fù)浣Y(jié)構(gòu)的例子，該星型拓?fù)浣Y(jié)構(gòu)同樣適用于在存儲模塊200上布置存儲芯片并且將所述存儲芯片連接到存儲控制器250上。例如DDR-DRAM芯片210、220、230和240的四個存儲芯片以這樣的方式被布置在存儲模塊200上，使得命令和數(shù)據(jù)信號流CawD從存儲控制器250被傳輸給一個在下文中被稱為“主”存儲芯片的專用存儲芯片210，并且從那里被傳輸回存儲控制器250(讀數(shù)據(jù)rD)。另外，命令和數(shù)據(jù)信號流CawD可以從主存儲芯片210被傳輸給第一存儲芯片220或者第二存儲芯片230或者第三存儲芯片240，并且從那里被傳輸回該主存儲芯片210。與在圖1中所描繪的共享環(huán)結(jié)構(gòu)中相同，圖2中所示的星型拓?fù)渲械男盘柫鰿awD的數(shù)據(jù)和命令信號是基于協(xié)議的。
因為在圖1和2中所示的示例性存儲模塊100和200上的存儲芯片必須非常靈活地被存取，所以必須可以提前、也即在基于協(xié)議的實際命令和數(shù)據(jù)流已經(jīng)到達存儲芯片之前執(zhí)行某些操作，例如設(shè)置操作。尤其在圖1中所示的共享環(huán)拓?fù)渲械拇鎯π酒?10、120、130和140以及在圖2中所示的星型拓?fù)渲械闹鞔鎯π酒?10必須非?？焖俨⑶胰菀椎卦谠衮?qū)動和數(shù)據(jù)處理任務(wù)之間進行區(qū)分。另外，在共享環(huán)拓?fù)浜托切屯負(fù)渲?，功耗和相關(guān)的熱效應(yīng)都是關(guān)鍵問題?？偣谋仨毐３直M可能低。
至今，建議在基于協(xié)議的規(guī)則的命令和數(shù)據(jù)流的幀內(nèi)傳輸行列選擇命令、或者時鐘使能命令、或者甚至不傳輸時鐘使能命令。這非常不靈活，因為a)幀必須被解碼，以找出什么是行列選擇信息或者時鐘使能信息，也即尋址哪個存儲芯片、例如根據(jù)圖1的共享環(huán)拓?fù)渲械牡谝淮鎯π酒?10、第二存儲芯片120、第三存儲芯片130或者第四存儲芯片140或者在根據(jù)圖2的星型拓?fù)渲械闹鞔鎯π酒?10、存儲芯片220、存儲芯片230或者存儲芯片240，以用于數(shù)據(jù)處理、用于再驅(qū)動或者用于低功率待機模式；b)存儲芯片不能被提前存取以用于某些設(shè)置程序或者用于某些與功率相關(guān)的程序；c)存儲芯片不能獨立于命令和數(shù)據(jù)流被存??；d)根據(jù)圖1的共享環(huán)拓?fù)渲械拇鎯π酒透鶕?jù)圖2的星型拓?fù)渲械闹鞔鎯π酒?10必須利用協(xié)議所包括的行列選擇在再驅(qū)動與存儲芯片讀/寫程序之間進行區(qū)分，這導(dǎo)致更高的邏輯努力；e)因為當(dāng)行列選擇命令和時鐘使能信息被包括在協(xié)議中時，該行列選擇命令和時鐘使能信息必須被解碼，所以即使只須在存儲芯片中執(zhí)行一次再驅(qū)動，也涉及芯片中的主體，因此功耗增加。

發(fā)明內(nèi)容
本發(fā)明的實施方案提供一種存儲系統(tǒng)和對存儲系統(tǒng)進行存取的方法。在一個實施方案中，本發(fā)明提供一種存儲系統(tǒng)，所述存儲系統(tǒng)包括存儲控制器和至少一個存儲模塊，在所述存儲模塊上以分別所規(guī)定的拓?fù)洳贾糜幸欢〝?shù)量的半導(dǎo)體存儲芯片和連接線。所述連接線包括第一連接線，該第一連接線形成傳輸信道，用于從所述存儲控制器到所述存儲模塊上的存儲芯片中的至少一個以及從那里到所述存儲控制器的基于協(xié)議的數(shù)據(jù)和命令信號流的傳輸。第二連接線單獨地從所述存儲控制器被直接路由到所述存儲模塊上的存儲芯片中的至少一個，用于將選擇信息與所述數(shù)據(jù)和命令信號流分開地傳輸給所述至少一個存儲芯片。


附圖被包括以提供對本發(fā)明的進一步理解，并且被結(jié)合并構(gòu)成本說明書的一部分。附圖示出本發(fā)明的實施方案，并且與描述一起用于解釋本發(fā)明的原理。當(dāng)本發(fā)明的其他實施方案和本發(fā)明的許多預(yù)期優(yōu)點參考以下的詳細描述而變得更好理解時，其將被容易地意識到。附圖的元件不必相對于彼此按比例制圖。類似的附圖標(biāo)記表示相應(yīng)的相似部分。
圖1是以共享環(huán)拓?fù)渌贾玫默F(xiàn)有技術(shù)存儲系統(tǒng)的第一例子的示意性功能框圖。
圖2是現(xiàn)有技術(shù)存儲系統(tǒng)的第二例子的示意性功能框圖，其中存儲芯片以星型拓?fù)浔徊贾谩?br> 圖3示出根據(jù)本發(fā)明第一實施方案的存儲系統(tǒng)的第一版本的示意性功能框圖，其中存儲芯片以星型拓?fù)浔徊贾谩?br> 圖4示意性地示出本發(fā)明存儲系統(tǒng)的第一實施方案的第二替代版本的功能框圖，其中存儲芯片以星型拓?fù)浔徊贾谩?br> 圖5示意性地示出本發(fā)明存儲系統(tǒng)的第一實施方案的第三替代版本的功能框圖，其中存儲芯片以星型拓?fù)浔徊贾谩?br> 圖6示意性地示出根據(jù)本發(fā)明的存儲系統(tǒng)的第二實施方案的第一版本的功能框圖，其中存儲芯片以環(huán)前向拓?fù)浔徊贾谩?br> 圖7示意性地示出根據(jù)本發(fā)明的存儲系統(tǒng)的第二實施方案的替代版本的功能框圖，其中存儲芯片以共享環(huán)結(jié)構(gòu)被布置。
具體實施例方式
在以下詳述中參考附圖，其中所述附圖構(gòu)成本文的一部分，并且在所述附圖中通過圖解例示了可以實現(xiàn)本發(fā)明的特殊實施方案。在這方面，諸如“頂部”、“底部”、“前面”、“背面”、“領(lǐng)先的”“尾隨的”等的方向術(shù)語參照所示的圖的方向來使用。由于本發(fā)明實施方案的部件可以被定位在多個不同的方向上，所以方向術(shù)語被用于說明的目的，而決不是限制性的。應(yīng)該理解的是，可以使用其他實施方案，并且在不偏離本發(fā)明的范圍的情況下可以進行結(jié)構(gòu)或邏輯改變。因此，不應(yīng)在限制的意義上理解以下詳述，而本發(fā)明的范圍是通過所附的權(quán)利要求來限定的。
在一個實施方案中，本發(fā)明提供一種存儲系統(tǒng)，該存儲系統(tǒng)能夠非常靈活并且快速地對存儲模塊上的存儲芯片進行存取，并且提供提前、也即在基于協(xié)議的實際命令和數(shù)據(jù)流已經(jīng)到達存儲芯片之前并且獨立于該命令和數(shù)據(jù)流執(zhí)行某些操作、也即設(shè)置操作、斷電和通電操作的可能性。
在另一實施方案中，本發(fā)明提供一種靈活地對存儲模塊上的存儲芯片進行存取的方法，該方法能夠?qū)崿F(xiàn)提前、也即在基于協(xié)議的實際命令和數(shù)據(jù)流已經(jīng)到達存儲芯片之前并且獨立于該命令和數(shù)據(jù)流執(zhí)行某些操作、諸如例如用于通電或者斷電的設(shè)置操作。
在一個實施方案中，本發(fā)明提供一種存儲系統(tǒng)，所述存儲系統(tǒng)包括存儲控制器和至少一個存儲模塊，在所述存儲模塊上以分別所規(guī)定的拓?fù)洳贾糜幸欢〝?shù)量的半導(dǎo)體存儲芯片和連接線。所述連接線包括第一連接線和第二連接線，所述第一連接線形成傳輸信道，用于從所述存儲控制器到所述存儲模塊上的存儲芯片中的至少一個以及從那里到所述存儲控制器的基于協(xié)議的數(shù)據(jù)和命令信號流的傳輸，并且所述第二連接線單獨地從所述存儲控制器被直接路由到所述存儲模塊上的存儲芯片中的至少一個，用于將選擇信息與所述數(shù)據(jù)和命令信號流分開地傳輸給所述至少一個存儲芯片。
在根據(jù)本發(fā)明的上述實施方案的存儲系統(tǒng)中，所述選擇信息、也即行列信號和/或時鐘使能信號與基于通常協(xié)議的命令和數(shù)據(jù)流分開。此外，單獨的選擇信息通過所述第二連接線直接從所述存儲控制器被連接到所述存儲模塊上。該結(jié)構(gòu)a)提供靈活性，以便提前執(zhí)行設(shè)置操作和功率降低操作；b)提供靈活性，以便獨立于命令和數(shù)據(jù)流執(zhí)行某些操作、例如功率降低操作；c)由于通過第二連接線的單獨的信息傳輸而使有效功率降低技術(shù)成為可能；d)允許在存儲芯片中、例如在主存儲芯片中有效地在再驅(qū)動和實際數(shù)據(jù)處理命令之間進行區(qū)分，并因此避免信道上的通信；e)當(dāng)數(shù)據(jù)處理在確定的存儲芯片中、例如在主存儲芯片中被執(zhí)行時，使并行再驅(qū)動成為可能；并且f)降低功耗，因為對關(guān)于哪個存儲芯片必須處于數(shù)據(jù)處理模式和哪個存儲芯片必須被保持在低功率模式的基于協(xié)議的命令和數(shù)據(jù)流的解碼不再是必要的。
在本發(fā)明存儲系統(tǒng)的一個實施方案中，所述半導(dǎo)體存儲芯片以星型拓?fù)浔徊贾迷谒龃鎯δK上，并且所述至少一個存儲芯片是專用主存儲芯片，并且來自以及通向所述存儲控制器的所述第一連接線僅僅被連接到具有至少用于所述數(shù)據(jù)和命令信號的再驅(qū)動功能的所述主存儲芯片上。所述存儲模塊上的其他存儲芯片分別通過所述第一連接線只被連接到所述主存儲芯片上，同時形成所述星型拓?fù)洹?br> 在所述半導(dǎo)體存儲芯片以星型拓?fù)浔徊贾玫脑搶嵤┓桨钢?，所述第二連接線將所述存儲控制器只與所述主存儲芯片相連接，用于以點對點連接來傳輸所述單獨的選擇信息。
在其有利的改進方案中，所述第二連接線另外將所述主存儲芯片與所述存儲模塊上的其他存儲芯片中的每個存儲芯片相連接，并且所述主存儲芯片具有也用于所述單獨的選擇信息的再驅(qū)動功能。
在所述半導(dǎo)體存儲芯片以星型拓?fù)浔徊贾玫谋景l(fā)明存儲系統(tǒng)的該實施方案中，根據(jù)替代版本的第二連接線將所述主存儲芯片和所有其他存儲芯片并行地與所述存儲控制器相連接。
根據(jù)本發(fā)明存儲系統(tǒng)的第二優(yōu)選實施方案，所述半導(dǎo)體存儲芯片以共享環(huán)或者環(huán)前向拓?fù)浔徊贾迷谒龃鎯δK上。所述第一連接線將所述存儲控制器與第一存儲芯片相連接并且以同一傳輸方向與所述環(huán)的最后一個存儲芯片相連接，并且所述存儲模塊上的所有存儲芯片都具有用于至少所述數(shù)據(jù)和命令信號的再驅(qū)動功能，使得每個存儲芯片通過所述第一連接線分別被連接到所述環(huán)的相鄰存儲芯片上。
在第二優(yōu)選實施方案中，所述第二連接線可以被布置用于將所述存儲模塊上的所有存儲芯片并行地連接到所述存儲控制器上。
在第二實施方案的替代版本中，所述第二連接線以星型拓?fù)鋵⑺龃鎯δK上的所有存儲芯片連接到所述存儲控制器上。
根據(jù)第二實施方案的另一替代版本，所述第二連接線以飛越(fly-by)拓?fù)鋵⑺龃鎯刂破髋c所述存儲芯片相連接，使得所述存儲控制器和所述存儲模塊上的第一至最后一個存儲芯片以同一傳輸方向被連接，并且所述存儲模塊上的所述第一至所述最后一個存儲芯片中除一個存儲芯片以外都具有也用于單獨的選擇信息的再驅(qū)動功能。
根據(jù)本發(fā)明存儲系統(tǒng)的一個實施方案，至少四個存儲芯片被布置在所述存儲模塊上，并且所述第二連接線包括至少兩條并行連接線，用于將所述單獨的選擇信息作為至少一個2比特信號傳輸。
所述單獨的選擇信息可以包括用于選擇由存儲芯片組成的存儲行列的行列選擇信號。根據(jù)另一例子，所述單獨的選擇信息包括時鐘使能信號，用于使能/禁止所述存儲芯片的單獨計時。
在根據(jù)本發(fā)明的存儲系統(tǒng)中，所述存儲芯片可以包括DDR-DRAM存儲芯片。
根據(jù)本發(fā)明的第二主要方面，在包括存儲控制器和至少一個以分別所規(guī)定的拓?fù)洳贾糜幸欢〝?shù)量的半導(dǎo)體存儲芯片和連接線的存儲模塊的存儲系統(tǒng)中，本發(fā)明提供一種對所述半導(dǎo)體存儲芯片進行存取的方法，其中所述方法包括在所述存儲控制器和所述存儲模塊上的所述半導(dǎo)體存儲芯片中的至少一個之間設(shè)置第一連接線；通過由所述第一連接線所形成的信道將基于協(xié)議的數(shù)據(jù)和命令信號流分別從所述存儲控制器傳輸給所述存儲模塊上的所述至少一個半導(dǎo)體存儲芯片以及從那里傳輸給所述存儲控制器；與所述第一連接線分開地設(shè)置從所述存儲控制器直接到所述存儲模塊上的存儲芯片中的至少一個的第二連接線；并且通過所述第二連接線將選擇信息與所述數(shù)據(jù)和命令信號流分開地從所述存儲控制器傳輸給所述存儲模塊上的所述至少一個存儲芯片，其中根據(jù)所述選擇信息使能/禁止所述至少一個存儲芯片的預(yù)定功能。
針對以共享環(huán)或者星型拓?fù)渌贾玫拇鎯ο到y(tǒng)的例子以及也針對具有環(huán)前向結(jié)構(gòu)的存儲系統(tǒng)來描述本發(fā)明。
下面將參考附圖3至5來描述根據(jù)本發(fā)明的存儲系統(tǒng)的第一實施方案，其中存儲芯片以星型拓?fù)浔徊贾迷诖鎯Π迳稀?br> 根據(jù)本發(fā)明的第一優(yōu)選實施方案的存儲系統(tǒng)的第一版本被示意性地示出在圖3中，并且作為例子包括四個以星型結(jié)構(gòu)被布置在存儲模塊1上的存儲芯片10(M)、20、30、40。第一存儲芯片、也即存儲芯片10(M)是專用存儲芯片(下面也稱為主存儲芯片)，并且通過雙向的第一連接線13a、13b、13c和13d在一側(cè)與存儲控制器51相連接并在另一側(cè)以星型拓?fù)渑c三個從存儲芯片20、30和40相連接。如在本說明書的引言部分中參考圖2所述的那樣，第一連接線13a、13b、13c、13d形成用于基于協(xié)議的數(shù)據(jù)和命令信號流的傳輸?shù)男诺馈Ｔ摂?shù)據(jù)和命令信號流首先從存儲控制器51被傳輸給主存儲芯片10(M)，其次從主存儲芯片10(M)被分別傳輸給從存儲芯片20或者30或者40，并且另外從該從存儲芯片20或者30或者40被傳輸給主存儲芯片10(M)，并且從那里被傳輸回存儲控制器51。
此外，第一優(yōu)選實施方案的存儲系統(tǒng)包括第二連接線12，所述第二連接線直接將存儲控制器51連接到主存儲芯片10(M)上，并且被設(shè)置用于將選擇信息從存儲控制器51單獨地傳輸給主存儲芯片10(M)。單獨的傳輸意味著，該選擇信息與通過第一連接線所傳輸?shù)臄?shù)據(jù)和命令信號流分開地被傳輸。
選擇信息可以包括被傳輸給主存儲芯片10(M)的行列選擇信號，該主存儲芯片10(M)由于在其中區(qū)分環(huán)槽(1oop trough)與數(shù)據(jù)處理任務(wù)而具有最高的重要性。另外，單獨的選擇信息可以包括時鐘使能信號，以允許智能功率降低操作。
就存儲模塊2上的主存儲芯片10(M)和從存儲芯片20、30和40通過第一連接線13a、13b、13c和13d的連接而言，類似于在圖3中所描繪的本發(fā)明存儲系統(tǒng)的版本，如圖4中所描繪的本發(fā)明存儲系統(tǒng)的第一實施方案的第二版本也以星型拓?fù)浔徊贾谩Ｈ欢?，在圖4中所描繪的可替代版本中，第二連接線12a、12b、12c和12d不僅將存儲控制器52連接到主存儲芯片10(M)上以便將選擇信息傳輸給主存儲芯片10(M)，而且另外與由第一連接線13b、13c和13d所形成的傳輸信道分開地將主存儲芯片10(M)與從存儲芯片20、30和40中的每一個相連接。在該版本中，主存儲芯片10(M)具有也用于從存儲控制器52所接收的單獨的選擇信息的附加再驅(qū)動功能，以便將所述單獨的選擇信息再驅(qū)動到從存儲芯片20或者30或者40上。
如同在之前參考圖3所述的本發(fā)明存儲系統(tǒng)的版本中，單獨的選擇信息可以包括行列選擇信號，用于提前設(shè)置和存取存儲芯片10(M)、20、30或者40，或者單獨的選擇信息可以包括時鐘使能信號，以便不僅在主存儲芯片10(M)中而且在從存儲芯片20、30和40中允許智能功率降低措施。
圖5示意性地示出第一優(yōu)選實施方案的第三版本的功能框圖，其中主存儲芯片10(M)和從存儲芯片20、30和40以星型拓?fù)浔徊贾迷诖鎯δK3上，并且通過用于傳輸基于協(xié)議的數(shù)據(jù)和命令信號流的第一連接線13a、13b、13c和13d連接在一起并且與存儲控制器53連接。然而，第二連接線的布置不同于根據(jù)圖3的第一版本和根據(jù)圖4的第二版本的第二連接線的布置。也即，圖5中的第二連接線12將主存儲芯片10(M)和從存儲芯片20、30和40并行地連接到存儲控制器53上。如同在圖4中示意性所示的版本中，單獨的選擇信息可以包括允許高靈活性的行列選擇信號，用于提前設(shè)置和存取存儲芯片，并且可以包括時鐘使能信號，用于獨立于命令和數(shù)據(jù)流來執(zhí)行確定的功率降低操作，使得不用于數(shù)據(jù)寫或讀處理的存儲芯片的功耗能夠被有效地降低。
根據(jù)本發(fā)明的存儲系統(tǒng)的第一優(yōu)選實施方案提出星型拓?fù)浣Y(jié)構(gòu)作為是在也考慮至存儲控制器的連接的情況下如何在存儲模塊、例如DIMM上布置諸如DDR-DRAM的存儲芯片的有利解決方案。在該星型拓?fù)渲?，存儲模塊上的存儲芯片以這樣的方式來布置，使得命令和數(shù)據(jù)流被傳輸存儲控制器主存儲芯片第一從存儲芯片或者第二從存儲芯片或者第三從存儲芯片。數(shù)據(jù)和命令流是基于協(xié)議的。第二連接線與第一連接線分開的路由實現(xiàn)將單獨的選擇信息從存儲控制器直接傳輸給存儲模塊上的至少一個存儲芯片、例如主存儲芯片。這種被單獨傳輸?shù)倪x擇信息可以包括行列選擇信號，其可以被用于至少在主存儲芯片內(nèi)執(zhí)行設(shè)置程序，或者在第一至第三從存儲芯片中預(yù)先指示確定的數(shù)據(jù)處理任務(wù)。另外，選擇信息可以包括時鐘使能信號，因為對哪個存儲芯片必須處于數(shù)據(jù)處理模式和哪個存儲芯片必須被保持在低功率模式的解碼不再是必要的，所以所述時鐘使能信號允許智能功率降低措施。
對于單獨的選擇信息通過第二連接線的傳輸來說，任意的總線寬度都是可能的?？偩€寬度主要取決于要傳輸?shù)男畔⒘?、存儲模塊上的可用面積和要被存取的存儲芯片的數(shù)量。根據(jù)上面參考圖3至5中所描繪的功能框圖所述的三種替代版本，能夠以不同的方式在存儲模塊上用線路傳送(wire)單獨的選擇信息。在這些版本中的任一版本中，第二連接線以點對點的方式將存儲控制器與存儲模塊相連接。可以在存儲模塊上實現(xiàn)不同的布線情形，例如a)只有一個主存儲芯片10(M)被連接(圖3)；b)第二連接線首先連接主存儲芯片10(M)，然后該主存儲芯片將單獨的選擇信息再驅(qū)動到從存儲芯片20、30、40上(圖4)；c)只有主存儲芯片10(M)被直接連接到存儲控制器上，針對從存儲芯片20、30和40的選擇信息被包括在協(xié)議中(圖3)，或者d)第二連接線(在飛躍或者星型拓?fù)渲?并行連接到所有存儲芯片上(圖5)。
根據(jù)本發(fā)明的存儲系統(tǒng)的第二實施方案提出環(huán)前向結(jié)構(gòu)和共享環(huán)結(jié)構(gòu)，該環(huán)前向結(jié)構(gòu)和共享環(huán)結(jié)構(gòu)是也在考慮至存儲控制器的連接的情況下如何在存儲模塊、諸如DIMM上布置例如DDR-DRAM的存儲芯片的第二有利解決方案。在該結(jié)構(gòu)(關(guān)于共享環(huán)結(jié)構(gòu)也參考在說明書的引言部分中所述的圖1)中，存儲模塊上的存儲芯片以這樣的方式來布置，使得命令和數(shù)據(jù)流被傳輸存儲控制器→第一存儲芯片→第二存儲芯片→第三存儲芯片→第四存儲芯片，并且從第四存儲芯片被傳輸回存儲控制器。在該拓?fù)渲校瑪?shù)據(jù)和命令流也是基于協(xié)議的，并且按該連續(xù)順序連接存儲芯片。該數(shù)據(jù)和命令流只能在一個方向上流動。
因為存儲模塊上的存儲芯片必須非常靈活地被存取，所以本發(fā)明存儲系統(tǒng)的第二實施方案提議通過第二連接線單獨地傳輸選擇信息，其中所述選擇信息可以包括行列選擇信號和/或時鐘使能信號，所述第二連接線與傳輸數(shù)據(jù)和命令信號流的第一連接線分開地從存儲控制器被路由到存儲模塊上的存儲芯片中的至少一個。如果存儲芯片在它不被存取時總是被關(guān)斷，則單獨的行列選擇信號和時鐘使能信號可以被組合成一個信號。
由于行列選擇信號和/或時鐘使能信號被單獨地傳輸并且以點對點的方式從存儲控制器被直接連接到存儲模塊上，所以在第二優(yōu)選實施方案中也實現(xiàn)了更多靈活性。這種行列選擇信號可以被用于在存儲芯片內(nèi)執(zhí)行設(shè)置程序或者預(yù)先指示確定的數(shù)據(jù)處理任務(wù)。在該實施方案中，用于傳輸單獨的選擇信息的第二連接線的總線寬度也依賴于要傳輸?shù)男畔⒘亢痛鎯δK上的可用面積。
根據(jù)圖6和7中所描繪的功能框圖，第二連接線可以以不同的方式被布線在存儲模塊上。
選擇信息也可以包括時鐘使能信號，該時鐘使能信號可被用于接通/關(guān)斷存儲芯片中的時鐘，從而節(jié)省功率。針對功耗，感興趣的是兩種模式、也即再驅(qū)動模式和數(shù)據(jù)處理模式。因為時鐘使能信號通過第二連接線與數(shù)據(jù)和命令信號流分開地被傳輸，所以對哪個存儲芯片必須處于數(shù)據(jù)處理模式和哪個存儲芯片必須被保持在低功率模式的解碼不再是必要的，而是直接由單獨的時鐘使能信號來指示。
在適用于如圖6中所示的具有環(huán)前向結(jié)構(gòu)的存儲系統(tǒng)的、第二實施方案的第一版本中，構(gòu)成四個存儲行列的四個存儲芯片10、20、30和40被布置在存儲模塊4上。傳輸信道11、21、31、41和51分別在存儲控制器54、第一存儲芯片10、第二存儲芯片20、第三存儲芯片30和第四存儲芯片40和存儲控制器54之間形成。上述傳輸信道的第一連接線13a_CAwD、13b_CAwD、13b_rD、13c_CAwD、13c_rD、13d_CAwD、13d_rD和13e_rD以前向環(huán)結(jié)構(gòu)被布置，用于傳輸基于協(xié)議的數(shù)據(jù)和命令信號流，其中所述第一連接線被分為用于傳輸寫、地址和命令信號CAwD的連接線13a_CAwD、13b_CAwD、13c_CAwD和13d_CAwD和用于傳輸讀信號rD的連接線13b_rD、13c_rD、13d_rD和13e_rD。
第二連接線12a、12b、12c和12d以飛越結(jié)構(gòu)與第一連接線13a_CAwD、13b_CAwD、13b_rD、13c_CAwD、13c_rD、13d_CAwD、13d_rD和13e_rD分開地被設(shè)置，用于將選擇信息、也即時鐘使能信號和/或行列選擇信號從存儲控制器54傳輸給存儲模塊4上的第一存儲芯片10，從那里傳輸給第二存儲芯片20，從那里傳輸給第三存儲芯片30，并且從那里傳輸給第四存儲芯片40。
在圖7中所示的共享環(huán)拓?fù)渲兴贾玫拇鎯ο到y(tǒng)的功能框圖中描繪了第二連接線12從存儲控制器55到存儲模塊5上的存儲芯片10、20、30、40的不同類型的連接。
在圖7中所描繪的存儲系統(tǒng)中，第二連接線12在存儲模塊5上以星型拓?fù)浔粚嵤?br> 根據(jù)(未示出的)另一替代版本，這種連接可以是第二連接線12的并行連接，然而并行連接具有存儲模塊上的引腳數(shù)較高的缺點。
另外應(yīng)該提及的是，本發(fā)明也可以被應(yīng)用于具有星型拓?fù)浜铜h(huán)前向拓?fù)涞慕M合的存儲系統(tǒng)。也存在提供兩個主芯片以及用于CAwD和rD(例如點對三點連接形式的CAwD和rD)的連接線的混合作為環(huán)前向拓?fù)涞目赡苄浴Ａ硗?，特別地，本說明書和相關(guān)的圖6和7總是描述和說明作為點對點連接來布置的CAwD和rD總線(第一連接線)。然而，技術(shù)人員將容易地認(rèn)識到連接的替代類型，也即1)對于CAwD總線來說-來自存儲芯片10的點對點連接，以及此外-從第一存儲芯片10到其他存儲芯片20、30和40的點對三點連接，以及2)rD總線-存儲芯片可以以兩組分開布置，每組都具有4比特的rD總線寬度(因此導(dǎo)致到存儲控制器54、55的8比特rD總線寬度)，然而，該替代連接只是多個例子中的一個。
對于本發(fā)明來說，雖然傳輸CAwD和rD信號流的第一連接線可以具有大量不同拓?fù)洌诙B接線從存儲控制器直接到存儲模塊上的存儲芯片中的至少一個的單獨路由是重要的。也即，rD和CAwD總線的拓?fù)涞募毠?jié)對于本發(fā)明來說不是至關(guān)重要的。
本領(lǐng)域技術(shù)人員將容易地認(rèn)識到，上面的描述也包括對半導(dǎo)體存儲芯片進行存取的方法。該方法包括在存儲控制器和存儲模塊上的半導(dǎo)體存儲芯片中的至少一個之間設(shè)置第一連接線，通過由第一連接線所形成的信道分別將基于協(xié)議的數(shù)據(jù)和命令信號流從存儲控制器傳輸給存儲模塊上的半導(dǎo)體存儲芯片中的至少一個，并且從那里傳輸給存儲控制器，與第一連接線分開地設(shè)置從存儲控制器直接到存儲模塊上的存儲芯片中的至少一個的第二連接線，并且通過該第二連接線將選擇信息與數(shù)據(jù)和命令信號流分開地從存儲控制器傳輸給存儲模塊上的至少一個存儲芯片，其中根據(jù)該選擇信息來使能/禁止至少一個存儲芯片的預(yù)定功能。
在本發(fā)明存儲系統(tǒng)的優(yōu)選實施方案的上面的描述中，在每個存儲模塊1-5上布置有四個存儲芯片。因此，從存儲控制器到至少一個存儲芯片、例如主存儲芯片10(M)的第二連接線的2比特連接足以將選擇信息作為2比特信號傳輸。
然而，應(yīng)該提及的是，在存儲模塊上布置四個存儲芯片只是一個例子，并且不同數(shù)量的存儲芯片可以被布置在存儲模塊上。因此，單獨的選擇信息的比特數(shù)、也即第二連接線的總線寬度不僅取決于要傳輸?shù)男畔⒘亢痛鎯δK上的可用面積和存儲模塊的引腳數(shù)，而且取決于存儲模塊上所布置的存儲芯片的數(shù)量。
如已經(jīng)提及的那樣，單獨的選擇信息可以包括用于選擇存儲行列的在上述實施方案中指定存儲芯片之一的行列選擇信號和/或用于使能/禁止存儲芯片的單獨計時的時鐘使能信號，因為對哪個存儲芯片必須處于數(shù)據(jù)處理模式和哪個存儲芯片必須被保持在低功率模式的解碼不再是必要的，因此允許有效地降低功耗。
另外，在本發(fā)明的優(yōu)選實施方案中所述的存儲芯片可以包括例如具有例如高達7Gbit/s的高傳輸速率的高速DDR-DRAM存儲芯片，因此可能上升至幾個20W的功耗和相關(guān)的熱效應(yīng)是本發(fā)明所解決的關(guān)鍵問題。
雖然于此已經(jīng)示出和描述了特殊實施方案，但是本領(lǐng)域的普通技術(shù)人員應(yīng)該理解的是，在不偏離本發(fā)明的范圍的情況下，可以用各種替換的和/或等價的實施方案來代替被所示出的和所描述的特殊實施方案。本申請旨在涵蓋這里所討論的特殊實施方案的任一修改或者變型。因此，本發(fā)明應(yīng)僅僅由權(quán)利要求和其等價物來限定。
權(quán)利要求
1.一種存儲系統(tǒng)，包括存儲控制器；和至少一個存儲模塊，在所述存儲模塊上以所規(guī)定的拓?fù)洳贾糜卸鄠€半導(dǎo)體存儲芯片和連接線，所述連接線包括第一連接線和第二連接線，其中所述第一連接線形成傳輸信道，用于從所述存儲控制器到所述存儲模塊上的存儲芯片中的至少一個以及從那里到所述存儲控制器的基于協(xié)議的數(shù)據(jù)和命令信號流的傳輸，所述第二連接線單獨地從所述存儲控制器被直接路由到所述存儲模塊上的存儲芯片中的至少一個，用于將選擇信息與所述數(shù)據(jù)和命令信號流分開地傳輸給所述至少一個存儲芯片。
2.按照權(quán)利要求1所述的存儲系統(tǒng)，其中所述半導(dǎo)體存儲芯片以星型拓?fù)浔徊贾迷谒龃鎯δK上，所述至少一個存儲芯片是專用主存儲芯片，并且所述第一連接線僅僅被連接到具有至少用于所述數(shù)據(jù)和命令信號的再驅(qū)動功能的所述主存儲芯片上，并且所述存儲模塊上的其他存儲芯片通過所述第一連接線分別只被連接到所述主存儲芯片上并且形成所述星型拓?fù)洹?br> 3.按照權(quán)利要求2所述的存儲系統(tǒng)，其中用于傳輸所述選擇信息的所述第二連接線僅僅將所述存儲控制器連接到所述主存儲芯片上。
4.按照權(quán)利要求3所述的存儲系統(tǒng)，其中所述第二連接線此外將所述主存儲芯片與所述其他存儲芯片中的每一個相連接，用于在所述存儲模塊上傳輸所述選擇信息，并且其中所述主存儲芯片具有也用于單獨的選擇信息的再驅(qū)動功能。
5.按照權(quán)利要求2所述的存儲系統(tǒng)，其中用于傳輸所述選擇信息的所述第二連接線將所述主存儲芯片和所有其他存儲芯片并行地連接到所述存儲控制器上。
6.按照權(quán)利要求1所述的存儲系統(tǒng)，其中所述半導(dǎo)體存儲芯片以共享環(huán)或者環(huán)前向拓?fù)浔徊贾迷谒龃鎯δK上，所述第一連接線將所述存儲控制器與第一存儲芯片相連接并且以同一傳輸方向與所述環(huán)的最后一個存儲芯片相連接；并且所述存儲模塊上的所有存儲芯片都具有至少用于所述數(shù)據(jù)和命令信號的再驅(qū)動功能，使得每個存儲芯片通過所述第一連接線分別被連接到所述環(huán)的與其相鄰的存儲芯片上。
7.按照權(quán)利要求6所述的存儲系統(tǒng)，其中用于傳輸所述選擇信息的所述第二連接線將所述存儲模塊上的所有存儲芯片并行地連接到所述存儲控制器上。
8.按照權(quán)利要求6所述的存儲系統(tǒng)，其中用于傳輸所述選擇信息的所述第二連接線以星型拓?fù)鋵⑺龃鎯δK上的所有存儲芯片連接到所述存儲控制器上。
9.按照權(quán)利要求6所述的存儲系統(tǒng)，其中用于傳輸所述選擇信息的所述第二連接線以飛越拓?fù)鋵⑺龃鎯刂破髋c所述存儲模塊上的存儲芯片相連接，使得所述第二連接線將所述存儲控制器連接到所述第一存儲芯片上，并且在所述存儲模塊上將所述第一存儲芯片順序地連接到所有其他存儲模塊上，直到所述最后一個存儲模塊為止，以便以同一傳輸方向傳輸所述選擇信息，所述存儲模塊上的所述第一至所述最后一個存儲芯片中除一個存儲芯片以外都包括也用于所述選擇信息的再驅(qū)動功能。
10.按照權(quán)利要求1所述的存儲系統(tǒng)，其中至少四個存儲芯片被布置在所述存儲模塊上，并且所述第二連接線包括至少兩條并行的第二連接線，用于將單獨的選擇信息作為至少一個2比特信號傳輸。
11.按照權(quán)利要求1所述的存儲系統(tǒng)，其中單獨的選擇信息包括用于選擇存儲行列的行列選擇信號。
12.按照權(quán)利要求11所述的存儲系統(tǒng)，其中每個不同的存儲行列指定所述存儲芯片之一。
13.按照權(quán)利要求1所述的存儲系統(tǒng)，其中單獨的選擇信息包括用于使能/禁止所述存儲芯片的單獨計時的時鐘使能信號。
14.按照權(quán)利要求1所述的存儲系統(tǒng)，其中所述存儲芯片包括DDR-DRAM存儲芯片。
15.在包括存儲控制器和至少一個以分別所規(guī)定的拓?fù)洳贾糜幸欢〝?shù)量的半導(dǎo)體存儲芯片和連接線的存儲模塊的存儲系統(tǒng)中對所述半導(dǎo)體存儲芯片進行存取的方法，所述方法包括在所述存儲控制器和所述存儲模塊上的所述半導(dǎo)體存儲芯片中的至少一個半導(dǎo)體存儲芯片之間設(shè)置第一連接線；通過由所述第一連接線所形成的信道將基于協(xié)議的數(shù)據(jù)和命令信號流分別從所述存儲控制器傳輸給所述存儲模塊上的所述至少一個半導(dǎo)體存儲芯片以及從那里傳輸給所述存儲控制器；與所述第一連接線分開地設(shè)置從所述存儲控制器直接到所述存儲模塊上的存儲芯片中的至少一個存儲芯片的第二連接線；并且通過所述第二連接線將選擇信息與所述數(shù)據(jù)和命令信號流分開地從所述存儲控制器傳輸給所述存儲模塊上的所述至少一個存儲芯片，其中根據(jù)所述選擇信息使能/禁止所述至少一個存儲芯片的預(yù)定功能。
16.按照權(quán)利要求15所述的方法，其中所述半導(dǎo)體存儲芯片以星型拓?fù)浔徊贾迷谒龃鎯δK上，所述方法此外包括將所述至少一個存儲芯片設(shè)置為專用主存儲芯片，并且在所述主存儲芯片中設(shè)置至少用于所述數(shù)據(jù)和命令信號的再驅(qū)動功能；并且將所述第一連接線從所述存儲控制器連接到所述主存儲芯片上，并且將所述第一連接線從所述主存儲芯片連接到所述存儲模塊上的其他存儲芯片上，同時形成所述星型拓?fù)洹?br> 17.按照權(quán)利要求16所述的方法，所述方法此外還包括將所述第二連接線從所述存儲控制器只連接到所述主存儲芯片上，用于傳輸所述選擇信息。
18.按照權(quán)利要求17所述的方法，其中所述第二連接線此外從所述主存儲芯片被路由到所述存儲模塊上的所述其他存儲芯片中的每一個，以便傳輸單獨的選擇信息，并且其中所述主存儲芯片的再驅(qū)動功能也被設(shè)置用于再驅(qū)動所述選擇信息。
19.按照權(quán)利要求16所述的方法，其中所述第二連接線將所述主存儲芯片和所有其他存儲芯片并行地連接到所述存儲控制器上，并且所述選擇信息從所述存儲控制器被并行地傳輸給所述存儲模塊上的所有存儲芯片。
20.按照權(quán)利要求15所述的方法，其中所述半導(dǎo)體存儲芯片以共享環(huán)或者環(huán)前向拓?fù)浔徊贾迷谒龃鎯δK上，所述第一連接線被設(shè)置用于將所述存儲控制器連接到第一存儲芯片上并且以同一傳輸方向連接到所述環(huán)的最后一個存儲芯片上，所述方法此外包括在所述存儲模塊上的所有存儲芯片中設(shè)置再驅(qū)動功能，用于再驅(qū)動至少所述數(shù)據(jù)和命令信號，使得所述存儲模塊上的每個存儲芯片都通過所述第一連接線分別被連接到所述環(huán)的與其相鄰的存儲芯片上。
21.按照權(quán)利要求20所述的方法，所述方法此外包括設(shè)置所述第二連接線，以便將所述存儲模塊上的所有存儲芯片并行地連接到所述存儲控制器上，并且通過所述第二連接線將所述選擇信息并行地從所述存儲控制器傳輸給所述存儲模塊上的所有存儲芯片。
22.按照權(quán)利要求20所述的方法，其中所述第二連接線以星型拓?fù)浔辉O(shè)置在所述存儲模塊上，用于連接所有存儲芯片，并且通過以所述星型拓?fù)湓O(shè)置的第二連接線將所述選擇信息從所述存儲控制器傳輸給所述存儲模塊上的所有存儲芯片。
23.按照權(quán)利要求20所述的方法，所述方法此外包括將所述第二連接線設(shè)置為以飛越拓?fù)鋵⑺龃鎯刂破髋c所述存儲模塊上的存儲芯片相連接，其中所述選擇信息從所述存儲控制器被傳輸給第一存儲芯片，并且從所述第一存儲芯片被傳輸給所有其他存儲芯片，直到以同一傳輸方向被傳輸給所述存儲模塊上的所述最后一個存儲芯片為止；并且在所述存儲模塊上的所述第一至所述最后一個存儲芯片中除一個存儲芯片以外的存儲芯片中設(shè)置也用于所述選擇信息的再驅(qū)動功能。
24.按照權(quán)利要求15所述的方法，其中至少四個存儲芯片被布置在所述存儲模塊上，所述第二連接線作為至少兩條并行的第二連接線被路由，并且將所述選擇信息至少作為一個2比特信號傳輸。
25.在包括存儲控制器和至少一個以分別所規(guī)定的拓?fù)洳贾糜幸欢〝?shù)量的半導(dǎo)體存儲芯片和連接線的存儲模塊的存儲系統(tǒng)中對所述半導(dǎo)體存儲芯片進行存取的方法，所述方法包括在所述存儲控制器和所述存儲模塊上的所述半導(dǎo)體存儲芯片中的至少一個半導(dǎo)體存儲芯片之間設(shè)置第一連接線；通過由所述第一連接線所形成的信道將基于協(xié)議的數(shù)據(jù)和命令信號流分別從所述存儲控制器傳輸給所述存儲模塊上的所述至少一個半導(dǎo)體存儲芯片以及從那里傳輸給所述存儲控制器；與所述第一連接線分開地設(shè)置從所述存儲控制器直接到所述存儲模塊上的存儲芯片中的至少一個存儲芯片的第二連接線；并且通過所述第二連接線將選擇信息與所述數(shù)據(jù)和命令信號流分開地從所述存儲控制器傳輸給所述存儲模塊上的所述至少一個存儲芯片，其中根據(jù)所述選擇信息使能/禁止所述至少一個存儲芯片的預(yù)定功能，其中所述選擇信息作為用于選擇所述存儲模塊上的存儲行列的行列選擇信號被傳輸。
26.按照權(quán)利要求25所述的方法，其中每個不同的行列選擇信號指定所述存儲芯片之一。
27.按照權(quán)利要求15所述的方法，其中所述選擇信息傳輸用于使能/禁止所述存儲芯片的單獨計時的時鐘使能信號。
28.按照權(quán)利要求15所述的方法，其中所述存儲芯片被設(shè)置為DDR-DRAM存儲芯片。
29.一種存儲系統(tǒng)，包括存儲控制器；和至少一個存儲模塊，在所述存儲模塊上以所規(guī)定的拓?fù)洳贾糜卸鄠€半導(dǎo)體存儲芯片和連接線，所述連接線包括第一連接裝置和第二連接裝置，其中所述第一連接裝置形成傳輸信道，用于從所述存儲控制器到所述存儲模塊上的存儲芯片中的至少一個存儲芯片以及從那里到所述存儲控制器的基于協(xié)議的數(shù)據(jù)和命令信號流的傳輸，所述第二連接裝置單獨地從所述存儲控制器被直接路由到所述存儲模塊上的存儲芯片中的至少一個存儲芯片，用于將選擇信息與所述數(shù)據(jù)和命令信號流分開地傳輸給所述至少一個存儲芯片。
全文摘要
公開了一種存儲系統(tǒng)和方法。在一個實施方案中，該存儲系統(tǒng)包括存儲控制器和至少一個存儲模塊，在該存儲模塊上以分別所規(guī)定的拓?fù)洳贾糜幸欢〝?shù)量的半導(dǎo)體存儲芯片和連接線。所述連接線包括第一連接線，其中所述第一連接線形成傳輸信道，用于將基于協(xié)議的數(shù)據(jù)和命令信號流分別從所述存儲控制器傳輸給所述存儲模塊上的存儲芯片中的至少一個以及從那里傳輸給所述存儲控制器。第二連接線單獨地從所述存儲控制器被直接路由到所述存儲模塊上的存儲芯片中的至少一個，用于將選擇信息與所述數(shù)據(jù)和命令信號流分開地傳輸給所述至少一個存儲芯片。
文檔編號G11C11/34GK1892901SQ20061008269
公開日2007年1月10日 申請日期2006年5月12日 優(yōu)先權(quán)日2005年5月13日
發(fā)明者P·瓦爾納, R·施勒茲, P·格雷戈里烏斯, H·魯克鮑爾 申請人:英飛凌科技股份公司