專利名稱:控制存儲器的存取和刷新的系統(tǒng)和方法
技術(shù)領(lǐng)域:
本發(fā)明涉及存儲器系統(tǒng),更具體地說,涉及存儲器系統(tǒng)的控制電路。
背景技術(shù):
動態(tài)隨機(jī)存取(DRAM)存儲器是一種得到廣泛使用類型的存儲器。DRAM存儲器的重要特性是必須周期性地刷新存儲在DRAM中的數(shù)據(jù),要不然數(shù)據(jù)會丟失。
對數(shù)據(jù)的外部存取請求一般隨機(jī)地到來。因此,外部存取和刷新存取請求可能同時開始。在一些存儲器系統(tǒng)中,當(dāng)正在進(jìn)行刷新操作時,延遲對DRAM的存取。這樣的系統(tǒng)存在可變的等待時間,從而增加了系統(tǒng)的復(fù)雜性和消耗更多的存儲器帶寬。在其它系統(tǒng)中,將循環(huán)定時設(shè)計成外部存取和刷新兩者可以出現(xiàn)在容許循環(huán)時間內(nèi)。這就防止了刷新操作受外部存取請求的干擾。
存取存儲在存儲器中的數(shù)據(jù)所需的時間被稱為存儲器的存取時間。眾所周知,可以將高速、靜態(tài)隨機(jī)存取存儲器(SRAM)的高速緩存加入存儲器系統(tǒng)中,以便縮短平均存取時間。將最近使用的數(shù)據(jù)存儲在高速緩存中,以便無需存取較慢速度主存儲器,就可以許多次地滿足讀取請求。高速緩存命中率是所需數(shù)據(jù)處在高速緩存中,從而沒有必要存取主存儲器來完成存取請求的次數(shù)百分比的量度。對存儲器系統(tǒng)的實際存取時間取決于高速緩存命中率。
本發(fā)明的目的在于存取其中刷新周期一般不延遲對存儲器的存取的DRAM存儲器的方法和系統(tǒng)。
發(fā)明內(nèi)容
本發(fā)明提供了除了如下所述的一種情況之外,主存儲器以優(yōu)先于刷新操作方式將優(yōu)先級給予讀取或?qū)懭氩僮鞯拇鎯ζ骱痛鎯ζ骺刂葡到y(tǒng)。另一方面,高速緩沖存儲器以優(yōu)先于讀取或?qū)懭氩僮鞣绞綄?yōu)先級給予刷新操作。例外情況出現(xiàn)在當(dāng)啟用高速緩存刷新和高速緩沖存儲器中的數(shù)據(jù)有效時,接收存儲器讀取信號的時候。在這種例外情況中,高速緩沖存儲器的刷新被延遲。在刷新操作期間,如果讀取請求針對未處在高速緩存中的特定存儲塊,和高速緩存中的數(shù)據(jù)無效,那么,在讀取操作期間,特定存儲塊中的數(shù)據(jù)也被寫入高速緩存中。在讀取操作完成之后,刷新特定存儲塊。在這種情況下,不進(jìn)行從高速緩存的回寫。這樣就減少了回寫操作的次數(shù)和消除了由刷新操作引起的延遲。
圖1是本發(fā)明優(yōu)選實施例的方塊圖;圖2A-1和2A-2表示在讀取操作期間發(fā)生的動作;圖2B-1和2B-2表示在寫入操作期間發(fā)生的動作;圖2C和2D表示與高速緩存刷新相關(guān)發(fā)生的動作;圖3是主存儲器控制器的總方塊圖;圖4、5和6是如圖3所示的單元的更詳細(xì)示意圖;圖7是高速緩沖存儲器的方塊圖;圖8是高速緩沖存儲器中的控制信號發(fā)生器的邏輯電路圖;圖9是存儲塊的方塊圖;和圖10是每個存儲塊中的控制信號發(fā)生器的邏輯電路圖。
具體實施例方式
下面參照上面列出的附圖描述和討論本發(fā)明的優(yōu)選實施例。但是,應(yīng)該明白,本發(fā)明的各種各樣其它實施例也是可以的。本發(fā)明可以以許多不同的形式具體化,和本發(fā)明不應(yīng)該被理解為局限于這里所述的實施例。
附圖表示本發(fā)明的優(yōu)選實施例和表示所例示實施例的操作。在附圖中,方框的尺寸并不意味著代表各種各樣物理部件的尺寸。在各附圖中相同的標(biāo)號自始至終用于表示相同的單元。
這里只示出和描述各種各樣單元與本發(fā)明的說明有關(guān)的部分。應(yīng)該明白,在附圖中所示和這里所述的單元除了所示和所描述的那些之外,還擁有其它傳統(tǒng)部分。這里未示出和描述實施例的許多傳統(tǒng)部分、和實施例執(zhí)行的許多傳統(tǒng)操作是因為這樣的部分和操作是本領(lǐng)域的普通技術(shù)人員所熟知的。但是,下面給出的描述全面、清楚和簡潔地向本領(lǐng)域的普通技術(shù)人員表述了如何構(gòu)建和使用本發(fā)明。
在如下的描述中,符號~用于表示“到”的意思。例如,信號RFSE1~RFSEn表示信號RFSE1到RFSEn的意思。這里使用的術(shù)語“目標(biāo)存儲塊”與讀取和寫入操作有關(guān)。寫入操作的目標(biāo)塊是將數(shù)據(jù)寫入的存儲塊。讀取操作的目標(biāo)塊是從中讀取數(shù)據(jù)的存儲塊。
圖1是本發(fā)明第一優(yōu)選實施例的總方塊圖。在圖1示出了DRAM存儲器的4個方塊M1、M2、M3和Mn。但是,應(yīng)該明白,存儲器可以含有任意個與傳統(tǒng)一樣的存儲塊。
如圖1所示的其它單元是刷新狀態(tài)檢測器110、控制器單元120(如虛線方框所示)、地址緩沖器130、和I/O驅(qū)動器140。控制器單元120(如圖3、4、5、和6詳細(xì)示出)包括主控制器121、刷新控制器122、高速緩沖存儲器123(如圖7詳細(xì)示出)、和多路復(fù)用器124和125。
在圖9詳細(xì)示出了存儲塊M1、M2、M3和Mn。圖3是主控制器121的方塊圖。圖7是高速緩沖存儲器123的方塊圖。
響應(yīng)刷新開始信號SFSS和刷新地址信號RFA刷新存儲塊M1~Mn。存儲塊輸出刷新狀態(tài)信號RFSE1~RFSEn。存儲塊響應(yīng)存儲器讀取控制信號MR1~MRn進(jìn)行讀取操作。存儲塊響應(yīng)存儲器寫入控制信號MW1~MWn和響應(yīng)存儲器重寫控制信號CWB1~CWBn進(jìn)行寫入操作。
刷新狀態(tài)檢測器110是響應(yīng)任何刷新狀態(tài)信號RFSE1~RFSEn輸出刷新信息信號RFSE的邏輯電路。當(dāng)啟用所有刷新狀態(tài)信號RFSE1~RFSEn時,刷新狀態(tài)檢測器110還啟用刷新信息信號RFSE。
主控制器121接收包括讀取信號Ren或?qū)懭胄盘朩en的大量輸入。主控制器121生成包括重寫地址CWBRC、存儲器讀取控制信號MR1~MRn、存儲器寫入控制信號MW1~MWn、存儲器重寫控制信號CWB1~CWBn、高速緩存讀取控制信號CR、高速緩存寫入控制信號CW、高速緩存重寫控制信號CWB、高速緩存寫入命中信號CWH、高速緩沖存儲器命中信號CH、讀取控制信號REN、和寫入控制信號WEN的存儲器控制信號。
刷新控制器122響應(yīng)時鐘信號CLK周期性地生成刷新控制信號CRFS和刷新地址信號RFA。這些信號的精確定時取決于存儲器的物理特性,這是傳統(tǒng)工程技術(shù)的問題。
高速緩沖存儲器123(如圖7詳細(xì)示出)響應(yīng)刷新控制信號CRFS和刷新地址信號RFA進(jìn)行刷新和生成刷新開始信號RFSS。當(dāng)啟用高速緩存讀取控制信號CR時,高速緩沖存儲器123輸出高速緩存讀取數(shù)據(jù)CDAT。當(dāng)啟用高速緩存寫入控制信號CW時,高速緩沖存儲器123寫入輸入數(shù)據(jù)IDAT或存儲器讀取數(shù)據(jù)MDAT(從存儲塊中讀取)。
當(dāng)啟用寫入控制信號WEN時,多路復(fù)用器124輸出該輸入數(shù)據(jù)IDAT,和當(dāng)禁止控制信號WEN時,它輸出存儲器讀取數(shù)據(jù)MDAT。
當(dāng)啟用高速緩沖存儲器命中信號CH時,多路復(fù)用器125輸出高速緩存讀取數(shù)據(jù)CDAT,和當(dāng)禁止高速緩沖存儲器命中信號CH時,它輸出存儲器讀取數(shù)據(jù)MDAT。
地址緩沖器130接收外部地址信號EX_ADD和時鐘信號CLK。地址緩沖器130將存儲體地址信號BA輸出到主控制器121和將行/列地址信號RC_ADD輸出到控制器120。行/列地址信號RC_ADD還到達(dá)高速緩沖存儲器123和存儲塊(M1~Mn)。
圖2A-1到圖2B-1中和圖2A-2到圖2B-2中的方塊流程圖說明了在各種各樣狀況下系統(tǒng)進(jìn)行的操作。圖2A-1~圖2B-2表示出現(xiàn)在系統(tǒng)中的一些重要動作和出現(xiàn)這些動作的條件。
圖2A-1和圖2A-2兩者示出了當(dāng)啟用RFSS刷新信號和主控制器121接收到讀取信號Ren時所發(fā)生的情況。圖2A還示出了當(dāng)禁止RFSS刷新信號和主控制器121接收到讀取信號Ren時所發(fā)生的情況。圖2A-1具有流程圖的形式和圖2A-2是邏輯方塊圖。這兩個圖以不同的方式示出相同的情況。
圖2B-1和圖2B-2示出了當(dāng)啟用RFSS刷新信號和主控制器121接收到寫入信號Wen時所發(fā)生的情況。圖2B還示出了當(dāng)禁止RFSS刷新信號和主控制器121接收到寫入信號Wen時所發(fā)生的情況。圖2B-1具有流程圖的形式和圖2B-2是邏輯方塊圖。這兩個圖以不同的方式示出相同的情況。
圖2C示出了當(dāng)啟用CRFS刷新信號和主控制器121接收到讀取信號Ren時所發(fā)生的情況。圖2C還示出了當(dāng)禁止CRFS刷新信號和主控制器121接收到讀取信號Ren時所發(fā)生的情況。
圖2D示出了當(dāng)主控制器121接收到寫入信號Wen時隨著CRFS高速緩存刷新信號被啟用或禁止所發(fā)生的情況。
現(xiàn)在詳細(xì)描述如流程圖2A到2B所示的操作。
圖2A-1和2A-2這兩個圖說明了接收到Ren信號(讀取信號)時發(fā)生的操作。也就是說,這兩個圖示出了相同的情況;但是,由于操作的復(fù)雜性,以兩種不同方式給出信息,以保證簡潔性。這兩個圖描述了所發(fā)生的情況。在圖3到10中示出了執(zhí)行如這些圖所示的操作的實際電路。
接收到Ren信號時發(fā)生的特定操作取決于包括如下的幾個因素(1)RFSS信號的狀態(tài);(2)請求數(shù)據(jù)是否處在高速緩沖存儲器中;和(3)高速緩存中的數(shù)據(jù)是否是有效數(shù)據(jù)。
在圖2A-1中,方塊901指示Ren信號的接收。接收到Ren信號時發(fā)生的特定操作取決于如方塊902所指示的,啟用還是禁止RFSS刷新信號。在圖2A-2中,這通過“與”方塊961和962指示。
當(dāng)接收到Ren信號和啟用RFSS刷新時,發(fā)生的操作還取決于高速緩沖存儲器123中的數(shù)據(jù)是否是來自已經(jīng)被請求的存儲塊的有效數(shù)據(jù)。在圖2A-1中,這通過方塊907指示。在圖2A-2中,這通過“與”方塊963、964、966、和967指示。
如果高速緩沖存儲器123中的數(shù)據(jù)是來自已經(jīng)被請求的存儲塊的有效數(shù)據(jù),主控制器121控制高速緩沖存儲器123的讀取操作和存儲塊被刷新。在圖2A-1中,這通過方塊905指示。在圖2A-2中,這通過方塊967的輸出端指示。
如果高速緩沖存儲器123中的數(shù)據(jù)不是來自已經(jīng)被請求的存儲塊的有效數(shù)據(jù),如方塊906所指示的,采取的動作取決于高速緩存中的數(shù)據(jù)是否是來自一些其它存儲器的有效數(shù)據(jù)。如果高速緩存中的數(shù)據(jù)是來自一些其它存儲器的有效數(shù)據(jù),發(fā)生如圖2A-1中的方塊908、911和913所指的操作。這些是列在圖2A-2中方塊966右邊的操作。這些操作是1)主控制器121保持(a)與高速緩沖存儲器123匹配的存儲塊和(b)請求的存儲塊的刷新。主控制器121進(jìn)而控制其它存儲塊的刷新。
2)將高速緩沖存儲器123中的數(shù)據(jù)寫回到與高速緩存中的數(shù)據(jù)匹配的存儲塊中。
3)從請求的存儲塊中進(jìn)行讀取操作。
4)將請求的數(shù)據(jù)寫入高速緩沖存儲器中。
5)在上面的操作之后,刷新匹配的存儲塊和請求的存儲塊。
如果方塊906中的測試指示高速緩存123中的數(shù)據(jù)是無效數(shù)據(jù),進(jìn)行圖2A-1中方塊909、912和924所指的操作。這些操作也示在圖2A-2中的方塊968的輸出端上。那就是1)主控制器121保持請求存儲塊的刷新和控制其它存儲塊的刷新。
2)從請求的存儲塊中進(jìn)行讀取操作,同時,將請求的數(shù)據(jù)寫入高速緩沖存儲器123中。
3)在讀取操作之后,刷新請求的存儲塊。
如果方塊902中的測試指示不啟用刷新,進(jìn)行圖2A-1中方塊904、907和910(和圖2A-2中方塊960、962和969)所指的操作。如方塊904所指示的,取決于高速緩存中的數(shù)據(jù)是否是請求的存儲塊中的數(shù)據(jù)的有效數(shù)據(jù),采取不同的動作。如果高速緩存中的數(shù)據(jù)是請求的存儲塊中的數(shù)據(jù)的有效數(shù)據(jù),主控制器121控制高速緩沖存儲器123的讀取操作。如果高速緩存中的數(shù)據(jù)不是請求的存儲塊中的數(shù)據(jù)的有效數(shù)據(jù),主控制器121控制請求的存儲塊的讀取操作。
上面說明的操作的凈結(jié)果是,有效地使在存儲器讀取操作期間發(fā)生的其它操作隱藏DRAM存儲器的刷新。并且,如果高速緩存中的數(shù)據(jù)不是有效數(shù)據(jù),對請求的存儲塊進(jìn)行讀取操作,同時,將請求的數(shù)據(jù)寫入高速緩存中。在這種狀況下,沒有回寫操作。
圖2B-1和2B-2這兩個圖說明了接收到Wen信號(寫入信號)時發(fā)生的操作。也就是說,這兩個圖示出了相同的情況;但是,由于操作的復(fù)雜性,以兩種不同方式給出信息,以保證簡潔性。這兩個圖描述了所發(fā)生的情況。在圖3到10中示出了執(zhí)行如這些圖所示的操作的實際電路。
接收到Wen信號(寫入信號)時發(fā)生的特定操作取決于(1)RFSS信號的狀態(tài);和(2)高速緩存中的數(shù)據(jù)是否是與Wen信號的目標(biāo)塊相對應(yīng)的數(shù)據(jù)。如方塊921所指示的,該過程從接收到信號Wen開始。
如圖2B-1所示,發(fā)生的操作取決于如方塊923所指示的,啟用還是禁止刷新信號RFSS。在圖2B-2中,這通過“與”電路971和972例示。
如果啟用RFSS刷新信號,發(fā)生方塊922、925、928、931和932所指的操作。取決于寫入請求是否針對來自其中的數(shù)據(jù)處在高速緩沖存儲器123中的存儲塊,發(fā)生不同的操作。這通過方塊922指示。圖2B-2中的方塊973、974和975表示相同的判定過程。
如果寫入操作針對來自其中的數(shù)據(jù)處在高速緩沖存儲器123中的存儲塊,如方塊925所指示的,主控制器121控制針對高速緩沖存儲器123的寫入操作,和刷新主存儲器中的相應(yīng)塊。在寫入操作之后,在高速緩沖存儲器中設(shè)置有效數(shù)據(jù)位。
如果高速緩存中的數(shù)據(jù)不是來自寫入操作針對的存儲塊的數(shù)據(jù),發(fā)生方塊928、931和932所指的操作。如方塊928所指示的,主控制器121保持請求存儲塊的刷新操作和控制針對請求存儲塊的寫入操作。對其它存儲塊(除了請求存儲塊之外)執(zhí)行刷新操作。在寫入操作之后,如方塊931所指示的,刷新請求的存儲塊。
如果高速緩沖存儲器123的數(shù)據(jù)是另一個存儲塊的有效數(shù)據(jù),將高速緩沖存儲器123的數(shù)據(jù)寫回到匹配存儲塊中,和將高速緩沖存儲器中的數(shù)據(jù)標(biāo)記成無效的。由于數(shù)據(jù)被標(biāo)記成無效的,它可以接收其它數(shù)據(jù)。這通過方塊932指示。
如果當(dāng)接收到寫入信號時禁止刷新,發(fā)生方塊924、927、929和930所指的操作。如方塊924所指示的,如果高速緩存中的數(shù)據(jù)是寫入針對的存儲塊的數(shù)據(jù),發(fā)生操作927和929。
如果高速緩存中的數(shù)據(jù)是寫入針對的存儲塊的數(shù)據(jù),主控制器121控制請求存儲塊的寫入操作。截住(turn off)高速緩沖存儲器123中的有效位,以便存儲器控制器示出高速緩沖存儲器123的數(shù)據(jù)是無效的。這通過方塊929指示。在圖2B-2中這通過方塊978指示。
如果高速緩存中的數(shù)據(jù)不是寫入針對的存儲塊的數(shù)據(jù),主控制器121像圖2B-1中的方塊930和圖2B-2中的方塊979所指那樣,控制請求存儲塊的寫入操作。
因此,正如上面所指的那樣,刷新操作不干擾寫入操作,也就是說,寫入操作未被刷新操作延長。
圖2C圖2C涉及接收到Ren信號時取決于啟用還是禁止CRFS刷新信號的那樣操作。
方塊943將操作劃分成啟用CRFS時發(fā)生的那些操作和禁止CRFS時發(fā)生的那些操作。如果啟用CRFS,如方塊942所指示的,操作進(jìn)一步取決于高速緩存123中的數(shù)據(jù)是否是讀取請求針對的存儲塊的有效數(shù)據(jù)。
如果高速緩存中的數(shù)據(jù)是在讀取請求中指定的存儲塊的有效數(shù)據(jù),發(fā)生方塊945所指的操作。也就是說,主控制器121保持(即,延遲)高速緩沖存儲器123的刷新和控制從高速緩沖存儲器123中的讀取操作。在讀取操作完成之后,刷新高速緩沖存儲器123和將高速緩沖存儲器123中的數(shù)據(jù)寫回到匹配存儲塊中。
如果高速緩存中的數(shù)據(jù)不是在讀取請求中指定的存儲塊的有效數(shù)據(jù),發(fā)生方塊949所指的操作。也就是說,主控制器121控制從請求存儲塊中的讀取操作。
如果禁止CRFS,發(fā)生方塊944、947和948所指的操作。但是,為了避免混淆,在這種特殊狀況中,必須注意在高速緩存中存在兩種不同類型的有效數(shù)據(jù)。數(shù)據(jù)可以是“讀取有效”或“寫入有效”的。高速緩存中的數(shù)據(jù)可以是在讀取請求中指定的存儲塊的讀取有效數(shù)據(jù);但是,當(dāng)考慮到主存儲器中的實際存儲塊時,高速緩存中的數(shù)據(jù)可以不是寫入有效的,因為主存儲塊中的數(shù)據(jù)可以不同于高速緩存中的數(shù)據(jù)。
注意,在一些情況中,當(dāng)涉及高速緩存中的數(shù)據(jù)時,使用術(shù)語“有效數(shù)據(jù)”。在其它情況中,使用術(shù)語“有效寫入數(shù)據(jù)”和“有效讀取數(shù)據(jù)”。在不指定“有效寫入數(shù)據(jù)”或“有效讀取數(shù)據(jù)”地使用術(shù)語“有效數(shù)據(jù)”的那些情況中,無需區(qū)分讀取數(shù)據(jù)和寫入數(shù)據(jù)。
在如圖2C的方塊944、947和948所示的狀況中,發(fā)生的操作取決于高速緩存中的數(shù)據(jù)是否是在讀取請求中指定的存儲塊的寫入有效數(shù)據(jù)。這個判定通過方塊944指示。
如果高速緩存中的數(shù)據(jù)是在讀取請求中指定的存儲塊的寫入有效數(shù)據(jù),發(fā)生方塊947所指的操作。也就是說,主控制器121控制高速緩沖存儲器123的讀取操作。
如果高速緩存中的數(shù)據(jù)不是在讀取請求中指定的存儲塊的寫入有效數(shù)據(jù),發(fā)生方塊948所指的操作。也就是說,主控制器121控制請求存儲塊的讀取操作。
圖2D正如上面所指的那樣,圖2B和2D兩者示出系統(tǒng)接收到寫入信號Wen時發(fā)生的操作。如圖2D所示的操作是啟用或禁止CRFS刷新信號時發(fā)生的操作。
如方塊952所指示的,發(fā)生的操作取決于高速緩沖存儲器121中的數(shù)據(jù)是否是來自在寫入請求中指定的存儲塊的數(shù)據(jù)。
如果高速緩沖存儲器121中的數(shù)據(jù)是來自與寫入請求中的指定相同的存儲塊的數(shù)據(jù),發(fā)生在方塊955中指定的操作。也就是說,主控制器121控制對在寫入請求中指定的存儲塊的寫入操作。關(guān)閉高速緩沖存儲器123中的“有效位”,因為高速緩存中的數(shù)據(jù)不再有效。在寫入操作之后,刷新高速緩沖存儲器123。
如果高速緩沖存儲器121中的數(shù)據(jù)不是來自與寫入請求中的指定相同的存儲塊的數(shù)據(jù),發(fā)生在方塊959中指定的操作。也就是說,主控制器121控制請求存儲塊的寫入操作。
系統(tǒng)的操作現(xiàn)在描述系統(tǒng)的一般操作。在這個描述中,涉及如圖1所示的單元和信號。
刷新控制信號CRFS和刷新地址信號RFA是周期性信號。在這里所述的特定優(yōu)選實施例中,存在20條字線和預(yù)定刷新時間是100微秒。對于第一字線為5微秒,對于第二字線為5微秒,對于第3字線為5微秒,以此類推,總共100微秒。
刷新順序如下響應(yīng)刷新控制信號CRFS和刷新地址信號RFA,高速緩沖存儲器123刷新與字線W1連接的存儲單元和啟用刷新開始信號RFSS。
響應(yīng)刷新開始信號RFSS和刷新地址信號RFA,存儲塊M1~M2同時刷新與字線W1連接的存儲單元。響應(yīng)刷新控制信號CRFS和刷新地址信號RFA,高速緩沖存儲器123刷新與字線W2連接的存儲單元和啟用刷新開始信號RFSS。響應(yīng)刷新開始信號RFSS和刷新地址信號RFA,存儲塊M1~M2同時刷新與字線W2連接的存儲單元,以此類推。
高速緩存中的數(shù)據(jù)是有效數(shù)據(jù)時的刷新當(dāng)啟用RFSS,高速緩存中的數(shù)據(jù)有效,和主控制器121接收到讀取信號Ren或?qū)懭胄盘朩en時,發(fā)生如下情況。主控制器121確認(rèn)存儲體地址信號BA是否等于前存儲體地址信號BA_P和高速緩沖存儲器123的數(shù)據(jù)有效。
如果存儲體地址信號BA等于前存儲體地址信號BA_P和高速緩沖存儲器123的數(shù)據(jù)有效,高速緩存信息控制器200啟用高速緩存地址命中信號CAH、高速緩存讀取或?qū)懭朊行盘朇RH或CWH、和高速緩沖存儲器命中信號CH。高速緩沖存儲器控制器400啟用高速緩存讀取或?qū)懭肟刂菩盘朇R或CW、第一和第二選通信號CASB和RASB、預(yù)充電控制信號PRCB、和讀取或?qū)懭肟刂菩盘朢EN或WEN。
其結(jié)果是,高速緩沖存儲器進(jìn)行讀取或?qū)懭氩僮骱痛鎯K可以刷新。
高速緩存中的數(shù)據(jù)不是有效數(shù)據(jù)時的刷新如果存儲體地址信號BA不等于前存儲體地址信號BA_P,高速緩存信息控制器200禁止高速緩存地址命中信號CAH、高速緩存讀取或?qū)懭朊行盘朇RH或CWH、和高速緩沖存儲器命中信號CH。
高速緩沖存儲器控制器400啟用高速緩存讀取控制信號CR、高速緩存重寫控制信號CWB、1或2選通信號CASB或RASB、讀出放大器控制信號SENB、預(yù)充電控制信號PRCB、和讀取控制信號REN,并且,輸出重寫地址信號CWBRC。響應(yīng)重寫地址信號CWBRC,存儲塊控制器300啟用存儲器重寫控制信號CWB1~CWBn之一。
響應(yīng)存儲體地址BA,存儲塊控制器300啟用存儲器讀取控制信號MR1~MRn之一或存儲器寫入控制信號MW1~MWn之一。
示例A下面是高速緩沖存儲器數(shù)據(jù)等于存儲塊M2數(shù)據(jù)和讀取信號Ren的目標(biāo)等于存儲塊M1時發(fā)生的操作的示例。
存儲塊控制器300啟用存儲器重寫控制信號CWB2和存儲器讀取控制信號MR1。高速緩沖存儲器123響應(yīng)高速緩存讀取控制信號CR進(jìn)行讀取操作。響應(yīng)存儲器重寫控制信號CWB2,存儲塊M2保持刷新和寫入高速緩存讀取數(shù)據(jù)CDAT。
響應(yīng)存儲器讀取控制信號MR1,存儲塊M1保持刷新和進(jìn)行讀取操作,和通過I/O驅(qū)動器140輸出存儲器讀取數(shù)據(jù)MDAT。其它存儲塊M3~Mn響應(yīng)刷新開始信號RFSS進(jìn)行刷新。
當(dāng)存儲塊M2完成重寫或高速緩沖存儲器123進(jìn)行下一個讀取操作時,存儲塊控制器300禁止存儲器重寫控制信號CWB2和控制存儲塊M2的刷新。在高速緩沖存儲器123的重寫過程之后,高速緩沖存儲器控制器400啟用高速緩存寫入控制信號CW和高速緩沖存儲器123寫入存儲器讀取數(shù)據(jù)MDAT。
當(dāng)存儲塊M3~Mn之一和高速緩沖存儲器123通過下一個讀取信號Ren進(jìn)行讀取操作時,存儲塊控制器300禁止存儲器讀取控制信號MR1和控制存儲塊M1的刷新。
示例B下面是高速緩沖存儲器數(shù)據(jù)等于存儲塊M2中的數(shù)據(jù)和寫入信號Wen的目標(biāo)等于存儲塊M1時所發(fā)生的示例。
存儲塊M2保持刷新操作,直到存儲塊M2完成重寫或高速緩沖存儲器123響應(yīng)下一個寫入信號寫入輸入數(shù)據(jù)IDAT為止。其它存儲塊M3~Mn被刷新。響應(yīng)存儲器寫入控制信號WR1,存儲塊M1保持刷新操作和進(jìn)行寫入操作。
當(dāng)存儲塊M3~Mn之一和高速緩沖存儲器123到下一個寫入信號Wen的時間進(jìn)行寫入操作時,或者,當(dāng)將輸入數(shù)據(jù)IDAT寫入高速緩沖存儲器中時,存儲塊控制器300禁止存儲器寫入控制信號MR1和控制存儲塊M1的刷新。在重寫高速緩沖存儲器123之后,高速緩沖存儲器控制器400啟用高速緩存寫入控制信號CW和高速緩沖存儲器123寫入輸入數(shù)據(jù)IDAT。
禁止RFSS時的操作如果禁止RFSS信號,不刷新存儲塊M1~Mn。如果禁止RFSS和主控制器121接收到讀取信號Ren或?qū)懭胄盘朩en,存儲塊控制器300控制存儲塊M1~Mn的讀取或?qū)懭搿?br>
啟用CRFS時的操作如果啟用CRFS信號,刷新高速緩沖存儲器123。如果當(dāng)啟用CRFS時,接收到Ren讀取信號和有效數(shù)據(jù)處在高速緩存中,發(fā)生如下情況高速緩存信息控制器200啟用高速緩沖存儲器寫入命中信號CWH。高速緩沖存儲器控制器400啟用讀取控制信號REN、高速緩存讀取控制信號CR和高速緩存重寫控制信號CWB,并且,輸出重寫地址信號CWBRC。
響應(yīng)重寫控制信號CRFS、高速緩存寫入命中信號CWH、和讀取控制信號REN,高速緩沖存儲器123保持刷新和響應(yīng)高速緩沖存儲器寫入控制信號CR進(jìn)行讀取操作。通過I/O驅(qū)動器140輸出來自高速緩沖存儲器123的讀取數(shù)據(jù)CDAT,同時,將它寫回到存儲塊。
在從高速緩沖存儲器123中的讀取操作之后,高速緩存信息控制器300禁止高速緩存寫入命中信號CWH和高速緩沖存儲器控制器400禁止讀取控制信號REN、高速緩存讀取控制信號CR和高速緩存重寫控制信號CWB。其結(jié)果是,高速緩沖存儲器123被刷新。
總而言之,除了一種特殊情況之外,主存儲器以優(yōu)先于刷新操作方式將優(yōu)先級給予讀取或?qū)懭氩僮?。另一方面,高速緩沖存儲器以優(yōu)先于讀取或?qū)懭氩僮鞣绞綄?yōu)先級給予刷新操作。例外情況出現(xiàn)在當(dāng)啟用高速緩存刷新和高速緩沖存儲器中的數(shù)據(jù)有效時,接收存儲器讀取信號的時候。在這種例外情況中,高速緩沖存儲器的刷新被延遲。
現(xiàn)在描述詳細(xì)描述如圖1所示的功能塊的圖3到10。
圖3示出了主控制器121中的單元。主控制器包括高速緩存信息控制器200、存儲塊控制器300、和高速緩沖存儲器控制器400。
注意,方塊400擁有既作為輸入又作為輸出的REN和WEN信號。如圖6所指示的,讀取和寫入信號Ren和Wen是到命令寄存器410的輸入信號。REN和WEN是來自命令寄存器410的輸出信號。REN和WEN用作到存儲器控制器400中的電路443、444和44的輸入。示出連線使圖顯得太擁擠。因此,REN和WEN被顯示成到電路443、444和447的輸入。這導(dǎo)致存儲器控制器400擁有既作為輸入信號又作為輸出信號的REN和WEN信號。
高速緩存信息控制器200完成的功能高速緩存信息控制器200存儲指示存儲塊與高速緩沖存儲器123的數(shù)據(jù)匹配的信息。高速緩存信息控制器200還存儲指示高速緩沖存儲器123的數(shù)據(jù)是否有效的信息。當(dāng)高速緩沖存儲器123的數(shù)據(jù)是讀取請求存儲塊的相同數(shù)據(jù)時,高速緩存信息控制器200啟用高速緩存地址命中信號CAH。當(dāng)高速緩沖存儲器123的數(shù)據(jù)是有效數(shù)據(jù)時,高速緩存信息控制器200啟用高速緩存讀取命中信號CRH和高速緩沖存儲器命中信號CH。
當(dāng)高速緩沖存儲器123的數(shù)據(jù)是來自在寫入請求中指定的存儲塊的數(shù)據(jù)時,高速緩存信息控制器200啟用高速緩存地址命中信號CAH。當(dāng)高速緩沖存儲器123的數(shù)據(jù)是有效數(shù)據(jù)時,高速緩存信息控制器200啟用高速緩存寫入命中信號CWH和高速緩沖存儲器命中信號CH。
當(dāng)來自存儲塊的數(shù)據(jù)MDAT和輸入數(shù)據(jù)IDAT被輸入高速緩沖存儲器123中時,更新高速緩存信息控制器200中的信息。
高速緩存信息控制器200接收高速緩存重寫控制信號CWB、高速緩存重寫地址信號CWBRC、存儲體地址BA、刷新控制信號CRFS、和時鐘脈沖CLK。高速緩存信息控制器200輸出重寫存儲體地址信號CBA和第二有效位信號VW。響應(yīng)重置信號RST重置高速緩存信息控制器200。
存儲塊控制器300生成存儲器讀取控制信號MR1~MRn、存儲器寫入控制信號MW1~MWn、和存儲器重寫控制信號CWB1~CWBn。
上面列出的信號是在啟用讀取控制信號REN或?qū)懭肟刂菩盘朩EN時生成的。上面的信號還取決于(或響應(yīng))時鐘信號CLK、高速緩存重寫控制信號CWB、刷新開始信號RFSS、和刷新信息信號RFSE。
當(dāng)高速緩沖存儲器控制器400接收到讀取信號Ren或?qū)懭胄盘朩en時,它啟用讀取控制信號REN或?qū)懭肟刂菩盘朩EN。高速緩沖存儲器控制器400響應(yīng)時鐘信號CLK,輸出第一和第二選通信號CASB和RASB、讀出放大器控制信號SENB、和預(yù)充電控制信號PRCB。
當(dāng)啟用讀取控制信號REN或?qū)懭肟刂菩盘朩EN時,高速緩沖存儲器控制器400輸出高速緩存讀取控制信號CR、高速緩存寫入控制信號CW或高速緩存重寫控制信號CWB。這些信號都響應(yīng)刷新控制信號CRFS、刷新開始信號RFSS、和刷新信息信號RFSE。
高速緩存信息控制器200的細(xì)節(jié)(圖4)圖4是高速緩存信息控制器200的邏輯電路圖。高速緩存信息控制器200包括地址比較電路210、第一和第二有效位檢驗電路220和230、和輸出邏輯電路240。
地址比較電路210包括地址寄存器211、地址比較器212、和包括反相器214和“與”門215的邏輯電路213。
當(dāng)禁止高速緩存地址命中信號CAH和啟用高速緩存寫入控制信號CW時,邏輯電路213啟用寄存器控制信號CTL。當(dāng)啟用寄存器控制信號CTL時,高速緩存地址寄存器211存儲預(yù)置存儲體地址信號BA和輸出存儲的存儲體地址信號BA作為前存儲體地址信號BA_P。
地址比較器212將前存儲體地址信號BA_P與當(dāng)前存儲體地址信號BA相比較。如果前存儲體地址信號BA_P和當(dāng)前存儲體地址信號BA相同時,地址比較器212啟用高速緩存地址命中信號CAH。如果這兩個信號不相同時,禁止高速緩存地址命中信號CAH。虛線方框220和230指示形成有效位檢驗電路的部件。這些電路存儲與存儲在高速緩沖存儲器123中的數(shù)據(jù)有關(guān)的信息。將它們稱為第一和第二有效位檢驗電路。
有關(guān)存儲塊M1~Mn的存儲器讀取數(shù)據(jù)信號MDAT用于將數(shù)據(jù)存儲在高速緩沖存儲器123中。第一有效位檢驗電路220存儲指示高速緩沖存儲器123的數(shù)據(jù)有效的信息。
第一有效位檢驗電路220包括第一有效位寄存器221、第一選擇器和包括“與”門224、反相器225和“或”門226的第一邏輯電路223。當(dāng)啟用讀取控制信號REN和高速緩存寫入控制信號CW時,“與”門224啟用和輸出第一更新信號VBR。當(dāng)禁止高速緩存地址命中信號CAH或啟用重置信號RST時,啟用重置控制信號RES。
當(dāng)啟用第一更新信號VBR時,第一有效位檢驗電路220響應(yīng)時鐘信號CLK和行/列地址信號RC_ADD,將第一更新信號VBR存儲在第一有效位寄存器221中。也就是說,將邏輯“1”存儲在第一有效位寄存器221。
當(dāng)啟用重置控制信號RES時,重置存儲在第一有效位寄存器221中的所有數(shù)據(jù)。第一選擇器依次選擇存儲在第一有效位寄存器221中的位和輸出第一有效位信號VR。
當(dāng)輸入數(shù)據(jù)IDAT存儲在高速緩沖存儲器123中時,將指示高速緩沖存儲器123的數(shù)據(jù)有效的信息存儲在第二有效位檢驗電路230中。第二有效位檢驗電路230包括第二有效位寄存器231、第二選擇器232、第二邏輯電路233和改變位判定單元238。第二邏輯電路233包括多路復(fù)用器234、“與”門235和236、和“或非”門237。
當(dāng)啟用或禁止高速緩存重寫控制信號CWB時,多路復(fù)用器234分別輸出重寫地址信號CWBRC或行/列地址信號RC_ADD。當(dāng)高速緩存讀取控制信號CR和高速緩存重寫控制信號CWB都被啟用時,“與”門235啟用邏輯信號A1。當(dāng)讀取控制信號REN、高速緩存寫入命中信號CWH、和刷新控制信號CRFS都被啟用時,“與”門236啟用邏輯信號A2。
當(dāng)邏輯信號A1和A2都被禁止時,“或非”門237啟用第二更新信號VBW。當(dāng)?shù)诙滦盘朧BW被啟用時,第二有效位寄存器231響應(yīng)時鐘信號CLK和行/列地址信號RC_ADD,依次存儲第二更新信號VBW,因此,第二有效位寄存器231的位是邏輯“1”。
當(dāng)?shù)诙滦盘朧BW被禁止時,第二有效位寄存器231響應(yīng)時鐘信號CLK和重寫地址信號CWBRC,依次在第二有效位寄存器231中存儲第二更新信號VBW,作為邏輯“0”。當(dāng)重置信號RST被啟用時,重置第二有效位寄存器231的位。
如果第二有效位寄存器231的位是邏輯“1”,高速緩沖存儲器123的數(shù)據(jù)是有效的,和如果第二有效位寄存器231的位是邏輯“0”,高速緩沖存儲器123的數(shù)據(jù)是無效的。第二有效位寄存器231輸出第二有效位寄存器231的所有位,作為信息位SR1~SRM。第二選擇器232依次選擇存儲在第二有效位寄存器231中的位和輸出第二有效位信號VW。
改變位判定單元238接收信息信號SR1~SRM,和判定在信息信號SR1~SRM中是否存在改變位。它輸出改變位信號MDF。如果存在改變位,改變位判定單元238啟用改變位信號MDF。輸出邏輯電路240包括“與”門241和242、和“或”門243。
“與”門241響應(yīng)第一有效位信號VR和高速緩存地址命中信號CAH輸出高速緩存讀取命中信號CRH?!芭c”門242響應(yīng)第二有效位信號VW和高速緩存地址命中信號CAH輸出高速緩存寫入命中信號CWH。
存儲塊控制器300的細(xì)節(jié)(圖5)存儲塊控制器300中的邏輯塊的細(xì)節(jié)顯示在圖5中。存儲塊控制器300包括控制邏輯電路310、第一解碼電路320和第二解碼電路330(如圖中的虛線方框所示)。
控制邏輯電路310包括反相器311~314、“或非”門315、“與”門316和317、和“或”門318和319。當(dāng)啟用刷新信息信號RFSE或高速緩存重寫控制信號CWB或同時啟用刷新開始信號RFSS和高速緩存重寫控制信號CWB時,控制邏輯電路310啟用寫入選擇信號WCTL。
當(dāng)啟用讀取控制信號REN和禁止高速緩沖存儲器命中信號CH時,控制邏輯電路310啟用讀取選擇信號RCTL。當(dāng)禁止讀取控制信號REN、高速緩存寫入命中信號CWH或刷新控制信號CRFS時,啟用讀取選擇信號RCTL。
第一解碼電路320包括第一解碼器321、“與”門322和“與”門323。第一解碼器321解碼存儲體地址信號BA和輸出多個第一解碼信號BA1~BAn。
當(dāng)啟用讀取選擇信號RCTL和多個第一解碼信號BA1~BAn時,“與”門322啟用所選的多個存儲器讀取控制信號MR1~MRn。當(dāng)啟用存儲器讀取控制信號MR1~MRn之一時,存儲塊M1~Mn之一進(jìn)行讀取操作。
“與”門323響應(yīng)寫入控制信號WEN、寫入選擇信號WCTL、和多個解碼信號BA1~BAn,輸出多個存儲器寫入控制信號MW1~MWn。當(dāng)啟用寫入控制信號WEN、寫入選擇信號WCTL、和多個第一解碼信號BA1~BAn時,“與”門323啟用所選的多個存儲器寫入控制信號MW1~MWn。當(dāng)啟用存儲器寫入控制信號MW1~MWn之一時,存儲塊M1~Mn之一進(jìn)行寫入操作。
第二解碼電路330包括第二解碼器331和“與”門332。第二解碼器331解碼重寫存儲體地址信號CBA和輸出多個第二解碼信號CBA1~CBAn。當(dāng)啟用高速緩存重寫控制信號CWB和多個第二解碼信號CBA1~CBAn時,“與”門332啟用多個存儲器重寫控制信號CWB1~CWBn。當(dāng)啟用存儲器重寫控制信號CWB1~CWBn之一時,存儲塊M1~Mn之一進(jìn)行重寫操作。
高速緩沖存儲器控制器400的細(xì)節(jié)(圖6)圖6示出了高速緩沖存儲器控制器400中的詳細(xì)邏輯塊。
高速緩沖存儲器控制器400包括命令寄存器410、控制信號發(fā)生器420、第一控制邏輯電路430和第二控制邏輯電路440。第一控制邏輯電路430和第二控制邏輯電路440由圖中的虛線示出。
命令寄存器410響應(yīng)時鐘信號CLK存儲讀取信號Ren,和輸出讀取控制信號REN。命令寄存器410響應(yīng)時鐘信號CLK存儲寫入信號Wen,和輸出寫入控制信號WEN??刂菩盘柊l(fā)生器420響應(yīng)時鐘信號CLK,輸出第一和第二選通信號CASB和RASB、讀出放大器控制信號SENB和預(yù)充電控制信號PRCB。
第一控制邏輯電路430包括計數(shù)器431、多路復(fù)用器432、反相器433和450、“與”門434~436、“或”門437、和“或非”門438~439。第一控制邏輯電路430響應(yīng)讀取控制信號、寫入控制信號、高速緩存地址命中信號CAH、改變位信號MDF、刷新控制信號CRFS和信息位SR1~SRM,輸出高速緩存重寫控制信號CWB和邏輯信號LGS。
第二控制邏輯電路440包括反相器441和442、“與”門443~446、和“或”門447~449。第二控制邏輯電路430響應(yīng)讀取或?qū)懭肟刂菩盘朢EN或WEN、刷新開始信號RFSS和刷新信息信號RFSE,輸出高速緩存寫入控制信號CW。
第二控制邏輯電路440響應(yīng)刷新控制信號CRFS、讀取控制信號REN、高速緩存寫入或讀取命中信號CWH或CRH、和邏輯信號LGS,輸出高速緩存讀取控制信號CR。
高速緩沖存儲器123的細(xì)節(jié)(參見圖7)高速緩沖存儲器的細(xì)節(jié)顯示在圖7中。高速緩沖存儲器123包括控制信號發(fā)生器510、多路復(fù)用器520、存儲單元陣列530、行解碼器540、字線驅(qū)動器550、列解碼器560、讀出放大器電路570、預(yù)充電電路580和總線驅(qū)動器590。存儲單元陣列530是必須刷新以保留數(shù)據(jù)的DRAM存儲器陣列。
取決于啟用是否禁止地址選擇信號CRFSS,多路復(fù)用器520分別輸出刷新地址信號RFA或行地址信號R_ADD。行地址信號R_ADD包括行/列地址信號RC_ADD的一些低端位(例如,如果R_ADD=8個位,R_ADD=6個低端位)。
當(dāng)高速緩沖存儲器123被刷新時,控制信號發(fā)生器510禁止解碼控制信號CASBc,因此,禁止列解碼器560和啟用行解碼器540。響應(yīng)刷新地址信號RFA,行解碼器540控制字線驅(qū)動器550和依次啟用字線W1~W64。
當(dāng)高速緩沖存儲器進(jìn)行寫入或讀取操作時,控制信號發(fā)生器510啟用解碼控制信號CASBc,和啟用列解碼器560。
控制信號發(fā)生器510的細(xì)節(jié)(圖8)控制信號發(fā)生器510中的詳細(xì)邏輯塊顯示在圖8中??刂菩盘柊l(fā)生器510包括第一邏輯電路511和第二邏輯電路512。這些都通過圖8中的虛線方框示出。
當(dāng)啟用第一選通信號CASB,和啟用高速緩存寫入控制信號CW和高速緩存寫入控制信號CR之一時,第一邏輯電路511啟用解碼控制信號CASBc。
第二邏輯電路512包括RF型觸發(fā)器531、“與非”門532、“與”門533和D型觸發(fā)器534。當(dāng)出現(xiàn)刷新控制信號CRFS、讀取控制信號REN、高速緩存寫入命中信號CWH和時鐘信號CLK時,第二邏輯電路512輸出地址選擇信號CRFSS和刷新開始信號RFSS。
示范性存儲塊和存儲塊中的控制信號發(fā)生器的細(xì)節(jié)(圖9)圖9示出了存儲塊M1的細(xì)節(jié)。存儲塊包括一些傳統(tǒng)部件,但它還包括特殊邏輯塊。注意,所有存儲塊M1~Mn都是相同的。存儲塊由必須刷新以保留數(shù)據(jù)的DRAM傳感器組成。存儲塊包括控制信號發(fā)生器610??刂菩盘柊l(fā)生器中的詳細(xì)邏輯塊顯示在圖10中。
除了控制信號發(fā)生器610之外,存儲塊M1還包括多路復(fù)用器620、630、和710、存儲單元陣列640、行解碼器650、字線驅(qū)動器660、列解碼器670、讀出放大器電路680、預(yù)充電電路690和總線驅(qū)動器700。
控制信號發(fā)生器610響應(yīng)第一和第二選通信號CASB和RASB、存儲器寫入控制信號MW1或存儲器重寫控制信號CWB1、存儲器讀取控制信號MR1、刷新開始信號RFSS、刷新信息信號RFSE、讀出放大器控制信號SENB、和預(yù)充電控制信號PRCB??刂菩盘柊l(fā)生器610輸出第一和第二解碼控制信號CASB1和RASB1、刷新狀態(tài)信號RFSE1、讀出放大器控制信號SENB1、和預(yù)充電控制信號PRCB1。
控制信號發(fā)生器610包括邏輯電路611~615(如圖中的虛線方框所示)。邏輯電路611包括“或非”門721和722、和反相器732。響應(yīng)存儲器寫入控制信號MW1、存儲器讀取控制信號MR1和第一選通信號CASB,邏輯電路611輸出第一解碼控制信號CASB1。當(dāng)啟用第一選通信號CASB和啟用存儲器讀取控制信號MR1和存儲器寫入控制信號MW1之一時,邏輯電路611啟用第一解碼控制信號CASB1。
通過邏輯電路612、613、614、和615,控制信號發(fā)生器610輸出預(yù)充電控制信號PRCB1、讀出放大器控制信號SENB1和解碼控制信號RSAB1。
多路復(fù)用器620(參見圖9)響應(yīng)刷新狀態(tài)信號RFSE1和存儲器重寫控制信號CWB1,輸出重寫行地址信號CWBR、行地址信號R_ADD和刷新地址信號RFA之一。多路復(fù)用器620按如下操作
行地址信號R_ADD是行/列地址信號RC_ADD的一部分。重寫行地址信號CWBR是連接到高速緩沖存儲器控制器400的計數(shù)器431的重寫地址信號CWBRC的一部分。
多路復(fù)用器630響應(yīng)存儲器重寫控制信號CWB1,輸出列地址信號C_ADD和重寫列地址信號CWBC之一。當(dāng)啟用存儲器重寫控制信號CWB1時,輸出重寫列地址信號CWBC,和當(dāng)禁止存儲器重寫控制信號CWB1時,輸出列地址信號C_ADD。列地址信號C_ADD是行/列地址信號RC_ADD的低端位的一部分。
存儲單元陣列640的結(jié)構(gòu)基本上與如圖7所示的高速緩沖存儲器123的存儲單元陣列530相同。當(dāng)啟用或禁止寫入控制信號WEN時,多路復(fù)用器710分別輸出該輸入數(shù)據(jù)IDAT或高速緩存讀取數(shù)據(jù)CDAT。
響應(yīng)存儲器寫入控制信號MW1,總線驅(qū)動器700將信號從多路復(fù)用器710輸出到存儲單元陣列640。響應(yīng)存儲器讀取控制信號MR1,總線驅(qū)動器700輸出存儲器讀取數(shù)據(jù)MDAT。
當(dāng)刷新存儲塊M1時,控制信號發(fā)生器610禁止第一解碼控制信號CASB1和啟用第二解碼控制信號RASB1,因此,禁止列解碼器670和啟用行解碼器650。響應(yīng)刷新地址信號RFA,行解碼器控制依次啟用字線W1~W64的字線驅(qū)動器660。
當(dāng)存儲塊M1進(jìn)行讀取操作或?qū)懭氩僮鲿r,控制信號發(fā)生器610啟用第一解碼控制信號CASB1和第二解碼控制信號RASB1,因此,既啟用列解碼器670又啟用行解碼器650。
雖然參照優(yōu)選實施例已經(jīng)對本發(fā)明進(jìn)行了圖示和描述,但應(yīng)該明白,可以在形式上和細(xì)節(jié)上作各種各樣的改變,而不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種存儲器系統(tǒng),包括主存儲器,必須被刷新以維持?jǐn)?shù)據(jù)和被劃分成塊;高速緩沖存儲器,必須被刷新以維持?jǐn)?shù)據(jù)和用于存儲與所述主存儲器的所選塊相對應(yīng)的信息,所述高速緩沖存儲器含有指示特定信息是否是有效信息的指示位;刷新電路,用于周期性地刷新所述主存儲器和所述高速緩沖存儲器,所述刷新電路擁有刷新開始信號;輸入-輸出電路,用于生成向所述存儲器系統(tǒng)中的目標(biāo)存儲塊請求信息的讀取信號;和控制電路,用在啟用所述刷新開始信號,接收到讀取信號,所述高速緩沖存儲器未存儲所述讀取信號的目標(biāo)塊,和所述高速緩存中的數(shù)據(jù)除了所述目標(biāo)塊之外的不同塊不是有效數(shù)據(jù)的時候,(a)延遲所述目標(biāo)塊的刷新,(b)從所述主存儲器中讀取所述請求信息和將所述讀取操作的目標(biāo)存儲塊傳送到所述高速緩沖存儲器,和在(a)和(b)之后,刷新所述目標(biāo)存儲塊和所述不同塊,從而,當(dāng)所述高速緩沖存儲器未存儲所述讀取信號的目標(biāo)塊,和所述高速緩存中的數(shù)據(jù)除了所述目標(biāo)塊之外不是不同塊的有效數(shù)據(jù)時,發(fā)生所述讀取和刷新,沒有從所述高速緩存到所述主存儲器的回寫。
2.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng),其中,所述控制電路可操作,以在啟用所述刷新開始信號,接收到讀取信號,所述高速緩沖存儲器未存儲所述讀取信號的目標(biāo)塊,和所述高速緩存中的數(shù)據(jù)除了所述目標(biāo)塊之外是不同塊的有效數(shù)據(jù)的時候,(a)延遲與所述高速緩沖存儲器中的數(shù)據(jù)匹配的存儲塊的刷新和(b)延遲所述目標(biāo)塊的刷新,(c)使數(shù)據(jù)回寫到高速緩沖存儲器中,(d)從所述主存儲器中讀取所述請求信息和將所述讀取操作的目標(biāo)存儲塊傳送到所述高速緩沖存儲器,和在發(fā)生(a)、(b)、(c)和(d)之后,刷新所述目標(biāo)存儲塊和所述不同塊。
3.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng),其中,所述控制電路可操作,以在啟用所述刷新開始信號,接收到讀取信號,和所述高速緩沖存儲器未存儲所述讀取信號的目標(biāo)塊的時候,從所述高速緩存中讀取請求的數(shù)據(jù)和刷新所有所述存儲塊。
4.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng),其中,所述控制電路可操作,以在禁止所述刷新開始信號,接收到讀取信號,所述高速緩沖存儲器存儲所述讀取信號的目標(biāo)塊,和所述高速緩存中的數(shù)據(jù)是所述目標(biāo)塊的有效數(shù)據(jù)的時候,從所述高速緩沖存儲器中讀取所述請求的信息。
5.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng),其中,所述控制電路可操作,以在禁止所述刷新開始信號,接收到讀取信號,和所述高速緩沖存儲器未存儲所述讀取信號的目標(biāo)塊的時候,從所述主存儲器中讀取所述請求的信息。
6.根據(jù)權(quán)利要求2所述的存儲器系統(tǒng),其中,所述控制電路可操作,以在啟用所述刷新開始信號,接收到讀取信號,和所述高速緩沖存儲器存儲所述讀取信號的目標(biāo)塊的時候,從所述高速緩存讀取請求數(shù)據(jù)和刷新所有所述存儲塊。
7.根據(jù)權(quán)利要求2所述的存儲器系統(tǒng),其中,所述控制電路可操作,以在禁止所述刷新開始信號,接收到讀取信號,所述高速緩沖存儲器存儲所述讀取信號的目標(biāo)塊,和所述高速緩存中的數(shù)據(jù)是所述目標(biāo)塊的有效數(shù)據(jù)的時候,從所述高速緩沖存儲器中讀取所述請求的信息。
8.一種存儲器系統(tǒng),包括主存儲器,必須被刷新以維持?jǐn)?shù)據(jù)和被劃分成塊;高速緩沖存儲器,必須被刷新以維持?jǐn)?shù)據(jù)和用于存儲來自所述主存儲器的所選信息塊,所述高速緩存含有指示所述高速緩存中的數(shù)據(jù)是有效數(shù)據(jù)的有效指示位;刷新電路,被周期性地激活以刷新所述主存儲器;輸入-輸出電路,用于響應(yīng)寫入命令,將信息寫入所述存儲器系統(tǒng)中的目標(biāo)塊中;和控制電路,用在(a)所述主存儲器刷新電路激活,(b)接收到寫入命令,和(c)所述高速緩存中的數(shù)據(jù)是所述寫入請求的目標(biāo)塊的數(shù)據(jù)的時候,將所述數(shù)據(jù)寫入所述高速緩存中,和刷新所述主存儲器,所述控制電路可操作,以在(a)所述主存儲器刷新電路激活,(b)接收到寫入命令,和(c)所述高速緩存中的數(shù)據(jù)不是所述寫入請求針對的存儲塊的數(shù)據(jù)的時候,(A)保持寫入命令的目標(biāo)塊的刷新和控制對目標(biāo)存儲塊的輸入,(B)刷新除了目標(biāo)存儲塊之外的其它存儲塊,(C)在對目標(biāo)存儲塊的寫入操作之后,刷新目標(biāo)存儲塊,(D)如果所述高速緩沖存儲器中的數(shù)據(jù)除了所述目標(biāo)存儲塊之外是其它存儲塊的有效數(shù)據(jù),將高速緩存中的數(shù)據(jù)寫回到所述其它存儲塊中和禁止所述高速緩存中的有效位。
9.根據(jù)權(quán)利要求8所述的存儲器系統(tǒng),其中,當(dāng)(a)所述主存儲器刷新電路未激活,(b)接收到寫入命令,和(c)所述高速緩存中的數(shù)據(jù)是所述寫入命令的目標(biāo)存儲塊的數(shù)據(jù)時,所述控制電路適用于(A)控制對目標(biāo)存儲塊的寫入操作,和(B)刪除所述高速緩存中的有效位。
10.根據(jù)權(quán)利要求9所述的存儲器系統(tǒng),其中,當(dāng)(a)所述主存儲器刷新電路未激活,(b)接收到寫入命令,和(c)所述高速緩存中的數(shù)據(jù)不是來自所述目標(biāo)存儲塊的數(shù)據(jù)時,所述控制電路適用于將數(shù)據(jù)寫入所述目標(biāo)存儲塊中。
11.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng),其中,所述主存儲器和所述高速緩沖存儲器包括DRAM存儲單元。
12.根據(jù)權(quán)利要求8所述的存儲器系統(tǒng),其中,所述控制電路可操作,以在(a)所述高速緩沖存儲器刷新電路激活,(b)接收到寫入命令,和(c)所述高速緩存中的數(shù)據(jù)是所述寫入請求的目標(biāo)存儲塊的有效數(shù)據(jù)的時候,所述第一控制電路適用于(A)寫入所述主存儲器中的所述目標(biāo)存儲塊中,(B)禁止所述高速緩存中的有效位,和(C)在所述寫入操作之后,刷新所述高速緩存。
13.根據(jù)權(quán)利要求8所述的存儲器系統(tǒng),其中,所述控制電路可操作,以在(a)所述高速緩沖存儲器刷新電路激活,(b)接收到寫入命令,和(c)所述高速緩存中的數(shù)據(jù)不是所述寫入操作的目標(biāo)塊的有效數(shù)據(jù)的時候,所述第二控制電路可操作,以將所述寫入請求的數(shù)據(jù)寫入所述寫入請求的目標(biāo)存儲塊中。
14.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng),其中,所述控制電路可操作,以在(a)所述高速緩沖存儲器刷新電路激活,(b)接收到寫入命令,和(c)所述高速緩存中的數(shù)據(jù)是所述寫入請求的目標(biāo)存儲塊的有效數(shù)據(jù)的時候,所述第一控制電路適用于(A)寫入所述主存儲器中的所述目標(biāo)存儲塊中,(B)禁止所述高速緩存中的有效位,和(C)在所述寫入操作之后,刷新所述高速緩存。
15.根據(jù)權(quán)利要求1所述的存儲器系統(tǒng),其中,所述控制電路包括一裝置,用于在當(dāng)啟用高速緩存刷新信號和高速緩沖存儲器中的數(shù)據(jù)有效時,接收存儲器讀取信號的時候,延遲所述高速緩沖存儲器的刷新的。
16.根據(jù)權(quán)利要求8所述的存儲器系統(tǒng),其中,所述控制器在所述主存儲器中一般以優(yōu)先于刷新操作方式將優(yōu)先級給予讀取或?qū)懭氩僮?,和在所述高速緩沖存儲器中一般以優(yōu)先于讀取或?qū)懭氩僮鞣绞綄?yōu)先級給予刷新操作,但是,當(dāng)接收到存儲器讀取命令,啟用所述高速緩存刷新信號,和高速緩沖存儲器中的數(shù)據(jù)有效時,所述控制器延遲所述高速緩沖存儲器的刷新。
17.一種操作存儲器系統(tǒng)的方法,所述存儲器系統(tǒng)包括必須被刷新以便保留數(shù)據(jù)的主存儲器;和必須被刷新以便保留數(shù)據(jù)的高速緩沖存儲器,所述方法包括如下步驟響應(yīng)主存儲器刷新命令和高速緩沖存儲器刷新命令,周期性地刷新所述主存儲器和所述高速緩沖存儲器;所述存儲器系統(tǒng)不時地接收用于初始化存儲器存儲操作的存儲器寫入命令和接收用于初始化數(shù)據(jù)檢索操作的存儲器讀取命令;在所述主存儲器中一般以優(yōu)先于刷新操作方式將優(yōu)先級給予讀取或?qū)懭氩僮?,和在所述高速緩沖存儲器中一般以優(yōu)先于讀取或?qū)懭氩僮鞣绞綄?yōu)先級給予刷新操作;和當(dāng)接收到存儲器讀取命令,啟用所述高速緩存刷新信號,和高速緩沖存儲器中的數(shù)據(jù)有效時,延遲所述高速緩沖存儲器的刷新。
18.根據(jù)權(quán)利要求17所述的操作存儲器系統(tǒng)的方法,其中,當(dāng)接收到讀取命令和所述主存儲器刷新命令激活,作為所述讀取命令的目標(biāo)的存儲塊未處在所述高速緩存中,和所述高速緩存中的數(shù)據(jù)是另一個存儲塊的有效數(shù)據(jù)時,將所述其它存儲塊從所述高速緩存寫回到所述主存儲器中,從所述主存儲器中讀取所述請求數(shù)據(jù),和將所述讀取操作的目標(biāo)存儲在所述高速緩沖存儲器,然后,刷新所述目標(biāo)塊和所述其它存儲塊。
19.根據(jù)權(quán)利要求17所述的操作存儲器系統(tǒng)的方法,其中,當(dāng)接收到讀取命令和所述主存儲器刷新命令激活,作為所述讀取命令的目標(biāo)的存儲塊未處在所述高速緩存中,和所述高速緩存中的數(shù)據(jù)不是另一個存儲塊的有效數(shù)據(jù)時,從所述主存儲器中讀取所述請求數(shù)據(jù),將所述讀取操作的目標(biāo)存儲在所述高速緩沖存儲器中,然后,刷新所述目標(biāo)塊和所述其它存儲塊,沒有從所述高速緩存到所述主存儲器的回寫操作,從而使回寫操作的次數(shù)達(dá)到最少。
20.根據(jù)權(quán)利要求17所述的操作存儲器系統(tǒng)的方法,其中(A)當(dāng)接收到讀取命令和所述主存儲器刷新命令激活,作為所述讀取命令的目標(biāo)的存儲塊未處在所述高速緩存中,和所述高速緩存中的數(shù)據(jù)是另一個存儲塊的有效數(shù)據(jù)時,將所述其它存儲塊從所述高速緩存寫回到所述主存儲器中,從所述主存儲器中讀取所述請求數(shù)據(jù),和將所述讀取操作的目標(biāo)存儲在所述高速緩沖存儲器中,然后,刷新所述目標(biāo)塊和所述其它存儲塊,和(B)當(dāng)接收到讀取命令和所述主存儲器刷新命令激活,作為所述讀取命令的目標(biāo)的存儲塊未處在所述高速緩存中,和所述高速緩存中的數(shù)據(jù)不是另一個存儲塊的有效數(shù)據(jù)時,從所述主存儲器中讀取所述請求數(shù)據(jù),將所述讀取操作的目標(biāo)存儲在所述高速緩沖存儲器中,然后,刷新所述目標(biāo)塊和所述其它存儲塊,在(B)中沒有回寫操作,從而使回寫操作的次數(shù)達(dá)到最少。
全文摘要
本發(fā)明提供了除了如下所述的一種情況之外,主存儲器以優(yōu)先于刷新操作方式將優(yōu)先級給予讀取或?qū)懭氩僮鞯拇鎯ζ骱痛鎯ζ骺刂葡到y(tǒng)。另一方面,高速緩沖存儲器以優(yōu)先于讀取或?qū)懭氩僮鞣绞綄?yōu)先級給予刷新操作。例外情況出現(xiàn)在當(dāng)啟用高速緩存刷新和高速緩沖存儲器中的數(shù)據(jù)有效時,接收存儲器讀取信號的時候。在這種例外情況中,高速緩沖存儲器的刷新被延遲。在某些讀取操作期間,特定存儲塊中的數(shù)據(jù)也被寫入高速緩存中,但不進(jìn)行從高速緩存的回寫。這樣就減少了回寫操作的次數(shù)和消除了由刷新操作引起的延遲。
文檔編號G11C11/409GK1770320SQ20051010378
公開日2006年5月10日 申請日期2005年9月23日 優(yōu)先權(quán)日2004年9月25日
發(fā)明者河旻烈, 鄭鉉澤, 表錫洙 申請人:三星電子株式會社