專利名稱：磁隨機存取存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種利用磁致電阻效應(yīng)來存儲“1”、“0”數(shù)據(jù)的磁隨機存取存儲器(MRAM)。
背景技術(shù)：
近年來，提出了多種基于新原理來存儲數(shù)據(jù)的存儲器，其中的一個是利用隧道磁致電阻(以下簡稱TMR)效應(yīng)來存儲“1”、“0”數(shù)據(jù)的磁隨機存取存儲器。
作為磁隨機存取存儲器的提議，已知例如Roy Scheuerlein等的ISSCC2000Technical Digest p.128“A 10ns Read and Write Non-Volatile Memory ArrayUsing a Magnetic Tunnel Junction and FET Switch in each Cell”。
磁隨機存取存儲器通過MTJ(磁隧道結(jié))元件來存儲“1”、“0”數(shù)據(jù)。MTJ元件的基本構(gòu)造是由兩個磁性層(強磁性層)夾持絕緣層(隧道勢壘)的構(gòu)造。其中，對于MTJ元件的構(gòu)成，為了MR(磁致電阻)比的最佳化等，提議各種構(gòu)造。
通過兩個磁性層的磁化狀態(tài)是平行還是反平行來判斷MTJ元件中存儲的數(shù)據(jù)。這時，所謂平行表示兩個磁性層的磁化方向相同，所謂反平行表示兩個磁性層的磁化方向相反。
通常，在兩個磁性層之一(固定層)中附設(shè)反強磁性層。反強磁性層是固定固定層磁化方向用的部件。因此，實際上，通過兩個磁性層中另一個(自由層)的磁化方向來決定MTJ元件中存儲的數(shù)據(jù)(“1”或“0”)。
在MTJ元件的磁化狀態(tài)平行的情況下，夾在構(gòu)成MTJ元件的兩個磁性層之間的絕緣層(隧道勢壘)的隧道電阻最低。例如，設(shè)該狀態(tài)為“1”狀態(tài)。另外，在MTJ元件的磁化狀態(tài)反平行的情況下，夾在構(gòu)成MTJ元件的兩個磁性層之間的絕緣層(隧道勢壘)的隧道電阻最高。例如，設(shè)該狀態(tài)為“0”狀態(tài)。
對于磁隨機存取存儲器的單元陣列構(gòu)成而言，目前從存儲器容量的大容量化、寫入/讀取操作的穩(wěn)定化等觀點出發(fā)，研究了各種構(gòu)造。
例如，目前已知由一個MOS晶體管和一個MTJ元件來構(gòu)成一個存儲器單元的單元陣列構(gòu)造。另外，為了實現(xiàn)讀取操作的穩(wěn)定化，還知道如下的磁隨機存取存儲器在具有這種單元陣列構(gòu)造的同時，使用兩個存儲器單元陣列來存儲1比特數(shù)據(jù)。
但是，在這些磁隨機存取存儲器中，難以實現(xiàn)存儲器容量的增大。這是由于在這些單元陣列構(gòu)造中，一個MOS晶體管對應(yīng)于一個MTJ元件。
作為在存儲器單元陣列中不必設(shè)置這種MOS晶體管的磁隨機存取存儲器，以前已知所謂交叉點型單元陣列構(gòu)造的磁隨機存取存儲器。交叉點型單元陣列構(gòu)造的特征在于具有在字線與位線的交叉部配置MTJ元件的簡單構(gòu)造，在存儲器單元陣列內(nèi)沒有選擇晶體管。
根據(jù)交叉點型單元陣列構(gòu)造，可將存儲器單元尺寸縮小與不使用選擇MOS晶體管的量相當(dāng)?shù)某潭?，結(jié)果，可增大存儲器容量。
例如，在將“F”作為設(shè)計規(guī)則的最小尺寸的情況下，由選擇MOS晶體管和MTJ元件構(gòu)成的存儲器單元的單元尺寸為8F2，相反，僅由MTJ元件構(gòu)成的存儲器單元的單元尺寸為4F2。即，僅由MTJ元件構(gòu)成的存儲器單元可實現(xiàn)約為由選擇MOS晶體管和MTJ元件構(gòu)成的存儲器單元一半的單元尺寸。
但是，在采用交叉點型單元陣列構(gòu)造來構(gòu)成磁隨機存取存儲器的情況下，問題在于寫入操作時破壞TMR(MTJ)元件的絕緣層(隧道勢壘層)。
即，在交叉點型單元陣列構(gòu)造的情況下，在字線與位線的交叉部，與之接觸地配置MTJ元件。另外，通過在字線和位線中分別流過具有相同值的寫入電流(字線或位線中流過的寫入電流方向隨數(shù)據(jù)值而變化)，產(chǎn)生磁場，來決定配置在其間的MTJ元件的磁化方向。
這里，在字線及位線中存在布線電阻。字線與位線越長，則字線與位線兩端間的布線電阻值越大。即，當(dāng)流過寫入電流時，靠近字線和位線驅(qū)動器位置的電位比靠近字線和位線消能器(sinker)位置的電位高。
因此，在寫入操作時，有時隨著MTJ元件的位置而在MTJ元件的兩端發(fā)生電位差。由于該電位差，在MTJ元件的隧道勢壘層上受到電壓應(yīng)力，可能發(fā)生隧道勢壘層的絕緣破壞。
下面具體說明該問題。
如圖107所示，考慮配置距字線驅(qū)動器WD最近(距字線消能器WS最遠)、距位線消能器BS最近(距字線驅(qū)動器BD最遠)位置上的MTJ元件(最壞的情況)。
MTJ元件在字線側(cè)的端部電位由于該端部在距字線驅(qū)動器WD最近位置上與字線接觸，所以變?yōu)槔缡荲p。另一方面，該MTJ元件位線側(cè)的端部電位由于該端部在距位線驅(qū)動器WD最遠位置上與位線接觸，所以由于位線布線電阻r引起的電壓下降，而變?yōu)槔缡荲p-α。
即，MTJ元件位線側(cè)的端部電位比其字線側(cè)的端部電位低α。結(jié)果，在配置于距字線驅(qū)動器WD最近、距位線消能器BS最近位置上的MTJ元件的兩端產(chǎn)生電位差α。
這時，假設(shè)由于超過10[WV/cm]的電場而發(fā)生隧道勢壘層的絕緣破壞的可能性極大。
當(dāng)字線及位線的表面電阻為100[mΩ]，存儲器單元陣列的大小為1075(1.75K)個×1075(1.75K)個時，從字線及位線一端到另一端的布線電阻r如下。
在交叉點型單元陣列構(gòu)造中，從字線及位線的一端到另一端，沿字線及位線配置存儲器單元。假設(shè)，若設(shè)字線及位線延伸方向的存儲器單元陣列尺寸為最小加工尺寸(設(shè)計規(guī)則)，則將該方向上存儲器單元彼此的間隔也設(shè)定為最小加工尺寸(間隔)。
即，字線與位線的長度變?yōu)閮H排列1750個×2存儲器單元后的長度。由此，從字線及位線一端到另一端的布線電阻r變?yōu)?50[Ω](若存儲器單元陣列變大，則字線及位線變長，布線電阻r增大。)。
若設(shè)寫入電流Ip為2[mA]，則因為布線電阻r為350[Ω]，所以對于字線及位線各自而言，在其兩端產(chǎn)生0.7(＝0.002×350)[V]的電位差。
另外，在MTJ元件的隧道勢壘層的厚度(在具有多個隧道勢壘層的MTJ元件情況下，其合計厚度)為0.7[nm]，MTJ元件兩端的電位差為0.7[V]的情況下，在MTJ元件中發(fā)生10[WV/cm]的電場。
即，在上述條件下，為了消除發(fā)生隧道勢壘層絕緣破壞的可能性，必需將字線驅(qū)動器/消能器及位線驅(qū)動器/消能器中包圍的一個存儲器單元陣列的大小設(shè)定為小于1.75K×1.75K。
因此，在交叉點型單元陣列構(gòu)造中，若考慮寫入操作時MTJ元件的勢壘層的絕緣破壞，則決定存儲器單元陣列大小的上限，不能充分實現(xiàn)MTJ元件的高集成化。
另外，字線及位線中不總是流過寫入電流Ip，僅在寫入操作時，將寫入電流Ip提供給字線及位線。即，距字線及位線驅(qū)動器最近位置的電位由于超出(overshoot)現(xiàn)象，有時超過Vp。
若考慮超出現(xiàn)象，則在上述條件下，MTJ元件中可能產(chǎn)生超過10[MV/cm]的電場。
因此，若字線及位線的消能器電阻、寫入電流Ip及隧道勢壘層的厚度為一定，則為了消除在MTJ元件中發(fā)生超過10[MV/cm]的電場的可能性，必須進一步減小存儲器單元陣列的尺寸，并減小字線及位線的布線電阻r引起的電壓下降量。
例如，在上述條件下，若考慮字線及位線電位的超出，則必須將一個存儲器單元陣列的大小上限從3兆(1.75K個×1.75K個)縮小到1.5兆。
總之，作為存儲器單元陣列的外圍電路，也可新設(shè)置箝位字線及位線電位的箝位電路，防止超出/不足(undershoot)現(xiàn)象。
但是，這時，存儲器單元陣列的外圍電路大出箝位電路部分，由于芯片尺寸增大，所以制造成本增加。另外，因為箝位電路具有抑制字線和位線電位急劇上升/下降的功能，所以字線及位線電位變到Vp的時間變長，結(jié)果，寫入速度降低。

發(fā)明內(nèi)容
根據(jù)本發(fā)明第1例的磁隨機存取存儲器具備存儲器單元陣列，具有多個利用磁致電阻效應(yīng)來存儲數(shù)據(jù)的存儲器單元；第一功能線，在上述存儲器單元陣列內(nèi)沿第1方向延伸，共同連接在上述多個存儲器單元的一端上；多個第2功能線，對應(yīng)于上述多個存儲器單元設(shè)置，在上述存儲器單元陣列內(nèi)沿與上述第1方向交叉的第2方向延伸；和第3功能線，離開上述多個存儲器單元，在上述多個存儲器單元中共享。上述多個存儲器單元每一個的另一端獨立連接于上述多個第2功能線中的一個上，上述多個存儲器單元一端直接連接在上述第1功能線上。
根據(jù)本發(fā)明第2例的磁隨機存取存儲器具備存儲器單元陣列，具有利用磁致電阻效應(yīng)來存儲數(shù)據(jù)的存儲器單元；第一功能線，在上述存儲器單元陣列內(nèi)沿第1方向延伸，連接在上述存儲器單元的一端上；第2功能線，在上述存儲器單元陣列內(nèi)沿與上述第1方向交叉的第2方向延伸，連接在上述存儲器單元的另一端；和第3功能線，離開上述多個存儲器單元，發(fā)生將數(shù)據(jù)寫入上述存儲器單元用的磁場。上述存儲器單元的一端直接連接在上述第1功能線上，上述存儲器單元的另一端直接連接在上述第2功能線上。
根據(jù)本發(fā)明第3例的磁隨機存取存儲器的讀取方法中，將上述多個第2功能線全部固定在第1電位，將上述第1功能線設(shè)定為與上述第1電位不同的第2電位，在上述多個存儲器單元中分別流過讀取電流，根據(jù)上述讀取電流的值，讀取上述多個存儲器單元的數(shù)據(jù)。
根據(jù)本發(fā)明第4例的磁隨機存取存儲器的寫入方法中，在上述多個第2功能線之一中流過朝向一個方向的第1寫入電流，在上述第3功能線中流過具有取決于寫入數(shù)據(jù)方向的第2寫入電流，使用由上述第1和第2寫入電流生成的磁場，向上述多個存儲器單元中的一個寫入上述寫入數(shù)據(jù)。
根據(jù)本發(fā)明第5例的磁隨機存取存儲器的寫入方法中，在上述多個第2功能線之一中流過具有取決于寫入數(shù)據(jù)方向的第1寫入電流，在上述第3功能線中流過朝向一個方向的第2寫入電流，使用由上述第1和第2寫入電流生成的磁場，向上述多個存儲器單元中的一個寫入上述寫入數(shù)據(jù)。
根據(jù)本發(fā)明第6例的磁隨機存取存儲器的制造方法包括第1步驟，在外圍電路區(qū)域內(nèi)形成MOS晶體管的柵極，同時，在存儲器單元陣列區(qū)域內(nèi)，以一定間隔、規(guī)則地或作為整體形成具有一樣布圖的偽布線；第2步驟，形成覆蓋上述MOS晶體管及上述偽布線的第1夾層絕緣層；第3步驟，在上述存儲器單元陣列區(qū)域內(nèi)的上述第1夾層絕緣層的表面區(qū)域中，形成實現(xiàn)磁致電阻效應(yīng)的存儲器單元；和第4步驟，形成覆蓋上述存儲器單元的第2夾層絕緣層。


圖1是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例1的電路圖；圖2是表示關(guān)于構(gòu)造例1的器件構(gòu)造1的截面圖；圖3是表示關(guān)于構(gòu)造例1的器件構(gòu)造1的平面圖；圖4是表示關(guān)于構(gòu)造例1的器件構(gòu)造2的截面圖；
圖5是表示關(guān)于構(gòu)造例1的器件構(gòu)造2的平面圖；圖6是表示關(guān)于構(gòu)造例1的器件構(gòu)造2的平面圖；圖7是表示關(guān)于構(gòu)造例1的器件構(gòu)造2的平面圖；圖8是表示關(guān)于構(gòu)造例1的器件構(gòu)造3的截面圖；圖9是表示關(guān)于構(gòu)造例1的器件構(gòu)造3的平面圖；圖10是表示關(guān)于構(gòu)造例1的器件構(gòu)造3的平面圖；圖11是表示關(guān)于構(gòu)造例1的器件構(gòu)造3的平面圖；圖12是表示關(guān)于構(gòu)造例1的器件構(gòu)造3的平面圖；圖13是表示本發(fā)明的磁隨機存取存儲器構(gòu)造例2的示意圖；圖14是表示關(guān)于構(gòu)造例2的器件構(gòu)造1的截面圖；圖15是表示關(guān)于構(gòu)造例2的器件構(gòu)造2的截面圖；圖16是本發(fā)明的磁隨機存取存儲器構(gòu)造例3的電路圖；圖17是本發(fā)明的磁隨機存取存儲器構(gòu)造例3的電路圖；圖18是表示關(guān)于構(gòu)造例3的器件構(gòu)造的截面圖；圖19是表示關(guān)于構(gòu)造例3的器件構(gòu)造的平面圖；圖20是表示關(guān)于構(gòu)造例3的器件構(gòu)造的平面圖；圖21是表示關(guān)于構(gòu)造例3的器件構(gòu)造的平面圖；圖22是表示關(guān)于構(gòu)造例3的器件構(gòu)造的平面圖；圖23是表示關(guān)于構(gòu)造例3的器件構(gòu)造的平面圖；圖24是本發(fā)明的磁隨機存取存儲器構(gòu)造例4的電路圖；圖25是本發(fā)明的磁隨機存取存儲器構(gòu)造例4的電路圖；圖26是表示關(guān)于構(gòu)造例4的器件構(gòu)造的截面圖；圖27是表示關(guān)于構(gòu)造例4的器件構(gòu)造的平面圖；圖28是表示關(guān)于構(gòu)造例4的器件構(gòu)造的平面圖；圖29是表示關(guān)于構(gòu)造例4的器件構(gòu)造的平面圖；圖30是表示關(guān)于構(gòu)造例4的器件構(gòu)造的平面圖；圖31是表示關(guān)于構(gòu)造例4的器件構(gòu)造的平面圖；圖32是表示關(guān)于構(gòu)造例4的器件構(gòu)造的平面圖；圖33是表示關(guān)于構(gòu)造例4的器件構(gòu)造的平面圖；圖34是本發(fā)明的磁隨機存取存儲器構(gòu)造例5的電路圖；
圖35是本發(fā)明的磁隨機存取存儲器構(gòu)造例5的電路圖；圖36是表示關(guān)于構(gòu)造例5的器件構(gòu)造的截面圖；圖37是表示關(guān)于構(gòu)造例5的器件構(gòu)造的平面圖；圖38是表示關(guān)于構(gòu)造例5的器件構(gòu)造的平面圖；圖39是表示關(guān)于構(gòu)造例5的器件構(gòu)造的平面圖；圖40是表示關(guān)于構(gòu)造例5的器件構(gòu)造的平面圖；圖41是表示關(guān)于構(gòu)造例5的器件構(gòu)造的平面圖；圖42是表示關(guān)于構(gòu)造例5的器件構(gòu)造的平面圖；圖43是表示關(guān)于構(gòu)造例5的器件構(gòu)造的平面圖；圖44是本發(fā)明的磁隨機存取存儲器構(gòu)造例6的電路圖；圖45是本發(fā)明的磁隨機存取存儲器構(gòu)造例6的電路圖；圖46是表示關(guān)于構(gòu)造例6的器件構(gòu)造的截面圖；圖47是表示關(guān)于構(gòu)造例6的器件構(gòu)造的平面圖；圖48是表示關(guān)于構(gòu)造例6的器件構(gòu)造的平面圖；圖49是表示關(guān)于構(gòu)造例6的器件構(gòu)造的平面圖；圖50是表示關(guān)于構(gòu)造例6的器件構(gòu)造的平面圖；圖51是表示關(guān)于構(gòu)造例6的器件構(gòu)造的平面圖；圖52是表示關(guān)于構(gòu)造例6的器件構(gòu)造的平面圖；圖53是本發(fā)明的磁隨機存取存儲器構(gòu)造例7的電路圖；圖54是表示關(guān)于構(gòu)造例7的器件構(gòu)造的截面圖；圖55是表示關(guān)于構(gòu)造例7的器件構(gòu)造的平面圖；圖56是表示關(guān)于構(gòu)造例7的器件構(gòu)造的平面圖；圖57是表示關(guān)于構(gòu)造例7的器件構(gòu)造的平面圖；圖58是本發(fā)明的磁隨機存取存儲器構(gòu)造例8的電路圖；圖59是本發(fā)明的磁隨機存取存儲器構(gòu)造例9的電路圖；圖60是表示關(guān)于構(gòu)造例10的器件構(gòu)造的截面圖；圖61是表示MTJ元件構(gòu)造例的圖；圖62是表示MTJ元件構(gòu)造例的圖；圖63是表示MTJ元件構(gòu)造例的圖；圖64是表示寫入字線驅(qū)動器/消能器電路例的圖；
圖65是表示寫入字線驅(qū)動器/消能器電路例的圖；圖66是表示行解碼器電路例的圖；圖67是表示列解碼器和讀取列選擇線驅(qū)動器的電路例的圖；圖68是表示寫入位線驅(qū)動器/消能器電路例的圖；圖69是表示寫入位線驅(qū)動器/消能器電路例的圖；圖70是表示列解碼器和寫入字線驅(qū)動器/消能器的電路例的圖；圖71是表示行解碼器電路例的圖；圖72是表示寫入字線驅(qū)動器電路例的圖；圖73是表示行解碼器和讀取線驅(qū)動器的電路例的圖；圖74是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例11的電路圖；圖75是表示寫入位線驅(qū)動器/消能器電路例的圖；圖76是表示寫入位線驅(qū)動器/消能器電路例的圖；圖77是表示讀取電路的電路例的圖；圖78是表示讀取電路的電路例的圖；圖79是表示讀出放大器和位線偏置電路的電路例的圖；圖80是表示讀取放大器電路例的圖；圖81是表示參考電位生成電路的電路例的圖；圖82是表示運算放大器的電路例的圖；圖83是表示讀出放大器和位線偏置電路的電路例的圖；圖84是表示對稱于寫入線配置的MTJ元件的圖；圖85是表示對稱于寫入線配置的MTJ元件的圖；圖86是表示對稱于寫入線配置的MTJ元件的圖；圖87是表示對稱于寫入線配置的MTJ元件的圖；圖88是表示對稱于寫入線配置的MTJ元件的圖；圖89是表示對稱于寫入線配置的MTJ元件的圖；圖90是表示寫入位線驅(qū)動器/消能器電路例的圖；圖91是表示適用關(guān)于本發(fā)明例的制造方法的器件構(gòu)造的截面圖；圖92是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖93是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖94是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；
圖95是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖96是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖97是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖98是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖99是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖100是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖101是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖102是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖103是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖104是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖105是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖106是表示關(guān)于本發(fā)明例的制造方法1步驟的截面圖；圖107是表示交叉點型單元陣列構(gòu)造的問題的圖；圖108是表示構(gòu)造例8的變形例的電路圖；圖109是表示構(gòu)造例8的變形例的電路圖；圖110是表示構(gòu)造例8的變形例的電路圖；圖111是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例12的電路圖；圖112是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例12的電路圖；圖113是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例12的電路圖；圖114是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例12的電路圖；圖115是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例12的電路圖；圖116是關(guān)于本發(fā)明的磁隨機存存儲器構(gòu)造例12的電路圖；圖117是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例12的電路圖；圖118是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例12的電路圖；圖119是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例12的電路圖；圖120是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例12的電路圖；圖121是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；圖122是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；圖123是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；圖124是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；
圖125是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；圖126是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；圖127是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；圖128是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；圖129是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；圖130是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例13的電路圖；圖131是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例14的電路圖；圖132是關(guān)于本發(fā)明的磁隨機存取存儲器構(gòu)造例15的電路圖。
具體實施例方式
下面，參照附圖來詳細說明關(guān)于本發(fā)明例的磁隨機存取存儲器。
1、單元陣列構(gòu)造首先，說明關(guān)于本發(fā)明例的磁隨機存取存儲器的單元陣列構(gòu)造。
關(guān)于本發(fā)明例的單元陣列構(gòu)造的特征在于就共同連接構(gòu)成讀取功能塊的多個MTJ元件的一端，將另一端獨立連接在讀取位線上的單元陣列構(gòu)造而言，多個MTJ元件的一端不經(jīng)由讀取選擇開關(guān)，而直接連接于讀取字線上。
即，因為在讀取功能塊內(nèi)不配置讀取選擇開關(guān)(例如MOS晶體管)，結(jié)果，可僅由MTJ元件來構(gòu)成存儲器單元陣列。
根據(jù)這種單元陣列構(gòu)造，因為存儲器單元陣列內(nèi)未配置開關(guān)元件，所以可實現(xiàn)MTJ元件的高密度化、MTJ元件底面的平坦化(磁致電阻值及MR比的均勻化)等。另外，兩條寫入線中的一條離開MTJ元件。從而，因為象交叉點型單元陣列構(gòu)造那樣，在寫入操作時，在MTJ元件兩端不發(fā)生電位差，所以不會破壞MTJ元件的隧道勢壘層。
(1)構(gòu)造例1構(gòu)造例1表示一個讀取功能塊由4個MTJ元件構(gòu)成的情況例。
①電路構(gòu)造首先說明電路構(gòu)造。
圖1表示作為本發(fā)明構(gòu)造例1的磁隨機存取存儲器的主要部分。
存儲器單元陣列11具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。例如，在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11具有j列。
功能塊BKik內(nèi)的4個MTJ元件12的一端共同連接，其連接點連接在例如讀取字線RWLi(i＝1，…j)上。讀取字線RWLi沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
配置在1列內(nèi)的功能塊BKik內(nèi)的MTJ元件12不經(jīng)由讀取選擇開關(guān)(MOS晶體管)，直接連接于讀取字線RWLi(i＝1，…j)上。讀取字線RWLi的一端例如經(jīng)由由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
另外，因為列選擇開關(guān)CSW配置在存儲器單元陣列11的外部，所以不會將開關(guān)元件(MOS晶體管)配置在存儲器單元陣列11內(nèi)。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(N-1)+4。
讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30上。共用數(shù)據(jù)線30連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B上。
例如，如圖111及圖121所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25-1，…25-n輸出行選擇線信號RLi。
如圖111所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖121所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25-1，…25-n輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4沿X方向(行方向)延伸，用作寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4。
寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30，連接于寫入字線驅(qū)動器23A上，另一端連接于寫入字線消能器24-1，…24-n上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近，配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入位線WBLi(i＝1，…j)。在一個列中僅配置一條寫入位線WBLi。
寫入位線WBLi的一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊29A上，另一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊31上。
在寫入操作時，電路功能塊29A、31變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入位線WBLi中，對應(yīng)于寫入數(shù)據(jù)，沿指向電路功能塊29A的方向或指向電路功能塊31的方向，流過寫入電流。
行解碼器25-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入字線驅(qū)動器23A向所選行內(nèi)的寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4提供寫入電流。寫入電流被吸收進寫入字線消能器24-n中。
行解碼器25-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。列解碼器32在讀取操作時，根據(jù)列地址信號CSL1、…CSLj，選擇多個列中的一個，將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
在關(guān)于構(gòu)造例1的磁隨機存取存儲器中，共同連接讀取功能塊內(nèi)的多個MTJ元件的一端，將其另一端分別連接在不同的讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4上。
因此，通過一次讀取步驟，可同時讀取讀取功能塊內(nèi)的多個MTJ元件的數(shù)據(jù)。
另外，讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4還用作寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4。即，因為單元陣列內(nèi)不必另外設(shè)置僅用作寫入字線的布線，所以可簡化單元陣列構(gòu)造。
另外，如上所述，構(gòu)造例1的特征在于在讀取功能塊內(nèi)不存在選擇讀取功能塊用的讀取選擇開關(guān)。此時，非選擇行內(nèi)的讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4和非選擇列內(nèi)的讀取字線WBLj都變?yōu)閼腋顟B(tài)。
因此，選擇行內(nèi)的讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4經(jīng)由存在于非選擇列內(nèi)的讀取功能塊內(nèi)的MTJ元件，變?yōu)楸舜硕搪返臓顟B(tài)。
因而，在構(gòu)造例1中，在讀取操作時，例如將選擇行內(nèi)的讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4的電位固定為彼此相同的值。即，固定選擇列內(nèi)的讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4的電位，通過讀取電路29B來檢測流入MTJ元件中的讀取電流的變化。
在讀取電路的說明中詳細描述固定選擇列內(nèi)的讀取位線RBL4(n-1)+1、RBL4(n-1)2、RBL4(n-1)+3、RBL4(n-1)+4電位的電路(箝位電路)。
在讀取操作時，若選擇行內(nèi)的讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4的電位總相同，則這些讀取位線經(jīng)由多個非選擇MTJ元件被短路相當(dāng)于判斷選擇的MTJ元件的數(shù)據(jù)值，不構(gòu)成任何問題。
另外，在構(gòu)造例1中，因為省略讀取功能塊內(nèi)的讀取選擇晶體管，所以在讀取操作時，發(fā)生經(jīng)由非選擇讀取功能塊內(nèi)的MTJ元件的電流路徑。但是，MTJ元件的電阻值足夠大，由于讀取電流與寫入電流相比非常小，所以消耗電流的增大也不成為大問題。
在寫入操作時，若選擇行內(nèi)的寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4中流過寫入電流，則經(jīng)由選擇行內(nèi)存在的讀取功能塊內(nèi)的MTJ元件，充電讀取字線RWLj。由于讀取字線RWLj為懸浮狀態(tài)，所以僅通過簡單充電，在MTJ元件兩端基本上不會產(chǎn)生電位差。
②器件構(gòu)造1下面，說明器件構(gòu)造1。
截面構(gòu)造圖2表示作為本發(fā)明構(gòu)造例1的磁隨機存取存儲器的一功能塊的器件構(gòu)造1。
另外，與圖1的電路要素對應(yīng)地向圖2所示要素賦予與圖1相同的符號。
在半導(dǎo)體襯底41的上部配置沿Y方向延伸的讀取字線RWL1。在讀取字線RWL1的正下方不配置開關(guān)元件。在讀取字線RWL1的上部配置沿Y方向排列的4個MTJ元件(磁隧道結(jié)元件)MTJ1、MTJ2、MTJ3、MTJ4。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的一端(在本例中為上端)共同連接于上部電極44。接觸插頭(contact plug)42與上部電極44和讀取字線RWL1電連接。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的另一端(在本例中為下端)電連接于讀取位線RBL1、RBL2、RBL3、RBL4(寫入字線WWL1、WWL2、WWL3、WWL4)上。讀取位線RBL1、RBL2、RBL3、RBL4沿X方向(行方向)延伸。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4分別獨立地連接于讀取位線RBL1、RBL2、RBL3、RBL4上。即，相對4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，設(shè)置4條讀取位線RBL1、RBL2、RBL3、RBL4。
寫入位線WBL1是MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部，并且配置在其附近。寫入位線WBL1沿Y方向(列方向)延伸。
在構(gòu)造例1中，相對構(gòu)成讀取功能塊的4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4來設(shè)置1條寫入位線WBL1。但是，也可代之以例如重疊4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，對應(yīng)于4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4來設(shè)置4條寫入位線。
另外，在構(gòu)造例1中，對于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，在其上部配置沿Y方向延伸的寫入位線BL1，在其下部配置沿X方向延伸的讀取位線RBL1、RBL2、RBL3、RBL4。
但是，針對MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的寫入位線BL1與讀取位線RBL1、RBL2、RBL3、RBL4的位置關(guān)系不限于此。
例如，對于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，也可在其下部配置沿Y方向延伸的寫入位線WBL1，在其上部配置沿X方向延伸的讀取位線RBL1、RBL2、RBL3、RBL4。
根據(jù)這種器件構(gòu)造，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4分別電連接在不同的讀取位線RBL1、RBL2、RBL3、RBL4(寫入字線WWL1、WWL2、WWL3、WWL4)上。因此，通過一次讀取步驟，就可同時讀取讀取功能塊內(nèi)多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的數(shù)據(jù)。
另外，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的一端共同連接，其連接點不經(jīng)由讀取選擇開關(guān)，而是直接連接在讀取字線RWL1上。另外，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4中共有沿Y方向延伸的寫入位線WBL1。因此，可實現(xiàn)MTJ元件的高集成化及特性的提高。
平面構(gòu)造圖3表示圖2的器件構(gòu)造中，MTJ元件、讀取位線(寫入字線)及寫入位線的位置關(guān)系。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部電極44例如具有方形圖案，在其一部分中設(shè)置針對接觸插頭的接觸區(qū)域。
沿Y方向配置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，其易磁化軸(平行于MTJ元件長邊的方向)為X方向。即，MTJ元件MTJ1、MTJ2、MTJ3、MTJ4具有X方向上長的長方形。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4被配置在寫入字線WWL1與讀取位線RBL1、RBL2、RBL3、RBL4((寫入字線WWL1、WWL2、WWL3、WWL4)交叉的區(qū)域中。
③器件構(gòu)造2下面，說明器件構(gòu)造2。
截面構(gòu)造圖4表示作為本發(fā)明構(gòu)造例1的磁隨機存取存儲器的一功能塊的器件構(gòu)造2。
另外，與圖1的電路要素對應(yīng)地向圖4所示的要素賦予與圖1相同的符號。
在半導(dǎo)體襯底41的上部配置沿Y方向延伸的讀取字線RWL1。在讀取字線RWL1的正下方不配置開關(guān)元件。在讀取字線RWL1的上部配置沿Y方向排列的4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的一端(在本例中為上端)共同連接于上部電極44。接觸插頭42及導(dǎo)電層43電連接上部電極44和讀取字線RWL1。
器件構(gòu)造2與器件構(gòu)造1相比，不同之處在于設(shè)置接觸插頭42的位置。即，在器件構(gòu)造1中，接觸插頭42設(shè)置在上部電極44的Y方向端部，而在器件構(gòu)造2中，接觸插頭44配置在上部電極44的中央部。
因此，若相對接觸插頭42左右均等地配置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
另外，導(dǎo)電層43也可與上部電極一體化。即，也可由同一材料同時形成導(dǎo)電層43和上部電極44。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的另一端(在本例中為下端)電連接于讀取位線RBL1、RBL2、RBL3、RBL4(寫入字線WWL1、WWL2、WWL3、WWL4)上。讀取位線RBL1、RBL2、RBL3、RBL4沿X方向(行方向)延伸。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4分別獨立地連接于讀取位線RBL1、RBL2、RBL3、RBL4上。即，相對4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，設(shè)置4條讀取位線RBL1、RBL2、RBL3、RBL4。
寫入位線WBL1是MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部，并且配置在其附近。寫入位線WBL1沿Y方向(列方向)延伸。
在構(gòu)造例1中，相對構(gòu)成讀取功能塊的4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4來設(shè)置1條寫入位線WBL1。但是，也可代之以例如重疊4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，對應(yīng)于4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4來設(shè)置4條寫入位線。
另外，在構(gòu)造例1中，對于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，在其上部配置沿Y方向延伸的寫入位線WBL1，在其下部配置沿X方向延伸的讀取位線RBL1、RBL2、RBL3、RBL4。
但是，針對MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的寫入位線WBL1與讀取位線RBL1、RBL2、RBL3、RBL4的位置關(guān)系不限于此。
例如，對于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，也可在其下部配置沿Y方向延伸的寫入位線WBL1，在其上部配置沿X方向延伸的讀取位線RBL1、RBL2、RBL3、RBL4。
根據(jù)這種器件構(gòu)造，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4分別電連接在不同的讀取位線RBL1、RBL2、RBL3、RBL4(寫入字線WWL1、WWL2、WWL3、WWL4)上。因此，通過一次讀取步驟，就可同時讀取讀取功能塊內(nèi)多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的數(shù)據(jù)。
另外，共同連接讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的一端，其連接點不經(jīng)由讀取選擇開關(guān)，而是直接連接在讀取字線RWL1上。另外，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4中共有沿Y方向延伸的寫入位線WBL1。因此，可實現(xiàn)MTJ元件的高集成化及特性的提高。
平面構(gòu)造圖5至圖7表示圖4的器件構(gòu)造2中各布線層的布圖。另外，圖4的截面對應(yīng)于沿圖5至圖7中IV-IV線的截面。
圖5表示讀取字線的布圖。
讀取字線RWL1沿Y方向延伸。在讀取字線RWL1上配置接觸插頭42。
圖6表示讀取位線及MTJ元件的布圖。
讀取位線RBL1、RBL2、RBL3、RBL4(寫入字線WWL1、WWL2、WWL3、WWL4)沿X方向延伸。讀取位線RBL1、RBL2、RBL3、RBL4的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
在讀取位線RBL1、RBL2、BL3、BLL4上配置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4。MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的易磁化軸、即平行于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4長邊的方向為X方向。
讀取位線RBL1共同連接于沿X方向配置的MTJ元件MTJ1上，讀取位線RBL2共同連接于沿X方向配置的MTJ元件MTJ2上，讀取位線RBL3共同連接于沿X方向配置的MTJ元件MTJ3上，讀取位線RBL4共同連接于沿X方向配置的MTJ元件MTJ4上。
在接觸插頭42上配置導(dǎo)電層43。
圖7表示寫入位線的布圖。
在MTJ元件MTJ1、MTJ2、MTJ3、MTJ4上及導(dǎo)電層43上配置具有方形圖案的上部電極44。上部電極44接觸MTJ元件MTJ1、MTJ2、MTJ3、MTJ4及導(dǎo)電層43。
在上部電極44的正上方配置寫入位線WBL1。寫入位線WBL1沿Y方向延伸。
④器件構(gòu)造3下面，說明器件構(gòu)造3。
截面構(gòu)造圖8表示作為本發(fā)明構(gòu)造例1的磁隨機存取存儲器的一功能塊的器件構(gòu)造3。
另外，與圖1的電路要素對應(yīng)地向圖8所示的要素賦予與圖1相同的符號。
在半導(dǎo)體襯底41的上部配置沿Y方向延伸的寫入位線WBL1。在寫入位線WBL1的正下方不配置開關(guān)元件。在寫入位線WBL1的上部配置例如具有方形圖案的下部電極44。
在下部電極44上配置沿Y方向排列的4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4。
在MTJ元件MTJ1、MTJ2、MTJ3、MTJ4上配置讀取位線RBL1、RBL2、RBL3、RBL4(寫入字線WWL1、WWL2、WWL3、WWL4)。讀取位線RBL1、RBL2、RBL3、RBL4接觸MTJ元件MTJ1、MTJ2、MTJ3、MTJ4。讀取位線RBL1、RBL2、RBL3、RBL4沿X方向(行方向)延伸。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4分別獨立連接于讀取位線RBL1、RBL2、RBL3、RBL4上。即，相對4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，設(shè)置4條讀取位線RBL1、RBL2、RBL3、RBL4。
在下部電極44上配置接觸插頭42及導(dǎo)電層43。接觸插頭42和導(dǎo)電層43電連接下部電極44和讀取字線RWL1。
接觸插頭42配置在下部電極44的中央部。若相對接觸插頭42左右均等地配置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限。
讀取字線RWL1配置在MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部。讀取字線RWL1沿Y方向(列方向)延伸。
在構(gòu)造例1中，相對構(gòu)成讀取功能塊的4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4來設(shè)置1條寫入位線WBL1。但是，也可代之以例如重疊4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，對應(yīng)于4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4來設(shè)置4條寫入位線。
另外，在構(gòu)造例1中，對于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，在其下部配置沿Y方向延伸的寫入位線WBL1，在其上部配置沿X方向延伸的讀取位線RBL1、RBL2、RBL3、RBL4。
但是，針對MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的寫入位線WBL1與讀取位線RBL1、RBL2、RBL3、RBL4的位置關(guān)系不限于此。
例如，對于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，也可在其上部配置沿Y方向延伸的寫入位線WBL1，在其下部配置沿X方向延伸的讀取位線RBL1、RBL2、RBL3、RBL4。
根據(jù)這種器件構(gòu)造，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4分別電連接在不同的讀取位線RBL1、RBL2、RBL3、RBL4(寫入字線WWL1、WWL2、WWL3、WWL4)上。因此，通過一次讀取步驟，就可同時讀取讀取功能塊內(nèi)多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的數(shù)據(jù)。
另外，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的一端共同連接，其連接點不經(jīng)由讀取選擇開關(guān)，而是直接連接在讀取字線RWL1上。另外，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4中共有沿Y方向延伸的寫入位線WBL1。因此，可實現(xiàn)MTJ元件的高集成化及特性的提高。
另外，下部電極44與讀取字線RWL1的接觸部設(shè)置在MTJ元件MTJ1、MTJ2與MTJ元件MTJ3、MTJ4之間的區(qū)域。因此，若相對下部電極44的接觸部左右均等地配置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
平面構(gòu)造圖9至圖12表示圖8的器件構(gòu)造3中各布線層的布圖。另外，圖8的截面對應(yīng)于沿圖9至圖12中VIII-VIII線的截面。
圖9表示寫入位線的布圖。
寫入位線WBL1沿Y方向延伸。在寫入位線WBL1的上部配置具有方形圖案的下部電極44。
圖10表示MTJ元件的布圖。
在具有方形圖案的下部電極44上配置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4及導(dǎo)電層43。
沿Y方向并列配置下部電極44上的MTJ元件MTJ1、MTJ2、MTJ3、MTJ4。MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的易磁化軸、即平行于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4長邊的方向為X方向。
圖11表示讀取位線的布圖。
在MTJ元件MTJ1、MTJ2、MTJ3、MTJ4上配置讀取位線RBL1、RBL2、RBL3、RBL4(寫入字線WWL1、WWL2、WWL3、WWL4)。
讀取位線RBL1、RBL2、RBL3、RBL4沿X方向延伸。讀取位線RBL1、RBL2、RBL3、RBL4的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
讀取位線RBL1共同連接于沿X方向配置的MTJ元件MTJ1上，讀取位線RBL2共同連接于沿X方向配置的MTJ元件MTJ2上，讀取位線RBL3共同連接于沿X方向配置的MTJ元件MTJ3上，讀取位線RBL4共同連接于沿X方向配置的MTJ元件MTJ4上。
在導(dǎo)電層43上配置接觸插頭42。
圖12表示讀取字線的布圖。
讀取字線RWL1沿Y方向延伸。讀取字線RWL1接觸接觸插頭42。
(2)構(gòu)造例2①概要圖13表示作為本發(fā)明構(gòu)造例2的磁隨機存儲器的概要。
與圖1的電路要素對應(yīng)地向圖13所示的要素賦予與圖1相同的符號。
構(gòu)造例2的特征在于在半導(dǎo)體襯底(芯片)10上多級重疊關(guān)于構(gòu)造例1的存儲器單元陣列11-1、11-2、…11-m。存儲器單元陣列11-1、11-2、…11-m分別相當(dāng)于圖1中的存儲器單元陣列11。
②器件構(gòu)造1構(gòu)造例2的器件構(gòu)造1關(guān)于多級重疊構(gòu)造例1的器件構(gòu)造例2(圖4)中的存儲器單元陣列。
圖14表示作為本發(fā)明構(gòu)造例2的磁隨機存取存儲器的一功能塊的器件構(gòu)造1。
第1級(存儲器單元陣列11-1)在半導(dǎo)體襯底41的上部配置沿Y方向延伸的讀取字線RWL1-1。在讀取字線RWL1-1的正下方不配置開關(guān)元件。在讀取字線RWL1-1的上部配置沿Y方向排列的4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。
MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的一端(在本例中為上端)共同連接于上部電極44-1。接觸插頭42-1及導(dǎo)電層43-1電連接上部電極44-1和讀取字線RWL1-1。
接觸插頭42-1配置在上部電極44-1的中央部。若相對接觸插頭42-1左右均等地配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限。
另外，導(dǎo)電層43-1也可與上部電極44-1一體化。即，也可由同一材料同時形成導(dǎo)電層43-1和上部電極44-1。
MTJ元件MTJ1-1、MTJ-1、MTJ3-1、MTJ4-1的另一端(在本例中為下端)電連接于讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)上。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1沿X方向(行方向)延伸。
MTJ元件MTJ1-1、MTJ2-1、MTLJ3-1、MTJ4-1分別獨立連接于讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1上。即，相對4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，設(shè)置4條讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1。
寫入位線WBL1-1是MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的上部，并且配置在其附近。寫入位線WBL1-1沿Y方向(列方向)延伸。
第2級(存儲器單元陣列11-2)在第1級存儲器單元陣列11-1的寫入位線WBL1-1上部配置沿Y方向延伸的讀取字線RWL1-2。在讀取字線RWL1-2的上部配置沿Y方向排列的4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的一端(在本例中為上端)共同連接于上部電極44-2。接觸插頭42-2及導(dǎo)電層43-2電連接上部電極44-2和讀取字線RWL1-2。
接觸插頭42-2配置在上部電極44-2的中央部。若相對接觸插頭42-2左右均等地配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限。
另外，導(dǎo)電層43-2也可與上部電極44-2一體化。即，也可由同一材料同時形成導(dǎo)電層43-2和上部電極44-2。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的另一端(在本例中為下端)電連接于讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)上。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2沿X方向(行方向)延伸。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2分別獨立連接于讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2上。即，相對4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，設(shè)置4條讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2。
寫入位線WBL1-2是MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的上部，并且配置在其附近。寫入位線WBL1-2沿Y方向(列方向)延伸。
其它圖14中，在半導(dǎo)體襯底41上重疊兩級關(guān)于構(gòu)造例1的器件構(gòu)造2的存儲器單元陣列11-1、11-2，但原理上可重疊3級以上(沒有上限)。
根據(jù)構(gòu)造例2的器件構(gòu)造1，在半導(dǎo)體襯底上重疊多級關(guān)于構(gòu)造例1的器件構(gòu)造2的存儲器單元陣列。因此，可實現(xiàn)MTJ元件的高密度化。
③器件構(gòu)造2構(gòu)造例2的器件構(gòu)造2關(guān)于多級重疊構(gòu)造例1的器件構(gòu)造例3(圖8)中的存儲器單元陣列。
圖15表示作為本發(fā)明構(gòu)造例2的磁隨機存取存儲器的一功能塊的器件構(gòu)造2。
第1級(存儲器單元陣列11-1)在半導(dǎo)體襯底41的上部配置沿Y方向延伸的寫入位線WBL1-1。在寫入位線WBL1-1的正下方不配置開關(guān)元件。在寫入位線WBL1-1的上部配置例如具有方形圖案的下部電極44-1。
在下部電極44-1上配置沿Y方向排列的4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。
在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1上配置讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1接觸MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1沿X方向(行方向)延伸。
MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1分別獨立連接于讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1上。即，相對4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，設(shè)置4條讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1。
在下部電極44-1上配置接觸插頭42-1及導(dǎo)電層43-1。接觸插頭42-1及導(dǎo)電層43-1電連接下部電極44-1及讀取字線RWL1-1。
接觸插頭42-1配置在上部電極44-1的中央部。若相對接觸插頭42-1左右均等地配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
讀取字線RWL1-1配置在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1上部。讀取字線RWL1-1沿Y方向(列方向)延伸。
第2級(存儲器單元陣列11-2)
在半導(dǎo)體襯底41的上部配置沿Y方向延伸的寫入位線WBL1-2。在寫入位線WBL1-2的正下方不配置開關(guān)元件。在寫入位線WBL1-2的上部配置例如具有方形圖案的下部電極44-2。
在下部電極44-2上配置沿Y方向排列的4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。
在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2上配置讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2接觸MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2沿X方向(行方向)延伸。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2分別獨立連接于讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2上。即，相對4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，設(shè)置4條讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2。
在下部電極44-2上配置接觸插頭42-2及導(dǎo)電層43-2。接觸插頭42-2及導(dǎo)電層43-2電連接下部電極44-2及讀取字線RWL1-2。
接觸插頭42-2配置在上部電極44-2的中央部。若相對接觸插頭42-2左右均等地配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
讀取字線RWL1-2配置在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2上部。讀取字線RWL1-2沿Y方向(列方向)延伸。
其它圖15中，在半導(dǎo)體襯底41上重疊兩級關(guān)于構(gòu)造例1的器件構(gòu)造3的存儲器單元陣列11-1、11-2，但原理上可重疊3級以上(沒有上限)。
根據(jù)構(gòu)造例2的器件構(gòu)造2，在半導(dǎo)體襯底上重疊多級關(guān)于構(gòu)造例1的器件構(gòu)造3的存儲器單元陣列。因此，可實現(xiàn)MTJ元件的高密度化。
(3)構(gòu)造例3①概要構(gòu)造例3是構(gòu)造例2的改良例。在構(gòu)造例2中，在半導(dǎo)體襯底(芯片)10上多級重疊關(guān)于構(gòu)造例1的存儲器單元陣列11-1、11-2、…11-m。
在構(gòu)造例3中，在半導(dǎo)體襯底(芯片)上也多級重疊關(guān)于構(gòu)造例1的存儲器單元陣列。并且，在構(gòu)造例3中，因為減少存儲器單元陣列內(nèi)的布線數(shù)量，實現(xiàn)MTJ元件底面的平坦化(提高MTJ元件的特性)，所以對不同級的存儲器單元陣列實現(xiàn)了具有1條布線的布線共有化。
②電路構(gòu)造如圖13所示，構(gòu)造例3是關(guān)于如下構(gòu)造對于多級重疊的存儲器單元陣列11-1、11-2、…11-m，一體化下級存儲器單元陣列的寫入位線和上級存儲器單元陣列的讀取字線，并作為一條寫入位線/讀取字線來共有化。
圖16和圖17表示作為本發(fā)明構(gòu)造例3的磁隨機存取存儲器的主要部分。
第1級(下級)圖16表示構(gòu)造例3的第1級單元陣列構(gòu)造。
存儲器單元陣列11-1具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。例如，在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11-1具有j列。
功能塊BKik內(nèi)的4個MTJ元件12的一端共同連接，其連接點連接在例如讀取字線RWi(i＝1，…j)-1上。讀取字線RWLi-1沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
配置在1列內(nèi)的功能塊BKik內(nèi)的MTJ元件12不經(jīng)由讀取選擇開關(guān)(MOS晶體管)，直接連接于讀取字線RWLi(i＝1，…j)-1上。讀取字線RWLi-1的一端例如經(jīng)由由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
另外，因為列選擇開關(guān)CSW配置在存儲器單元陣列11-1的外部，所以不會將開關(guān)元件(MOS晶體管)配置在存儲器單元陣列11-1內(nèi)。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4-1。
讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30(1)上。共用數(shù)據(jù)線30(1)連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B(1)上。
例如，如圖112及圖122所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25(1)-1，…25(1)-n輸出行選擇線信號RLi。
如圖112所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖122所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25(1)-1，…25(1)輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1沿X方向(行方向)延伸，用作寫入字線WWL{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL{4(n-1)+3}-1、WWL{4(n-1)+4}-1。
寫入字線WWL{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL{4(n-1)+3}-1、WWL{4(n-1)+4}-1的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30(1)，連接于寫入字線驅(qū)動器23A(1)上，另一端連接于寫入字線消能器24(1)-1，…24(1)-n上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近，配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入位線WBLi(i＝1，…j)-1。在一個列中僅配置一條寫入位線WBLi-1。
寫入位線WBLi-1的一端經(jīng)由切換電路22，連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊29A(1)上。另外，寫入位線WBLi-1的另一端經(jīng)由斷開電路21，連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊31(1)上。
由存儲器單元陣列選擇信號SEL來控制斷開電路21及切換電路22。在寫入操作時，若選擇第1級(下級)存儲器單元陣列11-1，則切換電路22將寫入位線WBLi-1的一端電連接在電路功能塊29A(1)上。另外，斷開電路21將寫入位線WBLi-1的另一端電連接在電路功能塊31(1)上。
在寫入操作時，電路功能塊29A(1)、31(1)變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入位線WBLi-1中，對應(yīng)于寫入數(shù)據(jù)，沿指向電路功能塊29A(1)的方向或指向電路功能塊31(1)的方向，流過寫入電流。
行解碼器25(1)-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入字線驅(qū)動器23A(1)向選擇行內(nèi)的寫入字線WWL{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL{4(n-1)+3}-1、WWL{4(n-1)+4}-1提供寫入電流。寫入電流被吸收進寫入字線消能器24(1)-n中。
行解碼器25(1)-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。列解碼器32(1)在讀取操作時，根據(jù)列地址信號CSL1、…CSLj，選擇多個列中的一個，將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
第2級(上級)圖17表示構(gòu)造例3的第2級單元陣列構(gòu)造。
存儲器單元陣列11-2具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。例如，在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11-2具有j列。
功能塊BKik內(nèi)的4個MTJ元件12的一端共同連接，其連接點連接在例如讀取字線RWLi(i＝1，…j)-2上。讀取字線RWLi-2沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
配置在1列內(nèi)的功能塊BKik內(nèi)的MTJ元件12不經(jīng)由讀取選擇開關(guān)(MOS晶體管)，直接連接于讀取字線RWLi(i＝1，…j)-2上。讀取字線RWLi-2的一端經(jīng)由切換電路22及由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
另外，讀取字線RWLi-2的另一端經(jīng)由斷開電路21，連接在包含列解碼器和寫入位線驅(qū)動器/消能器的電路功能塊31(1)上。
因為斷開電路21、切換電路22和列選擇開關(guān)CSW分別配置在存儲器單元陣列11-2的外部，所以在存儲器單元陣列11-2內(nèi)不配置開關(guān)元件(MOS晶體管)。
斷開電路21和切換電路22是圖16所示第1級存儲器單元陣列的單元陣列構(gòu)造中的斷開電路21和切換電路22。
通過存儲器單元陣列選擇信號SEL來控制斷開電路21和切換電路22。
如上所述，在寫入操作時，若選擇第1級(下級)存儲器單元陣列11-1，則切換電路22將寫入位線WBLi-1的一端電連接到電路功能塊29A(1)上。另外，斷開電路21將寫入位線WBLi-1的另一端電連接到電路功能塊31(1)上。
另外，在讀取操作時，若選擇第2級(上級)存儲器單元陣列11-2，則切換電路22將讀取字線RWLi-2的一端電連接到列選擇開關(guān)CSW上。另外，斷開電路21從電路功能塊31(1)上電切斷讀取字線RWLi-1的另一端。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2。
讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30(2)上。共用數(shù)據(jù)線30(2)連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B(2)上。
例如圖113及圖123所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25(2)-1，…25(2)-n輸出行選擇線信號RLi。
如圖113所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖123所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25(2)-1，…25(2)-n輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2沿X方向(行方向)延伸，用作寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2。
寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30(2)，連接于寫入字線驅(qū)動器23A(2)上，另一端連接于寫入字線消能器24(2)-1，…24(2)-n上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近，配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入位線WBLi(i＝1，…j)-2。在一個列中僅配置一條寫入位線WBLi-2。
寫入位線WBLi-2的一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊29A(2)上。另外，寫入位線WBLi-2的另一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊31(2)上。
在寫入操作時，電路功能塊29A(2)、31(2)變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入位線WBLi-2中，對應(yīng)于寫入數(shù)據(jù)，沿指向電路功能塊29A(2)的方向或指向電路功能塊31(2)的方向，流過寫入電流。
行解碼器25(2)-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入字線驅(qū)動器23A(2)向選擇行內(nèi)的寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2提供寫入電流。寫入電流被吸收進寫入字線消能器24(2)-n中。
行解碼器25(2)-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。列解碼器32(2)在讀取操作時，根據(jù)列地址信號CSL1、…CSLj，選擇多個列中的一個，將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
③器件構(gòu)造(截面構(gòu)造)構(gòu)造例3的器件構(gòu)造的特征在于對于構(gòu)造例2的器件構(gòu)造1(圖14)中的存儲器單元陣列，把下級(第1級)的寫入位線WBL1-1和上級(第2級)的讀取字線RWL1-2一體化，共用化為一條寫入位線/讀取字線WBL1-1/RWL1-2。
圖18表示作為本發(fā)明構(gòu)造例3的磁隨機存取存儲器的一功能塊的器件構(gòu)造。
第1級(存儲器單元陣列11-1)在半導(dǎo)體襯底41的上部配置沿Y方向延伸的讀取字線RWL1-1。在讀取字線RWL1-1的正下方不配置開關(guān)元件。在讀取字線RWL1-1的上部配置沿Y方向排列的4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。
MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的一端(在本例中為上端)共同連接于上部電極44-1。接觸插頭42-1及導(dǎo)電層43-1電連接上部電極44-1和讀取字線RWL1-1。
接觸插頭42-1配置在上部電極44-1的中央部。若相對接觸插頭42-1左右均等地配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限。
另外，導(dǎo)電層43-1也可與上部電極44-1一體化。即，也可由同一材料同時形成導(dǎo)電層43-1和上部電極44-1。
MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的另一端(在本例中為下端)電連接于讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)上。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1沿X方向(行方向)延伸。
MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1分別獨立連接于讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1上。即，相對4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，設(shè)置4條讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1。
寫入位線WBL1-1是MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的上部，并且配置在其附近。寫入位線WBL1-1沿Y方向(列方向)延伸。
第2級(存儲器單元陣列11-2)第1級存儲器單元陣列11-1的寫入位線WBL1-1也用作第2級存儲器單元陣列11-2的讀取字線RWL1-2。
即，在寫入操作時，在選擇第1級存儲器單元陣列11-1的情況下，寫入位線/讀取字線WBL1-1/RWL1-2用作寫入位線WBL1-1。另外，在讀取操作時，在選擇第2級存儲器單元陣列11-2的情況下，寫入位線/讀取字線WBL1-1/RWL1-2用作讀取字線RWL1-2。
在讀取字線RWL1-2的上部配置沿Y方向排列的4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的一端(在本例中為上端)共同連接于上部電極44-2。接觸插頭42-2及導(dǎo)電層43-2電連接上部電極44-2和讀取字線RWL1-2。
接觸插頭42-2配置在上部電極44-2的中央部。若相對接觸插頭42-2左右均等地配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限。
另外，導(dǎo)電層43-2也可與上部電極44-2一體化。即，也可由同一材料同時形成導(dǎo)電層43-2和上部電極44-2。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的另一端(在本例中為下端)電連接于讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)上。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2沿X方向(行方向)延伸。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2分別獨立連接于讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2上。即，相對4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，設(shè)置4條讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2。
寫入位線WBL1-2是MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的上部，并且配置在其附近。寫入位線WBL1-2沿Y方向(列方向)延伸。
其它圖18的例子中，在半導(dǎo)體襯底41上重疊兩級存儲器單元陣列11-1、11-2，但原理上可重疊3級以上(沒有上限)。
根據(jù)構(gòu)造例3的器件構(gòu)造，關(guān)于構(gòu)造例2的器件構(gòu)造1的下級存儲器單元陣列11-1和上級存儲器單元陣列11-2共有一條布線。因此，在MTJ元件高密度化的同時，可實現(xiàn)MTJ元件底面的平坦化(提高MTJ元件的特性)。
④器件構(gòu)造(平面構(gòu)造)圖19至圖23表示圖18的器件構(gòu)造1中各布線層的布圖。另外，圖18的截面對應(yīng)于沿圖19至圖23中XVIII-XVIII線的截面。
圖19表示第1級讀取字線的布圖。
讀取字線RWL1-1沿Y方向延伸。在讀取字線RWL1-1上配置接觸插頭42-1。
圖20表示第1級讀取位線及第1級MTJ元件的布圖。
讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)沿X方向延伸。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
在讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1上配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的易磁化軸、即平行于MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1長邊的方向為X方向。
讀取位線RBL1-1共同連接于沿X方向配置的MTJ元件MTJ1-1上，讀取位線RBL2-1共同連接于沿X方向配置的MTJ元件MTJ2-1上，讀取位線RBL3-1共同連接于沿X方向配置的MTJ元件MTJ3-1上，讀取位線RBL4-1共同連接于沿X方向配置的MTJ元件MTJ4-1上。
在接觸插頭42-1上配置導(dǎo)電層43-1。
圖21表示第1級寫入位線/第2級讀取字線的布圖。
在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1上及導(dǎo)電層43-1上配置具有方形圖案的上部電極44-1。上部電極44-1接觸MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1及導(dǎo)電層43-1。
在上部電極44-1的正上方配置寫入位線/讀取字線WBL1-1/RWL1-2。寫入位線/讀取字線WBL1-1/RWL1-2沿Y方向延伸。
在寫入位線/讀取字線WBL1-1/RWL1-2上配置接觸插頭42-2。
圖22表示第2級讀取位線及第2級MTJ元件的布圖。
讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)沿X方向延伸。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
在讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2上配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的易磁化軸、即平行于MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2長邊的方向為X方向。
讀取位線RBL1-2共同連接于沿X方向配置的MTJ元件MTJ1-2上，讀取位線RBL2-2共同連接于沿X方向配置的MTJ元件MTJ2-2上，讀取位線RBL3-2共同連接于沿X方向配置的MTJ元件MTJ3-2上，讀取位線RBL4-2共同連接于沿X方向配置的MTJ元件MTJ4-2上。
在接觸插頭42-2上配置導(dǎo)電層43-2。
圖23表示第2級寫入位線的布圖。
在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2上及導(dǎo)電層43-2上配置具有方形圖案的上部電極44-2。上部電極44-2接觸MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2及導(dǎo)電層43-2。
在上部電極44-2的正上方配置寫入位線WBL1-2。寫入位線WBL1-2沿Y方向延伸。
(4)構(gòu)造例4①概要構(gòu)造例4也是構(gòu)造例2的改良例。在構(gòu)造例4中，與構(gòu)造例3一樣，在半導(dǎo)體襯底(芯片)上多級重疊存儲器單元陣列，同時，就不同級的存儲器單元陣列，共有化一條布線。由此，減少存儲器單元陣列內(nèi)的布線數(shù)量，實現(xiàn)MTJ元件底面的平坦化(MTJ元件特性的提高)。
構(gòu)造例4與構(gòu)造例3的不同之處在于共有化布線的位置關(guān)系。即，在構(gòu)造例3中，共有化下級存儲器單元陣列的寫入位線和上級存儲器單元陣列的讀取字線，而在構(gòu)造例4中，共有化下級存儲器單元陣列的讀取字線和上級存儲器單元陣列的寫入位線。
②電路構(gòu)造構(gòu)造例4是關(guān)于如下構(gòu)造對于多級重疊的存儲器單元陣列11-1、11-2、…11-m，一體化下級存儲器單元陣列的讀取字線和上級存儲器單元陣列的寫入位線，并作為一條讀取字線/寫入位線來共有化。
圖24和圖25表示作為本發(fā)明構(gòu)造例4的磁隨機存取存儲器的主要部分。
第1級(下級)圖24表示構(gòu)造例4的第1級單元陣列構(gòu)造。
存儲器單元陣列11-1具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。例如，在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11-1具有j列。
功能塊BKik內(nèi)的4個MTJ元件12的一端共同連接，其連接點連接在例如讀取字線RWLi(i＝1，…j)-1上。讀取字線RWLi-1沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
配置在1列內(nèi)的功能塊BKik內(nèi)的MTJ元件12不經(jīng)由讀取選擇開關(guān)(MOS晶體管)，直接連接于讀取字線RWLi(i＝1，…j)-1上。讀取字線RWLi-1的一端經(jīng)由切換電路22和由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
另外，讀取字線RWLi-1的另一端經(jīng)由斷開電路21，連接在包含列解碼器和寫入位線驅(qū)動器/消能器的電路功能塊31(2)上。
另外，因為斷開電路21、切換電路22和列選擇開關(guān)CSW分別配置在存儲器單元陣列11-1的外部，所以不會將開關(guān)元件(MOS晶體管)配置在存儲器單元陣列11-1內(nèi)。
由存儲器單元陣列選擇信號SEL來控制斷開電路21和切換電路22。
例如，在讀取操作時，若選擇第1級(下級)存儲器單元陣列11-1，則切換電路22將讀取字線RWLi-1一端電連接到列選擇開關(guān)CSW上。另外，斷開電路21從電路功能塊31(2)上電切斷讀取字線RWLi-1的另一端。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+21-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1。
讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30(1)上。共用數(shù)據(jù)線30(1)連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B(1)上。
例如圖114及圖124所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25(1)-1，…25(1)-n輸出行選擇線信號RLi。
如圖114所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖124所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25(1)-1，…25(1)輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1沿X方向(行方向)延伸，用作寫入字線WWL4{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL4{4(n-1)+3}-1、WWL{4(n-1)+4}-1。
寫入字線WWL4{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL4{4(n-1)+3}-1、WWL{4(n-1)+4}-1的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30(1)，連接于寫入字線驅(qū)動器23A(1)上，另一端連接于寫入字線消能器24(1)-1，…24(1)-n上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近。配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入位線WBLi(i＝1，…j)-1。在一個列中僅配置一條寫入位線WBLi-1。
寫入位線WBLi-1的一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊29A(1)上。另外，寫入位線WBLi-1的另一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊31(1)上。
在寫入操作時，電路功能塊29A(1)、31(1)變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入位線WBLi-2中，對應(yīng)于寫入數(shù)據(jù)，沿指向電路功能塊29A(1)的方向或指向電路功能塊31(1)的方向，流過寫入電流。
行解碼器25(1)-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入字線驅(qū)動器23A(1)向選擇行內(nèi)的寫入字線WWL4{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL4{4(n-1)+3}-1、WWL{4(n-1)+4}-1提供寫入電流。寫入電流被吸收進寫入字線消能器24(1)-n中。
行解碼器25(1)-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。列解碼器32(1)在讀取操作時，根據(jù)列地址信號CSL1、…CSLj，選擇多個列中的一個，將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
第2級(上級)圖25表示構(gòu)造例4的第2級單元陣列構(gòu)造。
存儲器單元陣列11-2具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。例如，在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11-2具有j列。
共同連接功能塊BKik內(nèi)的4個MTJ元件12的一端，其連接點連接在例如讀取字線RWLi(i＝1，…j)-2上。讀取字線RWLi-2沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
配置在1列內(nèi)的功能塊BKik內(nèi)的MTJ元件12不經(jīng)由讀取選擇開關(guān)(MOS晶體管)，直接連接于讀取字線RWLi(i＝1，…j)-2上。讀取字線RWLi-2的一端經(jīng)由例如由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
另外，因為列選擇開關(guān)CSW配置在存儲器單元陣列11-2的外部，所以不會將開關(guān)元件(MOS晶體管)配置在存儲器單元陣列11-2內(nèi)。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL{4(n-1)+1}-2、RBL{4(N-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2。
讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30(2)上。共用數(shù)據(jù)線30(2)連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B(2)上。
例如圖115及圖125所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25(2)-1，…25(2)-n輸出行選擇線信號RLi。
如圖115所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖125所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25(2)-1，…25(2)輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2沿X方向(行方向)延伸，用作寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2。
寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30(2)，連接于寫入字線驅(qū)動器23A(2)上，另一端連接于寫入字線消能器24(2)-1，…24(2)-n上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近，配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入位線WBLi(i＝1，…j)-2。在一個列中僅配置一條寫入位線WBLi-2。
寫入位線WBLi-2的一端經(jīng)由切換電路22，連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊29A(2)上。另外，寫入位線WBLi-2的另一端經(jīng)由斷開電路21，連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊31(2)上。
斷開電路21和切換電路22是圖24所示第1級存儲器單元陣列的單元陣列構(gòu)造中的斷開電路21和切換電路22。
通過存儲器單元陣列選擇信號SEL來控制斷開電路21和切換電路22。
如上所述，例如在讀取操作時，若選擇第1級(下級)存儲器單元陣列11-1，則切換電路22將讀取字線RWLi-1的一端電連接到列選擇開關(guān)CSW上。另外，斷開電路21從電路功能塊31(2)上電切斷讀取字線RWLi-1的另一端。
另外，在寫入操作時，若選擇第2級(上級)存儲器單元陣列11-2，則切換電路22將寫入位線WBLi-2的一端電連接到電路功能塊29A(2)上。另外，斷開電路21將寫入位線WBLi-2的另一端電連接到電路功能塊31(2)上。
在寫入操作時，電路功能塊29A(2)、31(2)變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入位線WBLi-2中，對應(yīng)于寫入數(shù)據(jù)，沿指向電路功能塊29A(2)的方向或指向電路功能塊31(2)的方向，流過寫入電流。
行解碼器25(2)-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入字線驅(qū)動器23A(2)向選擇行內(nèi)的寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2提供寫入電流。寫入電流被吸收進寫入字線消能器24(2)-n中。
行解碼器25(2)-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。列解碼器32(2)在讀取操作時，根據(jù)列地址信號CSL1、…CSLj，選擇多個列中的一個，將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
③器件構(gòu)造(截面構(gòu)造)構(gòu)造例4的器件構(gòu)造的特征在于對于構(gòu)造例2的器件構(gòu)造21(圖15)中的存儲器單元陣列，把下級(第1級)讀取字線RWL1-1和上級(第2級)寫入位線WBL1-2一體化，共用化為一條讀取字線/寫入位線RWL1-1/WBL1-2。
圖26表示作為本發(fā)明構(gòu)造例4的磁隨機存取存儲器的一功能塊的器件構(gòu)造。
第1級(存儲器單元陣列11-1)在半導(dǎo)體襯底41的上部配置沿Y方向延伸的寫入位線WBL1-1。在寫入位線WBL1-1的正下方不配置開關(guān)元件。在寫入位線WBL1-1的上部配置具有例如方形圖案的下部電極44-1。
在下部電極44-1上，配置沿Y方向排列的4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。
在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1上配置讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1接觸MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1沿X方向(行方向)延伸。
MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1分別獨立連接于讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1上。即，相對4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，設(shè)置4條讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1。
在下部電極44-1上配置接觸插頭42-1及導(dǎo)電層43-1。接觸插頭42-1及導(dǎo)電層43-1電連接下部電極44-1和讀取字線RWL1-1。
接觸插頭42-1配置在下部電極44-1的中央部。若相對接觸插頭42-1左右均等地配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
另外，導(dǎo)電層43-1也可與接觸插頭42-1一體化。即，也可省略導(dǎo)電層43-1，使接觸插頭42-1直接接觸下部電極44-1。
讀取字線RWL1-1配置在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的上部。讀取字線RWL1-1沿Y方向(列方向)延伸。
第2級(存儲器單元陣列11-2)第1級存儲器單元陣列11-1的讀取字線RWL1-1也用作第2級存儲器單元陣列11-2的寫入位線WBL1-2。
即，在寫入操作時，在選擇第1級存儲器單元陣列11-1的情況下，讀取字線/寫入位線RWL1-1/WBL1-2用作讀取字線RWL1-1。另外，在讀取操作時，在選擇第2級存儲器單元陣列11-2的情況下，讀取字線/寫入位線RWL1-1/WBL1-2用作寫入位線WBL1-2。
在寫入位線WBL1-2的上部配置例如具有方形圖案的下部電極44-2。在下部電極44-2上配置沿Y方向排列的4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。
在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2上配置讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2接觸MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2沿X方向(行方向)延伸。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2分別獨立連接于讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2。即，相對4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，設(shè)置4條讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2。
在下部電極44-2上配置接觸插頭42-2及導(dǎo)電層43-2。接觸插頭42-2及導(dǎo)電層43-2電連接下部電極44-2和讀取字線RWL1-2。
接觸插頭42-2配置在下部電極44-2的中央部。若相對接觸插頭42-2左右均等地配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限。
另外，導(dǎo)電層43-2也可與上部電極44-2一體化。即，省略導(dǎo)電層43-2，使接觸插頭42-2直接接觸下部電極44-2。
讀取字線RWL1-2配置在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的上部。讀取字線RWL1-2沿Y方向(列方向)延伸。
其它圖26的例子中，在半導(dǎo)體襯底41上重疊兩級存儲器單元陣列11-1、11-2，但原理上可重疊3級以上(沒有上限)。
根據(jù)構(gòu)造例4的器件構(gòu)造，關(guān)于構(gòu)造例2的器件構(gòu)造2的下級存儲器單元陣列11-1和上級存儲器單元陣列11-2共有一條布線。因此，在MTJ元件高密度化的同時，可實現(xiàn)MTJ元件底面的平坦化(提高MTJ元件的特性)。
④器件構(gòu)造(平面構(gòu)造)圖27至圖33表示圖26的器件構(gòu)造中各布線層的布圖。另外，圖26的截面對應(yīng)于沿圖27至圖33中XXVI-XXVI線的截面。
圖27表示第1級寫入位線的布圖。
寫入位線WBL1-1沿Y方向延伸。在寫入位線WBL1-1的上部配置具有方形圖案的下部電極44-1。
圖28表示第1級MTJ元件的布圖。
在具有方形圖案的下部電極44-1上配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1及導(dǎo)電層43-1。
沿Y方向并列配置下部電極44-1上的MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的易磁化軸、即平行于MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1長邊的方向為X方向。
圖29表示第1極讀取位線的布圖。
在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1上配置讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)。
讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1沿X方向延伸。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
讀取位線RBL1-1共同連接于沿X方向配置的MTJ元件MTJ1-1上，讀取位線RBL2-1共同連接于沿X方向配置的MTJ元件MTJ2-1上，讀取位線RBL3-1共同連接于沿X方向配置的MTJ元件MTJ3-1上，讀取位線RBL4-1共同連接于沿X方向配置的MTJ元件MTJ4-1上。
在導(dǎo)電層43-1上配置接觸插頭42-1。
圖30表示第1級讀取字線/第2級寫入位線的布圖。
讀取字線/寫入位線RWL1-1/WBL1-2沿Y方向延伸。讀取字線/寫入位線RWL1-1/WBL1-2接觸接觸插頭42-1。
圖31表示第2級MTJ元件的布圖。
在具有方形圖案的下部電極44-2上配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2及導(dǎo)電層43-2。
沿Y方向并列配置下部電極44-2上的MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的易磁化軸、即平行于MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2長邊的方向為X方向。
圖32表示第2級讀取位線的布圖。
在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2上配置讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)。
讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2沿X方向延伸。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
讀取位線RBL1-2共同連接于沿X方向配置的MTJ元件MTJ1-2上，讀取位線RBL2-2共同連接于沿X方向配置的MTJ元件MTJ2-2上，讀取位線RBL3-2共同連接于沿X方向配置的MTJ元件MTJ3-2上，讀取位線RBL4-2共同連接于沿X方向配置的MTJ元件MTJ4-2上。
在導(dǎo)電層43-2上配置接觸插頭42-2。
圖33表示第2級讀取字線的布圖。
讀取字線RWL1-2沿Y方向延伸。讀取字線RWL1-2接觸接觸插頭42-2。
(5)構(gòu)造例5①概要在構(gòu)造例3、4中，把兩個存儲器單元陣列(下級及上級)的彼此具有不同功能的布線共有化，作為一個布線。
因此，在本例中，說明共有化兩個存儲器單元陣列的具有相同功能的布線來作為一個布線的情況。從而，若共有化具有相同功能的布線，則因為不需要構(gòu)造例3、4中的切換電路和斷開電路等，所以簡化外圍電路。
②電路構(gòu)造構(gòu)造例5是關(guān)于如下構(gòu)造對于多級重疊的存儲器單元陣列11-1、11-2、…11-m，一體化下級存儲器單元陣列的寫入位線和上級存儲器單元陣列的寫入位線，并作為一條寫入位線來共有化。
圖34和圖35表示作為本發(fā)明構(gòu)造例5的磁隨機存取存儲器的主要部分。
第1級(下級)圖34表示構(gòu)造例5的第1級單元陣列構(gòu)造。
存儲器單元陣列11-1具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。例如，在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11-1具有j列。
功能塊BKik內(nèi)的4個MTJ元件12的一端共同連接，其連接點連接在例如讀取字線RWLi(i＝1，…j)-1上。讀取字線RWLi-1沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
配置在1列內(nèi)的功能塊BKik內(nèi)的MTJ元件12不經(jīng)由讀取選擇開關(guān)(MOS晶體管)，直接連接于讀取字線RWLi(i＝1，…j)-1上。讀取字線RWLi-1的一端例如經(jīng)由由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
另外，因為列選擇開關(guān)CSW配置在存儲器單元陣列11-1的外部，所以不會將開關(guān)元件(MOS晶體管)配置在存儲器單元陣列11-1內(nèi)。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1。
讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30(1)上。共用數(shù)據(jù)線30(1)連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B(1)上。
例如圖116及圖126所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25(1)-1，…25(1)-n輸出行選擇線信號RLi。
如圖116所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖126所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25(1)-1，…25(1)輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1沿X方向(行方向)延伸，用作寫入字線WWL4{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL4{4(n-1)+3}-1、WWL{4(n-1)+4}-1。
寫入字線WWL4{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL4{4(n-1}+3}-1、WWL{4(n-1)+4}-1的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30(1)，連接于寫入字線驅(qū)動器23A(1)上，另一端連接于寫入字線消能器24(1)-1，…24(1)-n上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近，配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入位線WBLi(i＝1，…j)-1。在一個列中僅配置一條寫入位線WBLi-1。
另外，寫入位線WBLi-1也用作第2級存儲器單元陣列中的寫入位線WBLi(i＝1，…j)-2。
寫入位線WBLi-1連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊29A上。另外，寫入位線WBLi-1的另一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊31上。
在寫入操作時，電路功能塊29A、31變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入位線WBLi-1中，對應(yīng)于寫入數(shù)據(jù)，沿指向電路功能塊29A的方向或指向電路功能塊31的方向，流過寫入電流。
行解碼器25(1)-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入字線驅(qū)動器23A(1)向所選行內(nèi)的寫入字線WWL4{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL4{4(n-1)+3}-1、WWL{4(n-1)+4}-1提供寫入電流。寫入電流被吸收進寫入字線消能器24(1)-n中。
行解碼器25(1)-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。列解碼器32(1)在讀取操作時，根據(jù)列地址信號CSL1、…CSLj，選擇多個列中的一個，將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
第2級(上級)圖35表示構(gòu)造例5的第2級單元陣列構(gòu)造。
存儲器單元陣列11-2具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。例如，在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11-2具有j列。
功能塊BKik內(nèi)的4個MTJ元件12的一端共同連接，其連接點連接在例如讀取字線RWLi(i＝1，…j)-2上。讀取字線RWLi-2沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
配置在1列內(nèi)的功能塊BKik內(nèi)的MTJ元件12不經(jīng)由讀取選擇開關(guān)(MOS晶體管)，直接連接于讀取字線RWLi(i＝1，…j)-2上。讀取字線RWLi-2的一端經(jīng)由由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
因為列選擇開關(guān)CSW配置在存儲器單元陣列11-2的外部，所以在存儲器單元陣列11-2內(nèi)不配置開關(guān)元件(MOS晶體管)。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2。
讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30(2)上。共用數(shù)據(jù)線30(2)連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B(2)上。
例如圖117及圖127所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25(2)-1，…25(2)-n輸出行選擇線信號RLi。
如圖117所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖127所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25(2)-1，…25(2)輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2沿X方向(行方向)延伸，用作寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2。
寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30(2)，連接于寫入字線驅(qū)動器23A(2)上，另一端連接于寫入字線消能器24(2)-1，…24(2)-n上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近，配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入位線WBLi(i＝1，…j)-2。在一個列中僅配置一條寫入位線WBLi-2。
如上所述，寫入位線WBLi-2也被用作第1級存儲器單元陣列的寫入位線WBL1-1。
寫入位線WBLi-2的一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊29A上。另外，寫入位線WBLi-2的另一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊31上。
在寫入操作時，電路功能塊29A、31變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入位線WBLi-2中，對應(yīng)于寫入數(shù)據(jù)，沿指向電路功能塊29A的方向或指向電路功能塊31的方向，流過寫入電流。
行解碼器25(2)-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入字線驅(qū)動器23A(1)向選擇行內(nèi)的寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2提供寫入電流。寫入電流被吸收進寫入字線消能器24(2)-n中。
行解碼器25(2)-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。列解碼器32(2)在讀取操作時，根據(jù)列地址信號CSL1、…CSLj，選擇多個列中的一個，將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
③器件構(gòu)造(截面構(gòu)造)構(gòu)造例5的器件構(gòu)造的特征在于第1級存儲器單元陣列中采用構(gòu)造例1的器件構(gòu)造2(圖4)，第2級存儲器單元陣列中采用構(gòu)造例1的器件構(gòu)造3(圖8)，并且共用化寫入位線。
圖36表示作為本發(fā)明構(gòu)造例5的磁隨機存取存儲器的一功能塊的器件構(gòu)造。
第1級(存儲器單元陣列11-1)在半導(dǎo)體襯底41的上部配置沿Y方向延伸的讀取字線RW1-1。在讀取字線RWL1-1的正下方不配置開關(guān)元件。在讀取字線RWL1-1的上部配置沿Y方向排列的4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。
MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的一端(在本例中為上端)共同連接于上部電極44-1。接觸插頭42-1及導(dǎo)電層43-1電連接上部電極44-1和讀取字線RWL1-1。
接觸插頭42-1配置在上部電極44-1的中央部。若相對接觸插頭42-1左右均等地配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限。
另外，導(dǎo)電層43-1也可與上部電極44-1一體化。即，也可由同一材料同時形成導(dǎo)電層43-1和上部電極44-1。
MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的另一端(在本例中為下端)電連接于讀取位線RBL1-1、RB2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)上。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1沿X方向(行方向)延伸。
MTJ元件MTJ1-1、MTJ-1、MTJ3-1、MTJ4-1分別獨立連接于讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1上。即，相對4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，設(shè)置4條讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1。
寫入位線WBL1-1是MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的上部，并且配置在其附近。寫入位線WBL1-1沿Y方向(列方向)延伸。
第2級(存儲器單元陣列11-2)第1級存儲器單元陣列11-1的寫入位線WBL1-1也用作第2級存儲器單元陣列11-2的讀取字線RWL1-2。
即，在寫入操作時，在選擇第1級存儲器單元陣列11-1的情況及選擇第2級存儲器單元陣列11-2的情況下，寫入位線WBL1-1/WBL1-2中流過寫入電流。
在寫入位線WBL1-2的上部配置沿Y方向排列的4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的一端(在本例中為下端)共同連接于下部電極44-2。接觸插頭42-2及導(dǎo)電層43-2電連接下部電極44-2和讀取字線RWL1-2。
接觸插頭42-2配置在下部電極44-2的中央部。若相對接觸插頭42-2左右均等地配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
另外，導(dǎo)電層43-2也可與接觸插頭42-2一體化。即，也可省略導(dǎo)電層43-2，使接觸插頭42-2直接接觸下部電極44-2。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的另一端(在本例中為上端)電連接于讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)上。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2沿X方向(行方向)延伸。
MTJ元件MTJ1-2、MTJ-2、MTJ3-2、MTJ4-2分別獨立連接于讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2上。即，相對4個MTJ元件MMT1-2、MTJ2-2、MTJ3-2、MTJ4-2，設(shè)置4條讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2。
寫入位線WBL1-2是MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的上部，并且配置在其附近。寫入位線WBL1-2沿Y方向(列方向)延伸。
其它在圖36的例中，在半導(dǎo)體襯底41上重疊兩級存儲器單元陣列11-1、11-2，但原理上可重疊2×a(a為自然數(shù))級以上。另外，組合構(gòu)造例5和后述的構(gòu)造例6，也可重疊3級以上(沒有上限)。
根據(jù)構(gòu)造例5的器件構(gòu)造，下級存儲器單元陣列11-1和上級存儲器單元陣列11-2共有一條布線。因此，在MTJ元件高密度化的同時，可實現(xiàn)MTJ元件底面的平坦化(提高MTJ元件的特性)。
④器件構(gòu)造(平面構(gòu)造)圖37至圖43表示圖36的器件構(gòu)造中各布線層的布圖。另外，圖36的截面對應(yīng)于沿圖37至圖43中XXXVI-XXXVI線的截面。
圖37表示第1級讀取字線的布圖。
讀取字線RWL1-1沿Y方向延伸。在讀取字線RWL1-1上配置接觸插頭42-1。
圖38表示第1級讀取位線及第1級MTJ元件的布圖。
讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)沿X方向延伸。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
在讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1上配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。 MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的易磁化軸、即平行于MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1長邊的方向為X方向。
讀取位線RBL1-1共同連接于沿X方向配置的MTJ元件MTJ1-1上，讀取位線RBL2-1共同連接于沿X方向配置的MTJ元件MTJ2-1上，讀取位線RBL3-1共同連接于沿X方向配置的MTJ元件MTJ3-1上，讀取位線RBL4-1共同連接于沿X方向配置的MTJ元件MTJ4-1上。
在接觸插頭42-1上配置導(dǎo)電層43-1。
圖39表示第1級寫入位線/第2級寫入位線的布圖。
在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1上及導(dǎo)電層43-1上配置具有方形圖案的上部電極44-1。上部電極44-1接觸MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1及導(dǎo)電層43-1。
在上部電極44-1的正上方配置寫入位線WBL1-1/WBL1-2。寫入位線WBL1-1/WBL1-2沿Y方向延伸。
圖40表示第2級下部電極的布圖。
在寫入位線WBL1-1/WBL1-2的上部配置具有方形圖案的下部電極44-2。上部電極4-1與下部電極44-2既可例如如本例所示相對寫入位線WBL1-1/WBL1-2對稱配置，也可非對稱配置。
圖41表示第2級MTJ元件的布圖。
在具有方形圖案的下部電極44-2上配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2及導(dǎo)電層43-2。
沿Y方向并列配置下部電極42上的MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的易磁化軸、即平行于MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2長邊的方向為X方向。
圖42表示第2級讀取位線的布圖。
在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2上配置讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)。
讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2沿X方向延伸。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
讀取位線RBL1-2共同連接于沿X方向配置的MTJ元件MTJ1-2上，讀取位線RBL2-2共同連接于沿X方向配置的MTJ元件MTJ2-2上，讀取位線RBL3-2共同連接于沿X方向配置的MTJ元件MTJ3-2上，讀取位線RBL4-2共同連接于沿X方向配置的MTJ元件MTJ4-2上。
在導(dǎo)電層43-2上配置接觸插頭42-2。
圖43表示第2級讀取字線的布圖。
讀取字線RWL1-2沿Y方向延伸。讀取字線RWL1-2接觸接觸插頭42-2。
(6)構(gòu)造例6①概要在構(gòu)造例6中，與構(gòu)造例5一樣，說明把兩個存儲器單元陣列的具有相同功能的布線共有化，作為一個布線的情況。但是，在構(gòu)造例5中共有化寫入位線，相反，在構(gòu)造例6中，共有化讀取字線。
從而，若共有化具有相同功能的布線，則因為不需要構(gòu)造例3、4中的切換電路和斷開電路等，所以簡化外圍電路。
②電路構(gòu)造構(gòu)造例6是關(guān)于如下構(gòu)造對于多級重疊的存儲器單元陣列11-1、11-2、…11-m，把下級存儲器單元陣列的讀取字線和上級存儲器單元陣列的讀取字線一體化，并作為一條讀取字線來共有化。
圖44和圖45表示作為本發(fā)明構(gòu)造例6的磁隨機存儲器器的主要部分。
第1級(下級)圖44表示構(gòu)造例6的第1級單元陣列構(gòu)造。
存儲器單元陣列11-1具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。例如，在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11-1具有j列。
共同連接功能塊BKik內(nèi)的4個MTJ元件12的一端，其連接點連接在例如讀取字線RWLi(i＝1，…j)-1上。讀取字線RWLi-1也及作后述第2行的存儲器單元陣列的讀取字線RWLi-2。讀取字線RWLi-1沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
配置在1列內(nèi)的功能塊BKik內(nèi)的MTJ元件12不經(jīng)由讀取選擇開關(guān)(MOS晶體管)，直接連接于讀取字線RWLi(i＝1，…j)-1上。讀取字線RWLi-1的一端經(jīng)由由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
另外，因為列選擇開關(guān)CSW配置在存儲器單元陣列11-1的外部，所以不會將開關(guān)元件(MOS晶體管)配置在存儲器單元陣列11-1內(nèi)。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1。
讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30(1)上。共用數(shù)據(jù)線30(1)連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B(1)上。
例如圖118及圖128所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25(1)-1，…25(1)-n輸出行選擇線信號RLi。
如圖118所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖128所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25(1)-1，…25(1)輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
讀取位線RBL{4(n-1)+1}-1、RBL{4(n-1)+2}-1、RBL{4(n-1)+3}-1、RBL{4(n-1)+4}-1沿X方向(行方向)延伸，用作寫入字線WWL4{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL4{4(n-1)+3}-1、WWL{4(n-1)+4}-1。
寫入字線WWL4{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL4{4(n-1)+3}-1、WWL{4(n-1)+4}-1的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30(1)，連接于寫入字線驅(qū)動器23A(1)上，另一端連接于寫入字線消能器24(1)-1，…24(1)-n上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近，配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入位線WBLi(i＝1，…j)-1。在一個列中僅配置一條寫入位線WBLi-1。
寫入位線WBLi-1的一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊29A(1)上。另外，寫入位線WBLi-1的另一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊31(1)上。
在寫入操作時，電路功能塊29A(1)、31(1)變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入位線WBLi-2中，對應(yīng)于寫入數(shù)據(jù)，沿指向電路功能塊29A(1)的方向或指向電路功能塊31(1)的方向，流過寫入電流。
行解碼器25(1)-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入字線驅(qū)動器23A(1)向選擇行內(nèi)的寫入字線WWL4{4(n-1)+1}-1、WWL{4(n-1)+2}-1、WWL4{4(n-1)+3}-1、WWL{4(n-1)+4}-1提供寫入電流。寫入電流被吸收進寫入字線消能器24(1)-n中。
行解碼器25(1)-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。列解碼器32在讀取操作時，根據(jù)列地址信號CSL1、…CSLj，選擇多個列中的一個，將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
第2級(上級)圖45表示構(gòu)造例6的第2級單元陣列構(gòu)造。
存儲器單元陣列11-2具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。例如，在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11-2具有j列。
功能塊BKik內(nèi)的4個MTJ元件12的一端共同連接，其連接點連接在例如讀取字線RWLi(i＝1，…j)-2上。讀取字線RWLi-2沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
配置在1列內(nèi)的功能塊BKik內(nèi)的MTJ元件12不經(jīng)由讀取選擇開關(guān)(MOS晶體管)，直接連接于讀取字線RWLi(i＝1，…j)-2上。讀取字線RWLi-2也用作第1級存儲器單元陣列的讀取字線RWLi-1。讀取字線RWLi-2的一端例如經(jīng)由由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2。
讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30(2)上。共用數(shù)據(jù)線30(2)連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B(2)上。
例如圖119及圖129所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25(2)-1，…25(2)-n輸出行選擇線信號RLi。
如圖119所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖129所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25(2)-1，…25(2)輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
讀取位線RBL{4(n-1)+1}-2、RBL{4(n-1)+2}-2、RBL{4(n-1)+3}-2、RBL{4(n-1)+4}-2沿X方向(行方向)延伸，用作寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2。
寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-1)+4}-2的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30(2)，連接于寫入字線驅(qū)動器23A(2)上，另一端連接于寫入字線消能器24(2)-1，…24(2)-n上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近，配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入位線WBLi(i＝1，…j)-2。在一個列中僅配置一條寫入位線WBLi-2。
寫入位線WBLi-2的一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊29A(2)上。另外，寫入位線WBLi-2的另一端連接于包含列解碼器及寫入位線驅(qū)動器/消能器的電路功能塊31(2)上。
在寫入操作時，電路功能塊29A(2)、31(2)變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入位線WBLi-2中，對應(yīng)于寫入數(shù)據(jù)，沿指向電路功能塊29A(2)的方向或指向電路功能塊31(2)的方向，流過寫入電流。
行解碼器25(2)-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入字線驅(qū)動器23A(2)向選擇行內(nèi)的寫入字線WWL{4(n-1)+1}-2、WWL{4(n-1)+2}-2、WWL{4(n-1)+3}-2、WWL{4(n-)+4}-2提供寫入電流。寫入電流被吸收進寫入字線消能器24(2)-n中。
行解碼器25(2)-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。列解碼器32在讀取操作時，根據(jù)列地址信號CSL1、…CSLj，選擇多個列中的一個，將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
③器件構(gòu)造(截面構(gòu)造)構(gòu)造例6的器件構(gòu)造的特征在于第1級存儲器單元陣列中采用構(gòu)造例1的器件構(gòu)造3(圖8)，第2級存儲器單元陣列中采用構(gòu)造例1的器件構(gòu)造2(圖4)，并且共有化讀取字線。
圖46表示作為本發(fā)明構(gòu)造例6的磁隨機存取存儲器的一功能塊的器件構(gòu)造。
第1級(存儲器單元陣列11-1)在半導(dǎo)體襯底41的上部配置沿Y方向延伸的寫入位線WBL1-1。在寫入位線WBL1-1的正下方不配置開關(guān)元件。在寫入位線WBL1-1的上部配置例如具有方形圖案的下部電極44-1。
在下部電極44-1上配置沿Y方向排列的4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。
在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1上配置讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1接觸MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1延X方向(行方向)延伸。
MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1分別獨立連接于讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1上。即，相對4個MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，設(shè)置4條讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1。
在下部電極44-1上配置接觸插頭42-1及導(dǎo)電層43-1。接觸插頭42-1及導(dǎo)電層43-1電連接下部電極44-1和讀取字線RWL1-1。
接觸插頭42-1配置在下部電極44-1的中央部。若相對接觸插頭42-1左右均等地配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
讀取字線RWL1-1配置在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的上部。讀取字線RWL1-1沿Y方向(列方向)延伸。
第2級(存儲器單元陣列11-2)第1級存儲器單元陣列11-1的讀取字線RWL1-1也用作第2級存儲器單元陣列11-2的讀取字線RWL1-2。
即，在讀取操作時，在選擇第1級存儲器單元陣列11-1的情況及選擇第2級存儲器單元陣列11-2的情況下，讀取字線RWL1-1/RWL1-2在接地點短路。
在讀取字線RWL1-2的上部配置例如具有方形圖案的上部電極44-2。在上部電極44-2的正下方配置沿Y方向排列的4個MTJ元件(MTJ(Magnetic TunnelJunction)元件)MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。
在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的正下方配置讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2接觸MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2沿X方向(行方向)延伸。
MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2分別獨立連接于讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2上。即，相對4個MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，設(shè)置4條讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2。
在上部電極44-2與讀取位線RWL1-2之間，配置接觸插頭42-2及導(dǎo)電層43-2。接觸插頭42-2及導(dǎo)電層43-2電連接上部電極44-2和讀取字線RWL1-2。
接觸插頭42-2配置在下部電極44-2的中央部。若相對接觸插頭42-2左右均等地配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
寫入位線WBL1-2配置在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的上部。寫入位線WBL1-2沿Y方向(列方向)延伸。
其它在圖36的例中，在半導(dǎo)體襯底41上重疊兩級存儲器單元陣列11-1、11-2，但原理上可重疊2×a(a為自然數(shù))級以上。另外，組合構(gòu)造例5和后述的構(gòu)造例6，也可重疊3級以上(沒有上限)。
根據(jù)構(gòu)造例6的器件構(gòu)造，下級存儲器單元陣列11-1和上級存儲器單元陣列11-2共有一條布線。因此，在MTJ元件高密度化的同時，可實現(xiàn)MTJ元件底面的平坦化(提高MTJ元件的特性)。
④器件構(gòu)造(平面構(gòu)造)圖47至圖52表示圖46的器件構(gòu)造中各布線層的布圖。另外，圖46的截面對應(yīng)于沿圖47至圖52中XLVI-XLVI線的截面。
圖47表示第1級寫入位線的布圖。
寫入位線WBL1-1沿Y方向延伸。在寫入位線WBL1-1的上部配置具有方形圖案的下部電極44-1。
圖48表示第1級MTJ元件的布圖。
在具有方形圖案的下部電極44-1上配置MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1及導(dǎo)電層43-1。
沿Y方向并列配置下部電極44-1上的MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1。MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1的易磁化軸、即平行于MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1長邊的方向為X方向。
圖49表示第1極讀取位線的布圖。
在MTJ元件MTJ1-1、MTJ2-1、MTJ3-1、MTJ4-1上配置讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1(寫入字線WWL1-1、WWL2-1、WWL3-1、WWL4-1)。
讀取位線RBL1-1、RBL2-1、RBL3-1、RBL4-1沿X方向延伸。讀取位線RBL1-1、RBL2-1、RB3-1、RBL4-1的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
讀取位線RBL1-1共同連接于沿X方向配置的MTJ元件MTJ1-1上，讀取位線RBL2-1共同連接于沿X方向配置的MTJ元件MTJ2-1上，讀取位線RBL3-1共同連接于沿X方向配置的MTJ元件MTJ3-1上，讀取位線RBL4-1共同連接于沿X方向配置的MTJ元件MTJ4-1上。
在導(dǎo)電層43-1上配置接觸插頭42-1。
圖50表示第1級讀取字線/第2級讀取字線的布圖。
讀取字線RWL1-1/RWL1-2沿Y方向延伸。讀取字線RWL1-1/RWL1-2接觸接觸插頭42-1。另外，在讀取字線RWL1-1/RWL1-2上形成接觸插頭42-2。
圖51表示第2級讀取位線及第2級MTJ元件的布圖。
讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2(寫入字線WWL1-2、WWL2-2、WWL3-2、WWL4-2)沿X方向延伸。讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
在讀取位線RBL1-2、RBL2-2、RBL3-2、RBL4-2上配置MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2及導(dǎo)電層43-2。MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2的易磁化軸、即平行于MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2長邊的方向為X方向。
讀取位線RBL1-2共同連接于沿X方向配置的MTJ元件MTJ1-2上，讀取位線RBL2-2共同連接于沿X方向配置的MTJ元件MTJ2-2上，讀取位線RBL3-2共同連接于沿X方向配置的MTJ元件MTJ3-2上，讀取位線RBL4-2共同連接于沿X方向配置的MTJ元件MTJ4-2上。
在接觸插頭42-2上配置導(dǎo)電層43-2。
圖52表示第2級寫入位線的布圖。
在MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2及導(dǎo)電層43-2上配置具有方形圖案的上部電極44-2。上部電極44-2接觸MTJ元件MTJ1-2、MTJ2-2、MTJ3-2、MTJ4-2及導(dǎo)電層43-2。
在上部電極44-2的正上方配置寫入位線WBL1-2。寫入位線WBL1-2延Y方向延伸。
(7)構(gòu)造例7構(gòu)造例7是構(gòu)造例1的變形例，其區(qū)別在于使構(gòu)造例1的MTJ元件的易磁化軸旋轉(zhuǎn)90度。
在構(gòu)造例1中，MTJ元件的易磁化軸朝向X方向(行方向)，難磁化軸朝向Y方向(列方向)。即，MTJ元件具有X方向長的長方形。相反，在構(gòu)造例7中，MTJ元件的易磁化軸朝向Y方向，難磁化軸朝向X方向。即，MTJ元件具有Y方向長的長方形。
在磁隨機存取存儲器的情況下，基本上改變了沿平行于難磁化軸方向延伸的寫入線中流過的寫入電流的方向，將數(shù)據(jù)寫入存儲器單元(決定釘扎層的磁化方向)。
因此，在本例中，在寫入操作時，通過控制沿X方向延伸的寫入位線(讀取位線)中流過的寫入電流的方向，決定寫入存儲器單元中的數(shù)據(jù)。
另外，一般將沿難磁化軸(平行于MTJ短軸的方向)延伸的寫入線稱為寫入位線。
①電路構(gòu)造圖53表示作為本發(fā)明構(gòu)造例7的磁隨機存取存儲器的主要部分。
存儲器單元陣列11具有沿X方向和Y方向配置成陣列狀的多個MTJ元件12。在X方向配置j個MTJ元件12，在Y方向上配置4×n個MTJ元件12。
配置在Y方向上的4個MTJ元件12構(gòu)成一個讀取功能塊BKik(i＝1，…j、k＝1，…n)。配置在X方向上的j個讀取功能塊BKik構(gòu)成一行。存儲器單元陣列11具有n行。另外，配置在Y方向上的n個讀取功能塊BKik構(gòu)成一列。存儲器單元陣列11具有j列。
功能塊BKik內(nèi)的4個MTJ元件12的一端共同連接，其連接點不經(jīng)由讀取選擇開關(guān)，直接連接于讀取字線RWLi(i＝1，…j)上。讀取字線RWLi沿Y方向延伸，例如在1列內(nèi)僅設(shè)置一條。
讀取字線RWLi例如經(jīng)由由MOS晶體管構(gòu)成的列選擇開關(guān)CSW，連接于接地點VSS。
讀取操作時，在選擇的行中，行選擇開關(guān)RSW2變?yōu)榻油顟B(tài)，在選擇的列中，列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。因此，讀取字線RWLi的電位變?yōu)榻拥仉娢籚SS，在位于選擇的行及選擇列交點上的功能塊BKik內(nèi)的MTJ元件12中流過讀取電流。
讀取功能塊BKik內(nèi)的4個MTJ元件12的另一端分別獨立地連接于讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4上。即，對應(yīng)于一個讀取功能塊BKik內(nèi)的4個MTJ元件12來配置4條讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4。
讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4沿X方向延伸，其一端經(jīng)由行選擇開關(guān)(MOS晶體管)RSW2連接于共用數(shù)據(jù)線30A上。共用數(shù)據(jù)線30A連接于讀取電路(例如包含讀出放大器、選擇器及輸出緩沖器)29B上。
例如圖120及圖130所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。
向行選擇開關(guān)RSW2輸入行選擇線信號RLi(i＝1，…n)。行解碼器25-1，…25-n輸出行選擇線信號RLi。
如圖120所示，當(dāng)偏置晶體管BT由P溝道MOS晶體管構(gòu)成時，將RLi輸入該偏置晶體管BT，如圖130所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25-1，…25-n輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
在本例中，讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4沿X方向(行方向)延伸，用作寫入位線WBL4(n-1)+1、WBL4(n-1)+2、WBL4(n-1)+3、WBL4(n-1)+4。
寫入位線WBL4(n-1)+1、WBL4(n-1)+2、WBL4(n-1)+3、WBL4(n-1)+4的一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30A，連接于寫入位線驅(qū)動器/消能器23AR上，另一端經(jīng)由行選擇開關(guān)RSW2及共用數(shù)據(jù)線30B，連接于寫入位線驅(qū)動器/消能器23AS上。
在構(gòu)成讀取功能塊BKik的4個MTJ元件12附近，配置這4個MTJ元件中共有的沿Y方向延伸的1條寫入字線WWLi(i＝1，…j)。在一個列中僅配置一條寫入字線WWLi。
寫入字線WWLi的一端連接于包含列解碼器及寫入字線驅(qū)動器的電路功能塊29AR上，另一端連接于包含列解碼器及寫入字線消能器的電路功能塊31R上。
在寫入操作時，電路功能塊29AR、31R變?yōu)楣ぷ鳡顟B(tài)。另外，在寫入字線WWLi中，沿從電路功能塊29AR指向電路功能塊31R的方向，流過寫入電流。
行解碼器25-n在寫入操作時，根據(jù)行地址信號，選擇多個行中的一個。寫入位線驅(qū)動器/消能器23AR、23AS向選擇行內(nèi)的寫入位線WBL4(n-1)+1、WBL4(n-1)+2、WBL4(n-1)+3、WBL4(n-1)+4中的一個提供對應(yīng)于寫入數(shù)據(jù)方向的寫入電流。
行解碼器25-n在讀取操作時，根據(jù)行地址信號，選擇多個行中的一個。
列解碼器32在讀取操作時，根據(jù)列地址信號，選擇多個列中的一個，并輸出列選擇線信號CSL1、…CSLj。將配置在選擇列內(nèi)的列選擇開關(guān)CSW變?yōu)榻油顟B(tài)。
②器件構(gòu)造下面，說明器件構(gòu)造。
截面構(gòu)造圖54表示作為本發(fā)明構(gòu)造例7的磁隨機存取存儲器的一功能塊的器件構(gòu)造。
另外，與圖53的電路要素對應(yīng)地向圖54所示的要素賦予與圖53相同的符號。
在半導(dǎo)體襯底41的上部配置沿Y方向延伸的讀取字線RWL1。在讀取字線RWL1的正下方不配置開關(guān)元件。在讀取字線RWL1的上部配置沿Y方向排列的4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4。
MTJ元件MT1、MTJ2、MTJ3、MTJ4的一端(在本例中為上端)共同連接于上部電極44。接觸插頭42及導(dǎo)電層43電連接上部電極44和讀取字線RWL1。
上部電極44與讀取字線RWL1的接觸部被設(shè)置在MTJ元件MTJ1、MTJ2與MTJ3、MTJ4之間的區(qū)域中。因此，若相對接觸部左右均等地配置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
另外，導(dǎo)電層43也可與上部電極44一體化。即，也可由同一材料同時形成導(dǎo)電層43和上部電極44。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的另一端(在本例中為下端)電連接于讀取位線RBL1、RBL2、RBL3、RB4(寫入位線WBL1、WBL2、WBL3、WBL4)上。讀取位線RBL1、RBL2、RBL3、RBL4沿X方向(行方向)延伸。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4分別獨立連接于讀取位線RBL1、RBL2、RBL3、RBL4上。即，相對4個MTJ元件MT1、MTJ2、MTJ3、MTJ4，設(shè)置4條讀取位線RBL1、RBL2、RBL3、RBL4。
寫入字線WWL1是MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的正上方，并且配置在其附近。寫入字線WWL1沿Y方向(列方向)延伸。
在本例中，相對構(gòu)成讀取功能塊的4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4來設(shè)置1條寫入字線WWL1。但是，也可代之以例如重疊4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，對應(yīng)于4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4來設(shè)置4條寫入字線。
另外，在本例中，對于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，在其上部配置沿Y方向延伸的寫入字線WWL1，在其下部配置沿X方向延伸的讀取位線RBL1、RBL2、RB3、RBL4。
也可代之以例如對于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，也可在其下部配置沿Y方向延伸的寫入字線WWL1，在其上部配置沿X方向延伸的讀取位線RBL1、RBL2、RBL3、RBL4。
根據(jù)這種器件構(gòu)造，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4分別電連接在不同的讀取位線RBL1、RBL2、RBL3、RBL4(寫入位線WBL1、WBL2、WBL3、WBL4)上。因此，通過一次讀取步驟，就可同時讀取讀取功能塊內(nèi)多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的數(shù)據(jù)。
另外，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的一端共同連接，其連接點不經(jīng)由讀取選擇開關(guān)，而是直接連接在讀取字線RWL1上。另外，讀取功能塊內(nèi)的多個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4中共有沿Y方向延伸的寫入字線WWL1。因此，可實現(xiàn)MTJ元件的高集成化及特性的提高。
圖55至圖57表示圖54的器件構(gòu)造中各布線層的布圖。另外，圖54的截面對應(yīng)于沿圖55至圖57中LIV-LIV線的截面。
圖55表示讀取字線的布圖。
讀取字線RWL1沿Y方向延伸。在讀取字線RWL1上配置接觸插頭42。
圖56表示讀取位線及MTJ元件的布圖。
讀取位線RBL1、RBL2、RBL3、RBL4(寫入位線WBL1、WB2、WBL3、WBL4)沿X方向延伸。讀取位線RBL1、RBL2、RBL3、RBL4的間隔可設(shè)定為例如可由光刻法加工的最小尺寸(或設(shè)計規(guī)則)。
在讀取位線RBL1、RBL、RBL3、RBL4上配置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4。MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的易磁化軸、即平行于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4長邊的方向為Y方向。
讀取位線RBL1共同連接于沿X方向配置的MTJ元件MTJ1上，讀取位線RBL2共同連接于沿X方向配置的MTJ元件MTJ2上，讀取位線RBL3共同連接于沿X方向配置的MTJ元件MTJ3上，讀取位線RBL4共同連接于沿X方向配置的MTJ元件MTJ4上。
在接觸插頭42上配置導(dǎo)電層43。
圖57表示寫入位線的布圖。
在MTJ元件MTJ1、MTJ2、MTJ3、MTJ4上及導(dǎo)電層43上配置具有方形圖案的上部電極44。上部電極44接觸MTJ元件MTJ1、MTJ、MTJ3、MTJ4及導(dǎo)電層43。
在上部電極44的正上方配置寫入字線WWL1。寫入字線WWL1沿Y方向延伸。
(8)構(gòu)造例8、9、10下面，說明改良構(gòu)造例1后的構(gòu)造例8、9、10。
①構(gòu)造例8圖58表示作為本發(fā)明構(gòu)造例8的磁隨機存取存儲器的主要部分。
構(gòu)造例8的特征在于在讀取時，向構(gòu)成讀取功能塊BKik的4個MTJ元件12的一端施加偏置電位VC。
即，在構(gòu)造例1(圖1)中，讀取字線RWLi的一端經(jīng)由列選擇開關(guān)CSW，連接于接地點VSS，由讀取電路29B生成偏置電位VC，相反，在構(gòu)造例8中，讀取字線RWLi的一端經(jīng)由列選擇開關(guān)CSW，連接于偏置線34，向偏置線34提供偏置電位VC。
因此，在讀取操作時，可向偏置線34施加偏置電位，從偏置線34向MTJ元件12施加讀取電流。另外，在讀取操作以外的時間(例如寫入操作時等)，向偏置線34施加接地電位VSS。
因此，在構(gòu)造例8中，構(gòu)成為可改變讀取字線RWLi的電位。因此，例如在讀取操作時，可向讀取字線RWLi施加偏置電位VC，在讀取功能塊BKik的MTJ元件12中流過讀取電流。
例如圖131所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。如圖131所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25-1，…25-n輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
②構(gòu)造例9圖59表示作為本發(fā)明構(gòu)造例9的磁隨機存取存儲器的主要部分。
構(gòu)造例9的特征在于在存儲器單元陣列的一個行中設(shè)置一個寫入字線驅(qū)動器。
在構(gòu)造例1(圖1)中，在存儲器單元陣列11的全部行中僅共通設(shè)置一個寫入位線驅(qū)動器23A，連接于共用數(shù)據(jù)線(共用驅(qū)動線)30上。但是，此時，因為在寫入字線驅(qū)動器與寫入字線之間連接具有電阻的元件、即共用數(shù)據(jù)線和行選擇開關(guān)，所以由此產(chǎn)生的電壓下降變大，寫入電流變小。
因此，在構(gòu)造例9中，在存儲器單元陣列11的一個行中設(shè)置一個寫入字線驅(qū)動器33-1、…33-n。
即，在存儲器單元陣列11的各行中，在行選擇開關(guān)RSW2與寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WW4(n-1)+3、WWL4(n-1)+4之間，連接寫入字線驅(qū)動器33-1、…33-n。
此時，寫入字線驅(qū)動器33-1、…33-n僅驅(qū)動寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4即可。
因此，在可減小寫入字線驅(qū)動器33-1、…33-n的驅(qū)動力的同時，還可貢獻于低消耗功率及高速動作化。
另外，讀取電流因為比寫入電流小得多，所以也不必增大行選擇開關(guān)RSW2的驅(qū)動力。
由行解碼器25-1、…25n的輸出信號(字線使能信號)WLEN1、…WLEN4來控制寫入字線驅(qū)動器33-1、…33-n。即，在寫入操作時，激活行解碼器25-1、…25n，選擇一個行。在選擇的行中，將輸出信號(字線使能信號)WLEN1、…WLEN4中的一個變?yōu)椤癏”。
另外，在構(gòu)造例1中，雖由僅在寫入操作時激活的行解碼器25-1、…25n的輸出信號來控制行選擇開關(guān)RSW2，但在構(gòu)造例9中，由包含行解碼器及讀取線驅(qū)動器的電路功能塊23B-1、…23B-n的輸出信號來控制行選擇開關(guān)RSW2。
即，行選擇開關(guān)(MOS晶體管)RSW2的柵極連接于讀取線RW1、…RWn。
如此構(gòu)造的理由在于在構(gòu)造例9中，由于在每行中設(shè)置寫入字線驅(qū)動器33-1、…33-n，所以在寫入操作時，必需從共用數(shù)據(jù)線30上斷開全部的寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4。
即，因為包含行解碼器及讀取線驅(qū)動器的電路功能塊23B-1、…23B-n僅在讀取操作時被激活，所以在寫入操作時，全部行的行選擇開關(guān)RSW2變?yōu)閿嚅_狀態(tài)，從共用數(shù)據(jù)線30上斷開全部寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4。
例如圖132所示，讀取位線連接于將位線設(shè)定為VC的偏置晶體管BT上。如圖132所示，當(dāng)偏置晶體管BT由N溝道MOS晶體管構(gòu)成時，將RLi的反轉(zhuǎn)信號輸入該偏置晶體管BT。行解碼器25-1，…25-n輸出行選擇線信號RLi及其反轉(zhuǎn)信號。
③構(gòu)造例10圖60表示作為本發(fā)明構(gòu)造例10的磁隨機存取存儲器的主要部分。
構(gòu)造例10的特征在于把一列(Y方向)內(nèi)多個或全部讀取功能塊BK1x、BK1(x+1)內(nèi)的MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部電極44共有化。
即，在構(gòu)造例1中，在每個讀取功能塊中設(shè)置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部電極44。但是，由讀取字線RW1來彼此短路1列內(nèi)的讀取功能塊內(nèi)的MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部電極44。
因此，即使一列內(nèi)的讀取功能塊內(nèi)的MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部電極44彼此短路也無妨。但，一行(X方向)內(nèi)的讀取功能塊內(nèi)的MTJ元件MTJ1、MTJ2、MTJ3、JMT4的上部電極44必需彼此分離。
因此，在構(gòu)造例10中，共有化一列內(nèi)多個或全部讀取功能塊BK1x、BK1(x+1)內(nèi)的MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部電極44。
根據(jù)構(gòu)造例10，因為不必在每個讀取功能塊中設(shè)置接觸插頭42，所以可貢獻于MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的高密度化。即，在理論上，只要在讀取字線RWL1與共有化的上部電極44之間最低設(shè)置一個接觸插頭42即可，但實際上，考慮布線電阻等，最好在1列內(nèi)等間隔地配置多個接觸插頭42。
另外，雖然構(gòu)造例10說明為構(gòu)造例1的變形例，但不用說，可適用于全部構(gòu)造例2-9。
(9)其它如此所述，本發(fā)明適用于具有構(gòu)成讀取功能塊的多個MTJ元件(或MTJ元件)一端共同連接、且另一端分別獨立地連接于讀取位線上的單元陣列構(gòu)造的磁隨機存取存儲器。其中，若在一個讀取功能塊內(nèi)配置一個選擇開關(guān)(例如MOS晶體管)，則難以實現(xiàn)MTJ元件的高集成化。
通常，選擇開關(guān)形成于半導(dǎo)體襯底的表面區(qū)域中，MTJ元件形成于該選擇開關(guān)的上部。此時，為了電連接選擇開關(guān)與MTJ元件，必需形成接觸孔。即，因為在形成接觸孔的區(qū)域中不能配置MTJ元件，所以存儲器單元陣列的面積增大該部分。
另一方面，構(gòu)成磁隨機存取存儲器中存儲器單元的MTJ元件的電阻值足夠大，讀取電流與寫入電流相比，非常小。即，假設(shè)即使省略讀取功能塊內(nèi)的選擇晶體管，由非選擇功能塊內(nèi)的MTJ元件中流過讀取電流引起的消耗電流增大也不成為大問題。
因此，本發(fā)明中，第1，對構(gòu)成讀取功能塊的多個MTJ元件一端分別獨立連接于讀取位線上的單元陣列構(gòu)成而言，省略用于選擇讀取功能塊的選擇開關(guān)。即，不在存儲器單元陣列內(nèi)(MTJ元件的正下方)配置選擇開關(guān)(MOS晶體管)。
根據(jù)本發(fā)明的特征，因為存儲器單元陣列內(nèi)不存在選擇開關(guān)，所以可高密度配置MTJ元件。另外，因為在MTJ元件正下方不存在選擇開關(guān)(半導(dǎo)體元件)，所以可提高MTJ元件的底面平坦度，可提高MTJ元件的特性(MR比的均勻性等)。
另外，為了進一步提高MTJ元件底面的平坦度，在MTJ元件的正下方配置偽圖案、例如實際上不用作布線的偽布線圖案。
通常，為了降低制造成本(與PEP的次數(shù)成正比)，盡可能同時執(zhí)行存儲器單元陣列部件(MTJ元件等)的加工和外圍電路部的部件(布線等)的加工。但是，若MTJ元件正下方不存在選擇開關(guān)，則在存儲器單元陣列部與外圍電路部之間產(chǎn)生階梯。該階梯使光刻的加工精度降低。
因此，在MTJ元件的正下方配置偽圖案，使MTJ元件的底面平坦度提高。具體而言，在存儲器單元陣列部與外圍電路部之間不形成階梯。另外，設(shè)偽圖案是規(guī)則的(例如規(guī)定圖案的反復(fù))或整體一樣的圖案。
另外，在讀取功能塊內(nèi)的多個MTJ元件沿平行于半導(dǎo)體襯底表面的方向、即橫向并列成一排的情況下，多級重疊存儲器單元陣列。若讀取功能塊內(nèi)不存在選擇開關(guān)，則可能多級重疊存儲器單元陣列。
沿垂直于半導(dǎo)體襯底表面的方向、即縱向配置MTJ元件。即，因為三維配置MTJ元件，所以與二維單元陣列構(gòu)造相比，還可貢獻于MTJ元件的高密度化。另外，若在上級存儲器單元陣列與下級存儲器單元陣列之間共有化規(guī)定布線，則還可實現(xiàn)制造成本的降低。各級絕緣層的平坦化(MTJ元件特性提高)等。
在具有這些特征的單元陣列構(gòu)造中，在構(gòu)成讀取功能塊的多個MTJ元件(或MTJ元件)的一端上連接僅用作讀取位線的布線。即，寫入用的兩條寫入線中的一條不電連接于這多個MTJ元件上。
因此，在寫入操作時，即使由于兩條寫入線的布線電阻在其間產(chǎn)生電位差，MTJ元件的兩端也不產(chǎn)生電位差。即，根據(jù)本發(fā)明的器件構(gòu)造，在交叉點型單元陣列構(gòu)造中產(chǎn)生的寫入操作時的絕緣破壞(MTJ元件的勢壘層破壞)不成為問題。
另外，作為用于磁隨機存取存儲器中的開關(guān)，例如可使用MIS(金屬絕緣體半導(dǎo)體)晶體管(包含MOSFET)、MES(金屬半導(dǎo)體)晶體管、結(jié)(Junction)型晶體管、雙極晶體管、二極管等。
2、MTJ元件的構(gòu)造例圖61至圖63表示MTJ元件的構(gòu)造例。
圖61例中示出的MTJ元件是最基本的構(gòu)造，具有兩個強磁性層和夾在其中的隧道勢壘層。
向兩個強磁性層中磁化方向固定的固定層(釘扎層)附加固定磁化方向用的反強磁性層。兩個強磁性層中磁化方向可自由改變的自由層(存儲層)通過由寫入字線與寫入位線形成的合成磁場，來確定磁化方向。
圖62例中示出的MTJ元件與圖61例的MTJ元件相比，為了增大偏置電壓，在MTJ元件內(nèi)設(shè)置兩個隧道勢壘層。
也可認為圖62的MTJ元件具有串聯(lián)連接兩個圖61的MTJ元件的構(gòu)造(雙結(jié)型構(gòu)造)。
在本例中，MTJ元件具有3個強磁性層，在它們中間配置隧道勢壘層。在兩端的兩個強磁性層(釘扎層)中分別附加反強磁性層。3個強磁性層中磁化方向可自由變化的自由層(存儲層)變?yōu)檎械膹姶判詫印?br> 圖63例中示出的MTJ元件與圖61例的MTJ元件相比，作為存儲層的強磁性層中的磁力線容易閉合。
本例的MTJ元件可認為將圖61的MTJ元件存儲層代替為由兩個強磁性層和夾在其中的非強磁性金屬層(例如鋁)構(gòu)成的存儲層。
MTJ元件的存儲層通過具有由兩個強磁性層和夾在其中的非磁性金屬層構(gòu)成的3層構(gòu)造，磁力線在構(gòu)成存儲層的兩個強磁性層內(nèi)容易閉合。即，因為可防止在構(gòu)成存儲層的兩個強磁性層內(nèi)發(fā)生反磁場分量，所以可實現(xiàn)MR比的提高。
以上說明了MTJ元件的構(gòu)造例，但就本發(fā)明(電路構(gòu)造、器件構(gòu)造、讀取操作原理、讀取電路及制造方法)而言，MTJ元件的構(gòu)造不特別限定。上述3個構(gòu)造例不過僅作為MTJ元件構(gòu)造的代表例來展示。
3、外圍電路的電路例下面，依次說明寫入字線驅(qū)動器/消能器的電路例、寫入位線驅(qū)動器/消能器的電路例、讀取字線驅(qū)動器的電路例、行解碼器的電路例、列解碼器的電路例及讀取電路(包含讀出放大器)的電路例。
(1)寫入字線驅(qū)動器/消能器圖64表示寫入字線驅(qū)動器/消能器的電路例。
讀取功能塊由4個MTJ元件構(gòu)成，這4個MTJ元件假設(shè)由列地址信號的下位2比特CA0、CA1選擇。在同圖中，對寫入字線消能器，僅示出一行。
寫入字線驅(qū)動器23A包含P溝道MOS晶體管QP1、QP2、QP3、QP4及NAND選通電路ND1、ND2、ND3、ND4。寫入字線消能器24-n由N溝道MOS晶體管QN1、QN2、QN3、QN4來構(gòu)成。
P溝道MOS晶體管QP1的源極連接于電源端子VDD，漏極經(jīng)由共用數(shù)據(jù)線(共用驅(qū)動線)30及行選擇開關(guān)RSW2，連接于寫入字線WWL4(n-1)+1的一端上。NAND選通電路ND1的輸出端子連接于P溝道MOS晶體管QP1的柵極。N溝道MOS晶體管QN1的源極連接于接地端子VSS，漏極連接于寫入字線WWL4(n-1)+1的另一端上。
當(dāng)NAND選通電路ND1的輸出信號為0時，在選擇行(行選擇開關(guān)RSW2變?yōu)閷?dǎo)通狀態(tài)的行)內(nèi)的寫入字線WWL4(n-1)+1中流過寫入電流。
P溝道MOS晶體管QP2的源極連接于電源端子VDD，漏極經(jīng)由共用數(shù)據(jù)線(共用驅(qū)動線)30及行選擇開關(guān)RSW2，連接于寫入字線WWL4(n-1)+2的一端上。NAND選通電路ND2的輸出端子連接于P溝道MOS晶體管QP2的柵極度。N溝道MOS晶體管QN2的源極連接于接地端子VSS，漏極連接于寫入字線WWL4(n-1)+2的另一端上。
當(dāng)NAND選通電路ND2的輸出信號為0時，在選擇行(行選擇開關(guān)RSW2變?yōu)閷?dǎo)通狀態(tài)的行)內(nèi)的寫入字線WWL4(n-1)+2中流過寫入電流。
P溝道MOS晶體管QP3的源極連接于電源端子VDD，漏極經(jīng)由共用數(shù)據(jù)線(共用驅(qū)動線)30及行選擇開關(guān)RSW2，連接于寫入字線WWL4(n-1)+3的一端上。NAND選通電路ND3的輸出端子連接于P溝道MOS晶體管QP3的柵極。N溝道MOS晶體管QN3的源極連接于接地端子VSS，漏極連接于寫入字線WWL4(n-1)+3的另一端上。
當(dāng)NAND選通電路ND3的輸出信號為0時，在選擇行(行選擇開關(guān)RSW2變?yōu)閷?dǎo)通狀態(tài)的行)內(nèi)的寫入字線WWL4(n-1)+3中流過寫入電流。
P溝道MOS晶體管QP4的源極連接于電源端子VDD，漏極經(jīng)由共用數(shù)據(jù)線(共用驅(qū)動線)30及行選擇開關(guān)RSW2，連接于寫入字線WWL4(n-1)+4的一端上。NAND選通電路ND4的輸出端子連接于P溝道MOS晶體管QP4的柵極。N溝道MOS晶體管QN4的源極連接于接地端子VSS，漏極連接于寫入字線WWL4(n-1)+4的另一端上。
當(dāng)NAND選通電路ND4的輸出信號為0時，在選擇行(行選擇開關(guān)RSW2變?yōu)閷?dǎo)通狀態(tài)的行)內(nèi)的寫入字線WWL4(n-1)+4中流過寫入電流。
向NAND選通電路NA1、NA2、NA3、NA4中輸入寫入信號WRITE。寫入信號WRITE在寫入操作時變?yōu)镠。并且，向NAND選通電路NA1、NA2、NA3、NA4中分別輸入不同的下位列地址信號CA0、/CA0、CA1、/CA1。
即，在本例中，列地址信號bCA0、bCA1用于選擇選擇行內(nèi)4條寫入字線(讀取位線)中的1條寫入字線WWL4(n-1)+1，輸入NAND電路ND1。
列地址信號CA0、bCA1用于選擇選擇行內(nèi)4條寫入字線(讀取位線)中的1條寫入字線WWL4(n-1)+2，輸入NAND電路ND2。
列地址信號bCA0、CA1用于選擇選擇行內(nèi)4條寫入字線(讀取位線)中的1條寫入字線WWL4(n-1)+3，輸入NAND電路ND3。
列地址信號CA0、CA1用于選擇選擇行內(nèi)4條寫入字線(讀取位線)中的1條寫入字線WWL4(n-1)+4，輸入NAND電路ND4。
另外，bCA0及bCA1是CA0及具有反轉(zhuǎn)CA1電平的電平的反轉(zhuǎn)信號。
對于這種寫入字線驅(qū)動器/消能器，在寫入操作時，寫入信號WRITE變?yōu)镠，例如，4個NAND選通電路ND1、ND2、ND3、ND4中的一個輸出信號變?yōu)長。
例如，在CA0及CA1都為0的情況下，NAND選通電路ND1的輸入信號全部為1，NAND選通電路ND1的輸出信號全部為0。結(jié)果，P溝道MOS晶體管QP1變?yōu)閷?dǎo)通狀態(tài)，在寫入字線WWL4(n-1)+1中流過寫入電流。
另外，在CA0為1、CA1為0的情況下，NAND選通電路ND2的輸入信號全部為1，NAND選通電路ND2的輸出信號為0。結(jié)果，P溝道MOS晶體管QP2變?yōu)閷?dǎo)通狀態(tài)，在寫入字線WWL4(n-1)+2中流過寫入電流。
另外，在CA0為0、CA1為1的情況下，NAND選通電路ND3的輸入信號全部為1，NAND選通電路ND3的輸出信號為0。結(jié)果，P溝道MOS晶體管QP3變?yōu)閷?dǎo)通狀態(tài)，在寫入字線WWL4(n-1)+3中流過寫入電流。
另外，在CA0及CA1都為1的情況下，NAND選通電路ND4的輸入信號全部為1，NAND選通電路ND4的輸出信號全部為0。結(jié)果，P溝道MOS晶體管QP4變?yōu)閷?dǎo)通狀態(tài)，在寫入字線WWL4(n-1)+4中流過寫入電流。
(2)寫入位線驅(qū)動器/消能器圖65表示寫入位線驅(qū)動器/消能器的電路例。
寫入位線驅(qū)動器/消能器29A由P溝道MOS晶體管QP5、QP6、N溝道MOS晶體管QN5、QN6、NAND選通電路ND5、ND6、AND選通電路AD1、AD2及反相器INV1、INV2構(gòu)成。
P溝道MOS晶體管QP5連接在電源端子VDD與寫入位線WBL1的一端之間。NAND選通電路ND5的輸出信號提供給P溝道MOS晶體管QP5的柵極。N溝道MOS晶體管QN5連接在寫入位線WBL1的一端與接地端子VSS之間。選通電路AD1的輸出信號提供給N溝道MOS晶體管QN5的柵極。
P溝道MOS晶體管QP6連接在電源端子VDD與寫入位線WBLj的一端之間。NAND選通電路ND6的輸出信號提供給P溝道MOS晶體管QP6的柵極。N溝道MOS晶體管QN6連接在寫入位線WBLj的一端與接地端子VSS之間。選通電路AD2的輸出信號提供給N溝道MOS晶體管QN6的柵極。
寫入位線驅(qū)動器/消能器31由P溝道MOS晶體管QP7、QP8、N溝道MOS晶體管QN7、QN8、NAND選通電路ND7、ND8、AND選通電路AD3、AD4及反相器INV3、INV4構(gòu)成。
P溝道MOS晶體管QP7連接在電源端子VDD與寫入位線WBL1的另一端之間。NAND選通電路ND7的輸出信號提供給P溝道MOS晶體管QP7的柵極。N溝道MOS晶體管QN7連接在寫入位線WBL1的另一端與接地端子VSS之間。選通電路AD3的輸出信號提供給N溝道MOS晶體管QN7的柵極。
P溝道MOS晶體管QP8連接在電源端子VDD與寫入位線WBLj的另一端之間。NAND選通電路ND8的輸出信號提供給P溝道MOS晶體管QP8的柵極。N溝道MOS晶體管QN8連接在寫入位線WBLj的另一端與接地端子VSS之間。選通電路AD4的輸出信號提供給N溝道MOS晶體管QN8的柵極。
對于具有這種構(gòu)成的寫入位線驅(qū)動器/消能器29A、31，當(dāng)NAND選通電路ND5的輸出信號為0，AND選通電路AD3的輸出信號為1時，在寫入位線WBL1中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
另外，當(dāng)NAND選通電路ND7的輸出信號為0，AND選通電路AD1的輸出信號為1時，在寫入位線WBL1中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
對于寫入位線驅(qū)動器/消能器29A、31，在寫入操作時，寫入信號WRITE變?yōu)?。另外，在選擇的列中，上位列地址信號全部比特變?yōu)?。因此，在選擇列內(nèi)的寫入位線WBLi(i＝1，…j)中，流過具有對應(yīng)于寫入數(shù)據(jù)DATA值方向的寫入電流。
對應(yīng)于寫入數(shù)據(jù)DATA的值來決定選擇列內(nèi)的寫入位線WBLi中流過的寫入電流的方向。
例如，當(dāng)選擇寫入位線WBL1時，若寫入數(shù)據(jù)DATA為1，則NAND選通電路ND5的輸出信號變?yōu)?，AND選通電路AD3的輸出信號變?yōu)?。結(jié)果，在寫入位線WBL1中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
相反，若寫入數(shù)據(jù)DATA為0，則NAND選通電路ND7的輸出信號變?yōu)?，AND選通電路AD1的輸出信號變?yōu)?。結(jié)果，在寫入位線WBL1中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
(3)行解碼器圖66表示行解碼器的電路例。
行解碼器25-1可以是例如如下構(gòu)造。另外，在該圖中，僅示出一行的行解碼器。
行解碼器25-1由AND選通電路AD11構(gòu)成。向AND選通電路AD11輸入行地址信號。在選擇的行中，因為行地址信號全部比特為H，所以行解碼器25-1的輸出信號RL1為H。
(4)列解碼器和讀取列選擇線驅(qū)動器圖67表示列解碼器和讀取列選擇線驅(qū)動器的電路例。
在圖中，僅示出存儲器單元陣列中一列的列解碼器和讀取列選擇線驅(qū)動器。
列解碼器和讀取列選擇線驅(qū)動器32由AND選通電路AD10構(gòu)成。向AND選通電路AD10輸入讀取信號READ及上位列地址信號。
讀取信號在讀取操作時，為變?yōu)镠的信號。即，在讀取操作以外的模式下，列解碼器和讀取列選擇線驅(qū)動器32的輸出信號(列選擇信號)CSL1的電位不變?yōu)镠。讀取操作時，在選擇的列中，列地址信號的全部比特變?yōu)镠，所以列解碼器和讀取列選擇線驅(qū)動器32的輸出信號CSL1的電位變?yōu)镠。
(5)寫入位線驅(qū)動器/消能器說明構(gòu)造例7(圖53)中使用的寫入位線驅(qū)動器/消能器的電路例。
圖68和圖69表示寫入位線驅(qū)動器/消能器的電路例。
寫入位線驅(qū)動器/消能器23AR由P溝道MOS晶體管QP5、QP6、QP7、QP8、N溝道MOS晶體管QN5、QN6、QN7、QN8、NAND選通電路ND5、ND6、ND7、ND8、AND選通電路AD1、AD2、AD3、AD4及反相器INV1、INV2、INV3、INV4構(gòu)成。
P溝道MOS晶體管QP5連接在電源端子VDD與共用數(shù)據(jù)線30A之間。NAND選通電路ND5的輸出信號被提供給P溝道MOS晶體管QP5的柵極。N溝道MOS晶體管QN5連接在共用數(shù)據(jù)線30A與接地端子VSS之間。AND選通電路AD1的輸出信號被提供給N溝道MOS晶體管QN5的柵極。
P溝道MOS晶體管QP6連接在電源端子VDD與共用數(shù)據(jù)線30A之間。NAND選通電路ND6的輸出信號被提供給P溝道MOS晶體管QP6的柵極。N溝道MOS晶體管QN6連接在共用數(shù)據(jù)線30A與接地端子VSS之間。AND選通電路AD2的輸出信號被提供給N溝道MOS晶體管QN6的柵極。
P溝道MOS晶體管QP7連接在電源端子VDD與共用數(shù)據(jù)線30A之間。NAND選通電路ND7的輸出信號被提供給P溝道MOS晶體管QP7的柵極。N溝道MOS晶體管QN7連接在共用數(shù)據(jù)線30A與接地端子VSS之間。AND選通電路AD3的輸出信號被提供給N溝道MOS晶體管QN的柵極。
P溝道MOS晶體管QP8連接在電源端子VDD與共用數(shù)據(jù)線30A之間。NAND選通電路ND8的輸出信號被提供給P溝道MOS晶體管QP8的柵極。N溝道MOS晶體管QN8連接在共用數(shù)據(jù)線30A與接地端子VSS之間。AND選通電路AD4的輸出信號被提供給N溝道MOS晶體管QN8的柵極。
寫入位線驅(qū)動器/消能器23AS由P溝道MOS晶體管QP9、QP10、QP11、QP12、N溝道MOS晶體管QN9、QN10、QN11、QN12、NAND選通電路ND9、ND10、ND11、ND12、AND選通電路AD5、AD6、AD7、AD8及反相器INV5、INV6、INV7、INV8構(gòu)成。
P溝道MOS晶體管QP9連接在電源端子VDD與共用數(shù)據(jù)線30B之間。NAND選通電路ND9的輸出信號被提供給P溝道MOS晶體管QP9的柵極。N溝道MOS晶體管QN9連接在共用數(shù)據(jù)線30B與接地端子VSS之間。AND選通電路AD5的輸出信號被提供給N溝道MOS晶體管QN9的柵極。
P溝道MOS晶體管QP10連接在電源端子VDD與共用數(shù)據(jù)線30B之間。NAND選通電路ND10的輸出信號被提供給P溝道MOS晶體管QP10的柵極。N溝道MOS晶體管QN10連接在共用數(shù)據(jù)線30B與接地端子VSS之間。AND選通電路AD6的輸出信號被提供給N溝道MOS晶體管QN10的柵極。
P溝道MOS晶體管QP11連接在電源端子VDD與共用數(shù)據(jù)線30B之間。NAND選通電路ND11的輸出信號被提供給P溝道MOS晶體管QP11的柵極。N溝道MOS晶體管QN11連接在共用數(shù)據(jù)線30B與接地端子VSS之間。AND選通電路AD7的輸出信號被提供給N溝道MOS晶體管QN11的柵極。
P溝道MOS晶體管QP12連接在電源端子VDD與共用數(shù)據(jù)線30B之間。NAND選通電路ND12的輸出信號被提供給P溝道MOS晶體管QP12的柵極。N溝道MOS晶體管QN12連接在共用數(shù)據(jù)線30B與接地端子VSS之間。AND選通電路AD8的輸出信號被提供給N溝道MOS晶體管QN12的柵極。
對于具有這種構(gòu)成的寫入位線驅(qū)動器/消能器23AR、23AS，例如當(dāng)NAND選通電路ND5的輸出信號為0，AND選通電路AD5的輸出信號為1時，在由行選擇開關(guān)RSW2選擇行內(nèi)的寫入位線WBL4(n-1)+1中流過從寫入位線驅(qū)動器/消能器23AR朝向?qū)懭胛痪€驅(qū)動器/消能器23AS的寫入電流。
另外，例如當(dāng)NAND選通電路ND9的輸出信號為0，AND選通電路AD1的輸出信號為1時，在由行選擇開關(guān)RSW2選擇行內(nèi)的寫入位線WBL4(n-1)+1中流過從寫入位線驅(qū)動器/消能器23AS朝向?qū)懭胛痪€驅(qū)動器/消能器23AR的寫入電流。
對于寫入位線驅(qū)動器/消能器23AR、23AS，在寫入操作時，寫入信號WRITE變?yōu)?。另外，在本例中，由行地址信號及上位列地址信號(除去列地址信號的下位2比特的信號)來選擇一個讀取功能塊BKik。
因為在選擇的讀取功能塊BKik內(nèi)存在4個MTJ元件，所以為了選擇4個MTJ元件中的一個，而使用列地址信號的下位比特CA0、CA1。
對應(yīng)于寫入數(shù)據(jù)DATA的值來決定在對選擇讀取功能塊BKik內(nèi)選擇的MTJ元件寫入數(shù)據(jù)中使用的寫入位線WBL4(n-1)+1中流過的寫入電流的方向。
例如，當(dāng)選擇WBL4(n-1)+1時，若寫入數(shù)據(jù)DATA為1，則NAND選通電路ND5的輸出信號變?yōu)?，AND選通電路AD5的輸出信號變?yōu)?。結(jié)果，在寫入位線WBL4(n-1)+1中流過從寫入位線驅(qū)動器/消能器23AR朝向?qū)懭胛痪€驅(qū)動器/消能器23AS的寫入電流。
相反，若寫入數(shù)據(jù)DATA為0，則NAND選通電路ND9的輸出信號變?yōu)?，AND選通電路AD1的輸出信號變?yōu)?。結(jié)果，在寫入位線WBL4(n-1)+1中流過從寫入位線驅(qū)動器/消能器AS23朝向?qū)懭胛痪€驅(qū)動器/消能器23AR的寫入電流。
(6)列解碼器和寫入字線驅(qū)動器/消能器說明構(gòu)造例7(圖53)中使用的列解碼器和寫入字線驅(qū)動器/消能器的電路例。
圖70表示列解碼器和寫入字線驅(qū)動器/消能器的電路例。
列解碼器和寫入字線驅(qū)動器/消能器29AR由NAND選通電路ND1、…NDj及P溝道MOS晶體管QP1、…QPj構(gòu)成。
P溝道MOS晶體管QP1、…QPj連接于電源端子VDD與寫入字線WWL1、…WWLj一端之間。NAND選通電路ND1、…NDj的輸出信號被提供給P溝道MOS晶體管QP1、…QPj的柵極。
寫入操作時，寫入信號WRITE變?yōu)?。另外，在選擇的列中，因為上位列地址信號1、…j的全部比特變?yōu)?，所以NAND選通電路ND1、…NDj的輸出信號變?yōu)?，P溝道MOS晶體管QP1、…QPj變?yōu)閷?dǎo)通狀態(tài)。
寫入字線消能器31R由N溝道MOS晶體管QN1、…QNj構(gòu)成。
N溝道MOS晶體管QN1、…QNj連接在接地端子VSS與寫入字線WWL1、…WWLj另一端之間。N溝道MOS晶體管QN1、…QNj由于其柵極被提供電源電位VDD，所以總是導(dǎo)通狀態(tài)。
(7)行解碼器說明構(gòu)造例9(圖59)中使用的行解碼器的電路例。
圖71表示行解碼器的電路例。
該圖中，僅示出1行的行解碼器25-1。
行解碼器25-1由4個AND選通電路AD13-AD16構(gòu)成。向AND選通電路AD13-AD16輸入寫入信號WRITE、行地址信號及列地址信號的下位2比特CA0、CA1。
寫入操作時，寫入信號WRITE變?yōu)镠，在選擇的行中，行地址信號全部比特變?yōu)镠。另外，在選擇的行中，根據(jù)列地址信號的下位2比特CA0、CA1，選擇被選擇讀取功能塊內(nèi)的4個MTJ元件之一、即4條寫入字線之一。
(8)寫入字線驅(qū)動器說明構(gòu)造例9(圖59)中使用的寫入字線驅(qū)動器的電路例。
圖72表示寫入字線驅(qū)動器的電路例。
該圖中，僅示出1行的寫入字線驅(qū)動器。
寫入字線驅(qū)動器3-1由連接在寫入字線WWL1、WWL2、WWL3、WWL4上的P溝道MOS晶體管P1、P2、P3、P4構(gòu)成。
P溝道MOS晶體管P1、P2、P3、P4連接在電源端子VDD與寫入字線WWL1、WWL2、WWL3、WWL4之間，由字線使能信號WLEN1-4進行控制。字線使能信號WLEN1-4是由圖71的行解碼器解碼和地址信號及列地址信號的下位2比特所得到的信號。
(9)行解碼器和讀取線驅(qū)動器說明構(gòu)造例9(圖59)中使用的行解碼器和讀取線驅(qū)動器的電路例。
圖73表示行解碼器和讀取線驅(qū)動器的電路例。該圖中，僅示出1行的行解碼器和讀取線驅(qū)動器。
行解碼器和讀取線驅(qū)動器23B-1由AND選通電路AD9構(gòu)成。向AND選通電路AD9輸入讀取信號READ及行地址信號。
讀取信號READ在讀取操作時為變?yōu)镠的信號。即，在讀取操作以外的模式下，讀取字線RWL1的電位不變?yōu)镠。讀取操作時，在選擇行中，行地址信號的全部比特變?yōu)镠，所以讀取線RW1的電位變?yōu)镠。
(10)列解碼器和寫入位線驅(qū)動器/消能器說明構(gòu)造例10(圖60)中使用的列解碼器和寫入位線驅(qū)動器/消能器的電路例。
圖74表示關(guān)于本發(fā)明磁隨機存取存儲器構(gòu)造例11的電路圖。
構(gòu)造例11的特征在于寫入字線WWLj沿列方向延伸，寫入位線WBL4(n-1)+1、…4(n-1)+3沿行方向延伸。
說明構(gòu)造例11中使用的列解碼器和寫入位線驅(qū)動器/消能器的電路例。
圖75及圖76表示列解碼器和寫入位線驅(qū)動器/消能器的電路例。
在圖中，僅示出1列的列解碼器和寫入位線驅(qū)動器/消能器。
在本例中，假設(shè)讀取功能塊由4個MTJ元件構(gòu)成，讀取功能塊內(nèi)的4個MTJ元件由列地址信號的下位2比特CA0、CA1來進行選擇。另外，存儲器單元陣列的列由上位列地址信號、即除去列地址信號中下位2比特CA0、CA1后的列地址信號來進行選擇。
寫入位線驅(qū)動器/消能器29A由P溝道MOS晶體管QP5、QP6、QP7、QP8、N溝道MOS晶體管QN5、QN6、QN7、QN8、NAND選通電路ND5、ND6、ND7、ND8、AND選通電路AD1、AD2、AD3、AD4及反相器INV1、INV2、INV3、INV4構(gòu)成。
P溝道MOS晶體管QP5連接在電源端子VDD與寫入位線BL1一端之間。NAND選通電路ND5的輸出信號被提供給P溝道MOS晶體管QP5的柵極。N溝道MOS晶體管QN5連接在寫入位線BL1的一端與接地端子VSS之間。AND選通電路AD1的輸出信號被提供給N溝道MOS晶體管QN5的柵極。
P溝道MOS晶體管QP6連接在電源端子VDD與寫入位線BL2一端之間。NAND選通電路ND6的輸出信號被提供給P溝道MOS晶體管QP6的柵極。N溝道MOS晶體管QN6連接在寫入位線BL2的一端與接地端子VSS之間。AND選通電路AD2的輸出信號被提供給N溝道MOS晶體管QN6的柵極。
P溝道MOS晶體管QP7連接在電源端子VDD與寫入位線BL3一端之間。NAND選通電路ND7的輸出信號被提供給P溝道MOS晶體管QP7的柵極。N溝道MOS晶體管QN7連接在寫入位線BL2的一端與接地端子VSS之間。AND選通電路AD3的輸出信號被提供給N溝道MOS晶體管QN7的柵極。
P溝道MOS晶體管QP8連接在電源端子VDD與寫入位線BL4一端之間。NAND選通電路ND8的輸出信號被提供給P溝道MOS晶體管QP8的柵極。N溝道MOS晶體管QN8連接在寫入位線BL4的一端與接地端子VSS之間。AND選通電路AD4的輸出信號被提供給N溝道MOS晶體管QN8的柵極。
寫入位線驅(qū)動器/消能器31由P溝道MOS晶體管QP9、QP10、QP11、QP12、N溝道MOS晶體管QN9、QN10、QN11、QN12、NAND選通電路ND9、ND10、ND11、ND12、AND選通電路AD5、AD6、AD7、AD8及反相器INV5、INV6、INV7、INV8構(gòu)成。
P溝道MOS晶體管QP9連接在電源端子VDD與寫入位線BL1一端之間。NAND選通電路ND9的輸出信號被提供給P溝道MOS晶體管QP9的柵極。N溝道MOS晶體管QN9連接在寫入位線BL1的另一端與接地端子VSS之間。AND選通電路AD5的輸出信號被提供給N溝道MOS晶體管QN9的柵極。
P溝道MOS晶體管QP10連接在電源端子VDD與寫入位線BL2另一端之間。NAND選通電路ND10的輸出信號被提供給P溝道MOS晶體管QP10的柵極。N溝道MOS晶體管QN10連接在寫入位線BL2的另一端與接地端子VSS之間。AND選通電路AD6的輸出信號被提供給N溝道MOS晶體管QN10的柵極。
P溝道MOS晶體管QP11連接在電源端子VDD與寫入位線BL3另一端之間。NAND選通電路ND11的輸出信號被提供給P溝道MOS晶體管QP11的柵極。N溝道MOS晶體管QN11連接在寫入位線BL3的另一端與接地端子VSS之間。AND選通電路AD7的輸出信號被提供給N溝道MOS晶體管QN11的柵極。
P溝道MOS晶體管QP12連接在電源端子VDD與寫入位線BL4一端之間。NAND選通電路ND12的輸出信號被提供給P溝道MOS晶體管QP12的柵極。N溝道MOS晶體管QN12連接在寫入位線BL4的另一端與接地端子VSS之間。AND選通電路AD8的輸出信號被提供給N溝道MOS晶體管QN12的柵極。
對于具有這種構(gòu)成的寫入位線驅(qū)動器/消能器29A、31，當(dāng)NAND選通電路ND5的輸出信號為0，AND選通電路AD5的輸出信號為1時，在寫入位線BL1中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
另外，當(dāng)NAND選通電路ND9的輸出信號為0，AND選通電路AD1的輸出信號為1時，在寫入位線BL1中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
另外，當(dāng)NAND選通電路ND6的輸出信號為0，AND選通電路AD6的輸出信號為1時，在寫入位線BL2中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
另外，當(dāng)NAND選通電路ND10的輸出信號為0，AND選通電路AD2的輸出信號為1時，在寫入位線BL2中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
另外，當(dāng)NAND選通電路ND7的輸出信號為0，AND選通電路AD7的輸出信號為1時，在寫入位線BL3中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
另外，當(dāng)NAND選通電路ND11的輸出信號為0，AND選通電路AD3的輸出信號為1時，在寫入位線BL3中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
另外，當(dāng)NAND選通電路ND8的輸出信號為0，AND選通電路AD8的輸出信號為1時，在寫入位線BL4中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
另外，當(dāng)NAND選通電路ND12的輸出信號為0，AND選通電路AD4的輸出信號為1時，在寫入位線BL4中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
對于寫入位線驅(qū)動器/消能器29A、31，在寫入操作時，寫入信號WRITE變?yōu)?。另外，在選擇列中，上位列地址信號的全部比特、即除去列地址信號中下位2比特CA0、CA1后的列地址信號的全部比特為1。
下位列地址信號CA0、CA1是選擇被選擇列內(nèi)4條寫入位線BL1、BL2、BL3、BL4中的一個用的信號。在選擇的位線中流過具有對應(yīng)于寫入數(shù)據(jù)DATA值的方向的寫入電流。
對應(yīng)于寫入數(shù)據(jù)DATA的值來決定選擇列內(nèi)的被選擇寫入位線中流過的寫入電流的方向。
例如，當(dāng)選擇寫入位線BL1時(CA0＝0，CA1＝0時)，若寫入數(shù)據(jù)DATA為1，則NAND選通電路ND5的輸出信號變?yōu)?，AND選通電路AD5的輸出信號變?yōu)?。結(jié)果，在寫入位線BL1中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
相反，若寫入數(shù)據(jù)DATA為0，則NAND選通電路ND9的輸出信號變?yōu)?，AND選通電路AD1的輸出信號變?yōu)?。結(jié)果，在寫入位線BL1中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
另外，當(dāng)選擇寫入位線BL2時(CA0＝1，CA1＝0時)，若寫入數(shù)據(jù)DATA為1，則NAND選通電路ND6的輸出信號變?yōu)?，AND選通電路AD6的輸出信號變?yōu)?。結(jié)果，在寫入位線BL2中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
相反，若寫入數(shù)據(jù)DATA為0，則NAND選通電路ND10的輸出信號變?yōu)?，AND選通電路AD2的輸出信號變?yōu)?。結(jié)果，在寫入位線BL2中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
另外，當(dāng)選擇寫入位線BL3時(CA0＝0，CA1＝1時)，若寫入數(shù)據(jù)DATA為1，則NAND選通電路ND7的輸出信號變?yōu)?，AND選通電路AD7的輸出信號變?yōu)?。結(jié)果，在寫入位線BL3中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
相反，若寫入數(shù)據(jù)DATA為0，則NAND選通電路ND11的輸出信號變?yōu)?，AND選通電路AD3的輸出信號變?yōu)?。結(jié)果，在寫入位線BL3中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
另外，當(dāng)選擇寫入位線BL4時(CA0＝1，CA1＝1時)，若寫入數(shù)據(jù)DATA為1，則NAND選通電路ND8的輸出信號變?yōu)?，AND選通電路AD8的輸出信號變?yōu)?。結(jié)果，在寫入位線BL4中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
相反，若寫入數(shù)據(jù)DATA為0，則NAND選通電路ND12的輸出信號變?yōu)?，AND選通電路AD4的輸出信號變?yōu)?。結(jié)果，在寫入位線BL4中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
(11)讀取電路圖77示出讀取電路的電路例。
在本例中，前提在于在1列內(nèi)，在讀取功能塊內(nèi)配置4個MTJ元件，且MTJ元件分別獨立地連接在讀取位線上。即，在1列內(nèi)，配置4條讀取位線，這些讀取位線經(jīng)由列選擇開關(guān)，連接于讀取電路29B上。
本例的讀取電路29B適用于每1比特來輸出讀取數(shù)據(jù)的1比特型磁隨機存取存儲器。
因此，讀取電路29B具有4個讀出放大器和偏置電路29B11、29B12、29B13、29B14、選擇器29B2和輸出緩沖器29B3。
讀取操作時，從選擇的讀取功能塊的4個MTJ元件中同時讀取讀取數(shù)據(jù)。這4個讀取數(shù)據(jù)被輸入讀出放大器和偏置電路29B11、29B12、29B13、29B14，被讀出。
選擇器29B2根據(jù)列地址信號的下位2比特CA0、CA1，選擇從讀出放大器和偏置電路29B11、29B12、29B13、29B14中輸出的4個讀除數(shù)據(jù)中的一個。選擇的讀取數(shù)據(jù)經(jīng)由輸出緩沖器29B3，作為輸出數(shù)據(jù)，從磁隨機存取存儲器輸出。
總之，本例中，以將讀取電路29B適用于1比特型磁隨機存取存儲器中為前提。
但是，例如在將讀取電路29B適用于每4比特來輸出讀取數(shù)據(jù)的4比特型磁隨機存取存儲器的情況下，不需要選擇器29B2。相反，對于輸出緩沖器29B3而言，對應(yīng)于讀出放大器和偏置電路29B11、29B12、29B13、29B14，必需有4個。
圖78表示適用于4比特型磁隨機存取存儲器中的讀取電路的電路例。
讀取電路29B具有4個讀出放大器和偏置電路29B11、29B12、29B13、29B14和4個輸出緩沖器29B31、29B32、29B33、29B34。
讀取操作時，從選擇的讀取功能塊的4個MTJ元件中同時讀取讀取數(shù)據(jù)。這4個讀取數(shù)據(jù)被輸入讀出放大器和偏置電路29B11、29B12、29B13、29B14，被讀出。
另外，讀出放大器和偏置電路29B11、29B12、29B13、29B14的輸出數(shù)據(jù)經(jīng)由輸出緩沖器29B31、29B32、29B33、29B34，從磁隨機存取存儲器輸出。
圖79表示讀出放大器和偏置電路的電路例。
該讀出放大器和偏置電路對應(yīng)于圖77及圖78的4個讀出放大器和偏置電路中的一個。
讀取放大器S/A例如由差動放大器構(gòu)成。
在電源端子VDD與列選擇開關(guān)29C之間串聯(lián)連接P溝道MOS晶體管QP14和N溝道MOS晶體管QN13。運算放大器OP的負輸入端子連接于節(jié)點n2，其輸出端子連接于N溝道MOS晶體管13的柵極，向其正輸入端子輸入箝位電位VC。
運算放大器OP實現(xiàn)使節(jié)點n2的電位等于箝位電位VC的作用。將箝位電位VC的值設(shè)定為規(guī)定的正值。
恒定電流源Is生成讀取電流Iread。讀取電流Iread經(jīng)由P溝道MOS晶體管QP13、QP14構(gòu)成的電流鏡電路，流入位線BLi。例如由差動放大器構(gòu)成的讀取放大器根據(jù)流過讀取電流Iread時的節(jié)點n1的電位來讀取存儲器單元(MTJ元件)的數(shù)據(jù)。
圖80表示讀出放大器的電路例。圖81表示讀取放大器的參考電位生成電路的電路例。
讀取放大器S/A例如由差動放大器構(gòu)成。讀取放大器S/A比較節(jié)點n1的電位與參考電位Vref。
從存儲1數(shù)據(jù)的MTJ元件和存儲0數(shù)據(jù)的MTJ元件中生成參考電位Vref。
在電源端子VDD與存儲1數(shù)據(jù)的MTJ元件之間，串聯(lián)連接P溝道MOS晶體管QP16及N溝道MOS晶體管QN14、QN15。另外，在電源端子VDD與存儲0數(shù)據(jù)的MTJ元件之間，串聯(lián)連接P溝道MOS晶體管QP17及N溝道MOS晶體管QN16、QN17。
P溝道MOS晶體管QP16、QP17的漏極彼此連接，另外，N溝道MOS晶體管QN15、QN17的漏極也彼此連接。
運算放大器OP實現(xiàn)使節(jié)點n4的電位等于箝位電位VC的作用。恒定電流源Is2生成讀取電流Iread。讀取電流Iread經(jīng)由P溝道MOS晶體管QP15、QP16構(gòu)成的電流鏡電路，流入存儲1數(shù)據(jù)的MTJ元件及存儲0數(shù)據(jù)的MTJ元件。
從節(jié)點n3輸出參考電位Vref。
圖82表示圖79及圖81的運算放大器OP的電路例。
運算放大器OP由P溝道MOS晶體管QP18、QP19及N溝道MOS晶體管QN18、QN19、QN20構(gòu)成。若使能信號Enable變?yōu)镠，則運算放大器OP變?yōu)楣ぷ鳡顟B(tài)。
圖83表示讀出放大器和偏置電路的電路例。
讀出放大器和偏置電路對應(yīng)于圖77及圖78中4個讀出放大器和偏置電路中的一個。
本例的讀出放大器和偏置電路適用于構(gòu)造例8(圖58)。
適用于構(gòu)造例8(圖58)的情況下，設(shè)圖83的QN24和QN25與圖58的CSW同一尺寸，圖83的QN20和QN21與圖58的RSW2同一尺寸。
另外，設(shè)圖83的QN17、QN18、QN19為同一尺寸，以具有相同的驅(qū)動能力。
由此，運算放大器OP的正端輸入電位在圖58中變?yōu)樽x取1數(shù)據(jù)時的運算放大器的負端輸入電位與讀取0數(shù)據(jù)時的運算放大器的負端輸入電位的基本中間電位，實現(xiàn)作為數(shù)據(jù)讀取時的參考電位的作用。
輸入N溝道MOS晶體管QN18、QN19的柵極中的信號VtA等于讀出放大器S/A的數(shù)據(jù)識別電壓。向N溝道MOS晶體管QN20、QN21、QN24、QN25的柵極輸入讀取操作時變?yōu)镠的讀取信號READ。
同圖中，1表示MT元件存儲1數(shù)據(jù)，0表示MTJ元件存儲0數(shù)據(jù)。VC與施加到構(gòu)造例8(圖58)的偏置線34上的偏置電位VC相同。
4、寫入/讀取操作原理說明本發(fā)明的磁隨機存取存儲器的寫入/讀取操作原理。
(1)寫入操作原理隨機進行對MTJ元件的寫入。例如，行解碼器25-1、…25-n根據(jù)行地址信號，選擇一個行。在選擇的行中，因為行解碼器25-k的輸出信號RLk為H，所以行選擇開關(guān)RSW2變?yōu)閷?dǎo)通狀態(tài)。
另外，列解碼器和讀取列選擇線驅(qū)動器32因為僅在讀取操作時激活，所以全部讀取字線RWL1、…RWLj變?yōu)閼腋顟B(tài)。
寫入字線驅(qū)動器23A例如根據(jù)列地址信號中的下位2比特CA0、CA1，選擇被選擇的讀取功能塊BKik內(nèi)的4個MTJ元件之一，具體而言，是4條寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4中的一條。
寫入字線驅(qū)動器23A經(jīng)由共用數(shù)據(jù)線(共用驅(qū)動線)30和行選擇開關(guān)RSW2，向選擇的寫入字線施加寫入電流。
列解碼器和寫入位線驅(qū)動器/消能器29A、31例如根據(jù)上位列地址信號(去除列地址信號中下位比特CA0、CA1的列地址信號)，選擇列，并且，在選擇列內(nèi)的寫入位線WBLi中流過寫入電流。
列解碼器和寫入位線驅(qū)動器/消能器29A、31對應(yīng)于寫入數(shù)據(jù)值，決定在選擇列內(nèi)的寫入位線WBLi中流過的寫入電流方向。
另外，通過寫入字線中流過的寫入電流和寫入位線中流過的寫入電流產(chǎn)生的合成磁場，決定選擇的MTJ元件的自由層(存儲層)的磁化方向，在MTJ元件中存儲1/0信息。
在這種寫入操作原理下，寫入操作時，因為MTJ元件的一端連接于懸浮狀態(tài)的讀取字線RWLi上，所以即使從寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4向讀取字線RWLi注入電荷，在MTJ元件兩端也不會產(chǎn)生電位差。
因此，即使由于寫入字線及寫入位線的布線電阻而在寫入操作時，在規(guī)定部位上寫入字線的電位與寫入位線的電位不同，在MTJ元件兩端不會產(chǎn)生電位差，隧道勢壘層也不會被破壞。
(2)讀取操作原理。
以讀取功能塊單位來進行對MTJ元件的讀取。例如，行解碼器25-1、…25-n根據(jù)行地址信號，選擇一個行。在選擇的行中，因為行解碼器25-k的輸出信號RLk為H，所以行選擇開關(guān)RSW2變?yōu)閷?dǎo)通狀態(tài)。
列解碼器和讀取列選擇線驅(qū)動器32根據(jù)上位列地址信號，選擇列。在選擇的列中，因為列解碼器和讀取列選擇線驅(qū)動器32的輸出信號、即列選擇信號CSLi變?yōu)镠，所以列選擇開關(guān)CSW變?yōu)閷?dǎo)通狀態(tài)。
即，選擇列內(nèi)的讀取字線RWLi的電位變?yōu)榻拥仉娢籚SS，其它非選擇列內(nèi)的讀取字線RWLi的電位變?yōu)閼腋顟B(tài)。
另外，在讀取操作時，寫入字線驅(qū)動器23A及列解碼器和寫入位線驅(qū)動器/消能器29A、31變?yōu)榉枪ぷ鳡顟B(tài)。
讀取電路29B例如生成讀取電流。該讀取電流僅在選擇行及選擇列中存在的讀取功能塊內(nèi)的多個MTJ元件12中流動。
即，讀取電流經(jīng)由選擇行內(nèi)的行選擇開關(guān)RSW2、讀取功能塊內(nèi)的MTJ元件12及選擇列內(nèi)的列選擇開關(guān)CSW，在接地點VSS被吸收。
其中，讀取操作時，存在于選擇行、非選擇列中的讀取功能塊內(nèi)的MTJ元件一端變?yōu)槎搪窢顟B(tài)，選擇行內(nèi)的讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4經(jīng)MTJ元件變?yōu)槎搪窢顟B(tài)。
為了解決該問題，只需在讀取操作時，由箝位電路固定讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4的電位，通過讀取電流的電流量變化來檢測數(shù)據(jù)即可。
另外，就讀取電流的方向而言，不特別限定。讀取電流即可流向被吸收進讀取電路29B的方向。
由讀取電路29B內(nèi)的讀出放大器來檢測讀取位線RBL4(n-1)+1、RBL4(n-1)+2、RBL4(n-1)+3、RBL4(n-1)+4中流過的讀取電流的電流量變化。
在由讀取電路29B內(nèi)的讀出放大器來讀出MTJ元件的數(shù)據(jù)后，輸出到磁隨機存取存儲器的外部。其中，讀取功能塊內(nèi)的多個MTJ元件12的數(shù)據(jù)既可每1比特來輸出，也可同時輸出。
在每1比特順序輸出多個MTJ元件數(shù)據(jù)的情況下，例如，使用下位列地址信號CA0、CA1，選擇多個MTJ元件12數(shù)據(jù)中的一個。
(3)構(gòu)造例9(圖59的情況)①寫入操作原理行解碼器25-1、…25-n根據(jù)行地址信號，選擇一個行。在選擇的行中，因為行解碼器25-k的輸出信號WLEN1-WLEN4為H，所以寫入位線驅(qū)動器33-k被激活，向?qū)懭胱志€WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4提供寫入電流。
這里，相當(dāng)于隨機進行對MTJ元件的寫入，例如圖71所示，只需向行解碼器25-1、…25-n輸入用于選擇寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4中的一條的列地址信號的下位2比特CA0、CA1即可。
即，在構(gòu)造例9的情況下，如圖71所示，在一個行內(nèi)配置4個行解碼器，分別向其中輸入不同列地址信號的下位2比特CA0、CA1。另外，在一行內(nèi)配置4個字線使能線WLEN1-WLEN4，以能分別獨立驅(qū)動4條寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4。
另外，行解碼器和讀取線驅(qū)動器23B-1、…23B-n及列解碼器和讀取列選擇線驅(qū)動器32僅在讀取操作時被激活。
因此，全部讀取字線RWL1、…RWLj為懸浮狀態(tài)，并且，從共用數(shù)據(jù)線30上電切斷寫入字線WWL4(n-1)+1、WWL4(n-1)+2、WWL4(n-1)+3、WWL4(n-1)+4。
列解碼器和寫入位線驅(qū)動器/消能器29A、31例如根據(jù)上位列地址信號(去除列地址信號中下位比特CA0、CA1的列地址信號)，選擇列，并且，在選擇列內(nèi)的寫入位線WBLi中流過寫入電流。
列解碼器和寫入位線驅(qū)動器/消能器29A、31對應(yīng)于寫入數(shù)據(jù)值，決定在選擇列內(nèi)的寫入位線WBLi中流過的寫入電流方向。
另外，通過寫入字線中流過的寫入電流和寫入位線中流過的寫入電流產(chǎn)生的合成磁場，決定選擇的MTJ元件的自由層(存儲層)的磁化方向，在MTJ元件中存儲1/0信息。
②讀取操作原理。
以讀取功能塊單位來進行對MTJ元件的讀取。在構(gòu)造例9的情況下，在讀取操作時，行解碼器25-1、…25-n為非工作狀態(tài)。即，行解碼器25-1、…25-n的輸出信號WLEN1-WLEN4全部為L。
行解碼器和讀取線驅(qū)動器23B-1、…23B-n根據(jù)行地址信號來選擇一個行。在選擇的行中，因為行解碼器和讀取線驅(qū)動器23B-k的輸出信號、即讀取線RWk的電位變?yōu)镠，所以行選擇開關(guān)RSW2變?yōu)閷?dǎo)通狀態(tài)。
列解碼器和讀取列選擇線驅(qū)動器32根據(jù)上位列地址信號，選擇一個列。在選擇的列中，因為列解碼器和讀取列選擇線驅(qū)動器32的輸出信號、即列選擇信號CSLi變?yōu)镠，所以列選擇開關(guān)CSW變?yōu)閷?dǎo)通狀態(tài)。
另外，在讀取操作時，寫入字線驅(qū)動器33-k及列解碼器和寫入位線驅(qū)動器/消能器29A、31變?yōu)榉枪ぷ鳡顟B(tài)。
讀取電路29B例如生成讀取電流。該讀取電流僅在選擇行及選擇列中存在的讀取功能塊內(nèi)的多個MTJ元件12中流動。
即，讀取電流經(jīng)由選擇行內(nèi)的行選擇開關(guān)RSW2、讀取功能塊內(nèi)的MTJ元件12及選擇列內(nèi)的列選擇開關(guān)CSW，在接地點VSS被吸收。
另外，就讀取電流的方向而言，不特別限定。讀取電流即可流向被吸收進讀取電路29B的方向。
5、各MTJ元件的釘扎層與存儲層的位置關(guān)系如構(gòu)造例5(例如參照圖36的截面圖)那樣，對于寫入線(寫入字線或?qū)懭胛痪€)，在其上部和下部分別配置MTJ元件，并且，使用由在該寫入線中流過的寫入電流發(fā)生的磁場，向位于上部或下部的MTJ元件中寫入數(shù)據(jù)的情況下，必需研究各MTJ元件的釘扎層(固定層)與存儲層(自由層)的位置關(guān)系或釘扎層的磁化方向等。
這是因為寫入操作原理或?qū)懭腚娐返臉?gòu)成由于各MTJ元件的釘扎層與存儲層的位置關(guān)系或流入寫入線中的電流方向等而發(fā)生改變。
(1)各MTJ元件的釘扎層與存儲層的位置關(guān)系如圖84所示，期望各MTJ元件(MTJ元件)的釘扎層與存儲層的位置關(guān)系(相對關(guān)系)相對使用的寫入線對稱。
例如，設(shè)定成相對寫入線(寫入字線或?qū)懭胛痪€)，在其上部和下部分別配置MTJ元件，并且，使用由在該寫入線中流過的寫入電流發(fā)生的磁場，向位于上部或下部的MTJ元件中寫入數(shù)據(jù)的情況下，各MTJ元件的釘扎層與存儲層的位置關(guān)系相對該寫入線對稱。
具體而言，寫入線下部的MTJ元件構(gòu)造為在接近寫入布線側(cè)存在存儲層，在遠離側(cè)存在釘扎層的構(gòu)造情況下，寫入線的上部MTJ元件構(gòu)造也為在接近寫入布線側(cè)存在存儲層，在遠離側(cè)存在釘扎層的構(gòu)造。
同樣，寫入線下部的MTJ元件構(gòu)造為在接近寫入布線側(cè)存在釘扎層，在遠離側(cè)存在存儲層的構(gòu)造情況下，寫入線的上部MTJ元件構(gòu)造也為在接近寫入布線側(cè)存在釘扎層，在遠離側(cè)存在存儲層的構(gòu)造。
另外，這種位置關(guān)系對存儲器單元陣列內(nèi)全部MTJ元件都成立。另外，對于存儲器單元陣列內(nèi)的全部寫入線，配置在其上部的MTJ元件和配置在其下部的MTJ元件彼此對稱配置。
根據(jù)這種位置關(guān)系，從寫入線到存儲層的距離在全部MTJ元件中實質(zhì)相等。即，因為寫入線中流過的寫入電流產(chǎn)生的磁場影響在全部MTJ元件中相同，所以全部MTJ元件的寫入特性相同。
總之，此時，相對寫入線配置在下部(或上部)的MTJ元件的方向與相對寫入線配置在上部(或下部)的MTJ元件的方向彼此反向。
但是，這種存儲器單元陣列內(nèi)的MTJ元件不都朝向同一方向，例如，就多級重疊的MTJ元件來說，通過本發(fā)明，各級中MTJ元件的方向不同無論如何不成為優(yōu)點。(這里，所謂方向僅是上向和下向兩種。另外，作為上及下的定義，將半導(dǎo)體襯底側(cè)定義為下。)這是因為當(dāng)形成MTJ元件時，僅通過改變形成構(gòu)成MTJ元件的各層順序就可容易地改變MTJ元件的方向。
(2)MTJ元件的釘扎層的磁化方向?qū)τ趯懭刖€(寫入字線或?qū)懭胛痪€)，在其上部和下部分別配置MTJ元件，并且，使用由在該寫入線中流過的寫入電流發(fā)生的磁場，向位于上部或下部的MTJ元件中寫入數(shù)據(jù)的情況下，必需根據(jù)MTJ元件的釘扎層磁化方向來改變寫入操作原理或讀取操作原理。
這是因為即使寫入線中流過的電流方向一定，但施加在配置在上部的MTJ元件的磁場方向施加在配置在下部的MTJ元件的磁場方向相反。
①分別設(shè)定釘扎層的磁化方向的情況在分別設(shè)定釘扎層的磁化方向的情況下，通過使存在于寫入線(寫入字線、寫入位線)下部的MTJ元件的釘扎層的磁化方向與存在于寫入線上部的MTJ元件的釘扎層的磁化方向彼此相反，通常可適用讀取操作原理及寫入操作原理。
即，可設(shè)釘扎層的磁化方向與存儲層的磁化方向相同的情況為1，設(shè)釘扎層的磁化方向與存儲層的磁化方向不同的情況為0。
下面描述具體例。
作為前提條件，如圖85及圖86所示，設(shè)MTJ元件MTJ1-1、MTJ1-2的易磁化方向朝向X方向(寫入字線延伸的方向)，并且，配置在寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的釘扎層的磁化方向為左側(cè)，配置在寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-2的釘扎層的磁化方向為右側(cè)。
另外，由寫入位線WBL1-1/WBL1-2中流過的寫入電流方向來決定寫入數(shù)據(jù)，在寫入字線WWL1-1、WWL1-2中僅流過朝向一個方向的寫入電流。
·向?qū)懭胛痪€下部的MTJ元件寫入數(shù)據(jù)的情況[1-寫入]如圖85所示，在寫入字線WWL1-1中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿吸入紙面的方向流過寫入電流。由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪右轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2下部的MTJ元件MTJ1-1施加左向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化方向變?yōu)樽笙颉?br> 因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化狀態(tài)變?yōu)槠叫?，寫入?shù)據(jù)1。
在寫入字線WWL1-1中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿從紙面噴出的方向流過寫入電流。由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪左轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2下部的MTJ元件MTJ1-1施加右向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化方向變?yōu)橛蚁颉?br> 因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化狀態(tài)變?yōu)榉雌叫校瑢懭霐?shù)據(jù)0。
·向?qū)懭胛痪€上部的MTJ元件寫入數(shù)據(jù)的情況對于寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-2，在與對其下部的MTJ元件MTJ1-1的寫入條件相同的條件下，若可寫入相同數(shù)據(jù)，則可對兩個MTJ元件MTJ1-1、MTJ1-2使用同一寫入電路(寫入位線驅(qū)動器/消能器)及同一讀取電路，執(zhí)行寫入/讀取操作。
如圖86所示，在寫入字線WWL1-2中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿吸入紙面的方向流過寫入電流。
該寫入條件與對寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的1-寫入條件相同。此時，由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪右轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2上部的MTJ元件MTJ1-2施加右向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-2的磁化方向變?yōu)橛蚁颉?br> 因此，寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-1的磁化狀態(tài)變?yōu)槠叫?，寫入?shù)據(jù)1。
從而，通過設(shè)MTJ元件MTJ1-1、MTJ1-2的釘扎層磁化方向不同，可在相同的寫入條件下，向MTJ元件MTJ1-1、MTJ1-2寫入相同的數(shù)據(jù)。
在寫入字線WWL1-2中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿從紙面噴出的方向流過寫入電流。
該寫入條件與對寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的0-寫入條件相同。此時，由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪左轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2上部的MTJ元件MTJ1-2施加左向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-2的磁化方向變?yōu)樽笙颉?br> 因此，寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-2的磁化狀態(tài)變?yōu)榉雌叫?，寫入?shù)據(jù)0。
從而，通過設(shè)MTJ元件MTJ1-1、MTJ1-2的釘扎層磁化方向不同，可在相同的寫入條件下，向MTJ元件MTJ1-1、MTJ1-2寫入相同的數(shù)據(jù)。
②全部MTJ元件的釘扎層的磁化方向相同的情況在全部MTJ元件的釘扎層的磁化方向相同的情況下，例如，在結(jié)束晶片加工后，向全部的MTJ元件的釘扎層共同施加相同方向的磁場，瞬時決定全部MTJ元件的釘扎層的磁化方向。
尤其是在施加磁場的情況下，通過使晶片溫度上升，可容易決定全部MTJ元件的釘扎層的磁化方向。
但是，此時，就配置在寫入線下部的MTJ元件與配置在上部的MTJ元件來說，在相同寫入條件下不能寫入相同數(shù)據(jù)。
因此，作為對策，有如下兩個對策，A、不改變寫入電路(寫入位線驅(qū)動器/消能器)的構(gòu)成、即寫入條件，改變讀取電路的構(gòu)成，B、改變寫入電路(寫入位線驅(qū)動器/消能器)的構(gòu)成、即寫入條件，不改變讀取電路的構(gòu)成。
下面，描述具體例。
作為前提條件，如圖87及圖88所示，設(shè)MTJ元件MTJ1-1、MTJ1-2的易磁化方向朝向X方向(寫入字線延伸的方向)，并且，配置在寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的釘扎層的磁化方向及配置在寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-2的釘扎層的磁化方向都為左側(cè)。
另外，由寫入位線WBL1-1/WBL1-2中流過的寫入電流方向來決定寫入數(shù)據(jù)，在寫入字線WWL1-1、WWL1-2中僅流過朝向一個方向的寫入電流。
A、不改變寫入條件的情況·向?qū)懭胛痪€下部的MTJ元件寫入數(shù)據(jù)的情況[1-寫入]如圖87所示，在寫入字線WWL1-1中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿吸入紙面的方向流過寫入電流。由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪右轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2下部的MTJ元件MTJ1-1施加左向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化方向變?yōu)樽笙颉?br> 因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化狀態(tài)變?yōu)槠叫?，寫入?shù)據(jù)1。
在寫入字線WWL1-1中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿從紙面噴出的方向流過寫入電流。由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪左轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2下部的MTJ元件MTJ1-1施加右向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化方向變?yōu)橛蚁颉?br> 因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化狀態(tài)變?yōu)榉雌叫校瑢懭霐?shù)據(jù)0。
·向?qū)懭胛痪€上部的MTJ元件寫入數(shù)據(jù)的情況對于寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-2，使用與對其下部的MTJ元件MTJ1-1的寫入條件相同的條件、即同一寫入電路(寫入位線驅(qū)動器/消能器)，執(zhí)行寫入操作。
如圖88所示，在寫入字線WWL1-2中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿吸入紙面的方向流過寫入電流。
該寫入條件與對寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的1-寫入條件相同。此時，由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪右轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2上部的MTJ元件MTJ1-2施加右向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-2的磁化方向變?yōu)橛蚁颉?br> 因此，寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-1的磁化狀態(tài)變?yōu)榉雌叫?，即，變?yōu)榇鎯?shù)據(jù)0的狀態(tài)。
這里，因為對MTJ元件MTJ1-2的寫入數(shù)據(jù)是1，所以在讀取時，MTJ元件MTJ1-2中存儲的0數(shù)據(jù)必需不是0，而是作為1來讀取。
因此，多少變更讀取電路的構(gòu)成。
基本上，對于存在于寫入位線上部的MTJ元件，因為以反轉(zhuǎn)的狀態(tài)來存儲寫入數(shù)據(jù)，所以只要向讀取存在于寫入位線上部的MTJ元件數(shù)據(jù)用的讀取電路輸出部(最終級)追加一個反相器即可。
例如，在構(gòu)造例5(參照圖36)中，將寫入位線WBL1-1/WBL1-2配置在第1級MTJ元件MTJ1-1與第2級MTJ元件MTJ1-2之間。因此，例如在適用所謂概括讀取操作原理的情況下，只要向判斷數(shù)據(jù)用的邏輯電路輸出部追加一個反相器即可。
從而，在MTJ元件MTJ1-1、MTJ-22的釘扎層磁化方向相同的情況下，在配置在寫入線上部的MTJ元件與配置在其下部的MTJ元件之一中存儲與寫入數(shù)據(jù)相反的數(shù)據(jù)。
因此，若向讀取存儲相反數(shù)據(jù)的MTJ元件的數(shù)據(jù)的讀取電路輸出部(最終級)追加一個反相器，則不改變寫入電路(寫入位線驅(qū)動器/消能器)構(gòu)成就可進行寫入操作。
在寫入字線WWL1-2中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿從紙面噴出的方向流過寫入電流。
該寫入條件與對寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的0-寫入條件相同。此時，由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪左轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2上部的MTJ元件MTJ1-2施加左向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化方向變?yōu)樽笙颉?br> 因此，寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-2的磁化狀態(tài)變?yōu)槠叫?，即存儲?shù)據(jù)1的狀態(tài)。
這里，因為對MTJ元件MTJ1-2的寫入數(shù)據(jù)是0，所以在讀取時，MTJ元件MTJ1-2中存儲的0數(shù)據(jù)必需不是1，而是作為0來讀取。
因此，如上所述，若向用于讀取存在于寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-2數(shù)據(jù)的讀取電路輸出部(最終級)追加一個反相器，則可毫無問題地讀取數(shù)據(jù)。、B、改變寫入條件的情況若改變寫入條件，例如寫入數(shù)據(jù)為1時，MTJ元件MTJ1-1、MTJ1-2的狀態(tài)可同時為平行，當(dāng)寫入數(shù)據(jù)為0時，MTJ元件MTJ1-1、MTJ1-2的狀態(tài)可同時為反平行。
即，不必變更讀取電路。
·向?qū)懭胛痪€下部的MTJ元件寫入數(shù)據(jù)的情況[1-寫入]如圖87所示，在寫入字線WWL1-1中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿吸入紙面的方向流過寫入電流。由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪右轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2下部的MTJ元件MTJ1-1施加左向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化方向變?yōu)樽笙颉?br> 因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化狀態(tài)變?yōu)槠叫?，寫入?shù)據(jù)1。
在寫入字線WWL1-1中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿從紙面噴出的方向流過寫入電流。由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪左轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2下部的MTJ元件MTJ1-1施加右向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化方向變?yōu)橛蚁颉?br> 因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化狀態(tài)變?yōu)榉雌叫?，寫入?shù)據(jù)0。
·向?qū)懭胛痪€上部的MTJ元件寫入數(shù)據(jù)的情況[1-寫入]如圖88所示，在寫入字線WWL1-2中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿吸入紙面的方向流過寫入電流。
該寫入條件與對寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的1-寫入條件不同。即，在假設(shè)寫入數(shù)據(jù)相同的情況下，根據(jù)MTJ元件存在于寫入線上部還是存在于下部來改變寫入線中流過的寫入電流方向。
另外，后面描述實現(xiàn)這種動作的寫入電路(寫入位線驅(qū)動器/消能器)。
此時，由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪左轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2上部的MTJ元件MTJ1-2施加左向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-2的磁化方向變?yōu)樽笙颉?br> 因此，寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-1的磁化狀態(tài)變?yōu)槠叫?，即，變?yōu)榇鎯?shù)據(jù)1的狀態(tài)。
在寫入字線WWL1-2中流過朝向一個方向的寫入電流，在寫入位線WBL1-1/WBL1-2中，沿吸入紙面的方向流過寫入電流。
該寫入條件與對寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的0-寫入條件不同。即，在假設(shè)寫入數(shù)據(jù)相同的情況下，根據(jù)MTJ元件存在于寫入線上部還是存在于下部來改變寫入線中流過的寫入電流方向。
此時，由流過寫入位線WBL1-1/WBL1-2的寫入電流產(chǎn)生的磁場以寫入位線WBL1-1/WBL1-2為中心，描繪右轉(zhuǎn)的圓。
此時，向?qū)懭胛痪€WBL1-1/WBL1-2上部的MTJ元件MTJ1-2施加右向磁場。因此，寫入位線WBL1-1/WBL1-2下部的MTJ元件MTJ1-1的磁化方向變?yōu)橛蚁颉?br> 因此，寫入位線WBL1-1/WBL1-2上部的MTJ元件MTJ1-2的磁化狀態(tài)變?yōu)榉雌叫?，即存儲?shù)據(jù)0的狀態(tài)。
③全部MTJ元件的釘扎層的磁化方向相同情況下的寫入電路(寫入位線驅(qū)動器/消能器)的構(gòu)成圖90表示寫入位線驅(qū)動器/消能器的電路例。
圖90的電路適用于構(gòu)造例5(圖34及圖35)中的磁隨機存取存儲器。該電路的特征在于根據(jù)MTJ元件的位置信息(下級或上級)來改變寫入電流的方向。
另外，在同圖中，僅示出寫入位線驅(qū)動器/消能器的1列。
寫入位線驅(qū)動器/消能器29A由P溝道MOS晶體管QP1、N溝道MOS晶體管QN1、NAND選通電路ND1、AND選通電路AD1、異或門電路Ex-OR1及同門電路Ex-NOR1構(gòu)成。
寫入位線驅(qū)動器/消能器31由P溝道MOS晶體管QP2、N溝道MOS晶體管QN2、NAND選通電路ND2、AND選通電路AD2、異或門電路Ex-OR2及同門電路Ex-NOR2構(gòu)成。
P溝道MOS晶體管QP1連接在電源端子VDD與寫入位線WBL1-1/WBL1-2之間，N溝道MOS晶體管QN1連接在寫入位線WBL1-1/WBL1-2與接地端子VSS之間。P溝道MOS晶體管QP2連接在電源端子VDD與寫入位線WBL1-1/WBL1-2之間，N溝道MOS晶體管QN2連接在寫入位線WBL1-1/WBL1-2與接地端子VSS之間。
NAND選通電路ND1的輸出信號為0、AND選通電路AD2的輸出電路為1時，在寫入位線WBL1-1/WBL1-2中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
NAND選通電路ND2的輸出信號為0、AND選通電路AD1的輸出電路為1時，在寫入位線WBL1-1/WBL1-2中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
對于這種寫入位線驅(qū)動器/消能器29A、31，在寫入操作時，寫入信號WRITE變?yōu)?。另外，在選擇列中，上位列地址信號全部比特變?yōu)?。
另外，在本例中，使用選擇存儲器單元陣列(下級或上級)用的選擇信號ZA0，決定流過寫入位線WBL1-1/WBL1-2的寫入電流方向。
·寫入數(shù)據(jù)為1時當(dāng)寫入數(shù)據(jù)為1(DATA＝1)時，流過寫入位線WBL1-1/WBL1-2的電流方向如下。
若選擇第1級的存儲器單元陣列(MTJ元件)，則ZA0＝0。另外，異或門電路Ex-OR1、Ex-OR2的輸出信號變?yōu)?，同門電路Ex-NOR1、Ex-NOR2的輸出信號變?yōu)?。
因此，NAND選通電路ND1的輸出信號變?yōu)?、AND選通電路AD2的輸出電路變?yōu)?。結(jié)果，在寫入位線WBL1-1/WBL1-2中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
若選擇第2級的存儲器單元陣列(MTJ元件)，則ZA0＝1。另外，異或門電路Ex-OR1、Ex-OR2的輸出信號變?yōu)?，異或非電路Ex-NOR1、Ex-NOR2的輸出信號變?yōu)?。
因此，NAND選通電路ND2的輸出信號變?yōu)?、AND選通電路AD1的輸出電路變?yōu)?。結(jié)果，在寫入位線WBL1-1/WBL1-2中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
·寫入數(shù)據(jù)為0時當(dāng)寫入數(shù)據(jù)為0(DATA＝0)時，流過寫入位線WBL1-1/WBL1-2的電流方向如下。
若選擇第1級的存儲器單元陣列(MTJ元件)，則ZA0＝0。另外，異或門電路Ex-OR1、Ex-OR2的輸出信號變?yōu)?，異或非電路Ex-NOR1、Ex-NOR2的輸出信號變?yōu)?。
因此，NAND選通電路ND2的輸出信號變?yōu)?、AND選通電路AD1的輸出電路變?yōu)?。結(jié)果，在寫入位線WBL1-1/WBL1-2中流過從寫入位線驅(qū)動器/消能器31朝向?qū)懭胛痪€驅(qū)動器/消能器29A的寫入電流。
若選擇第2級的存儲器單元陣列(MTJ元件)，則ZA0＝1。另外，異或門電路Ex-OR1、Ex-OR2的輸出信號變?yōu)?，同門電路Ex-NOR1、Ex-NOR2的輸出信號變?yōu)?。
因此，NAND選通電路ND1的輸出信號變?yōu)?、AND選通電路AD2的輸出電路變?yōu)?。結(jié)果，在寫入位線WBL1-1/WBL1-2中流過從寫入位線驅(qū)動器/消能器29A朝向?qū)懭胛痪€驅(qū)動器/消能器31的寫入電流。
6、制造方法本發(fā)明的磁隨機存取存儲器的單元陣列構(gòu)造、MTJ元件構(gòu)造、讀取電路及讀取操作原理如上所述。最后，說明實現(xiàn)本發(fā)明磁隨機存取存儲器的制造方法的一例。
下面說明的制造方法涉及構(gòu)造例1的器件構(gòu)造2。但是，對于構(gòu)造例1的器件構(gòu)造1、3及構(gòu)造例2-10，也可通過應(yīng)用以下的制造方法來簡單形成。
(1)作為對象的單元陣列構(gòu)造首先，簡單說明通過本發(fā)明制造方法完成的單元陣列構(gòu)造。之后，說明該單元陣列構(gòu)造的制造方法。
圖91表示包含構(gòu)造例1的器件構(gòu)造2的特征的單元陣列構(gòu)造。
在半導(dǎo)體襯底41內(nèi)形成具有STI(淺溝隔離)構(gòu)造的元件分離絕緣層45。在元件分離絕緣層45上形成偽布線46。通過規(guī)則的(例如規(guī)定圖案的反復(fù))或整體一樣的圖案來形成偽布線46。在本例中，偽布線46的間隔彼此相等。
偽布線46由與構(gòu)成配置在存儲器單元陣列外圍的外圍電路的布線、例如MOS晶體管的柵極布線相同的材料構(gòu)成。
在偽布線46上形成沿Y方向延伸的讀取字線RWL1。在讀取字線RWL1上配置沿Y方向排列的4個MTJ元件MTJ1、MTJ2、MTJ3、MTJ4。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的一端(在本例中為上端)共同連接于上部電極44。接觸插頭42及導(dǎo)電層43電連接上部電極44與讀取字線RWL1。
上部電極44與讀取字線RWL1的接觸部設(shè)置在MTJ元件MTJ1、MTJ2與MTJ元件MTJ3、MTJ4之間的區(qū)域中。從而，若相對接觸插頭左右均等地配置MTJ元件MTJ1、MTJ2、MTJ3、MTJ4，則可將由布線電阻等產(chǎn)生的讀取操作時的噪聲抑制到最小限度。
另外，導(dǎo)電層43也可與上部電極一體化。即，也可由同一材料同時形成導(dǎo)電層43和上部電極44。
MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的另一端(在本例中為下端)電連接于讀取位線RBL1、RBL2、RBL3、RBL4(寫入字線WWL1、WWL2、WWL3、WWL4)上。讀取位線RBL1、RBL2、RBL3、RBL4沿X方向(行方向)延伸。
MT元件MTJ1、MTJ2、MTJ3、MTJ4分別獨立連接于讀取位線RBL1、RBL2、RBL3、RBL4上。即，相對4個MT元件MTJ1、MTJ2、MTJ3、MTJ4，設(shè)置4條讀取位線RBL1、RBL2、RBL3、RBL4。
寫入位線WBL1是MTJ元件MTJ1、MTJ2、MTJ3、MTJ4的上部，并且配置在其附近。寫入位線WBL1沿Y方向(列方向)延伸。
(2)制造方法的各步驟下面，說明實現(xiàn)圖91的單元陣列構(gòu)造用的制造方法。
這里，因為說明具體化的制造方法(例如雙鑲嵌加工的采用等)，所以也留意說明圖91的單元陣列構(gòu)造中沒有的元件。但是，最終完成的單元陣列構(gòu)造的大概與圖91的單元陣列構(gòu)造基本相同。
元件分離步驟首先，如圖92所示，在半導(dǎo)體襯底51內(nèi)形成STI構(gòu)造的元件分離絕緣層52。
元件分離絕緣層52例如通過以下的加工來形成。
通過PEP(光刻工藝)，在半導(dǎo)體襯底51上形成掩模圖案(氮化硅等)。將掩模圖案作為掩模，使用RIE(反應(yīng)離子蝕刻)來蝕刻半導(dǎo)體襯底51，在半導(dǎo)體襯底51上形成溝槽。例如使用CVD(化學(xué)汽相淀積法)及CMP(化學(xué)機械拋光)法，在該溝槽內(nèi)充滿絕緣層(氧化硅等)。
之后，必要時，例如通過離子注入法，向半導(dǎo)體襯底內(nèi)注入P型雜質(zhì)(B、BF2等)或N型雜質(zhì)(P、As等)，形成P型井區(qū)域或N型阱區(qū)域。
MOSFET的形成步驟下面，如圖93所示，在半導(dǎo)體襯底51的表面區(qū)域中形成用作存儲器單元陣列的外圍電路的MOS晶體管。
另外，與形成MOS晶體管同時在存儲器單元陣列中形成偽布線(參照圖95)。
例如通過以下加工來形成MOS晶體管。
向元件分離絕緣層52中包圍的元件區(qū)域內(nèi)的隧道部中離子注入用于控制MOS晶體管閾值的雜質(zhì)。通過熱氧化法，在元件區(qū)域內(nèi)形成柵極絕緣膜(氧化硅等)53。通過CVD法，在柵極絕緣膜53上形成柵極材料(包含雜技多晶硅等)及間隙絕緣膜(氮化硅等)55。
通過PEP對間隙絕緣膜55構(gòu)圖后，將間隙絕緣膜55作為掩模，通過RIE，加工(蝕刻)柵極材料及柵極絕緣膜53。結(jié)果，在半導(dǎo)體襯底51上形成沿X方向延伸的柵極54。
將間隙絕緣膜55及柵極54作為掩模，使用離子注入法，向半導(dǎo)體襯底51內(nèi)注入P型雜質(zhì)或N型雜質(zhì)。另外，在半導(dǎo)體襯底內(nèi)形成低濃度的雜質(zhì)區(qū)域(LDD區(qū)域或延伸區(qū)域)。
通過CVD法在半導(dǎo)體襯底51上的整體中形成絕緣膜(氮化硅等)后，通過RIE來蝕刻絕緣膜，在柵極54及間隙絕緣膜55的側(cè)壁中形成側(cè)壁絕緣層57。將間隙絕緣膜55、柵極54及側(cè)壁絕緣層57作為掩模，使用離子注入法，在半導(dǎo)體襯底51內(nèi)注入P型雜質(zhì)或N型雜質(zhì)。結(jié)果，在半導(dǎo)體襯底51內(nèi)形成源極區(qū)域56A和漏極區(qū)域56B。
之后，通過CVD法，在半導(dǎo)體襯底51上的整體中形成完全覆蓋MOS晶體管的夾層絕緣膜(例如氧化硅等)58。另外，通過利用CMP技術(shù)來平坦化夾層絕緣膜58的表面。
接觸孔的形成步驟下面，如圖94所示，在半導(dǎo)體襯底51上的夾層絕緣膜58中形成到達MOS晶體管的源極區(qū)域56A及漏極區(qū)域56B的接觸孔59。
例如通過PEP在夾層絕緣膜58上形成抗蝕劑圖案，將該抗蝕劑圖案用作掩模，通過RIE，蝕刻夾層絕緣膜58，可容易地形成接觸孔59。在蝕刻后，去除抗蝕劑圖案。
布線溝及第1布線層的形成步驟下面，如圖95及圖96所示，在半導(dǎo)體襯底51上的夾層絕緣膜58中形成布線溝60。在存儲器單元陣列區(qū)域中，布線溝60是形成讀取字線用的溝，例如，沿Y方向延伸。同圖中，布線溝60由虛線表示。
例如，通過PEP，在夾層絕緣膜58上形成抗蝕劑圖案，將該抗蝕劑圖案用作掩模，通過RIE，蝕刻夾層絕緣膜58，可容易地形成布線溝60。在蝕刻后，去除抗蝕劑圖案。
接著，如圖96及圖97所示，例如使用濺射法，在夾層絕緣膜58上、接觸孔59的內(nèi)面上及布線溝60的內(nèi)面上分別形成勢壘金屬層(Ti與TiN的疊層等)61。接著，例如通過濺射法，在勢壘金屬層61上，形成完全充滿接觸孔59及布線溝60的金屬層(W等)62。
之后，例如使用CMP法，研磨金屬層62，僅在接觸孔59內(nèi)及布線溝60內(nèi)剩余金屬層62。接觸孔59內(nèi)剩余的金屬層62成為接觸插頭。
另外，如圖98所示，剩余在布線溝60內(nèi)的金屬層62成為第1布線層(讀取字線)。
另外，如圖99所示，通過CVD法，在夾層絕緣膜58上形成夾層絕緣膜(氧化硅等)63。
另外，將接觸孔的形成步驟、布線溝的形成步驟及第1布線層的形成步驟所構(gòu)成的步驟稱為雙鑲嵌加工。
布線溝的形成步驟接著，如圖100所示，在夾層絕緣膜63中形成布線溝64。在本例中，布線溝64為形成寫入字線(讀取位線)用的溝，沿X方向延伸。也可在布線溝64的側(cè)面中形成用于提高絕緣功能的側(cè)壁絕緣層(氮化硅等)。
例如，通過PEP，在夾層絕緣膜63上形成抗蝕劑圖案，將該抗蝕劑圖案用作掩模，通過RIE，蝕刻夾層絕緣膜63，可容易地形成布線溝64。在蝕刻后，去除抗蝕劑圖案。
通過CVD法，在夾層絕緣膜63上的整體中形成絕緣膜(氮化硅等)后，通過RIE來蝕刻該絕緣膜，可容易地形成側(cè)壁絕緣層。
第2布線層的形成步驟下面，如圖101所示，在布線溝64內(nèi)形成到達作為讀取字線的金屬層62的接觸孔65。
例如，通過PEP，在夾層絕緣膜63上形成抗蝕劑圖案，將該抗蝕劑圖案用作掩模，通過RIE，蝕刻夾層絕緣膜63，可容易地形成接觸孔65。在蝕刻后，去除抗蝕劑圖案。
之后，例如使用濺射法，在夾層絕緣膜63上、布線溝64的內(nèi)面上及接觸孔65的內(nèi)面上分別形成勢壘金屬層(Ta與TaN的疊層等)66。接著，例如通過濺射法，在勢壘金屬層66上，形成完全充滿布線溝64及接觸孔65的金屬層(Cu等)67。
之后，例如使用CMP法，研磨金屬層67，僅在布線溝64及接觸孔65內(nèi)剩余金屬層67。布線溝64內(nèi)剩余的金屬層67成為用作寫入字線(讀取位線)的第2布線層，接觸孔65內(nèi)剩余的金屬層67變?yōu)榻佑|插頭。
MTJ元件及其下部電極的形成步驟下面，如圖102所示，通過濺射法，在夾層絕緣膜63上形成下部電極(Ta等)68。接著，在下部電極68上形成MT元件用的多個層69。多個層69例如包含隧道勢壘層、夾著它的兩個強磁性層、及反強磁性層。
之后，如圖102所示，布圖MTJ元件用的多個層69，在下部電極68上形成多個MTJ元件69A。多個MTJ元件69A最終變?yōu)槔鐖D61、圖62或圖63所示構(gòu)造。
另外，通過PEP，在多個層69上形成抗蝕劑圖案后，將該抗蝕劑圖案用作掩模，通過RIE，蝕刻多個層69，可容易進行MTJ元件用的多個層69的布圖。之后，去除抗蝕劑圖案。
接著，進行MTJ元件的下部電極68的布圖。
通過PEP，在下部電極68上形成抗蝕劑圖案后，將該抗蝕劑圖案用作掩模，通過RIE，蝕刻下部電極68，可容易進行下部電極68的布圖。之后，去除抗蝕劑圖案。
之后，使用CVD法，形成完全覆蓋MTJ元件69A的夾層絕緣膜70。另外，通過CMP法，研磨并平坦化夾層絕緣膜70，僅在MTJ元件69A中剩余夾層絕緣膜70。
MTJ元件的上部電極形成步驟下面，如圖104所示，在夾層絕緣膜70中形成達到作為接觸插頭的金屬層67的接觸孔。
例如，通過PEP，在夾層絕緣膜70上形成抗蝕劑圖案，將該抗蝕劑圖案用作掩模，通過RIE，蝕刻夾層絕緣膜70，可容易形成接觸孔。蝕刻后，去除抗蝕劑圖案。
之后，使用濺射法，在MTJ元件69A上及夾層絕緣膜70上形成構(gòu)成MTJ元件69A的上部電極的金屬層(Ta等)71，以完全埋入接觸孔。另外，通過CMP法，研磨金屬層71，并使金屬層71的表面平坦化。
另外，進行MTJ元件69A的上部電極71的布圖。
例如，通過PEP，在上部電極71上形成抗蝕劑圖案，將該抗蝕劑圖案用作掩模，通過RIE，蝕刻上部電極71，可容易形成MTJ元件69A的上部電極71的布圖。蝕刻后，去除抗蝕劑圖案。
在該布圖中，既可象構(gòu)造例1那樣，在每個讀取功能塊中設(shè)置上部電極71，也可象構(gòu)造例10那樣，在1列內(nèi)的讀取功能塊中連通上部電極71。
第3布線層的形成步驟下面，如圖105所示，使用CVD法，在夾層絕緣膜70上形成完全覆蓋MTJ元件69A的上部電極71的夾層絕緣膜72。另外，通過CMP法，研磨夾層絕緣膜72，并平坦化夾層絕緣膜72的表面。
另外，在夾層絕緣膜72中形成布線溝。該布線溝是形成寫入位線用的溝，沿Y方向延伸。在布線溝的側(cè)面，也可形成用于提高絕緣功能的側(cè)壁絕緣層(氮化硅等)。
例如，通過PEP，在夾層絕緣膜72上形成抗蝕劑圖案，將該抗蝕劑圖案用作掩模，通過RIE，蝕刻夾層絕緣膜72，可容易地形成布線溝。在蝕刻后，去除抗蝕劑圖案。
通過CVD法，在夾層絕緣膜72上的整體中形成絕緣膜(氮化硅等)后，通過RIE來蝕刻該絕緣膜，可容易地形成側(cè)壁絕緣層。
之后，例如使用濺射法，在夾層絕緣膜63上及布線溝64的內(nèi)面上分別形成勢壘金屬層(Ta與TaN的疊層等)73。接著，例如通過濺射法，在勢壘金屬層73上，形成完全充滿布線溝的金屬層(Cu等)74。
另外，例如使用CMP法，研磨金屬層74，僅在布線溝內(nèi)剩余金屬層74。布線溝內(nèi)剩余的金屬層74成為用作寫入位線的第3布線層。
另外，圖106是在1列內(nèi)的讀取功能塊內(nèi)連通上部電極71時的最終構(gòu)造。
(3)匯總根據(jù)該制造方法，可實現(xiàn)在讀取功能塊內(nèi)的MR元件的一端與讀取字線之間不連接讀取選擇開關(guān)，并且，兩條寫入線中的一條不接觸MTJ元件的單元陣列構(gòu)造。
另外，在MTJ元件的正下方不形成選擇開關(guān)(MOS晶體管)，代之以例如形成彼此距離相等地設(shè)定的多個偽布線。因此，可實現(xiàn)夾層絕緣膜的平坦化，可實現(xiàn)MTJ元件特性的提高。
另外，在本例中，相當(dāng)于形成布線層，采用鑲嵌加工及雙鑲嵌加工，但也可代之以采用例如通過蝕刻來加工布線層的加工。
7、其它簡單說明圖58中示出的構(gòu)造例8的應(yīng)用例。
圖58所示例的特征在于在讀取時，向選擇的讀取字線RWLi施加偏置電位VC。就具有該特征的MRAM而言，并可進行如下變形。
圖108的例具有如下特征讀取電路29B連接于讀取字線RWL1、…RWLj上。在讀取電路29B與讀取字線RWL1、…RWLj之間連接列選擇開關(guān)CSW。對一條讀取字線RWL1、…RWLj僅設(shè)置一個發(fā)生偏置電位VC的偏置電路BIAS。讀取時，行解碼器25-1、…25-n選擇一條讀取位線RBLi。選擇的一條讀取位線RBLi經(jīng)由讀取位線消能器23A，連接于接地點。成為非選擇的剩余的全部讀取位線變?yōu)閼腋顟B(tài)。
圖109的MRAM包含圖108的MRAM的特征。圖109的例與圖108的例相比，具有如下特征存在多個讀取電路29B，在共同的讀取操作中，從多個存儲器單元(MTJ元件)中同時讀取多個比特數(shù)據(jù)。
圖110的MRAM包含圖108的MRAM的特征。圖110的例與圖108的例相比，具有如下特征存在多個讀取電路29B，在共同的讀取操作中，從多個存儲器單元(MTJ元件)中同時讀取多個比特數(shù)據(jù)。
在上述說明中，雖以使用MTJ元件來作為磁隨機存取存儲器的存儲器單元來作為前提，但存儲器單元即使是GMR(巨磁致電阻)元件或CMR(超巨磁致電阻)元件等，也可適用本發(fā)明、即各種單元陣列構(gòu)造、讀取操作原理、讀取電路的具體例等。
另外，MTJ元件、GMR元件及CMR元件的構(gòu)造或構(gòu)成它們的材料等在本發(fā)明中的適用，也不特別限定。在本例中，說明了讀取功能塊內(nèi)的MTJ元件為4個的情況，但讀取功能塊內(nèi)的MTJ元件數(shù)量不限于4個，可自由設(shè)定。
作為磁隨機存取存儲器的行/列選擇開關(guān)等開關(guān)元件，可使用雙極晶體管、二極管、MIS晶體管(包含MOSFET)、MES晶體管、結(jié)型晶體管等。
如上所述，根據(jù)本發(fā)明，可提供即使讀取功能塊內(nèi)不具有選擇開關(guān)、但也可實現(xiàn)存儲器容量的增大、并且在寫入時不發(fā)生MTJ元件破壞的磁隨機存取存儲器的單元陣列構(gòu)造。
對于本領(lǐng)域的技術(shù)人員而言，其它優(yōu)點和變更是顯而易見的。因此，本發(fā)明在其寬的范圍內(nèi)不限于這里示出和描述的特定細節(jié)和代表性的實施例。因此，在不脫離下述權(quán)利要求及其等效描述所定義的一般發(fā)明范圍的前提下可進行不同的變更。
權(quán)利要求
1.一種磁隨機存取存儲器，具備存儲器單元陣列，具有多個利用磁致電阻效應(yīng)來存儲數(shù)據(jù)的存儲器單元；第1功能線，在上述存儲器單元陣列內(nèi)沿第1方向延伸，共同連接在上述多個存儲器單元的一端上；多個第2功能線，對應(yīng)于上述多個存儲器單元設(shè)置，在上述存儲器單元陣列內(nèi)沿與上述第1方向交叉的第2方向延伸；和第3功能線，離開上述多個存儲器單元，在上述多個存儲器單元中共用。
2.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述存儲器單元陣列配置在半導(dǎo)體襯底的上部，在上述存儲器單元陣列正下方不存在開關(guān)元件。
3.根據(jù)權(quán)利要求2所述的磁隨機存取存儲器，其特征在于在上述存儲器單元陣列的正下方配置實際上不用作布線的多個偽布線。
4.根據(jù)權(quán)利要求3所述的磁隨機存取存儲器，其特征在于上述多個偽布線具有與配置在上述存儲器單元陣列外圍部的MOS晶體管柵極相同的構(gòu)造。
5.根據(jù)權(quán)利要求3所述的磁隨機存取存儲器，其特征在于上述多個偽布線等間隔、規(guī)則地或作為整體一樣地配置。
6.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元配置在半導(dǎo)體襯底的上部，并且在平行于上述半導(dǎo)體襯底表面的方向上并列。
7.根據(jù)權(quán)利要求6所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元沿上述第1方向并列配置，上述第1和第3功能線在上述存儲器單元陣列內(nèi)沿上述第1方向延伸。
8.根據(jù)權(quán)利要求6所述的磁隨機存取存儲器，其特征在于在將上述存儲器單元陣列與上述第1、第2和第3功能線作為一個存儲器單元裝置的情況下，在上述半導(dǎo)體襯底上部多級重疊多個存儲器單元裝置。
9.根據(jù)權(quán)利要求8所述的磁隨機存取存儲器，其特征在于對于上述多個存儲器單元裝置中彼此相鄰的第1及第2存儲器單元裝置，使上述第1存儲器單元裝置的上述第1功能線和上述第2存儲器單元裝置的上述第3功能線一體化，作為第4功能線。
10.根據(jù)權(quán)利要求9所述的磁隨機存取存儲器，其特征在于上述第1存儲器單元裝置配置在上述第2存儲器單元裝置的上部。
11.根據(jù)權(quán)利要求9所述的磁隨機存取存儲器，其特征在于還包括開關(guān)電路，決定將上述第4功能線用作上述第1存儲器單元陣列裝置的上述第1功能線、還是用作上述第2存儲器單元陣列裝置的上述第3功能線。
12.根據(jù)權(quán)利要求8所述的磁隨機存取存儲器，其特征在于對于上述多個存儲器單元裝置中彼此相鄰的第1及第2存儲器單元裝置，使上述第1和第2存儲器單元裝置的上述第1功能線一體化，作為第5功能線。
13.根據(jù)權(quán)利要求8所述的磁隨機存取存儲器，其特征在于對于上述多個存儲器單元裝置中彼此相鄰的第1及第2存儲器單元裝置，上述第1和第2存儲器單元裝置的上述第3功能線一體化，作為第6功能線。
14.根據(jù)權(quán)利要求13所述的磁隨機存取存儲器，其特征在于上述第1及第2存儲器單元裝置的上述多個存儲器單元分別由具有磁化方向被固定的釘扎層的磁存儲元件構(gòu)成，上述第1存儲器單元裝置的上述多個存儲器單元的上述釘扎層的磁化方向與上述第2存儲器單元裝置的上述多個存儲器單元的上述釘扎層的磁化方向不同。
15.根據(jù)權(quán)利要求13所述的磁隨機存取存儲器，其特征在于上述第1及第2存儲器單元裝置的上述多個存儲器單元分別由具有磁化方向被固定的釘扎層的磁存儲元件構(gòu)成，上述第1和第2存儲器單元裝置的上述多個存儲器單元的上述釘扎層的磁化方向相同。
16.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述第1功能線和上述多個第2功能線配置在上述多個存儲器單元的正下方，上述第3功能線配置在上述多個存儲器單元的正上方。
17.根據(jù)權(quán)利要求16所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元的一端是上述多個存儲器單元的上面，上述多個存儲器單元的另一端是上述多個存儲器單元的下面，上述多個存儲器單元的一端上連接電極，上述多個存儲器單元的一端和上述第1功能線經(jīng)接觸插頭連接。
18.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述第1功能線和上述多個第2功能線配置在上述多個存儲器單元的正上方，上述第3功能線配置在上述多個存儲器單元的正下方。
19.根據(jù)權(quán)利要求18所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元的一端是上述多個存儲器單元的下面，上述多個存儲器單元的另一端是上述多個存儲器單元的上面，上述多個存儲器單元的一端上連接電極，上述多個存儲器單元的一端和上述第1功能線經(jīng)接觸插頭連接。
20.根據(jù)權(quán)利要求17所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元以上述接觸插頭為中心對稱配置。
21.根據(jù)權(quán)利要求19所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元以上述接觸插頭為中心對稱配置。
22.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述第1功能線用作在上述多個存儲器單元中流過讀取電流用的讀取線。
23.根據(jù)權(quán)利要求22所述的磁隨機存取存儲器，其特征在于上述第1功能線的一端經(jīng)列選擇開關(guān)連接于接地點。
24.根據(jù)權(quán)利要求22所述的磁隨機存取存儲器，其特征在于上述第1功能線的一端經(jīng)列選擇開關(guān)連接于設(shè)定為偏置電位的偏置線上。
25.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述多個第2功能線用作在上述多個存儲器單元中流過讀取電流用的讀取線，并用作產(chǎn)生在上述多個存儲器單元中寫入數(shù)據(jù)用磁場的寫入線。
26.根據(jù)權(quán)利要求25所述的磁隨機存取存儲器，其特征在于上述多個第2功能線的一端經(jīng)多個行選擇開關(guān)，連接于配置在上述存儲器單元陣列外的多個共用線上。
27.根據(jù)權(quán)利要求26所述的磁隨機存取存儲器，其特征在于上述多個共用線沿上述第1方向延伸。
28.根據(jù)權(quán)利要求26所述的磁隨機存取存儲器，其特征在于上述多個共用線的一端連接于讀取電路。
29.根據(jù)權(quán)利要求26所述的磁隨機存取存儲器，其特征在于上述多個共用線的一端連接于驅(qū)動器，上述多個第2功能線的另一端連接于消能器。
30.根據(jù)權(quán)利要求26所述的磁隨機存取存儲器，其特征在于在上述多個第2功能線與上述多個行選擇開關(guān)之間連接驅(qū)動器，在上述多個第2功能線的另一端上連接消能器。
31.根據(jù)權(quán)利要求29或30所述的磁隨機存取存儲器，其特征在于上述多個MTJ元件的易磁化軸朝向上述第2方向。
32.根據(jù)權(quán)利要求25所述的磁隨機存取存儲器，其特征在于上述多個第2功能線的一端經(jīng)多個第1行選擇開關(guān)，連接于配置在上述存儲器單元陣列外的多個第1共用線上，上述多個第2功能線的另一端經(jīng)多個第2行選擇開關(guān)，連接于配置在上述存儲器單元陣列外的多個第2共用線上。
33.根據(jù)權(quán)利要求32所述的磁隨機存取存儲器，其特征在于上述多個第1及第2共用線沿上述第1方向延伸。
34.根據(jù)權(quán)利要求32所述的磁隨機存取存儲器，其特征在于上述多個第1共用線的一端連接在讀取電路上。
35.根據(jù)權(quán)利要求32所述的磁隨機存取存儲器，其特征在于上述多個第1共用線的一端連接在第1驅(qū)動器/消能器上，上述多個第2共用線的一端連接在第2驅(qū)動器/消能器上。
36.根據(jù)權(quán)利要求35所述的磁隨機存取存儲器，其特征在于上述多個MTJ元件的易磁化軸朝向上述第1方向。
37.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述第3功能線用作產(chǎn)生在上述多個存儲器單元中寫入數(shù)據(jù)用磁場的寫入線。
38.根據(jù)權(quán)利要求37所述的磁隨機存取存儲器，其特征在于上述第3功能線的兩端上分別連接驅(qū)動器/消能器。
39.根據(jù)權(quán)利要求37所述的磁隨機存取存儲器，其特征在于上述第3功能線的一端上連接驅(qū)動器，另一端上連接消能器。
40.根據(jù)權(quán)利要求28或34所述的磁隨機存取存儲器，其特征在于上述讀取電路由對應(yīng)于上述多個第2功能線設(shè)置的多個讀出放大器、和對應(yīng)于上述多個讀出放大器設(shè)置的多個輸出緩沖器構(gòu)成。
41.根據(jù)權(quán)利要求28或34所述的磁隨機存取存儲器，其特征在于上述讀取電路由對應(yīng)于上述多個第2功能線設(shè)置的多個讀出放大器、輸出上述多個讀出放大器中的一個數(shù)據(jù)用的輸出緩沖器、和連接在上述多個讀出放大器和上述輸出緩沖器之間的選擇器構(gòu)成。
42.根據(jù)權(quán)利要求40所述的磁隨機存取存儲器，其特征在于上述多個讀出放大器固定上述多個第2功能線的電位，檢測流過上述多個第2功能線的讀取電流變化。
43.根據(jù)權(quán)利要求41所述的磁隨機存取存儲器，其特征在于上述多個讀出放大器固定上述多個第2功能線的電位，檢測流過上述多個第2功能線的讀取電流變化。
44.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元構(gòu)成讀取功能塊，同時讀取上述多個存儲器單元的數(shù)據(jù)。
45.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元的每一個都由磁存儲元件構(gòu)成，該磁存儲元件包含磁化方向固定的釘扎層、磁化方向?qū)?yīng)于寫入數(shù)據(jù)變化的存儲層、和配置在上述釘扎層和上述存儲層之間的隧道勢壘層。
46.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元僅存在2n個，n為自然數(shù)。
47.根據(jù)權(quán)利要求1所述的磁隨機存取存儲器，其特征在于上述多個存儲器單元由利用隧道磁致電阻效應(yīng)來存儲數(shù)據(jù)的元件構(gòu)成。
48.一種磁隨機存取存儲器的讀取方法，包括適用于權(quán)利要求1的磁隨機存取存儲器，將權(quán)利要求1的多個第2功能線全部固定在第1電位，將權(quán)利要求1的第1功能線設(shè)定為與第1電位不同的第2電位，在權(quán)利要求1的多個存儲器單元中分別流過讀取電流，根據(jù)讀取電流的值，讀取多個存儲器單元的數(shù)據(jù)。
49.一種磁隨機存取存儲器的寫入方法，包括適用于權(quán)利要求1的磁隨機存取存儲器，在權(quán)利要求1的多個第2功能線之一中流過朝向一個方向的第1寫入電流，在權(quán)利要求1的第3功能線中流過具有取決于寫入數(shù)據(jù)方向的第2寫入電流，使用由第1和第2寫入電流生成的磁場，向多個存儲器單元中的一個寫入寫入數(shù)據(jù)。
50.一種磁隨機存取存儲器的寫入方法，包括適用于權(quán)利要求1的磁隨機存取存儲器，在權(quán)利要求1的多個第2功能線之一中流過具有取決于寫入數(shù)據(jù)方向的第1寫入電流，在權(quán)利要求1的第3功能線中流過朝向一個方向的第2寫入電流，使用由第1和第2寫入電流生成的磁場，向多個存儲器單元中的一個寫入寫入數(shù)據(jù)。
51.一種磁隨機存取存儲器的制造方法，包括a、在外圍電路區(qū)域內(nèi)形成MOS晶體管的柵極，同時，在存儲器單元陣列區(qū)域內(nèi)，以一定間隔、規(guī)則地或作為整體地形成具有一樣布圖的偽布線；b、形成覆蓋上述MOS晶體管及上述偽布線的第1夾層絕緣層；c、在上述存儲器單元陣列區(qū)域內(nèi)的上述第1夾層絕緣層的表面區(qū)域中，形成具有磁致電阻效應(yīng)的存儲器單元；和d、形成覆蓋上述存儲器單元的第2夾層絕緣層。
52.根據(jù)權(quán)利要求51所述的制造方法，其特征在于在d步驟后，重復(fù)進行與c、d步驟相同的步驟。
53.根據(jù)權(quán)利要求51所述的制造方法，其特征在于還包括e、形成連接于上述存儲器單元一端、沿第1方向延伸的第1功能線；f、形成連接于上述存儲器單元另一端、沿與上述第1方向交叉的第2方向延伸的第2功能線；和g、形成僅離開上述存儲器單元規(guī)定距離、產(chǎn)生向上述存儲器單元中寫入數(shù)據(jù)用磁場的第3功能線。
54.根據(jù)權(quán)利要求51所述的制造方法，其特征在于上述第1、第2及第3功能線都通過鑲嵌加工來形成。
55.根據(jù)權(quán)利要求51所述的制造方法，其特征在于上述第1、第2和第3功能線都通過形成布線溝的步驟、形成完全充滿上述布線溝的金屬層的步驟、和去除上述布線溝內(nèi)之外的上述金屬層的步驟形成。
56.根據(jù)權(quán)利要求55所述的制造方法，其特征在于在形成上述金屬層之前，具備形成勢壘金屬層的步驟。
57.根據(jù)權(quán)利要求56所述的制造方法，其特征在于還包括在形成上述勢壘金屬層之前，在上述布線溝的側(cè)壁中形成側(cè)壁絕緣層；和在去除上述布線溝內(nèi)之外的上述金屬層后，僅在上述金屬層上形成由與上述側(cè)壁絕緣層相同材料構(gòu)成的間隙絕緣層。
58.根據(jù)權(quán)利要求57所述的制造方法，其特征在于上述側(cè)壁絕緣層及上述間隙絕緣層由氮化硅構(gòu)成。
全文摘要
提供一種磁隨機存取存儲器。讀取功能塊(BK11)由橫向排列的多個MTJ元件(12)構(gòu)成。讀取功能塊(BK11)內(nèi)的MTJ元件(12)的一端共同連接，其連接點不經(jīng)由選擇開關(guān)，直接連接在讀取字線(RWL1)上。MTJ元件(12)的另一端分別獨立地連接在讀取位線(RBL1、…RBL4)/寫入字線(WW1、…WWL4)上。讀取位線(RBL1、…RBL4)/寫入字線(WWL1、…WWL4)經(jīng)由行選擇開關(guān)(RSW2)，連接在共用數(shù)據(jù)線(30)上。共用數(shù)據(jù)線(30)連接在讀取電路(29B)上。
文檔編號G11C11/02GK1469386SQ03145438
公開日2004年1月21日 申請日期2003年2月21日 優(yōu)先權(quán)日2002年2月22日
發(fā)明者巖田佳久, 東知輝 申請人:株式會社東芝