專(zhuān)利名稱(chēng)：基于存儲(chǔ)器存取分析的內(nèi)核電路自動(dòng)驗(yàn)證的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及基于微處理器的電子系統(tǒng)的測(cè)試和故障查找，更準(zhǔn)確地說(shuō)，涉及使用存儲(chǔ)器仿真技術(shù)對(duì)基于微處理器的電子系統(tǒng)的內(nèi)核進(jìn)行的測(cè)試和故障查找。
本申請(qǐng)與以下和本申請(qǐng)同時(shí)提交的申請(qǐng)相關(guān)，即，J.Polstra，M.Scott和B.White的“系統(tǒng)自動(dòng)診斷的內(nèi)核測(cè)試接口和方法”，T.Locke的“提高存儲(chǔ)器仿真法性能的增強(qiáng)型硬件”，以及B.White，J.Polstra和C.Johnson的“驗(yàn)證數(shù)據(jù)總線(xiàn)的設(shè)備、方法和數(shù)據(jù)結(jié)構(gòu)”，這些都已轉(zhuǎn)讓給本發(fā)明的受讓人。
隨著在消費(fèi)品和工業(yè)產(chǎn)品中對(duì)復(fù)雜的基于微處理器的系統(tǒng)的廣泛使用，電路故障的測(cè)試和診斷和自動(dòng)化，特別是對(duì)這種系統(tǒng)的內(nèi)核進(jìn)行電路故障的測(cè)試和診斷的自動(dòng)化，變得極為需要，在本領(lǐng)域眾所周知，這種系統(tǒng)的內(nèi)核是指微處理器(μP)本身以及相關(guān)元件，(具體是指存儲(chǔ)器、時(shí)鐘、地址總線(xiàn)和數(shù)據(jù)總線(xiàn))，為了正確地運(yùn)行，微處理器與這些元件的正確配合是必要的，其中用測(cè)試裝置仿真內(nèi)核元件的所謂仿真測(cè)試器，由于即使在該內(nèi)核連最低限度地運(yùn)轉(zhuǎn)也達(dá)不到的情況下，也能夠?qū)λ鰞?nèi)核作較詳細(xì)的診斷，所以已越來(lái)越普及地用于功能測(cè)試。
一種類(lèi)型的仿真測(cè)試器就是微處理器仿真器，作為授給K.S.Bhaskar等人的美國(guó)專(zhuān)利4，455，654中所描述的測(cè)試器的實(shí)例，并已轉(zhuǎn)讓給JohnFluke制造有限公司;在該系統(tǒng)中，通過(guò)拆去被測(cè)部件(UUT)的微處理器(μP)并通過(guò)UUT的μP插孔連接該測(cè)試系統(tǒng)而實(shí)現(xiàn)其與UUT的連接。
另一種類(lèi)型的仿真式測(cè)試器是ROM(或存儲(chǔ)器)仿真器，由于ROM可與UUT數(shù)據(jù)和地址總線(xiàn)直接通信，而且ROM插座管腳結(jié)構(gòu)比較簡(jiǎn)單，所以認(rèn)為ROM仿真是合乎要求的。ROM仿真器用于軟件設(shè)計(jì)和μP的操作驗(yàn)證是眾所周知的，只是最近才應(yīng)用于故障檢測(cè)和診斷，因?yàn)橐话銢](méi)有同步信號(hào)可運(yùn)用于使該測(cè)試設(shè)備與它所接收到的測(cè)試結(jié)果相同步。對(duì)該問(wèn)題的一個(gè)解決辦法，公開(kāi)于M.H.Scott等人于1988年2月19日提交的美國(guó)專(zhuān)利申請(qǐng)07/158，223，即“基于微處理器的電子系統(tǒng)測(cè)試和故障查找的存儲(chǔ)器仿真方法和系統(tǒng)”，特此全部引入作為對(duì)比文件。該測(cè)試系統(tǒng)包含一個(gè)基于μP的主機(jī)和一個(gè)接口箱，后者還包含一個(gè)與所述μP和UUT存儲(chǔ)器插座相連接的基于μP的系統(tǒng)。該接口箱包含與UUTμP相連專(zhuān)門(mén)邏輯電路，用以在所考慮的總線(xiàn)周期內(nèi)提供高分辨同步信號(hào)，以便產(chǎn)生完全的故障查找故障隔離，這種故障隔離和由先有技術(shù)μP仿真提供的同樣有效，因?yàn)?，從μP產(chǎn)生的高分辨率的同步脈沖可用來(lái)按它們來(lái)自μP接頭的同樣方便的方式在存儲(chǔ)器插座處對(duì)由地址總線(xiàn)上所監(jiān)測(cè)到的信號(hào)進(jìn)行隔離和評(píng)價(jià)。另外，如該申請(qǐng)所公開(kāi)的，由于基于μP系統(tǒng)的趨勢(shì)是增加RAM而減少ROM并可以用代替的RAM來(lái)取消ROM。因此，ROM仿真可歸納為存儲(chǔ)器仿真，(例如，存儲(chǔ)器或部分存儲(chǔ)器的仿真。所以測(cè)試系統(tǒng)最好歸納為尚未產(chǎn)生的、但可根據(jù)電子的基于微處理器系統(tǒng)體系結(jié)構(gòu)目前趨勢(shì)預(yù)見(jiàn)的測(cè)試系統(tǒng)。
重要的是理解一些術(shù)語(yǔ)間的差別，這些術(shù)語(yǔ)指出由不同測(cè)試過(guò)程產(chǎn)生功能性的不同確定程度。本文所用的術(shù)語(yǔ)“驗(yàn)證”表示確定足以進(jìn)行連續(xù)過(guò)程的起碼的最小程度的功能性。術(shù)語(yǔ)“證實(shí)”表示如果沒(méi)有發(fā)現(xiàn)故障，則可認(rèn)為已證實(shí)的整個(gè)結(jié)構(gòu)是完全起作用的。術(shù)語(yǔ)“測(cè)試”用來(lái)表示可發(fā)現(xiàn)所有存在故障的過(guò)程，但不必隔離或識(shí)別出故障所在。本文所用的“診斷”表示發(fā)現(xiàn)并識(shí)別出所有故障。
正如在上述與本發(fā)明共同未決的申請(qǐng)、polstra等人的“基于微處理器系統(tǒng)自動(dòng)診斷的內(nèi)核測(cè)試接口和方法”(特此全部引入作為對(duì)比文獻(xiàn))中所公開(kāi)的，已經(jīng)提供了一種利用存儲(chǔ)器仿真的高度自動(dòng)化的測(cè)試和診斷系統(tǒng)和方法，然而，在測(cè)試使用現(xiàn)代微處理器(μP)的系統(tǒng)時(shí)遇到了困難，所述現(xiàn)代微處理器利用指令預(yù)取邏輯，即，在實(shí)際需要這些指令之前從存儲(chǔ)器中取出指令。這種指令預(yù)取邏輯使μP的指令提取與已提取指令的執(zhí)行相重疊，從而有較好的總線(xiàn)利用率和較高的程序執(zhí)行速度。
雖然指令預(yù)取邏輯導(dǎo)致μP性能提高，但由于指令與數(shù)據(jù)提取以不可預(yù)測(cè)次序交叉進(jìn)行，所以引起使用這種μP的基于μP的系統(tǒng)在測(cè)試上的困難。在程序執(zhí)行期間確定存儲(chǔ)器存取的準(zhǔn)確序列，該序列還受許多因素影響，例如，μP執(zhí)行速度、存儲(chǔ)器存取時(shí)間及非CPU事務(wù)諸如RAM刷新周期。由于存儲(chǔ)器仿真測(cè)試主要根據(jù)所述系統(tǒng)對(duì)給定激勵(lì)的響應(yīng)的分析，通常必須能夠?qū)㈨憫?yīng)與觸發(fā)該響應(yīng)的激勵(lì)相聯(lián)系。那么，很清楚，指令預(yù)取邏輯給測(cè)試以及將測(cè)試設(shè)備功能擴(kuò)展到用具有這種特性的μP的系統(tǒng)測(cè)試帶來(lái)很大阻礙。
本發(fā)明的另一目的是提供一種對(duì)具有指令預(yù)取邏輯的基于μP系統(tǒng)的內(nèi)核電路進(jìn)行驗(yàn)證的方法。
本發(fā)明的又一目的是提供對(duì)基于μP系統(tǒng)的內(nèi)核進(jìn)行驗(yàn)證的設(shè)備，所述驗(yàn)證是整個(gè)測(cè)試和診斷過(guò)程的一部分。
本發(fā)明另一目的是提供基于μP的存儲(chǔ)器仿真增強(qiáng)型測(cè)試設(shè)備，該設(shè)備可用來(lái)對(duì)內(nèi)核電路作自動(dòng)驗(yàn)證。
本發(fā)明的還有一目的是提供在存儲(chǔ)器仿真期間對(duì)存儲(chǔ)器存取的分析方法，以用來(lái)驗(yàn)證包括具有指令預(yù)取邏輯的μP的內(nèi)核電路。
本發(fā)明面向用存儲(chǔ)器仿真對(duì)基于微處理器系統(tǒng)內(nèi)核的數(shù)據(jù)總線(xiàn)進(jìn)行測(cè)試和證實(shí)的設(shè)備，包括用來(lái)對(duì)存儲(chǔ)器存取進(jìn)行分析的設(shè)備。
本發(fā)明包括對(duì)具有預(yù)取邏輯微處理器的被測(cè)部件進(jìn)行驗(yàn)證的方法，該驗(yàn)證方法包含以下步驟構(gòu)造用于測(cè)試所述部件的內(nèi)核電路的仿真存儲(chǔ)器，將測(cè)試程序和對(duì)應(yīng)檢查表裝入仿真存儲(chǔ)器，執(zhí)行測(cè)試程序，在程序執(zhí)行期間監(jiān)測(cè)每一次存儲(chǔ)器存取的地址。將所存取的每個(gè)地址標(biāo)記為指令存取或數(shù)據(jù)存取。然后，確定每次指令存取的地址是否大于前一指令存取地比、每次數(shù)據(jù)存取的地址是否大于前一數(shù)據(jù)存取地址、每次數(shù)據(jù)存取地址是否對(duì)應(yīng)于最近所存取指令中所說(shuō)明的數(shù)據(jù)單元，當(dāng)程序結(jié)束時(shí)根據(jù)判定步驟的結(jié)果建立所述內(nèi)核電路的驗(yàn)證。
本發(fā)明也包括了用于驗(yàn)證其微處理器帶有預(yù)取邏輯的被測(cè)部件的設(shè)備，它包含有用于測(cè)試所述被測(cè)部件的內(nèi)核電路的仿真存儲(chǔ)器裝置，將測(cè)試程序和相應(yīng)的檢查表裝入所述仿真存儲(chǔ)器的裝置，使所述微處理器執(zhí)行測(cè)試程序的裝置。仿真存儲(chǔ)器裝置包括在程序執(zhí)行期間監(jiān)測(cè)每次存儲(chǔ)器存取地址的裝置。本發(fā)明的裝置還包括用于將存取的每個(gè)地址標(biāo)記為至少指令存取和數(shù)據(jù)存取中的一種存取的裝置，用于將每條指令存取地址與前一指令存取地址進(jìn)行比較以及將每個(gè)數(shù)據(jù)存取的每個(gè)地址與前一數(shù)據(jù)存取地址進(jìn)行比較的比較裝置，以及用于確定每次數(shù)據(jù)存取地址是否與最近存取指令中所說(shuō)明數(shù)據(jù)單元對(duì)應(yīng)的裝置。其它裝置響應(yīng)于所述第一和第二比較裝置以及用于證實(shí)所述內(nèi)核電路驗(yàn)證的確定裝置。
本發(fā)明所提供的分析允許對(duì)基于μP系統(tǒng)的電路進(jìn)行自動(dòng)驗(yàn)證，即使由于μP的指令預(yù)取邏輯而不能預(yù)測(cè)存儲(chǔ)器存取序列。
本發(fā)明的以上和其它目的，參考附圖和以下的詳細(xì)描述，對(duì)本領(lǐng)域的技術(shù)人員是顯而易見(jiàn)的。


圖1是與本發(fā)明結(jié)合的測(cè)試設(shè)備的說(shuō)明。
圖2是本發(fā)明的簡(jiǎn)化框圖。
圖3為圖2所示整個(gè)系統(tǒng)的詳細(xì)框圖。
圖4是適合Z80μP的本發(fā)明的樣本測(cè)試程序。
圖5為根據(jù)本發(fā)明的與圖4程序?qū)?yīng)的示例性檢查表。
圖6是根據(jù)圖4和圖5程序及檢查表實(shí)例的地址跟蹤。
圖7是按照本發(fā)明的整個(gè)流程圖。
圖8為圖7的初始化步驟的詳細(xì)流程圖。
圖9為圖7中步驟“實(shí)際地址為指令取出？”的詳細(xì)流程圖。
圖10為圖7中步驟“實(shí)際地址為數(shù)據(jù)存?。俊钡脑敿?xì)流程圖。
圖11為圖7中步驟“實(shí)際地址為轉(zhuǎn)移目標(biāo)？”的詳細(xì)流程圖。
圖12為圖7中步驟“處理取出指令”的詳細(xì)流程圖。
圖13為圖7中步驟“處理數(shù)據(jù)存取”的詳細(xì)流程圖。
圖14為圖7中步驟“處理轉(zhuǎn)移”的詳細(xì)流程圖。
圖15為圖7中步驟“更改狀態(tài)”的詳細(xì)流程圖。
參考圖1，作為本發(fā)明的概況，與被測(cè)部件(UUT)14連接的測(cè)試設(shè)備包括主機(jī)處理器10(它安裝在小型機(jī)殼內(nèi)，并包括鍵盤(pán)20、探針32、顯示器22)、接口箱12、包括同步模塊適配器150的同步模塊150以及隨UUT14的存儲(chǔ)器配置而定的至少1個(gè)存儲(chǔ)器模塊100(圖中示出2個(gè))。存儲(chǔ)器模塊通過(guò)多導(dǎo)線(xiàn)電纜92和與UUT存儲(chǔ)器插座72對(duì)應(yīng)的插頭和UUT相連接。圖2從原理上說(shuō)明圖1所示系統(tǒng)的互連，展示了該設(shè)備在多個(gè)外殼中的最佳安排。可以理解，所示最佳的系統(tǒng)元件的連接為操作者方便起見(jiàn)可安裝比所示較多或較少的元件。例如，該接口箱可全部包括在主機(jī)的同一機(jī)殼內(nèi)。也可注意到，圖2中，雖然以存儲(chǔ)器模塊在電氣上取代UUT存儲(chǔ)器(要么是物理取代要么是并行連接而禁止UUT存儲(chǔ)器)，但是，所述同步模塊與留在UUT電路中的μP相連接。
本發(fā)明所用的方法和設(shè)備分析所檢測(cè)到并由仿真存儲(chǔ)器捕獲的存儲(chǔ)器存取，以確定這種存儲(chǔ)器存取的序列是否與運(yùn)行的μP一致，這是鑒于即使是同一程序的不同重復(fù)，也不會(huì)以相同方式對(duì)存儲(chǔ)器存取。這樣便不存在存儲(chǔ)器存取序列的“正確”次序。甚至典型的存儲(chǔ)器存取序列不能根據(jù)實(shí)驗(yàn)來(lái)確定，并且對(duì)確定μP的功能性沒(méi)有價(jià)值。
本發(fā)明的分析技術(shù)作了兩點(diǎn)假設(shè)1)在指令執(zhí)行前提取指令，及2)以順序次序進(jìn)行指令提取。
從上述的第一個(gè)假定可建立驗(yàn)證準(zhǔn)則，即，數(shù)據(jù)不能先于需要該數(shù)據(jù)的指令之前取出。所以，驗(yàn)證的另一準(zhǔn)則為數(shù)據(jù)應(yīng)以順序存取，與以上第二假定一致。
因此，本發(fā)明的分析技術(shù)可總結(jié)為檢驗(yàn)指令存取是否按順序次序，檢驗(yàn)數(shù)據(jù)存取是否按順序次序以及數(shù)據(jù)存取序列是否與指令存取序列一致。在下面更詳細(xì)地對(duì)此進(jìn)行描述時(shí)，指出以下事實(shí)是重要的，即，在按照本發(fā)明的實(shí)踐中，以上檢驗(yàn)可由極為簡(jiǎn)單的實(shí)現(xiàn)過(guò)程來(lái)實(shí)現(xiàn)，基本上是檢驗(yàn)存儲(chǔ)器存取與前面的存儲(chǔ)器存取或數(shù)據(jù)存儲(chǔ)的一致性。如某特定的存儲(chǔ)器存取與任何存取不相容，便報(bào)告出錯(cuò)。
基于以上關(guān)于本發(fā)明的簡(jiǎn)短概述，回顧該系統(tǒng)的工作，作為理解構(gòu)成本發(fā)明增強(qiáng)部分的工作原理的基礎(chǔ)。
測(cè)試系統(tǒng)包括多個(gè)新穎的過(guò)程，這些過(guò)程包含總線(xiàn)測(cè)試原語(yǔ)、數(shù)據(jù)激勵(lì)原語(yǔ)和地址激勵(lì)原語(yǔ)，這些原語(yǔ)將在下面單獨(dú)描述。這些原語(yǔ)的每一個(gè)都具有用來(lái)測(cè)試基于μP系統(tǒng)的內(nèi)核的特定部分的實(shí)用性。并且，當(dāng)根據(jù)本發(fā)明順序執(zhí)行這些原語(yǔ)時(shí)，可得到比現(xiàn)有的測(cè)試和診斷更快、操作更便利的高度自動(dòng)化的測(cè)試和診斷。
借助測(cè)試設(shè)備主機(jī)中的程序來(lái)執(zhí)行總線(xiàn)測(cè)試原語(yǔ)。總線(xiàn)測(cè)試原語(yǔ)的主要功能是確定μP能否在內(nèi)核執(zhí)行基本讀寫(xiě)操作，并且，該功能可以?xún)H僅由單個(gè)讀寫(xiě)操作構(gòu)成。如測(cè)試成功，就可得知μP至少能夠存取存儲(chǔ)器，在這種情形下，仿真存儲(chǔ)器接收數(shù)據(jù)總線(xiàn)上的位模式并將該位模式置于可由接口箱接收并監(jiān)測(cè)的地址總線(xiàn)上。然而，在最佳實(shí)施例中，由于測(cè)試設(shè)備通過(guò)產(chǎn)生特征標(biāo)志來(lái)執(zhí)行數(shù)據(jù)和地址總線(xiàn)的診斷，所以，總線(xiàn)測(cè)試原語(yǔ)以程序方式執(zhí)行，該程序預(yù)定使用對(duì)應(yīng)于引導(dǎo)存儲(chǔ)器的部分?jǐn)?shù)據(jù)和地址總線(xiàn)。無(wú)論是作為單個(gè)操作還是作為操作序列來(lái)實(shí)現(xiàn)，重要的是總線(xiàn)測(cè)試原語(yǔ)并不會(huì)用盡包含數(shù)據(jù)和地址總線(xiàn)的線(xiàn)路，或者甚至不會(huì)用盡可置于這些線(xiàn)路或部分線(xiàn)路的位組合，因而，總線(xiàn)測(cè)試原語(yǔ)能夠迅速地起到合格/不合格測(cè)試的作用。
數(shù)據(jù)激勵(lì)原語(yǔ)是在比總線(xiàn)測(cè)試原語(yǔ)較低級(jí)的μP可操作性上實(shí)現(xiàn)的，具體地說(shuō)是通過(guò)重復(fù)地對(duì)μP復(fù)位來(lái)實(shí)現(xiàn)的，在執(zhí)行總線(xiàn)測(cè)試原語(yǔ)之前已對(duì)該功能進(jìn)行測(cè)試。一旦復(fù)位，該μP就存取引導(dǎo)存儲(chǔ)器的第一單元并檢索存儲(chǔ)其中的位模式。數(shù)據(jù)激勵(lì)不是一個(gè)程序而是通過(guò)改變每次復(fù)位時(shí)引導(dǎo)存儲(chǔ)器第一單元的位模式來(lái)實(shí)現(xiàn)的。重要的是要注意到該功能對(duì)所謂向量復(fù)位和執(zhí)行復(fù)位兩種類(lèi)型的微處理器是公用的。無(wú)論哪類(lèi)μP，從存儲(chǔ)器檢索出的位模式都可通過(guò)數(shù)據(jù)總線(xiàn)進(jìn)行通信，并可在地址總線(xiàn)上出現(xiàn)。在復(fù)位期間，μP在起始讀取引導(dǎo)存儲(chǔ)器的第一單元時(shí)產(chǎn)生由同步模塊獲取的同步脈沖，該同步脈沖由同步模塊捕獲，與所述接口箱通信并用于評(píng)價(jià)在數(shù)據(jù)總線(xiàn)上出現(xiàn)的信號(hào)，或者通過(guò)探測(cè)或非探測(cè)方法來(lái)收集數(shù)據(jù)總線(xiàn)線(xiàn)路上出現(xiàn)的特征標(biāo)記。后者可通過(guò)類(lèi)似于總線(xiàn)測(cè)試的過(guò)程完成，該過(guò)程在監(jiān)測(cè)芯片選擇線(xiàn)路的同時(shí)，使用完備的數(shù)據(jù)激勵(lì)的位模式序列。在這種意義上，數(shù)據(jù)激勵(lì)序列是完備的，即，該序列是由一串基本上任意的模式組成，盡管如此，還是選擇該序列使得在數(shù)據(jù)總線(xiàn)的每一線(xiàn)路上產(chǎn)生唯一的特征標(biāo)記。如總線(xiàn)測(cè)試原語(yǔ)描述中所說(shuō)明的那樣，在存儲(chǔ)器引導(dǎo)區(qū)，芯片選擇線(xiàn)(地址總線(xiàn)高位信號(hào)的邏輯函數(shù))僅當(dāng)一個(gè)或多個(gè)高位信號(hào)在循環(huán)通過(guò)引導(dǎo)區(qū)單元時(shí)如所料到那樣為非零時(shí)，該芯片選擇線(xiàn)才反映出一個(gè)錯(cuò)誤，并且，即使一條或多條高位總線(xiàn)線(xiàn)路與地粘連，合格/不合格測(cè)試也能通過(guò)。同樣，在執(zhí)行數(shù)據(jù)激勵(lì)序列時(shí)，所料到的芯片選擇信號(hào)的有無(wú)，反映有沒(méi)有一條高位線(xiàn)路被鎖閉(如與地短路)。如果該測(cè)試通過(guò)，只剩下數(shù)據(jù)總線(xiàn)的一條線(xiàn)路與另一數(shù)據(jù)總線(xiàn)線(xiàn)路粘連的故障。這種粘連線(xiàn)路故障可在以后通過(guò)手工探測(cè)，或最好是在地址總線(xiàn)測(cè)試后進(jìn)行自動(dòng)診斷來(lái)加以診斷，這已借助于數(shù)據(jù)總線(xiàn)的驗(yàn)證使之成為可能。
對(duì)數(shù)據(jù)總線(xiàn)的驗(yàn)證、(如Polstra等人與本發(fā)明共同未決的申請(qǐng)中所公開(kāi)的)、證實(shí)、(如White等人的與本發(fā)明共同未決的申請(qǐng)中所公開(kāi)的)測(cè)試或診斷之后，可用與數(shù)據(jù)激勵(lì)原語(yǔ)相同的激勵(lì)序列進(jìn)行地址總線(xiàn)的測(cè)試。然而，這是通過(guò)執(zhí)行使用這些位模式并收集特征標(biāo)記的編程的讀/寫(xiě)指令序列來(lái)實(shí)現(xiàn)的，其中，所述收集特征標(biāo)記或者便用手工探測(cè)，或者最好是用分析存儲(chǔ)器，從該分析存儲(chǔ)器中可演繹出閉鎖或粘連的線(xiàn)路。如上所指出的，只用有限個(gè)激勵(lì)序列的位模式就能實(shí)施地址線(xiàn)的完備測(cè)試。地址總線(xiàn)線(xiàn)路一旦完全診斷，由于數(shù)據(jù)總線(xiàn)線(xiàn)路上的任何故障也反映在地址總線(xiàn)線(xiàn)路上，因此數(shù)據(jù)線(xiàn)路的完全診斷也是可能的。既然地址總線(xiàn)線(xiàn)路已完全診斷，所提及的任何故障就可與特定總線(xiàn)隔離。指出以下事實(shí)是有益的對(duì)執(zhí)行復(fù)位處理器來(lái)說(shuō)，用于執(zhí)行地址激勵(lì)原語(yǔ)的程序可能為單條指令。對(duì)向量復(fù)位處理器來(lái)說(shuō)，依賴(lài)引導(dǎo)單元地址得到第一指令，地址激勵(lì)原語(yǔ)一般完全不需要指令，僅僅是將所要求的位模式置于仿真存儲(chǔ)器的復(fù)位向量單元。
從整個(gè)系統(tǒng)和方法的角度概括以上概述的原語(yǔ)，當(dāng)要求執(zhí)行基于μP系統(tǒng)的內(nèi)核的測(cè)試時(shí)，仿真存儲(chǔ)器在電氣上取代被測(cè)部件存儲(chǔ)器，同步模塊通過(guò)導(dǎo)線(xiàn)140(圖3)和μP的時(shí)序信息和強(qiáng)制管腳如復(fù)位管腳相連接。當(dāng)啟動(dòng)測(cè)試過(guò)程時(shí)，進(jìn)行某種校驗(yàn)以確定將電源供給內(nèi)核中那些將在下列詳細(xì)枚舉的元件。然后，進(jìn)行復(fù)位過(guò)驅(qū)動(dòng)校驗(yàn)來(lái)確定實(shí)際上該接口箱能否啟動(dòng)μP的復(fù)位，并且，借助同步模塊監(jiān)測(cè)該復(fù)位過(guò)驅(qū)動(dòng)校驗(yàn)，以確定該復(fù)位線(xiàn)是否先是有效然后又無(wú)效。μP的實(shí)際復(fù)位并不在這一步檢驗(yàn)，而僅當(dāng)能夠使μP復(fù)位的信號(hào)在μP的適當(dāng)管腳上出現(xiàn)時(shí)才進(jìn)行檢驗(yàn)。
接著，同步模塊捕獲得評(píng)價(jià)μP的時(shí)鐘信號(hào)。如果該接口箱沒(méi)有接收到μP時(shí)鐘信號(hào)，那么，對(duì)時(shí)鐘進(jìn)行額外的檢驗(yàn)以判斷它是否變慢或短接，并且對(duì)強(qiáng)制線(xiàn)上信號(hào)的未預(yù)料的值進(jìn)行額外的校驗(yàn)。
這時(shí)，對(duì)μP本身未曾進(jìn)行任何測(cè)試，不過(guò)，已證明信號(hào)足以確定這些測(cè)試能進(jìn)行。這些測(cè)試中最基本的測(cè)試，即，μP復(fù)位，由復(fù)位線(xiàn)的過(guò)驅(qū)動(dòng)和在與引導(dǎo)存儲(chǔ)單元對(duì)應(yīng)的芯片選擇線(xiàn)上尋找來(lái)自地址譯碼器80的選片信號(hào)來(lái)完成。如μP復(fù)位成功，再次對(duì)μP復(fù)位以檢驗(yàn)地址總線(xiàn)低位線(xiàn)路上的正確信號(hào)以存取引導(dǎo)存儲(chǔ)器的第一單元。該過(guò)程驗(yàn)證了內(nèi)核足夠的功能性，可繼續(xù)進(jìn)行如上概述的總線(xiàn)測(cè)試序列、數(shù)據(jù)和地址激勵(lì)原語(yǔ)序列。還應(yīng)注意到，如果至此實(shí)施任何測(cè)試已指明故障，便無(wú)需使用μP復(fù)位以外的任何更復(fù)雜的或高級(jí)的功能，便能清楚地指出特定的內(nèi)核故障。上面概述的總線(xiàn)測(cè)試在其第一循環(huán)(可能僅有的)里只證明對(duì)內(nèi)核其余部分的完全測(cè)試和診斷所必需的唯一的另一種功能是讀和寫(xiě)操作。還應(yīng)記住，由于同步模塊產(chǎn)生的高分辨的同步脈沖的緣故，可將所考慮的總線(xiàn)周期隔開(kāi)，并以響應(yīng)用來(lái)運(yùn)用這些線(xiàn)路的激勵(lì)模式而產(chǎn)生的特征標(biāo)記為依據(jù)進(jìn)行總線(xiàn)的評(píng)價(jià)。例如，如在Polstra等人的申請(qǐng)中所公開(kāi)的那樣，由于只有12個(gè)位模式是激勵(lì)原語(yǔ)所必需的，以便運(yùn)用總線(xiàn)中的32條線(xiàn)路，產(chǎn)生每一線(xiàn)路的唯一特征標(biāo)記，用于對(duì)總線(xiàn)的完全診斷，因此，可使測(cè)試速度顯著提高。
按照本發(fā)明，并且再參考圖3，導(dǎo)線(xiàn)140連接UUT的復(fù)位線(xiàn)和其它呈現(xiàn)反映UUTμP工作狀態(tài)(狀態(tài)管腳)的信號(hào)的線(xiàn)路。例如，在80386處理器上，這些線(xiàn)路可以是HOLD、HLDA(保持應(yīng)答)、ADS、READY、CLK和RESET線(xiàn)。這些信號(hào)通過(guò)線(xiàn)路140由緩沖器152所接收，再通過(guò)電纜90作為總線(xiàn)周期狀態(tài)機(jī)200的輸入信號(hào)傳輸?shù)浇涌谙??？偩€(xiàn)周期狀態(tài)機(jī)200在主機(jī)10的控制下，對(duì)這些信號(hào)執(zhí)行邏輯操作，以產(chǎn)生用于控制同步脈沖發(fā)生狀態(tài)機(jī)202的控制信號(hào)，所述同步脈沖發(fā)生狀態(tài)機(jī)用于響應(yīng)到達(dá)該機(jī)的信號(hào)而產(chǎn)生同步信號(hào)。將該同步送至從中產(chǎn)生控制信號(hào)的主機(jī)10，所述主機(jī)所產(chǎn)生的控制信號(hào)送回接口箱的各部件上，如示有分析器RAM62。
參考圖4和圖5，根據(jù)本發(fā)明的地址跟蹤的分析機(jī)構(gòu)提供內(nèi)核電路的驗(yàn)證如下。測(cè)試程序，諸如圖4的測(cè)試程序，其中指令和數(shù)據(jù)的地址以單調(diào)遞增次序裝入仿真存儲(chǔ)器。以16進(jìn)制形式給出這些代碼。給出指令單元的序列為0000，0003，0006和0009。相對(duì)應(yīng)的數(shù)據(jù)單元分別為0100，0200，0400和轉(zhuǎn)移指令0009。與該程序相對(duì)應(yīng)，建立如圖5所示的檢查表。檢查表的每個(gè)入口描述一次存儲(chǔ)器存取并且定義指令地址、數(shù)據(jù)地址和數(shù)據(jù)尺寸，這樣便描述了數(shù)據(jù)存取與引發(fā)數(shù)據(jù)存取的指令之間的依賴(lài)關(guān)系。程序已知后，由于可用驗(yàn)證算法推導(dǎo)出指令取出的序列，在檢查表中只有數(shù)據(jù)存取有入口。
圖6展示了存儲(chǔ)器存取的實(shí)際地址跟蹤。當(dāng)μP復(fù)位時(shí)，μP通過(guò)查找單元0000的指令而開(kāi)始運(yùn)行，在本例中該指令為對(duì)單元0001中的數(shù)據(jù)執(zhí)行裝入操作的指令。在下一個(gè)周期，μP在單元0001查找指令等。由于直到單元0003(圖4)才有另一條指令，所以，程序通過(guò)步驟2繼續(xù)進(jìn)行。由于在單元0003有另一條指令以及前面取出的指令未被執(zhí)行，所以，步驟3(圖6)通過(guò)執(zhí)行對(duì)地址100的數(shù)據(jù)存取來(lái)開(kāi)始執(zhí)行。如圖6所指出，地址100數(shù)據(jù)的取出適合于步驟1-3中的任何一個(gè)步驟。從步驟4開(kāi)始，以類(lèi)似方式重復(fù)任意多次所述處理。在步驟12，訪問(wèn)包含一條轉(zhuǎn)移指令的地址0009。該轉(zhuǎn)移指向地址009并構(gòu)成循環(huán)，將一直被執(zhí)行直至被中斷。轉(zhuǎn)移的執(zhí)行適合于如圖6指示的下面幾個(gè)步驟中的任何一個(gè)。要注意的重要之處在于存儲(chǔ)器存取必須適合于或者前面存取的指令地址或者由前面存取指令所規(guī)定的地址。如果均不是，則報(bào)告出錯(cuò)。
可以根據(jù)圖7的總流圖更詳細(xì)地理解該序列。該圖示出了本發(fā)明的主要數(shù)據(jù)結(jié)構(gòu)、檢查表、允許執(zhí)行的驗(yàn)證的功能。最好維持用來(lái)幫助分析的其它數(shù)據(jù)結(jié)構(gòu)如下
“存取序列數(shù)”為指示所考慮地址序列步驟的變量。起始于0，隨連續(xù)地址的分析而線(xiàn)性地增加。
“指令取出指示器”指出檢查表并隨指令取出而增加。假定由指令取出指示器和下面的地址指出的地址尚未被取出而假定指示器之前的地址已經(jīng)取出。
“數(shù)據(jù)存取指示器”也指向檢查表并以同樣方式順序遞增。采用與對(duì)指令取出指示器同樣的假定，除了它從那些假定未取出的數(shù)據(jù)地址中劃分出假定已取出的數(shù)據(jù)地址。
“存取類(lèi)型標(biāo)志”指出在分析過(guò)程中任一具體階段所預(yù)期的存儲(chǔ)器存取的類(lèi)型。存取可能性有INST-指令取出、DATA-數(shù)據(jù)存取及JUMP-由轉(zhuǎn)移引起非順序指令取出。在分析的每一步中，置位這些標(biāo)志中的一個(gè)或多個(gè)。如果INST和DATA被置位，無(wú)論指令還是數(shù)據(jù)取出都可正確接受。如果只有INST置位，只有指令取出可接受。DATA和JUMP不可同時(shí)被置位。
“下一指令地址”說(shuō)明預(yù)期出現(xiàn)下一指令提取的地址，它僅用于INST標(biāo)志置位時(shí)。
“下一數(shù)據(jù)地址”說(shuō)明下一預(yù)期數(shù)據(jù)提取或轉(zhuǎn)移目標(biāo)的地址，并用于JUMP或DATA標(biāo)志被置位時(shí)。
“下一數(shù)據(jù)尺寸”權(quán)用于DATA標(biāo)志置位時(shí)并用來(lái)說(shuō)明在下一數(shù)據(jù)存取期間預(yù)期存取的字節(jié)個(gè)數(shù)。
回到圖7，驗(yàn)證處理的第一步是系統(tǒng)初始化(701)。從圖8可見(jiàn)這一步驟清除標(biāo)志(801)并對(duì)數(shù)據(jù)尺寸值起反應(yīng)(802)要么置位DATA(803)要么置位JUMP(804)標(biāo)志。如果DATA標(biāo)志被置位，通過(guò)檢查表入口置位“下一數(shù)據(jù)地址”。對(duì)這些校驗(yàn)表入口存取過(guò)后，遞增數(shù)據(jù)存取指示器(807)和指令取出指示器(808)。
下一步(圖7)為將存取序列數(shù)置為0(702)。然后設(shè)置實(shí)際地址等于存取序列數(shù)(703)。接著，確定實(shí)際地址值是否為指令取出(704)。參考圖9，檢驗(yàn)INST標(biāo)志(901)。如未置位，下一指令不能是指令并要執(zhí)行圖7中的下一步(705)。如該標(biāo)志置位，將實(shí)際地址與下一指令地址值進(jìn)行比較(902)，如果兩者相等，該操作分支到指令取出步驟(圖12)的操作，在該操作中遞增指令取出指示器(1201)、下一指令地址(1202)、并且執(zhí)行更改狀態(tài)過(guò)程(圖15)。如果兩者不相等，操作將繼續(xù)評(píng)價(jià)該存取是否為可能的數(shù)據(jù)存取。圖10展示了類(lèi)似圖9的過(guò)程，首先檢查DATA標(biāo)志(1001)以及實(shí)際地址是否和下一數(shù)據(jù)地址值相等(1002)，可能分支到圖13所示處理數(shù)據(jù)存取的操作。
處理數(shù)據(jù)存取的步驟(708)遞增下一數(shù)據(jù)地址值并遞減下一數(shù)據(jù)尺寸值(1301)。鑒于所取出數(shù)據(jù)可能為可推測(cè)的許多個(gè)鄰接字節(jié)，所以，預(yù)期的下一地址可能為下一較高地址，而遞減數(shù)據(jù)尺寸提供了在圖13中的下一步(1302)中完成數(shù)據(jù)取出、測(cè)試下一數(shù)據(jù)尺寸值確定它是否為0的手段。這種特性使得檢查表只有一個(gè)入口用于數(shù)據(jù)取出而與數(shù)據(jù)尺寸無(wú)關(guān)。如果下一數(shù)據(jù)尺寸等于0(1302)，遞增檢查表中的數(shù)據(jù)存取指示器(1303)，如圖15所示對(duì)狀態(tài)進(jìn)行更改(1304)，并且，該操作返回到圖7所示的過(guò)程。如下一數(shù)據(jù)尺寸不為0，清除數(shù)據(jù)標(biāo)志之外的所有標(biāo)志(1305)，由于連續(xù)取出必須具有較多數(shù)據(jù)，所以，通過(guò)再次遞減下一數(shù)據(jù)尺寸以及重復(fù)循環(huán)直至下一數(shù)據(jù)尺寸減小為0來(lái)進(jìn)行數(shù)據(jù)取出。
如果沒(méi)有出現(xiàn)分支，通過(guò)評(píng)價(jià)實(shí)際地址確定它是否為轉(zhuǎn)移目標(biāo)(在圖11中說(shuō)明)來(lái)繼續(xù)所述分析。這又類(lèi)似于圖9和圖10，首先評(píng)價(jià)JUMP標(biāo)志的狀態(tài)(1101)再檢驗(yàn)實(shí)際地址是否等于下一數(shù)據(jù)地址值(1302)。由于DATA和JUMP標(biāo)志從不同時(shí)置位，所以，如果DATA標(biāo)志已置位，那么，與下一數(shù)據(jù)地址相等的實(shí)際地址將導(dǎo)出對(duì)數(shù)據(jù)存取的處理(圖10)，又，由于已經(jīng)確定JUMP標(biāo)志被置位(圖11)，所以，必須對(duì)有效轉(zhuǎn)移加以說(shuō)明并進(jìn)行圖14所示的分析。
如識(shí)別出正確的轉(zhuǎn)移，進(jìn)行圖14所示的處理(209)。數(shù)據(jù)存取指示器進(jìn)到檢查表的下一入口(1401)并將下一指令地址設(shè)置為與下數(shù)據(jù)地址(1402)。這樣做的原因是已確定轉(zhuǎn)移是有效的、已確定實(shí)際地址值為下一數(shù)據(jù)地址值，實(shí)際上所述轉(zhuǎn)移指令就是位于該地址，從而免除了將該地址和轉(zhuǎn)移指令分開(kāi)存取的需要，而所述轉(zhuǎn)移指令可由指令取出步驟而取出(1403)。
這時(shí)，已完全評(píng)價(jià)了存儲(chǔ)器存取的所有可能類(lèi)型，如認(rèn)為某存取作為指令取出、數(shù)據(jù)取出或一個(gè)轉(zhuǎn)移不合適，如圖7所示報(bào)告故障。
上面提及的更改狀態(tài)過(guò)程圖示說(shuō)明于圖15。這個(gè)過(guò)程為指令取出(圖12)或數(shù)據(jù)存取(圖13)的處理過(guò)程所引用。該過(guò)程確保那些和被測(cè)特定μP的指令預(yù)取限制相關(guān)的操作完成時(shí)，標(biāo)志和指示器被正確置位。首先清除所有標(biāo)志(1501)并對(duì)兩指示器的相對(duì)地址檢查是否相等(1502)。如指示器不相等，檢驗(yàn)下一指令地址確定它是否在指令取出指示器之外的預(yù)取限制范圍內(nèi)(1503)。無(wú)論哪種情形，INST標(biāo)志被置位(1504)。如果在預(yù)取限制范圍內(nèi)或INST標(biāo)志置位后，進(jìn)行評(píng)價(jià)確定下一預(yù)期數(shù)據(jù)存取是否對(duì)應(yīng)于下一預(yù)期指令取出(1505)，更具體地說(shuō)，就是指令存取指示器是否大于(例如，檢查表的后一入口)數(shù)據(jù)存取指示器？如不大于，繼續(xù)分析操作。如果指令存取指示器大于數(shù)據(jù)存取指示器，指出未完成的存儲(chǔ)器訪問(wèn)，并通過(guò)檢查表復(fù)位下一數(shù)據(jù)地址和數(shù)據(jù)尺寸(1506)，再對(duì)JUMP標(biāo)志(1509)或DATA標(biāo)志(1508)進(jìn)行適當(dāng)置位，以便在繼續(xù)處理時(shí)完成所述存取。
最后，在任何處理步驟(圖12-圖14)之后繼續(xù)分析過(guò)程，檢查分析是否完成(710)，并且，由于測(cè)試程序最好在由轉(zhuǎn)移開(kāi)始的循環(huán)里終止，所以，所述分析過(guò)程可根據(jù)操作者的意愿繼續(xù)進(jìn)行。在過(guò)程終止之前，遞增存取序列數(shù)并重復(fù)所述操作(711)。
根據(jù)所提出的本發(fā)明的詳細(xì)描述，已提供設(shè)備和方法用來(lái)根據(jù)存儲(chǔ)器存取的分析對(duì)基于μP系統(tǒng)的內(nèi)核電路進(jìn)行自動(dòng)驗(yàn)證，這種分析完全補(bǔ)償了由于μP指令預(yù)取而產(chǎn)生這種存儲(chǔ)器存取的不可預(yù)見(jiàn)性。本發(fā)明提供的分析使用測(cè)試程序和相應(yīng)檢查表供指示器和標(biāo)志使用以幫助識(shí)別預(yù)期的存儲(chǔ)器存取類(lèi)型。
這樣全面地描述了本發(fā)明的細(xì)節(jié)后，應(yīng)該理解，在不偏離本發(fā)明精神和范圍的情況下，許多變型和修改對(duì)本領(lǐng)域的技術(shù)人員是顯而易見(jiàn)的。上面給出的詳細(xì)描述用作一種實(shí)例而不是限制，本發(fā)明的范圍僅由所附的權(quán)利要求所限定。
權(quán)利要求
1.用于驗(yàn)證其微處理器包含預(yù)取邏輯的被測(cè)部件的方法，其特征在于包含以下步驟提供用于測(cè)試所述被測(cè)部件內(nèi)核電路的仿真存儲(chǔ)器，將測(cè)試程序和相應(yīng)檢查表裝入所述仿真存儲(chǔ)器，使所述微處理器執(zhí)行所述測(cè)試程序，在所述測(cè)試程序執(zhí)行期間，監(jiān)測(cè)每次存儲(chǔ)器存取的地址，將每一個(gè)所取的地址標(biāo)記為至少指令存取與數(shù)據(jù)存取中的一個(gè)，確定每次指令存取地址是否大于前面的指令存取地址，確定每次數(shù)據(jù)存取地址是否大于前面的數(shù)據(jù)存取地址，確定每次數(shù)據(jù)存取的地址是否對(duì)應(yīng)于最近存取指令中所說(shuō)明的數(shù)據(jù)單元，根據(jù)所述的確定步驟的結(jié)果，確認(rèn)對(duì)所述內(nèi)核電路的驗(yàn)證。
2.用于驗(yàn)證其微處理器包含預(yù)取邏輯的被測(cè)部件的方法，其特征在于包含以下步驟提供用于測(cè)試所述被部件內(nèi)核電路的仿真存儲(chǔ)器，將測(cè)試程序和相應(yīng)檢查表裝入所述真存儲(chǔ)器，使所述微處理器執(zhí)行所述測(cè)試程序，在所述測(cè)試程序期間，監(jiān)測(cè)每次存儲(chǔ)器存取的地址，將每一個(gè)所存取的地址標(biāo)記為至少指令存取與數(shù)據(jù)取中的一個(gè)，確定每次指令存取地址是否大于前面的指令存取地址，確定量每次數(shù)據(jù)存取地址是否大于前面的數(shù)據(jù)存取地址，確定每次數(shù)據(jù)存取的地址是否對(duì)應(yīng)于最近存取的指令中所說(shuō)明的數(shù)據(jù)單元，如果所述確定步驟中任何一個(gè)所說(shuō)明的條件不滿(mǎn)足，制止對(duì)所述內(nèi)核電路的驗(yàn)證。
3.根據(jù)權(quán)利要求1的方法，其特征在于包含步驟提供與所述指令存取和所述數(shù)據(jù)存取中的所述至少一個(gè)相對(duì)的標(biāo)記，該標(biāo)記用于分別表明指令存取或數(shù)據(jù)存取是否可能。
4.根據(jù)權(quán)利要求1的方法，其特征在于所述檢查表中所述數(shù)據(jù)還提供與所述測(cè)試程序?qū)?yīng)的數(shù)據(jù)存取地址的指令地址。
5.根據(jù)權(quán)利要求4的方法，其特征在于所述檢查表中的所述數(shù)據(jù)還備有與所述測(cè)試程序相對(duì)應(yīng)的數(shù)據(jù)尺寸信息。
6.根據(jù)權(quán)利要求3的方法，其特征在于至少一個(gè)所述確定步驟包含以下步驟確定所述對(duì)應(yīng)標(biāo)志是否置位，確定所述存取地址是否和所述檢查表中的地址相對(duì)應(yīng)。
7.一種用驗(yàn)證其微處理器包含預(yù)取邏輯器的被測(cè)部件的設(shè)備，其特征在于包括用于測(cè)試所述被測(cè)部件內(nèi)核電路的仿真存儲(chǔ)器裝置，用于將測(cè)試程序和對(duì)應(yīng)的檢查表裝入所述仿真存儲(chǔ)器的裝置，用于使所述微處理器執(zhí)行所述測(cè)試程序的裝置，所述仿真存儲(chǔ)器中包含在執(zhí)行所述測(cè)試程序期間對(duì)每次存儲(chǔ)器存取地址進(jìn)行監(jiān)測(cè)的裝置，用于將每個(gè)所存取的地址標(biāo)記為至少指令存取和數(shù)據(jù)存取中的一個(gè)的裝置，用于將每次指令存取的每一地址與前面的指令存取地址進(jìn)行比較的第一比較裝置，用于將每次數(shù)據(jù)存取的每個(gè)地址與前面的數(shù)據(jù)存取地址進(jìn)行比較的第二比較裝置，用于確定每次數(shù)據(jù)存取地址是否對(duì)應(yīng)于最近存取指令中所說(shuō)明的數(shù)據(jù)單元的裝置，響應(yīng)于所述第一和第二比較裝置的裝置，以及所述確定裝置用來(lái)確認(rèn)所述內(nèi)核電路的驗(yàn)證。
8.根據(jù)權(quán)利要求7的設(shè)備，其特征在于包括包含對(duì)應(yīng)于所述指令存取和數(shù)據(jù)存取中至少一種存取的標(biāo)志的裝置所述標(biāo)志用于分別表明指令存取或數(shù)據(jù)存取是否可能。
9.根據(jù)權(quán)利要求7的設(shè)備，其特征在于所述檢查表包括與數(shù)據(jù)存取地址對(duì)應(yīng)的數(shù)據(jù)，以及與所述測(cè)試程序相符的指令地址。
10.根據(jù)權(quán)利要求9的設(shè)備，其特征在于所述檢查表還包括與所述測(cè)試程序相符的數(shù)據(jù)尺寸信息。
11.根據(jù)權(quán)利要求8的設(shè)備，其特征在于所述比較裝置中至少一個(gè)由所述標(biāo)志中的對(duì)應(yīng)的一個(gè)標(biāo)志來(lái)啟動(dòng)。
全文摘要
提供對(duì)基于包含指令預(yù)取特性的微處理器(μp)的系統(tǒng)的內(nèi)核電路進(jìn)行自動(dòng)驗(yàn)證的方法和設(shè)備。在借助存儲(chǔ)器仿真進(jìn)行測(cè)試期間，按測(cè)試程序和對(duì)應(yīng)檢查表，對(duì)μp所存取的存儲(chǔ)器地址就存取類(lèi)型、地址和數(shù)據(jù)尺寸方面進(jìn)行評(píng)價(jià)，以確定這些存取是否和同類(lèi)型的功能μp一致。還提供了其它數(shù)據(jù)結(jié)構(gòu)，例如標(biāo)志、指示器，以增強(qiáng)驗(yàn)證操作和檢查表的使用。
文檔編號(hào)G06F11/26GK1043021SQ8910877
公開(kāi)日1990年6月13日 申請(qǐng)日期1989年11月21日 優(yōu)先權(quán)日1988年11月23日
發(fā)明者約翰·D·波爾斯特拉 申請(qǐng)人:約翰弗蘭克制造公司