專利名稱：提高存儲器仿真法性能的增強型硬件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及基于微處理器的電子系統(tǒng)的測試和故障查找，更準確地說，涉及使用存儲器仿真技術(shù)對基于微處理器的電子系統(tǒng)的內(nèi)核進行的測試和故障查找。
本申請與以下和本申請同時提交的申請相關(guān)，即，J.Polstra，M.Scott和B.White的“系統(tǒng)自動診斷的內(nèi)核測試接口和方法”，J.Polstra的“基于存儲器存取分析的內(nèi)核電路自動驗證”，以及B.White，J.Polstra和C.Johnson的“驗證內(nèi)核數(shù)據(jù)總線的設(shè)備、方法和數(shù)據(jù)結(jié)構(gòu)”，這些都已轉(zhuǎn)讓給本發(fā)明的受讓人。
隨著在消費和工業(yè)產(chǎn)品中對復(fù)雜的、基于微處理器的系統(tǒng)的廣泛使用，電路故障的測試和診斷的自動化、特別是對這種系統(tǒng)的內(nèi)核進行電路故障的測試和診斷的自動化，變得極為需要，在本領(lǐng)域中眾所周知，這種系統(tǒng)的內(nèi)核是指微處理器(μP)本身以及相關(guān)元件，具體是指存儲器、時鐘、地址總線和數(shù)據(jù)總線，為了能夠正常運行，微處理器與這些元件的正確配合是必不可少的。其中，用測試設(shè)備仿真內(nèi)核元件的所謂仿真測試器，由于即使在該內(nèi)核連最低限度運轉(zhuǎn)也達不到的情況下，也能夠?qū)λ鰞?nèi)核作較詳細的診斷，所以已越來越普及地用于功能測試。
一種類型的仿真測試器是微處理器仿真器，該仿真器作為授給K.S.Bhaskar等人的美國專利4，455，654中所描述的測試器的例子，(該項專利與本發(fā)明共同轉(zhuǎn)讓給受讓人，特此引入作為對比文件);在該系統(tǒng)中，通過取走被測部件(UUT)的微處理器(μP)并通過UUT的μP插孔連接該測試系統(tǒng)而實現(xiàn)其與UUT的連接。
另一種類型的仿真式測試器是ROM(或，更一般說是存儲器)仿真器。由于ROM可與UUT數(shù)據(jù)和地址總線直接通信，而且ROM插座管腳結(jié)構(gòu)比較簡單，故而認為ROM仿真是合乎要求的。眾所周知，ROM仿真器用于軟件設(shè)計和μP的操作驗證，只是最近才應(yīng)用于故障檢測和診斷，因為，一般沒有同步信號可運用于使該測試設(shè)備與它所接收到的測試結(jié)果相同步。對該問題的一個解決辦法公開于M.H.Scott等人于1988年2月19日提交的美國專利申請07/158，223，即，“基于微處理器的電子系統(tǒng)測試和故障查找的存儲器仿真方法和系統(tǒng)”，特此全部引入作為對比文件。該測試系統(tǒng)包括基于μP的主機和接口箱，后者還包含一個與所述μP和UUT存儲器插座相連接的基于μP的系統(tǒng)。該接口箱包括與UUTμP相連的專門邏輯電路，用于在所考慮的總線周期內(nèi)提供高分辨同步信號，以便產(chǎn)生完全的故障查找的故障隔離，即，可實現(xiàn)與先有技術(shù)μP仿真同樣有效的隔離。這是因為，由μP產(chǎn)生的高分辨同步信號可用來隔離和評價在存儲器插座上通過地址和數(shù)據(jù)總線監(jiān)測到的信號。如同對來自μP連接點的信號一樣方便。如上述申請所公開的，由于基于μP系統(tǒng)的趨勢是增加RAM而減少ROM，并有可能用替代的RAM全部取消ROM。所以，測試系統(tǒng)必須恰當?shù)貧w納為尚未產(chǎn)生的、但從基于μP的電子系統(tǒng)結(jié)構(gòu)的發(fā)展趨勢來看還是可以預(yù)見的測試系統(tǒng)。
此外，本領(lǐng)域中早已認識到，在測試或診斷設(shè)備的任何部分中(甚至在最復(fù)雜的電子設(shè)備或數(shù)據(jù)處理電子設(shè)備中)，需要提供自測試能力。在基于μP的系統(tǒng)的診斷設(shè)備中尤其需要這種自測試能力，這是因為在借助于把非法信號加到被測部件(UUT)而進行的測試過程中、被測設(shè)備受到損害;還因為出故障的測試設(shè)備可能把正常工作的UUT當作出故障;以及由于在設(shè)法進行不必要的維修的過程中停機和消耗時間而導(dǎo)致相當大的損失。然而，隨著測試設(shè)備已變得越來越復(fù)雜，要在不使測試設(shè)備的復(fù)雜性和成本與被測裝置的價值完全不相稱的情況下提供完全的自測試能力往往是不實際或不可能的。
測試和診斷設(shè)備中另一個早已意識到的要求是用于適當評價由該測試設(shè)備獲取的測試結(jié)果的自校準能力。隨著在各種系統(tǒng)中帶有復(fù)雜電氣規(guī)范和內(nèi)部處理技術(shù)的更多類型和新的幾代μP投放市場，操作員在鑒定μP和為適應(yīng)UUT中的特定μP而重新校準測試設(shè)備方面所花費的時間在進行測試的總成本中已變得日益顯著。同樣，操作員用于實施這種功能的必要的技術(shù)水平已相應(yīng)地提高了，并且潛在地限制了這種測試設(shè)備的市場。
此外，已經(jīng)意識到與μP仿真相比較，存儲器仿真的相對弱點是當測試非功能性內(nèi)核或邊際功能性內(nèi)核時，存儲器仿真要求能夠確定從存儲器讀出的數(shù)據(jù)是否經(jīng)由數(shù)據(jù)總線確定到達μP。例如，在μP復(fù)位之后，將從引導(dǎo)存儲器空間的第一存儲單元讀出數(shù)據(jù)，并把該數(shù)據(jù)置于數(shù)據(jù)總線上。以前，在存儲器仿真的條件下，μP對所述數(shù)據(jù)的接收是依靠該μP能夠把該數(shù)據(jù)置于地址總線上，這種操作可能由于眾多的情況而受到阻礙，例如，該μP的高位裝入數(shù)據(jù)(HOLD)線路或解釋(INTR)線路上的非法信號，μP不工作，數(shù)據(jù)總線的故障等等。由于要求測試過程盡可能多的自動化，所以，還要求在非功能性內(nèi)核或邊際功能性內(nèi)核的條件下測試過程也自動化。
此外，既為了降低用特定的設(shè)備部件進行測試的成本、又由于便利和用戶信任的原因，運行速度是任何測試設(shè)備的重要特性，因此，希望提高數(shù)據(jù)獲取速度。
如Polstra等人的上述共同未決的申請“系統(tǒng)自動診斷的內(nèi)核測試接口和方法”(該申請已被全部引入作為對比文件)中所公開的，已經(jīng)提供高度自動化的測試和診斷系統(tǒng)，由本發(fā)明提供的自測試能力、快速性能和甚至在更低水平的可操作性條件下的測試內(nèi)核的能力，在該系統(tǒng)中具有特殊價值。
因此，本發(fā)明的目的是提供測試和診斷設(shè)備的增強措施，該措施為該測試系統(tǒng)的所有主要功能元件提供自測試能力。
本發(fā)明的另一個目的是提供測試和診斷設(shè)備的增強措施，該措施提供自動校準，以適應(yīng)被測的基于μP的系統(tǒng)中各種μP的要求。
本發(fā)明的另一個目的是提供測試和診斷設(shè)備的增強措施，該措施改進非功能性系統(tǒng)內(nèi)核和邊際功能性系統(tǒng)內(nèi)核的診斷。
本發(fā)明的另一個目的是提供測試和診斷設(shè)備的增強措施，該措施提高了數(shù)據(jù)獲取速度和測試性能。
本發(fā)明的具體目的是在Polstra等人的上述題為“系統(tǒng)自動診斷內(nèi)核測試接口和方法”的共同未決的申請中所公開的方法和設(shè)備中提供以上枚舉的增強措施。
本發(fā)明針對用于借助存儲器仿真對其內(nèi)核包括微處理器的基于微處理器的系統(tǒng)進行測試的測試設(shè)備，該設(shè)備包括(1)連接到所述微處理器輸入端至少一條數(shù)據(jù)總線線路上的門控數(shù)據(jù)緩沖器，(2)連接到所述微處理器的至少一條外部連接線上的門控狀態(tài)緩沖器裝置，所述連接線傳送表示所述微處理器工作狀態(tài)的信號，以及(3)同步信號發(fā)生器，該發(fā)生器響應(yīng)所述微處理器的外部連接線上的信號而產(chǎn)生用于控制上述兩種緩沖器對信號的接收的同步信號。這種結(jié)構(gòu)組合提高了在μP的低操作層和不工作的內(nèi)核條件下的內(nèi)核診斷能力，并提供自測試能力、自校準，還提高了數(shù)據(jù)獲取速度。
本發(fā)明還包括用于通過存儲器仿真而校準其內(nèi)核包含微處理器和數(shù)據(jù)總線的基于微處理器的系統(tǒng)的測試設(shè)備的校準裝置，該校準裝置包括(1)用于把預(yù)定的位模式存入仿真存儲器的裝置，(2)用于使微處理器發(fā)出命令把所述預(yù)定的位模式置于數(shù)據(jù)總線上的復(fù)位過驅(qū)動電路，以及(3)用于在讀操作之后、所述預(yù)定的位模式在所述數(shù)據(jù)總線上出現(xiàn)之前，對微處理器的總線周期進行計數(shù)的裝置。同步電路在每條微處理器指令之后若干總線周期內(nèi)(其周期數(shù)目等于所記錄的總線周期數(shù)目)產(chǎn)生同步信號。
本發(fā)明還包括用于通過存儲器仿真而校準其內(nèi)核包含微處理器和數(shù)據(jù)總線的基于微處理器的系統(tǒng)的測試設(shè)備的校準方法，該方法包括以下步驟(1)把預(yù)定的位模式存入仿真存儲器中，(2)使所述微處理器發(fā)出命令、把所述預(yù)定的位模式置于數(shù)據(jù)總線上，(3)在讀操作之后、所述預(yù)定的位模式出現(xiàn)在數(shù)據(jù)總線之前，對所述微處理器的總線周期計數(shù)，(4)在每條微處理器指令之后的若干周期內(nèi)(其周期數(shù)目等于所計數(shù)的總線周期數(shù)目)產(chǎn)生同步信號。
本發(fā)明還包括(1)自測試電路裝置，該裝置包括門控數(shù)據(jù)緩沖器電路裝置和門控狀態(tài)緩沖器電路裝置，(2)自測試連接器裝置，該裝置用于把同步模塊和存儲器模塊連接到所述設(shè)備的輸入/輸出端口、以允許該測試設(shè)備對其包括同步模塊的所有元件進行自測試。
根據(jù)以下參考附圖對本發(fā)明所作的詳細說明，本領(lǐng)域的技術(shù)人員將明白本發(fā)明的上述和其他目的。


圖1是包括本發(fā)明的測試設(shè)備的圖例說明，圖2是本發(fā)明的簡化的方框圖，圖3是圖2中所示整個系統(tǒng)的詳細方框圖，圖4是在圖3的系統(tǒng)中本發(fā)明的實施例的詳細方框圖。
參考圖1，作為本發(fā)明的概況，與被測部件(UUT)14連接的測試設(shè)備包括主機處理器10(該主機安置于小型外殼內(nèi)并包括鍵盤20、探針32和顯示器22)、接口箱12、包括同步模塊適配器150的同步模塊150以及隨UUT14的存儲器配置而定的至少1個存儲器模塊100(圖中示出兩個)。存儲器模塊通過多導(dǎo)線電纜92和與UUT存儲器插座72對應(yīng)的插頭與UUT相連接。圖2原理上說明圖1所示系統(tǒng)的互連，展示了該設(shè)備在多個外殼中的該設(shè)備的最佳布局?？梢岳斫猓咀罴训南到y(tǒng)元件的連接為操作者方便起見可安裝比所示更多或更少的元件。例如，該接口箱可全部包括在主機的同一外殼內(nèi)。也可注意到，圖2中，雖然以存儲器模塊在電氣上取代UUT存儲器，(要么是物理取代要么是并行連接而禁止UUT存儲器)，但是，所述同步模塊與留在UUT電路中的μP相連接。
圖3中示出本發(fā)明的兩個特征的內(nèi)含物，更準確地說，同步模塊150中附加緩沖器220的內(nèi)含物(與上面引入的“系統(tǒng)自動診斷的內(nèi)核測試接口和方法”中的設(shè)備相比)。實際上，這些附加緩沖器可以是已經(jīng)存在于該同步模塊中的、在其他情況下未使用的緩沖器。根據(jù)本發(fā)明，在兩種情況下該附加緩沖器都經(jīng)由連接線94連接到UUTμP的數(shù)據(jù)總線管腳，連接線94最好是帶狀電纜、但也可以是懸空引線、類似于圖3的標號140所示的復(fù)位、同步、時鐘和強制管腳連接線。根據(jù)本發(fā)明，在標號214處為輸入到接口箱的數(shù)據(jù)提供門控緩沖器，并且，在標號216處為輸入到該接口箱的狀態(tài)提供門控緩沖器，所述數(shù)據(jù)和狀態(tài)信號是經(jīng)由電纜90從所述同步模塊中輸出的。
暫時轉(zhuǎn)到圖4，該圖說明本發(fā)明的另一個特征，圖中說明自測試適配器400的連接，該適配器包括保護電路403、同步模塊連接器402和存儲器模塊插座401。為了進行系統(tǒng)的自測試，存儲器和同步模塊將連接到自測試適配器、而不是UUT。
根據(jù)以上本發(fā)明的簡單概述，下面將把上述在與本發(fā)明共同未決的申請中所描述的系統(tǒng)的操作作為了解構(gòu)成本發(fā)明的增強措施的操作的背景來回顧。
測試系統(tǒng)包括許多新穎的過程，這些過程包括總線測試原語、數(shù)據(jù)激勵原語和地址激勵原語，這些原語將在下文分別歸納。每條這種原語具有用來測試基本μP系統(tǒng)的內(nèi)核的特定部分的實用性，并且，當按照本發(fā)明以序列的形式使用時，允許較高程度的自動測試和診斷，這些測試和診斷具有較高速度，并且，和迄今為止能利用的測試和診斷相比，對操作者更為便利。
總線測試原語由測試設(shè)備主機中的程序執(zhí)行?？偩€測試原語的主要功能是確定μP能否在內(nèi)核執(zhí)行基本的讀和寫操作，并能由少至單一的讀和寫組成。如果成功，便可知μP至少能訪問存儲器，這種情形下，仿真存儲器通過數(shù)據(jù)總線接收位模式、并將該位模式置于可由接口箱接收并監(jiān)測的地址總線上。然而，在最佳實施例中，由于測試設(shè)備通過產(chǎn)生特征標記來執(zhí)行數(shù)據(jù)和地址總線的診斷，所以，總線測試原語以程序的形式實現(xiàn)，該程序預(yù)定利用對應(yīng)于引導(dǎo)存儲器的部分數(shù)據(jù)和地址總線。無論以單一操作實現(xiàn)還是以操作序列來實現(xiàn)，重要的是總線測試原語并不用盡包含數(shù)據(jù)和地址總線的線路，或者，甚至并不用盡可放置于這些線路或部分線路上的位組合，因此，可快速地起合格/不合格測試的作用。
借助于對一組總線線路的功能性驗證而不是完全測試，有助于其它原語的測試、以及從芯片選擇線路上獲得結(jié)果和報告結(jié)果，這與所提及的引導(dǎo)技術(shù)相符，即對該測試過程此時已測試或驗證過的操作結(jié)構(gòu)的最小部分執(zhí)行該過程，并通過所述最小部分對測試過程進行監(jiān)測。從用戶的觀點出發(fā)，重要的是總線測試不需要任何手工探測。
實現(xiàn)數(shù)據(jù)激勵原語的μP可操作性的層次比總線測試原語要低，尤其是通過重復(fù)地復(fù)位μP來進行的數(shù)據(jù)激勵原語;該功能可在總線測試原語之前被測試。一旦復(fù)位，μP存取引導(dǎo)存儲器的第一單元并檢索所存取的位模式。數(shù)據(jù)激勵不是程序，而是在每次復(fù)位時通過改變引導(dǎo)存儲器中第一單元中的位模式來實現(xiàn)的。注意到該功能對所謂向量復(fù)位和執(zhí)行復(fù)位兩種類型的微處理器是公共的，這是很有意義的。無論用哪一類型的μP，從存儲器檢索到的位模式將通過數(shù)據(jù)總線進行通信，并且，出現(xiàn)于地址總線上。在復(fù)位期間，在初始讀取引導(dǎo)存儲器第一單元期間由μP產(chǎn)生同步脈沖，該脈沖由同步模塊捕獲、與接口箱通信并用于評價數(shù)據(jù)總線上所出現(xiàn)的信號，通過探測，或者，最好是通過驗證數(shù)據(jù)總線而不是測試，來收集數(shù)據(jù)總線線路的特征標記。這是通過類似于總線測試的過程來完成的，該過程利用位模式的完備的數(shù)據(jù)激勵序列，同時，監(jiān)測芯片選擇線路。數(shù)據(jù)激勵序列在這種意義上是完備的，即，該序列由一連串基本上任意的模式組成，盡管如此，選擇該序列使得在數(shù)據(jù)總線的每一線路上產(chǎn)生唯一的特征標記。如在總線測試原語的描述中所指出的，在存儲器引導(dǎo)空間中情況一樣，僅當一個或多個的高位在循環(huán)通過引導(dǎo)空間單元時如預(yù)期的那樣為非零值，芯片選擇線路(地址總線高位若干位的邏輯函數(shù))才會反應(yīng)出錯誤，并且，即使1位或多位高位總線線路與地粘連，該合格/不合格測試也能通過。同樣，在執(zhí)行數(shù)據(jù)原語時，如預(yù)期的那樣，芯片選擇信號的有無，反映高位線路中的一根有無被閉鎖(例如，與地短接)。如果該測試通過，只剩下將數(shù)據(jù)總線的一條線路與一數(shù)據(jù)總線線路粘連的粘連故障。這可在以后用探測來診斷，或者，最好在地址總線測試之后用自動診斷來完成，由于驗證了數(shù)據(jù)總線，這種自動診斷已是可能的。
在驗證數(shù)據(jù)總線之后，可以用與關(guān)于數(shù)據(jù)激勵原語的相同的激勵序列進行地址總線的測試。然而，這可通過執(zhí)行編程的讀/寫指令序列來完成，這些指令序列使用這些位模式并通過探測、或最好是用分析存儲器，從中演繹出閉鎖或粘連的線路。如上所指出，地址線路的完備測試只要用激勵序列中有限個數(shù)的位模式便可進行。一旦地址總線線路被這樣完全診斷，由于任何在數(shù)據(jù)總線線路上出現(xiàn)的故障也會反映在地址總線線路上，所以，數(shù)據(jù)線路的完全診斷也是可能的。由于地址總線線路已完全診斷過，所以，所述任何故障都對具體總線隔離。指出以下事實是有益的，即，對執(zhí)行復(fù)位處理器來就，執(zhí)行地址激勵原語的程序可以為單一指令。對于依賴引導(dǎo)單元地址而得到第一指令地址的向量復(fù)位處理器來說，地址激勵原語通常不需要任何指令，僅僅將所要求的位模式置于仿真存儲器的復(fù)位向量單元之中。
為了從整個系統(tǒng)和方法角度扼要說明以上歸納的這些原語，當要求執(zhí)行對基于μP系統(tǒng)的內(nèi)核測試時，將仿真存儲器在電氣上取代被測部件存儲器，并將同步模塊通過導(dǎo)線140(圖3)與μP的時序信號和強制管腳相連接。當啟動測試過程時，進行某些規(guī)定的檢驗來斷定有無將電源加至如下文更詳細枚舉的內(nèi)核元件。然后，執(zhí)行復(fù)位過驅(qū)動檢驗，以確定接口箱事實上能否啟動μP的復(fù)位，并由同步模塊對該復(fù)位過驅(qū)動檢驗進行監(jiān)測以確定該復(fù)位線是否先變有效后變?yōu)闊o效。μP的實際復(fù)位并不在這一步里檢驗，而只是在μP的合適管腳上呈現(xiàn)能夠進行復(fù)位的信號。
下面，同步模塊捕獲待評價的μP時鐘信號。如接口箱沒有接收到μP時鐘信號，便對時鐘作額外的檢驗以確定該時鐘信號是否慢、或短接，并且，檢驗強制線上不期望的信號值。
這時，對μP本身未曾進行任何測試，不過已充分驗證了信號而確定這些測試可能進行。這些測試中的基本測試，即，μP復(fù)位，由復(fù)位線的過驅(qū)動和在與引導(dǎo)存儲單元對應(yīng)的芯片選擇線上尋找來自地址譯碼器80的選片信號來完成。如μP復(fù)位成功，再次對μP復(fù)位以檢驗地址總線低位線路上的正確信號以存取引導(dǎo)存儲器的第一單元。該過程這時已驗證了內(nèi)核足夠的功能性，可進行如上概述的總線測試序列、數(shù)據(jù)和地址激勵原語序列。還應(yīng)注意到，如果至此實施的任何測試已指明故障，便無需使用μP復(fù)位以外的任何更復(fù)雜或高級的功能，便能清楚地指出特定的內(nèi)核故障。上面概述的總線測試在其第一循環(huán)(可能僅有的)里將證明對內(nèi)核其余部分的完全測試和診斷所必需的唯一的另一種功能是讀和寫操作。還應(yīng)記住，由于同步模塊產(chǎn)生的高分辨的同步脈沖的緣故，可將所考慮的總線周期隔離，并且，能夠根據(jù)響應(yīng)用來運用這些線路的激勵模式而產(chǎn)生的特征標記為依據(jù)進行總線的評價。例如，如在上文引入的Polstra等人的申請中所公開的那樣，由于只有12個位模式是激勵原語所必需的，以便運用總線中32條線路，產(chǎn)生每一條線路的唯一特征標記、用于對總線的完全診斷，因此，可使測試速度顯著提高。
按照本發(fā)明，并且，再次參考圖3，導(dǎo)線140連接到UUT的復(fù)位線和在其上出現(xiàn)反映UUT μP工作狀態(tài)(狀態(tài)管腳)的信號的其它線路。例如，在80386處理器上，這些線路可以是HOLD、HLDA(保持應(yīng)答)、ADS、READY、CLK2和RESET線。這些信號通過線路140由緩沖器152所接收，再通過電纜90作為總線周期狀態(tài)機200的輸入，信號傳輸?shù)浇涌谙??？偩€周期狀態(tài)機200在主機10的控制下，對這些信號執(zhí)行邏輯操作，以產(chǎn)生用于控制同步脈沖發(fā)生狀態(tài)機202的控制信號，所述同步脈沖發(fā)生狀態(tài)機用于響應(yīng)到達該機的信號而產(chǎn)生同步信號。將該同步信號送到主機10，后者從該同步信號中產(chǎn)生控制信號，該信號返回圖中所示的接口箱的各部件，尤其是分析器RAM 62。該同步信號還直接控制門控緩沖器214和216。正如上面所指出的，因為，門控緩沖器216將實時地接收出現(xiàn)在μP狀態(tài)管腳上的信號，所以，該同步信號將使門控緩沖器216起取樣-保持電路的作用、以捕獲產(chǎn)生同步信號時μP的瞬時狀態(tài)。該功能在診斷出故障的μP或強制線上的非法狀態(tài)時、以及在保證引線140與不同類型μP的自校準的正確連接方面，具有特殊用途。
同樣，由于線路94連接到與μP相連的數(shù)據(jù)總線，并且，經(jīng)由緩沖器220和電纜90連接到數(shù)據(jù)門控緩沖器214，所以，對于數(shù)據(jù)總線輸出端的狀態(tài)來說，門控緩沖器214也起取樣-保持電路的作用。這樣，兩個門控緩沖器214和216的存儲信息構(gòu)成非常有效的通向接口箱μP的通路。
在UUTμP執(zhí)行讀操作之后，已從數(shù)據(jù)總線輸入到該UUTμP的形式出現(xiàn)的位也將出現(xiàn)在門控緩沖器214，在該處，接口箱μP能夠以該讀操作的一部分的形式存取它們。因此，UUTμP不需要執(zhí)行使位模式返回接口箱的寫操作。
應(yīng)當指出因為，該方法改善了測試設(shè)備的診斷功能，它測試和診斷任何數(shù)目的線路而不是僅僅證實它們的功能性，所以，不必用這種方法診斷所有數(shù)據(jù)總線，或為所有數(shù)據(jù)線路提供門控緩沖器。在最佳實施例中，為了妥善處理性能和增加的硬件之間的關(guān)系，門控緩沖器214僅僅監(jiān)測8條數(shù)據(jù)線路，這是因為如上述Polstra等人的申請中所公開的，如果至少能夠驗證這些數(shù)據(jù)線路，那么，將可借助地址和數(shù)據(jù)激勵原語診斷其余數(shù)據(jù)線路。在這種情況下，能夠完成這8條數(shù)據(jù)線路的完全自動診斷，而不是僅僅驗證它們的功能性。此外，在8位μP的情況下，該特征的效果最好，這是因為具有16條或更多數(shù)據(jù)數(shù)路的μP需要多次返回數(shù)據(jù)的寫操作。
此外，數(shù)據(jù)門控緩沖器214允許在預(yù)期出現(xiàn)激勵原語的位模式的復(fù)位之后的總線周期中自動校準接口箱。通過以下操作簡單地完成這種自動校準執(zhí)行UUT寫入已知數(shù)據(jù)的操作，然后，確定在復(fù)位之后門控緩沖器214中的數(shù)據(jù)與所述寫入數(shù)據(jù)一致時的總線周期的計數(shù)，并據(jù)此調(diào)整同步計數(shù)、以便將同步脈沖置于正確的總線周期中。
此外，在非功能性的和邊際功能性的內(nèi)核的情況下，通過提供位模式通向接口箱的替代通路來改進內(nèi)核診斷，這是因為如果從仿真存儲器讀出的數(shù)據(jù)實際上到達μP的話，那么，該數(shù)據(jù)能夠立即被確定。因為僅僅借助仿真存儲器就能把位模式置于數(shù)據(jù)線路上，所以，即使UUTμP是完全非功能性的，也能夠完全診斷該數(shù)據(jù)總線。
如圖4中所示，為自測試適配器400提供接口箱輸入/輸出端口。該自測試適配器包括用于防止與操作者有關(guān)的事故的保護電路。并且，包括兩個用于接納同步模塊和存儲器模塊的接頭的連接器。當按照自測適配器而不是UUT來進行這些連接時，接口箱μP把仿真存儲器看作UUT存儲器，而仿真存儲器把接口箱μP看作UUTμP。因為，接口箱本身是基于μP的系統(tǒng)，所以，能夠?qū)εc由門控緩沖器214和216提供的用來分隔輸入和輸出周期的存儲器相結(jié)合的這種連接，以及該測試系統(tǒng)的所有部件，進行自測試。在進行這種自測試時，以下做法是有用的使接口箱μP能夠超控或者總線周期狀態(tài)機200上、或者同步脈沖產(chǎn)生狀態(tài)機202上的同步脈沖產(chǎn)生過程，以提供對門控緩沖器的存儲器周期的更全面的控制。
概括地說，連接到某些狀態(tài)管腳和某些數(shù)據(jù)管腳的門控緩沖器的蘊含為該測試設(shè)備提供從數(shù)據(jù)總線到測試設(shè)備微處理器快速轉(zhuǎn)移數(shù)據(jù)的能力，甚至在UUTμP是非功能性部件時也能自動診斷數(shù)據(jù)總線的能力，以及該測試設(shè)備的自校準能力。另提供用于把仿真存儲器連接器和微處理器連接器連接到該測試設(shè)備的輸入/輸出端口的連接器的情況下，附加的門控緩沖器允許包括同步模塊的該測試設(shè)備的完全自測試。如果鑒于所用的連接電纜的長度而認為必要的話，那么，可以把緩沖器用于與μP的數(shù)據(jù)總線連接管腳相連的線路中。
這樣全面地描述了本發(fā)明的細節(jié)后，應(yīng)該理解，在不偏離本發(fā)明精神和范圍的情況下許多變型和修改對本領(lǐng)域的技術(shù)人員是顯而易見的。上面給出的詳細描述用作一種實例而不是限制，本發(fā)明的范圍僅由所附的權(quán)利要求所限定。
權(quán)利要求
1.用于借助存儲器仿真對其內(nèi)核包含微處理器的基于微處理器的系統(tǒng)進行測試的測試設(shè)備中的緩沖器電路裝置，其特征在于包括連接到所述微處理器輸入端至少一條數(shù)據(jù)總線線路上門控數(shù)據(jù)緩沖器裝置，連接到所述微處理器的至少一條外部連接線上的門控狀態(tài)緩沖器裝置，所述連接線傳送表示所述微處理器工作狀態(tài)的信號，以及同步信號發(fā)生裝置，該裝置響應(yīng)所述微處理器的所述至少一條外部連接線上的所述信號而產(chǎn)生用于控制所述門控數(shù)據(jù)緩沖器裝置和所述門控狀態(tài)緩沖器裝置兩者對信號的接收的同步信號。
2.根據(jù)權(quán)利要求1的緩沖器電路裝置，其特征在于所述門控數(shù)據(jù)緩沖器裝置和所述門控狀態(tài)緩沖器裝置通過包括公用電纜中的相應(yīng)的導(dǎo)線裝置的耦合到所述微處理器。
3.根據(jù)權(quán)利要求2的緩沖器電路裝置，其特征在于所述耦合裝置包括對應(yīng)于每個所述導(dǎo)線裝置的相應(yīng)的緩沖器裝置。
4.根據(jù)權(quán)利要求3的緩沖器電路裝置，其特征在于還包括用于評價由所述測試設(shè)備捕獲的信號的測試系統(tǒng)評價裝置，以及用于至少把所述門控數(shù)據(jù)緩沖裝置耦合到所述測試系統(tǒng)評價裝置的輸入端的裝置。
5.根據(jù)權(quán)利要求3的緩沖器電路裝置，其特征在于所述測試系統(tǒng)評價裝置是微處理器。
6.一種用于校準測試設(shè)備的校準裝置，所述測試設(shè)備借助存儲器仿真對其內(nèi)核包含微處理器和數(shù)據(jù)總線的基于微處理器的系統(tǒng)進行測試，其特征在于包括仿真存儲器裝置，用于把所選擇的位模式裝入所述仿真存儲器裝置的預(yù)定的存儲單元中的裝置，用于使所述微處理器存取所述仿真存儲器的所述預(yù)選的存儲單元、從而使所述仿真存儲器把所述預(yù)定的位模式置于所述數(shù)據(jù)總線上的裝置，同步信號發(fā)生裝置，該裝置包括比較裝置和總線周期計數(shù)裝置，所述比較裝置用于把出現(xiàn)在所述數(shù)據(jù)總線上的信號的一部分與所述預(yù)選的位模式的一部分進行比較，而所述總線周期計數(shù)裝置用于在所述比較裝置發(fā)現(xiàn)所述數(shù)據(jù)總線上的位模式與所述預(yù)選的位模式的一部分一致的時刻之前對總線周期進行計數(shù)，以及用于在所述仿真存儲器的另一次存取之后的若干總線周期內(nèi)產(chǎn)生同步信號的裝置，所述若干總線周期數(shù)等于由所述計數(shù)裝置計數(shù)的總線周期的數(shù)目。
7.一種用于校準測試設(shè)備的校準方法，所述測試設(shè)備借助仿真存儲器對其內(nèi)核包含微處理器和數(shù)據(jù)總線的基于微處理器的系統(tǒng)進行測試，其特征在于包括以下步驟把預(yù)定的位模式存入仿真存儲器中，使所述微處理器發(fā)出指令而把所述預(yù)定的位模式置于所述數(shù)據(jù)總線上，在使所述微處理器發(fā)出指令的步驟之后、所述預(yù)定的位模式出現(xiàn)在所述數(shù)據(jù)總線之前，對所述微處理器的總線周期計數(shù)，在每次微處理器指令的若干總線周期內(nèi)產(chǎn)生同步信號，所述若干總線周期數(shù)等于在所述計數(shù)步驟中所記錄的總線周期數(shù)目。
8.一種用于測試設(shè)備中的自測試電路裝置，所述測試設(shè)備借助存儲器仿真而對其內(nèi)核包含微處理器的基于微處理器的系統(tǒng)進行測試，所述自測試電路裝置包括用于把仿真存儲器連接到所述系統(tǒng)的連接裝置以及連接到所述微處理器的至少一個狀態(tài)管腳和一個數(shù)據(jù)輸入管腳的另一個連接裝置，該自測試電路裝置的特征在于包括包括門控數(shù)據(jù)緩沖器電路裝置和門控狀態(tài)緩沖器電路裝置的門控緩沖器電路裝置，以及用于把所述連接裝置和所述另一個連接裝置連接到所述設(shè)備的輸入/輸出端口的連接器裝置。
全文摘要
附加一種能被測試設(shè)備的微處理器存取的、用于接收被測的基于微處理器的系統(tǒng)總線某些線路上狀態(tài)信息和信號的門控緩沖器，這種措施提供了自測試能力、自動校準、改進的在低層可操作性下的內(nèi)核診斷以及該測試系統(tǒng)的快速操作。
文檔編號G06F11/26GK1043020SQ8910877
公開日1990年6月13日 申請日期1989年11月21日 優(yōu)先權(quán)日1988年11月23日
發(fā)明者托馬斯·P·洛克 申請人:約翰弗蘭克制造公司