本發(fā)明涉及液晶顯示領(lǐng)域，尤其是涉及一種可降低像素電極充電時(shí)的饋穿(Feedthrough)電壓的GOA驅(qū)動(dòng)電路。

背景技術(shù)：

GOA(Gate Driver on Array，集成在陣列基板上的行掃描)技術(shù)，是利用現(xiàn)有薄膜晶體管液晶顯示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)陣列(Array)制程將柵極(Gate)行掃描驅(qū)動(dòng)電路制作在陣列基板上，實(shí)現(xiàn)對(duì)柵極逐行掃描的驅(qū)動(dòng)方式的一項(xiàng)技術(shù)。GOA技術(shù)能減少外接IC(Integrated Circuit，集成電路板)的焊接(bonding)工序，有機(jī)會(huì)提升產(chǎn)能并跳變產(chǎn)品成本，而且可以使液晶顯示面板(Panel)更適合制作窄邊框或無(wú)邊框的顯示產(chǎn)品。

參考圖1，現(xiàn)有的NMOS(N-Metal-Oxide-Semiconductor，N型金屬氧化物半導(dǎo)體)晶體管GOA驅(qū)動(dòng)電路的示意圖。所述的GOA驅(qū)動(dòng)電路包括級(jí)聯(lián)的多個(gè)GOA單元，設(shè)n為正整數(shù)，第n級(jí)GOA單元包括：正反掃控制模塊11、輸出模塊12、下拉模塊13以及下拉控制模塊14。

正反掃控制模塊11包括：第一NMOS晶體管T1，其柵極電性連接于正向掃描直流控制信號(hào)U2D，源極電性連接于第n-1級(jí)GOA單元的輸出端G(n-1)，漏極電性連接于第一節(jié)點(diǎn)K(n)；第三NMOS晶體管T3，其柵極電性連接于反向掃描直流控制信號(hào)D2U，源極電性連接于第n+1級(jí)GOA單元的輸出端G(n+1)，漏極電性連接于第一節(jié)點(diǎn)K(n)。

輸出模塊12包括：第二NMOS晶體管T2，其柵極電性連接于第二節(jié)點(diǎn)Q(n)，源極電性連接于第二時(shí)鐘信號(hào)CK2，漏極電性連接于輸出端G(n)；第一電容C1，其一端電性連接于第二節(jié)點(diǎn)Q(n)，另一端電性連接于輸出端G(n)。

下拉模塊13包括：第四NMOS晶體管T4，其柵極電性連接于恒壓高電平VGH，源極電性連接于第三節(jié)點(diǎn)H(n)，漏極電性連接于第二節(jié)點(diǎn)Q(n)；第五NMOS晶體管T5，其柵極電性連接于第四節(jié)點(diǎn)P(n)，源極電性連接于恒壓低電平VGL，漏極電性連接于第六NMOS晶體管T6的漏極；第六NMOS晶體管T6，其柵極電性連接于第二時(shí)鐘信號(hào)CK2，源極電性連接于第三節(jié)點(diǎn)H(n)。

下拉控制模塊14包括：第七NMOS晶體管T7，其柵極電性連接于第四節(jié)點(diǎn)P(n)，源極電性連接于恒壓低電平VGL，漏極電性連接于輸出端G(n)；第八NMOS晶體管T8，其柵極電性連接于第一時(shí)鐘信號(hào)CK1，源極電性連接于恒壓高電平VGH，漏極電性連接于第四節(jié)點(diǎn)P(n)；第九NMOS晶體管T9，其柵極電性連接于第三節(jié)點(diǎn)H(n)，源極電性連接于第一時(shí)鐘信號(hào)CK1，漏極電性連接于第四節(jié)點(diǎn)P(n)；第十NMOS晶體管T10，其柵極電性連接于第一時(shí)鐘信號(hào)CK1，源極電性連接于第一節(jié)點(diǎn)K(n)，漏極電性連接于第三節(jié)點(diǎn)H(n)；第二電容C2，其一端電性連接于第四節(jié)點(diǎn)P(n)，另一端電性連接于恒壓低電平VGL。

參考圖2，其為圖1所示GOA驅(qū)動(dòng)電路的時(shí)序圖。電路工作時(shí)CK1為高時(shí)將第四節(jié)點(diǎn)P(n)拉高，同時(shí)將輸出端G(n-1)的信號(hào)傳入第二節(jié)點(diǎn)Q(n)，CK2為高時(shí)使電路輸出端G(n)輸出高電壓。具體為：正反掃控制模塊11通過(guò)U2D/D2U信號(hào)給相反的電壓，控制電路的正反掃，當(dāng)U2D為正、D2U為負(fù)時(shí)，將輸出端G(n-1)的信號(hào)傳入，阻止輸出端G(n+1)的信號(hào)傳入，電路正掃；當(dāng)U2D為負(fù)、D2U為正時(shí)，將輸出端G(n+1)的信號(hào)傳入，阻止輸出端G(n-1)的信號(hào)傳入，電路反掃。以電路正掃為例，上拉輸出模塊12通過(guò)時(shí)序(CK1/CK2)配合，當(dāng)輸出端G(n-1)輸出高電壓，CK1提供高電壓，CK1將第四節(jié)點(diǎn)P(n)拉高，輸出端G(n-1)將第二節(jié)點(diǎn)Q(n)拉高；在下一個(gè)時(shí)序，CK1置低，CK2拉高，CK1將第四節(jié)點(diǎn)P(n)拉低，同時(shí)第二節(jié)點(diǎn)Q(n)保持在高電壓，所以將CK2的高電壓輸出到輸出端G(n)，從而使電路輸出端G(n)輸出恒壓高電平VGH。下拉模塊13用于將電路的第二節(jié)點(diǎn)Q(n)下拉，即當(dāng)?shù)谒墓?jié)點(diǎn)P(n)為高且CK2也置高時(shí)，將第二節(jié)點(diǎn)Q(n)拉到低電壓。下拉控制模塊14在當(dāng)CK1為高電壓時(shí)可以將第四節(jié)點(diǎn)P(n)拉高。

在給像素電極(Pixel)充電后，柵極關(guān)閉瞬間會(huì)因?yàn)闁艠O與漏極(Drain)電容耦合發(fā)生饋穿(Feedthrough)現(xiàn)象，導(dǎo)致像素電極中充入的電壓與數(shù)據(jù)線(data)上的電壓有差異。雖然可以調(diào)整公共電極電壓(Vcom)來(lái)補(bǔ)償這個(gè)差異，但是在制程出現(xiàn)偏差時(shí)，饋穿電壓越大，制程偏差導(dǎo)致的公共電極電壓不均就會(huì)越明顯。所以降低像素電極充電時(shí)的饋穿電壓對(duì)提升液晶顯示面板顯示均一性有很大意義。

目前在部分柵極IC具有柵極EQ(Equivalent Circuit，等效電路)功能，能輸出具有兩次下降沿的柵極波形，以降低像素電極充電時(shí)的饋穿電壓，但是對(duì)于GOA液晶顯示面板是不適用的。因此，亟需提供一種新的GOA驅(qū)動(dòng)電路，使其輸出的柵極波形有兩個(gè)下降沿，從而降低像素電極充電時(shí)的饋穿電壓。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于，提供一種GOA驅(qū)動(dòng)電路，與現(xiàn)有的GOA驅(qū)動(dòng)電路相比，可以降低像素電極充電時(shí)的饋穿電壓，進(jìn)而改善液晶面板的顯示效果。

為實(shí)現(xiàn)上述目的，本發(fā)明提供了一種GOA驅(qū)動(dòng)電路，包括：級(jí)聯(lián)的多個(gè)GOA單元，設(shè)n為正整數(shù)，除第一級(jí)與最后一級(jí)GOA單元以外，第n級(jí)GOA單元用于依據(jù)第n-1級(jí)GOA單元的輸出端G(n-1)輸出的掃描信號(hào)、第n+1級(jí)GOA單元的輸出端G(n+1)輸出的掃描信號(hào)、第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、掃描下拉信號(hào)、正向掃描直流控制信號(hào)以及反向掃描直流控制信號(hào)，在輸出端G(n)輸出掃描信號(hào)；每一級(jí)GOA單元均包括正反掃控制模塊、輸出模塊、下拉模塊、下拉控制模塊以及輸出反饋模塊；所述正反掃控制模塊，用于依據(jù)所述正向掃描直流控制信號(hào)以及所述反向掃描直流控制信號(hào)，在第一節(jié)點(diǎn)(K(n))輸出控制信號(hào)；所述輸出模塊，耦接于所述第一節(jié)點(diǎn)(K(n))并電性連接于所述第二時(shí)鐘信號(hào)，用于依據(jù)所述控制信號(hào)和所述第二時(shí)鐘信號(hào)，在所述輸出端G(n)輸出掃描信號(hào)；所述下拉模塊，電性連接所述輸出控制模塊，用于將所述輸出端G(n)輸出的掃描信號(hào)下拉至恒壓低電平；所述下拉控制模塊，電性連接于所述第一節(jié)點(diǎn)(K(n))、所述第一時(shí)鐘信號(hào)以及所述輸出端G(n)，用于將所述輸出端G(n)輸出的掃描信號(hào)保持恒壓低電平；以及所述輸出反饋模塊，電性連接于所述掃描下拉信號(hào)、所述第一時(shí)鐘信號(hào)以及所述輸出端G(n)，用于拉低所述輸出端G(n)輸出的掃描信號(hào)的電位。

本發(fā)明的優(yōu)點(diǎn)在于，本發(fā)明提供的GOA驅(qū)動(dòng)電路，引入了第十一、第十二、第十三薄膜晶體管T11、T12、T13以及分壓電阻R1組成的輸出反饋模塊，無(wú)論是在正向掃描時(shí)還是反向掃描時(shí)，當(dāng)輸出端G(n)輸出的掃描信號(hào)為恒壓高電平VGH且掃描下拉信號(hào)CKF為高電平時(shí)，輸出反饋模塊可以將輸出端G(n)輸出的掃描信號(hào)拉低到介于恒壓高電平VGH與恒壓低電平VGL之間的電位。與現(xiàn)有技術(shù)相比，本發(fā)明提供的GOA驅(qū)動(dòng)電路能夠使輸出端G(n)輸出的掃描信號(hào)具有消角功能；通過(guò)調(diào)整掃描下拉信號(hào)CKF的時(shí)序，就可以使輸出端G(n)輸出具有兩次下降沿的波形，具有降低像素電極充電時(shí)的饋穿電壓的功能，進(jìn)而改善液晶面板的顯示效果。本發(fā)明所提供的GOA驅(qū)動(dòng)電路可應(yīng)用于手機(jī)，顯示器，電視的柵極驅(qū)動(dòng)領(lǐng)域。

附圖說(shuō)明

圖1，現(xiàn)有的NMOS晶體管GOA驅(qū)動(dòng)電路的示意圖；

圖2為圖1所示GOA驅(qū)動(dòng)電路的時(shí)序圖；

圖3，本發(fā)明所述的GOA驅(qū)動(dòng)電路一實(shí)施例的示意圖；

圖4為圖3所示GOA驅(qū)動(dòng)電路的時(shí)序圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明提供的GOA驅(qū)動(dòng)電路做詳細(xì)說(shuō)明。

參考圖3，本發(fā)明所述的GOA驅(qū)動(dòng)電路一實(shí)施例的示意圖。所述的GOA驅(qū)動(dòng)電路包括：級(jí)聯(lián)的多個(gè)GOA單元，設(shè)n為正整數(shù)，除第一級(jí)與最后一級(jí)GOA單元以外，第n級(jí)GOA單元用于依據(jù)第n-1級(jí)GOA單元的輸出端G(n-1)輸出的掃描信號(hào)、第n+1級(jí)GOA單元的輸出端G(n+1)輸出的掃描信號(hào)、第一時(shí)鐘信號(hào)CK1、第二時(shí)鐘信號(hào)CK2、掃描下拉信號(hào)CKF、正向掃描直流控制信號(hào)U2D以及反向掃描直流控制信號(hào)D2U，在輸出端G(n)輸出掃描信號(hào)。其中，所述的GOA驅(qū)動(dòng)電路的兩條時(shí)鐘信號(hào)：第一時(shí)鐘信號(hào)CK1和第二時(shí)鐘信號(hào)CK2的脈沖是依序輪流輸出，且互不重疊。每一級(jí)GOA單元均包括正反掃控制模塊31、輸出模塊32、下拉模塊33、下拉控制模塊34以及輸出反饋模塊35。

所述的正反掃控制模塊31，用于依據(jù)正向掃描直流控制信號(hào)U2D以及反向掃描直流控制信號(hào)D2U，在第一節(jié)點(diǎn)K(n)輸出控制信號(hào)。

在本實(shí)施例中，所述的正反掃控制模塊31包括：第一薄膜晶體管T1以及第三薄膜晶體管T3；第一薄膜晶體管T1的柵極電性連接于正向掃描直流控制信號(hào)U2D，源極電性連接于第n-1級(jí)GOA單元的輸出端G(n-1)，漏極電性連接于第一節(jié)點(diǎn)K(n)；第三薄膜晶體管T3的柵極電性連接于反向掃描直流控制信號(hào)D2U，源極電性連接于第n+1級(jí)GOA單元的輸出端G(n+1)，漏極電性連接于所述第一節(jié)點(diǎn)(K(n))。

所述的輸出模塊32，耦接于所述第一節(jié)點(diǎn)(K(n))并電性連接于所述第二時(shí)鐘信號(hào)，用于依據(jù)第一節(jié)點(diǎn)K(n)輸出的控制信號(hào)和第二時(shí)鐘信號(hào)CK2，在輸出端G(n)輸出掃描信號(hào)。

在本實(shí)施例中，所述的輸出模塊32包括：第二薄膜晶體管T2以及第一自舉電容C1；第二薄膜晶體管T2的柵極電性連接于第二節(jié)點(diǎn)Q(n)，源極電性連接于第二時(shí)鐘信號(hào)CK2，漏極電性連接于輸出端G(n)；第一自舉電容C1的一端電性連接于第二節(jié)點(diǎn)Q(n)，另一端電性連接于輸出端G(n)。

所述的下拉模塊33，電性連接輸出控制模塊32，用于將輸出端G(n)輸出的掃描信號(hào)下拉至恒壓低電平VGL。

在本實(shí)施例中，所述的下拉模塊33包括：第四薄膜晶體管T4、第五薄膜晶體管T5以及第六薄膜晶體管T6；第四薄膜晶體管T4的柵極電性連接于恒壓高電平VGH，源極電性連接于第三節(jié)點(diǎn)H(n)，漏極電性連接于所述第二節(jié)點(diǎn)Q(n)；第五薄膜晶體管T5的柵極電性連接于第四節(jié)點(diǎn)P(n)，源極電性連接于恒壓低電平VGL，漏極電性連接于第六薄膜晶體管T6的漏極；第六薄膜晶體管T6的柵極電性連接于第二時(shí)鐘信號(hào)CK2，源極電性連接于第三節(jié)點(diǎn)H(n)。

所述的下拉控制模塊34，電性連接于第一節(jié)點(diǎn)K(n)、第一時(shí)鐘信號(hào)CK1以及輸出端G(n)，用于將輸出端G(n)輸出的掃描信號(hào)保持恒壓低電平VGL。

在本實(shí)施例中，所述的下拉控制模塊34包括：第七薄膜晶體管T7、第八薄膜晶體管T8、第九薄膜晶體管T9、第十薄膜晶體管T10以及第二自舉電容C2；第七薄膜晶體管T7的柵極電性連接于第四節(jié)點(diǎn)P(n)，源極電性連接于恒壓低電平VGL，漏極電性連接于輸出端G(n)；第八薄膜晶體管T8的柵極電性連接于第一時(shí)鐘信號(hào)CK1，源極電性連接于恒壓高電平VGH，漏極電性連接于第四節(jié)點(diǎn)P(n)；第九薄膜晶體管T9的柵極電性連接于第三節(jié)點(diǎn)H(n)，源極電性連接于第一時(shí)鐘信號(hào)CK1，漏極電性連接于第四節(jié)點(diǎn)P(n)；第十薄膜晶體管T10的柵極電性連接于第一時(shí)鐘信號(hào)CK1，源極電性連接于第一節(jié)點(diǎn)K(n)，漏極電性連接于第三節(jié)點(diǎn)H(n)；第二自舉電容C2的一端電性連接于第四節(jié)點(diǎn)P(n)，另一端電性連接于恒壓低電平VGL。

所述的輸出反饋模塊35，電性連接于掃描下拉信號(hào)CKF、第一時(shí)鐘信號(hào)CK1以及輸出端G(n)，用于拉低輸出端G(n)輸出的掃描信號(hào)的電位。

具體為：當(dāng)輸出端G(n)輸出的掃描信號(hào)為恒壓高電平VGH且掃描下拉信號(hào)CKF為高電平時(shí)，輸出反饋模塊35將輸出端G(n)輸出的掃描信號(hào)拉低到介于恒壓高電平VGH與恒壓低電平VGL之間的電位。

本發(fā)明提出的一GOA驅(qū)動(dòng)電路，在原有GOA驅(qū)動(dòng)電路輸出模塊32基礎(chǔ)上，增加一個(gè)輸出反饋模塊35，在掃描下拉信號(hào)CKF給高電位時(shí)，將輸出端G(n)輸出的掃描信號(hào)的電位拉低，使輸出端G(n)輸出的掃描信號(hào)具有消角功能。通過(guò)調(diào)整掃描下拉信號(hào)CKF的時(shí)序，就可以使輸出端G(n)輸出具有兩次下降沿的波形，具有降低像素電極充電時(shí)的饋穿電壓的功能。

在本實(shí)施例中，所述的輸出反饋模塊35包括：第十一薄膜晶體管T11、第十二薄膜晶體管T12、第十三薄膜晶體管T13以及分壓電阻R1；第十一薄膜晶體管T11的柵極電性連接于輸出端G(n)，源極電性連接于掃描下拉信號(hào)CKF，漏極電性連接于第五節(jié)點(diǎn)F(n)；第十二薄膜晶體管T12的柵極電性連接于第一時(shí)鐘信號(hào)CK1，源極電性連接于恒壓低電平VGL，漏極電性連接于第五節(jié)點(diǎn)F(n)；第十三薄膜晶體管T13的柵極電性連接于第五節(jié)點(diǎn)F(n)，源極通過(guò)分壓電阻R1電性連接于恒壓低電平VGL，漏極電性連接于輸出端G(n)。

其中，輸出端G(n)輸出的掃描信號(hào)隨著第五節(jié)點(diǎn)F(n)上升至高電平而下降至介于恒壓高電平VGH與恒壓低電平VGL之間的電位。具體為：在輸出反饋模塊35中，掃描下拉信號(hào)CKF經(jīng)過(guò)柵極由輸出端G(n)控制的第十一薄膜晶體管T11給第五節(jié)點(diǎn)F(n)充電；同時(shí)由第十二薄膜晶體管T12柵極連接到第一時(shí)鐘信號(hào)CK1，拉低第五節(jié)點(diǎn)F(n)的電位；此外，第十三薄膜晶體管T13與分壓電阻R1串聯(lián)組成分壓電路，一端接恒壓低電平VGL，一端接輸出端G(n)，并且第十三薄膜晶體管T13的柵極連接到第五節(jié)點(diǎn)F(n)。這樣當(dāng)輸出端G(n)輸出的掃描信號(hào)為恒壓高電平VGH且掃描下拉信號(hào)CKF為高電平時(shí)，就可以將第五節(jié)點(diǎn)F(n)拉高，觸發(fā)分壓電路將輸出端G(n)輸出的掃描信號(hào)拉低到介于恒壓高電平VGH與恒壓低電平VGL之間的電位。

優(yōu)選的，在本實(shí)施例中，所述的輸出反饋模塊35進(jìn)一步包括：負(fù)載電阻R2以及負(fù)載電容C3；負(fù)載電阻R2的一端電性連接于第十一薄膜晶體管T11的漏極同時(shí)電性連接于負(fù)載電容的一端C3，負(fù)載電阻R2的另一端電性連接于第五節(jié)點(diǎn)F(n)；負(fù)載電容C3的另一端電性連接于恒壓低電平VGL。其中，輸出端G(n)輸出的掃描信號(hào)隨著第五節(jié)點(diǎn)F(n)平緩上升至高電平而平緩下降至介于恒壓高電平VGH與恒壓低電平VGL之間的電位。具體為：通過(guò)在輸出反饋模塊35中第五節(jié)點(diǎn)F(n)的充電路徑上增加一個(gè)由負(fù)載電阻R2以及負(fù)載電容C3串聯(lián)組成的RC負(fù)載(Loading)，使第五節(jié)點(diǎn)F(n)電位上升沒(méi)有掃描下拉信號(hào)CKF那么快，而是具有一定的延遲(即第五節(jié)點(diǎn)F(n)平緩上升至高電平)，所以可以使輸出端G(n)輸出的掃描信號(hào)在消角時(shí)更平緩。

具體的，本發(fā)明所述的各個(gè)薄膜晶體管均為N型低溫多晶硅半導(dǎo)體薄膜晶體管。隨著低溫多晶硅(Low Temperature Poly-silicon，LTPS)半導(dǎo)體薄膜晶體管的發(fā)展，LTPS-TFT液晶顯示器也越來(lái)越受關(guān)注，LTPS-TFT液晶顯示器具有高分辨率、反應(yīng)速度快、高亮度、高開口率等優(yōu)點(diǎn)。而且由于LTPS半導(dǎo)體本身具有超高載流子遷移率的特性，可以采用GOA技術(shù)將柵極驅(qū)動(dòng)器制作在薄膜晶體管陣列基板上，達(dá)到系統(tǒng)整合的目標(biāo)、節(jié)省空間及驅(qū)動(dòng)IC的成本。

特別地，在第一級(jí)GOA單元中，第一薄膜晶體管T1的源極電性連接于電路起始信號(hào)STV；在最后一級(jí)GOA單元中，第三薄膜晶體管T3的源極電性連接于電路起始信號(hào)STV。本發(fā)明所述的GOA驅(qū)動(dòng)電路既可以從第一級(jí)向最后一級(jí)逐級(jí)進(jìn)行正向掃描，也可以從最后一級(jí)向第一級(jí)逐級(jí)進(jìn)行反向掃描。其中，在正向掃描時(shí)，首先向第一級(jí)GOA單元中的第一薄膜晶體管T1提供正向掃描直流控制信號(hào)U2D(即U2D為正、D2U為負(fù))和電路起始信號(hào)STV；也即正向掃描時(shí)，與所述第一薄膜晶體管T1電性連接的正向掃描直流控制信號(hào)U2D為正、第n-1級(jí)GOA單元的輸出端G(n-1)提供高電平。反向掃描時(shí)，首先向最后一級(jí)GOA單元中的第三薄膜晶體管T3提供反向掃描直流控制信號(hào)D2U(即D2U為正、U2D為負(fù))和電路起始信號(hào)STV；也即反向掃描時(shí)，與所述第三薄膜晶體管T3電性連接的反向掃描直流控制信號(hào)D2U為正、第n+1級(jí)GOA單元的輸出端G(n+1)提供高電平。

本發(fā)明所述的GOA驅(qū)動(dòng)電路，無(wú)論是在正向掃描時(shí)還是反向掃描時(shí)，當(dāng)輸出端G(n)輸出的掃描信號(hào)為恒壓高電平VGH且掃描下拉信號(hào)CKF為高電平時(shí)，輸出反饋模塊35將輸出端G(n)輸出的掃描信號(hào)拉低到介于恒壓高電平VGH與恒壓低電平VGL之間的電位。與現(xiàn)有技術(shù)相比，能夠使輸出端G(n)輸出的掃描信號(hào)具有消角功能。通過(guò)調(diào)整掃描下拉信號(hào)CKF的時(shí)序，就可以使輸出端G(n)輸出具有兩次下降沿的波形，具有降低像素電極充電時(shí)的饋穿電壓的功能。

參考圖4，其為圖3所示GOA驅(qū)動(dòng)電路的時(shí)序圖。電路工作時(shí)CK1為高時(shí)將第四節(jié)點(diǎn)P(n)拉高，同時(shí)將輸出端G(n-1)的信號(hào)傳入第二節(jié)點(diǎn)Q(n)，CK2為高時(shí)使電路輸出端G(n)輸出高電壓。正反掃控制模塊31通過(guò)U2D/D2U信號(hào)給相反的電壓，控制電路的正反掃，當(dāng)U2D為正、D2U為負(fù)時(shí)，將輸出端G(n-1)的信號(hào)傳入，阻止輸出端G(n+1)的信號(hào)傳入，電路正掃；當(dāng)U2D為負(fù)、D2U為正時(shí)，將輸出端G(n+1)的信號(hào)傳入，阻止輸出端G(n-1)的信號(hào)傳入，電路反掃。以電路正掃為例，上拉輸出模塊32通過(guò)時(shí)序(CK1/CK2)配合，當(dāng)輸出端G(n-1)輸出高電壓，CK1提供高電壓，CK1將第四節(jié)點(diǎn)P(n)拉高，輸出端G(n-1)將第二節(jié)點(diǎn)Q(n)拉高；在下一個(gè)時(shí)序，CK1置低，CK2拉高，CK1將第四節(jié)點(diǎn)P(n)拉低，同時(shí)第二節(jié)點(diǎn)Q(n)保持在高電壓，所以將CK2的高電壓輸出到輸出端G(n)，從而使電路輸出端G(n)輸出VGH。當(dāng)?shù)谒墓?jié)點(diǎn)P(n)為高且CK2也置高時(shí)，下拉模塊33將第二節(jié)點(diǎn)Q(n)拉到低電壓。在當(dāng)CK1為高電壓時(shí)，下拉控制模塊34可以將第四節(jié)點(diǎn)P(n)拉高。當(dāng)輸出端G(n)輸出的掃描信號(hào)為VGH且CKF為高電平時(shí)，輸出反饋模塊35就可以將第五節(jié)點(diǎn)F(n)拉高，觸發(fā)輸出反饋模塊35的分壓電路將輸出端G(n)輸出的掃描信號(hào)拉低到介VGH與VGL之間的電位。通過(guò)在輸出反饋模塊35中第五節(jié)點(diǎn)F(n)的充電路徑上增加一個(gè)RC負(fù)載，使第五節(jié)點(diǎn)F(n)電位上升時(shí)具有一定的延遲，可以使輸出端G(n)輸出的掃描信號(hào)在消角時(shí)更平緩。

只需要調(diào)整掃描下拉信號(hào)CKF的時(shí)序，就可以使輸出端G(n)輸出具有兩次下降沿的波形。而饋穿電壓是由于柵極關(guān)閉瞬間與源極/漏極間的耦合造成的，其公式為V(feedthrough)＝Cgd×(Vg1-Vg2)/(Cgs+Clc+Cst)；其中Vgd是像素電極(Pixel)中TFT器件的柵極與漏極電容，Clc是像素電極的液晶電容，Cst是像素電極的存儲(chǔ)電容；Vg1是像素電極中TFT器件關(guān)閉之前的柵極電壓，即VGH，Vg2是像素電極中TFT器件關(guān)閉之后的柵極電壓，即VGL。通過(guò)本發(fā)明提供的GOA驅(qū)動(dòng)電路，可以將像素電極關(guān)閉之前的柵極電壓降低到介于VGH和VGL之間的某一電壓值，從而可以降低像素電極關(guān)閉時(shí)造成的饋穿電壓。

綜上所述，本發(fā)明提供的GOA驅(qū)動(dòng)電路，引入了第十一、第十二、第十三薄膜晶體管T11、T12、T13，分壓電阻R1，負(fù)載電阻R2以及負(fù)載電容C3組成的輸出反饋模塊，無(wú)論是在正向掃描時(shí)還是反向掃描時(shí)，當(dāng)輸出端G(n)輸出的掃描信號(hào)為恒壓高電平VGH且掃描下拉信號(hào)CKF為高電平時(shí)，輸出反饋模塊可以將輸出端G(n)輸出的掃描信號(hào)拉低到介于恒壓高電平VGH與恒壓低電平VGL之間的電位。與現(xiàn)有技術(shù)相比，本發(fā)明提供的GOA驅(qū)動(dòng)電路能夠使輸出端G(n)輸出的掃描信號(hào)具有消角功能；通過(guò)調(diào)整掃描下拉信號(hào)CKF的時(shí)序，就可以使輸出端G(n)輸出具有兩次下降沿的波形，具有降低像素電極充電時(shí)的饋穿電壓的功能，進(jìn)而改善液晶面板的顯示效果。本發(fā)明所提供的GOA驅(qū)動(dòng)電路可應(yīng)用于手機(jī)，顯示器，電視的柵極驅(qū)動(dòng)領(lǐng)域。

以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。