專利名稱：驅(qū)動電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種驅(qū)動電路。
背景技術(shù)：
PWM(Pulse Width Modulation)控制器的供電電源VCC是由計算機(jī)主板中的CPU的輸入電壓Vin(12V)經(jīng)過運放轉(zhuǎn)換而成。而輸入電壓Vin和P WM控制器的供電電源VCC有一定的供電時序要求，輸入電壓Vin必須先于PWM控制器的供電電源VCC啟動。然而，輸入電壓Vin與供電電源VCC之間的穩(wěn)壓電容會存儲部分電流，計算機(jī)關(guān)機(jī)后快速開機(jī)時，穩(wěn)壓電容放電，PWM控制器的供電電源VCC的殘余電壓沒有達(dá)到PWM控制器默認(rèn)的低電平以下，從而會導(dǎo)致PWM控制器的供電電源VCC先于輸入電壓Vin啟動，PWM控制器的供電電源VCC的殘余電壓為所述PWM控制器供電。如此，不僅會干擾PWM控制器的工作，甚至?xí)霈F(xiàn)燒毀PWM控制器的現(xiàn)象。

發(fā)明內(nèi)容
有鑒于此，有必要提供一種可避免斷電重啟時干擾甚至燒毀控制器的驅(qū)動電路。一種驅(qū)動電路，其用于驅(qū)動一控制器。所述驅(qū)動電路包括一使能電路、一電源輸入控制電路、一穩(wěn)壓電路。所述電源輸入控制電路連接在所述使能電路與所述穩(wěn)壓電路之間。所述穩(wěn)壓電路連接至所述控制器。所述使能電路用于在所述驅(qū)動電路正常工作時，使所述電源輸入控制電路輸出一工作電壓至所述穩(wěn)壓電路，同時，在所述驅(qū)動電路斷電后重啟時，使所述電源輸入控制電路停止為所述穩(wěn)壓電路供電。所述驅(qū)動電路進(jìn)一步包括一放電電路，所述放電電路連接在所述穩(wěn)壓電路與地之間。所述放電電路在所述驅(qū)動電路斷電后重啟時工作，用于將所述穩(wěn)壓電路內(nèi)的殘余電壓導(dǎo)入至地。相對于現(xiàn)有技術(shù)，本發(fā)明提供的驅(qū)動電路進(jìn)一步包括一放電電路，所述放電電路在所述驅(qū)動電路斷電后重啟時工作，用于將所述穩(wěn)壓電路內(nèi)的殘余電壓導(dǎo)入至地。因此，可避免穩(wěn)壓電路內(nèi)的殘余電壓干擾控制器的工作。


圖1為本發(fā)明實施方式提供的驅(qū)動電路的示意圖。主要元件符號說明驅(qū)動電路100PWM 控制器IOOa芯片驅(qū)動器IOOb控制端110第一電源輸入端111第二電源輸入端112使能電路10
電源輸入控制電路20
穩(wěn)壓電路30
放電電路40
使能源En
第一電阻Rl
第一 N-MOS管Ql
柵極G
源極S
漏極D
電源輸入端Vin
第一 NPN管Q2
電源輸出端22
第二 N-MOS管Q3
第二 NPN管Q4
第二電阻R2
集電極C
發(fā)射極E
基極B
第三電阻R3
第四電阻R4
第五電阻R5
第六電阻R6
第一結(jié)點01
第一結(jié)點02
第一穩(wěn)壓電容Cl
第二穩(wěn)壓電容C2
第三NPN管Q5
第七電阻R7
分壓電阻R8
輸入端41
輸出端42
第三結(jié)點0具體實施例方式下面將結(jié)合附圖對本發(fā)明作進(jìn)一步的詳細(xì)說明。請參閱圖1，本發(fā)明提供的驅(qū)動電路100，其用于驅(qū)動一 PWM(Pulse WidthModulation)控制器100a及一芯片驅(qū)動器100b。所述驅(qū)動P WM控制器IOOa包括一控制端110及一第一電源輸入端111。所述芯片驅(qū)動器IOOb包括一第二電源輸入端112。所述驅(qū)動電路100包括一使能電路10、一電源輸入控制電路20、一穩(wěn)壓電路30及一放電電路40。所述電源輸入控制電路20連接在所述使能電路10與所述穩(wěn)壓電路30之間。所述穩(wěn)壓電路30連接至所述P WM控制器IOOa及芯片驅(qū)動器100b。所述使能電路10用于在所述驅(qū)動電路100正常工作時，使所述電源輸入控制電路20輸出一工作電壓至所述穩(wěn)壓電路30，同時，在所述驅(qū)動電路100斷電后重啟時，使所述電源輸入控制電路20停止為所述穩(wěn)壓電路30供電。所述放電電路40連接在所述穩(wěn)壓電路30與地之間。所述放電電路40在所述驅(qū)動電路100斷電后重啟時工作，用于將所述穩(wěn)壓電路30內(nèi)的殘余電壓導(dǎo)入至地。所述使能電路10包括一使能源Eru—第一電阻Rl及一第一 N-MOS管Ql。所述第
一N-MOS管Ql的柵極G通過所述第一電阻Rl連接至所述使能源En。所述第一 N-MOS管Ql的源極S接地。所述電源輸入控制電路20包括一電源輸入端Vin、一第一 NPN管Q2、一電源輸出端22、一第二 N-MOS管Q3及一第二 NPN管Q4。所述第一 N-MOS管Ql的漏極D通過一第二電阻R2連接至所述電源輸入端Vin。所述第一 NPN管Q2的集電極C連接至所述電源輸入端Vin。所述第一 NPN管Q2的發(fā)射極E連接至所述電源輸出端22。所述第一 NPN管Q2的基極B通過一第三電阻R3連接至所述第二 N-MOS管Q3的源極S，而且通過一第四電阻R4連接至所述電源輸入端Vin，同時連接至所述驅(qū)動PWM控制器IOOa的控制端110。所述第
二N-MOS管Q3的漏極D連接至所述電源輸入端Vin。所述第二 N-MOS管Q3的柵極G通過一第五電阻R5連接至所述電源輸入端Vin。所述第二 NPN管Q4的基極B通過一第六電阻R6連接在所述第二電阻R2與所述第一 N-MOS管Ql的漏極D之間的形成的第一結(jié)點01上，也即第二 NPN管Q4的基極B通過所述第六電阻R6與所述第二電阻R2連接至所述電源輸入端Vin。所述第二 NPN管Q4的集電極C連接至所述第五電阻R5與所述第二 N-MOS管Q3的柵極G形成的第二結(jié)點02上。 本實施方式中，所述穩(wěn)壓電路30包括一第一穩(wěn)壓電容Cl及一第二穩(wěn)壓電容C2。所述第一穩(wěn)壓電容Cl與第二穩(wěn)壓電容C2并聯(lián)在所述電源輸出端22與地之間。具體地，所述第一穩(wěn)壓電容Cl的陽極連接至所述電源輸出端22，所述第一穩(wěn)壓電容Cl的陰極接地。所述第二穩(wěn)壓電容C2的陽極連接至所述電源輸出端22，所述第二穩(wěn)壓電容C2的陰極接地。所述放電電路40包括一第三NPN管Q5、一第七電阻R7及一分壓電阻R8。所述分壓電阻R8包括一輸入端41及一輸出端42。所述第三NPN管Q5的基極B通過所述第七電阻R7連接在所述第一結(jié)點01與所述第六電阻R6之間形成的第三結(jié)點03上。所述第三NPN管Q5的集電極C通過一分壓電阻R8連接至所述第二穩(wěn)壓電容C2的陽極，也即，所述分壓電阻R8的輸入端41連接至所述第二穩(wěn)壓電容C2的陽極，所述輸出端42連接至所述第三NPN管Q5的集電極C。所述第三NPN管Q5的發(fā)射極E接地。同時，所述驅(qū)動PWM控制器IOOa的第一電源輸入端111及所述芯片驅(qū)動器IOOb的第二電源輸入端112均連接至所述分壓電阻R8的輸入端41。所述驅(qū)動電路100正常供電時，所述電源輸入控制電路20的電源輸入端Vin得到一工作電壓，同時，所述使能電路10包括的使能源En得到一高平電電壓。所述第一 N-MOS管Ql導(dǎo)通，所述第二 NPN管Q4的基極B與所述第三NPN管Q5的基極B均為低電平，所述第二 NPN管Q4與所述第三NPN管Q5均截止。因此，所述第二 N-MOS管Q3的柵極G得到一高電平，所述第二 N-MOS管Q3導(dǎo)通，所述第一 NPN管Q2的基極B得到一高電平，所述第一NPN管Q2導(dǎo)通，所述電源輸入端Vin得到的工作電流通過所述第一 NPN管Q2至所述穩(wěn)壓電
5路30，經(jīng)所述穩(wěn)壓電路30穩(wěn)壓后，分別輸入至所述驅(qū)動P WM控制器IOOa的第一電源輸入端111及所述芯片驅(qū)動器IOOb的第二電源輸入端112，為所述驅(qū)動PWM控制器IOOa與所述芯片驅(qū)動器IOOb提供一工作電壓Vcc。同時，所述驅(qū)動PWM控制器IOOa通過所述控制端110控制所述第一 NPN管Q2工作在放大狀態(tài)。當(dāng)所述驅(qū)動電路100斷電后需重新啟動時，所述使能電路10包括的使能源En得到一低平電電壓，所述第一 N-MOS管Ql截止，所述第二 NPN管Q4的基極B與所述第三NPN管Q5的基極B均為高電平，所述第二 NPN管Q4與所述第三NPN管Q5均導(dǎo)通。因此，所述第二 N-MOS管Q3的柵極G得到一低電平，所述第二 N-MOS管Q3截止，所述第一 NPN管Q2的基極B得到一低電平，所述第一 NPN管Q2截止，所述電源輸入端Vin停止為所述穩(wěn)壓電路30供電。然而，因為所述第三NPN管Q5導(dǎo)通，所以，所述穩(wěn)壓電路30內(nèi)的第一穩(wěn)壓電容Cl與所述第二穩(wěn)壓電容C2殘余的電壓通過所述第三NPN管Q5放電而導(dǎo)入至地。因此，所述驅(qū)動PWM控制器IOOa與所述芯片驅(qū)動器IOOb在所述驅(qū)動電路100斷電后需重新啟動時停止工作。本發(fā)明提供的驅(qū)動電路進(jìn)一步包括一放電電路，所述放電電路在所述驅(qū)動電路斷電后重啟時工作，用于將所述穩(wěn)壓電路內(nèi)的殘余電壓導(dǎo)入至地。因此，可避免穩(wěn)壓電路內(nèi)的殘余電壓干擾控制器的工作?？梢岳斫獾氖?，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)構(gòu)思做出其它各種相應(yīng)的改變與變形，而所有這些改變與變形都應(yīng)屬于本發(fā)明權(quán)利要求的包括范圍。
權(quán)利要求
1.一種驅(qū)動電路，其用于驅(qū)動一控制器，所述驅(qū)動電路包括一使能電路、一電源輸入控制電路、一穩(wěn)壓電路，所述電源輸入控制電路連接在所述使能電路與所述穩(wěn)壓電路之間，所述穩(wěn)壓電路連接至所述控制器，所述使能電路用于在所述驅(qū)動電路正常工作時，使所述電源輸入控制電路輸出一工作電壓至所述穩(wěn)壓電路，同時，在所述驅(qū)動電路斷電后重啟時，使所述電源輸入控制電路停止為所述穩(wěn)壓電路供電，其特征在于所述驅(qū)動電路進(jìn)一步包括一放電電路，所述放電電路連接在所述穩(wěn)壓電路與地之間，所述放電電路在所述驅(qū)動電路斷電后重啟時工作，用于將所述穩(wěn)壓電路內(nèi)的殘余電壓導(dǎo)入至地。
2.如權(quán)利要求1所述的驅(qū)動電路，其特征在于所述使能電路包括一使能源及一第一N-MOS管，所述第一 N-MOS管的柵極通過一第一電阻連接至所述使能源，所述第一 N-MOS管的源極接地，所述電源輸入控制電路包括一電源輸入端、一第一 NPN管、一電源輸出端、一第二 N-MOS管及一第二 NPN管，所述第一 N-MOS管的漏極通過一第二電阻連接至所述電源輸入端，所述第一 NPN管的集電極連接至所述電源輸入端，所述第一 NPN管的發(fā)射極連接至所述電源輸出端，所述第一 NPN管的基極通過一第三電阻連接至所述第二 N-MOS管的源極，而且通過一第四電阻連接至所述電源輸入端，所述第二 N-MOS管的漏極連接至所述電源輸入端，所述第二 N-MOS管的柵極通過一第五電阻連接至所述電源輸入端，所述第二 NPN管的基極通過一第六電阻連接在所述第二電阻與所述第一 N-MOS管的漏極之間的形成的第一結(jié)點上，所述第二 NPN管的集電極連接至所述第五電阻與所述第二 N-MOS管的柵極形成的^ ·~- 點-Jn ο
3.如權(quán)利要求2所述的驅(qū)動電路，其特征在于所述第一NPN管的基極連接至所述控制器的一控制端，所述控制端用于在所述驅(qū)動電路工作時，控制所述第一 NPN管工作在放大狀態(tài)。
4.如權(quán)利要求2所述的驅(qū)動電路，其特征在于所述穩(wěn)壓電路包括一第一穩(wěn)壓電容及一第二穩(wěn)壓電容，所述第一穩(wěn)壓電容的陽極連接至所述電源輸出端，所述第一穩(wěn)壓電容的陰極接地，所述第二穩(wěn)壓電容的陽極連接至所述電源輸出端，所述第二穩(wěn)壓電容的陰極接地。
5.如權(quán)利要求4所述的驅(qū)動電路，其特征在于所述放電電路包括一第三NPN管及一分壓電阻，所述分壓電阻包括一輸入端及一輸出端，所述第三NPN管的基極通過一第七電阻連接在所述第一結(jié)點與所述第六電阻之間形成的第三結(jié)點上，所述分壓電阻的輸入端連接至所述第二穩(wěn)壓電容的陽極，所述輸出端連接至所述第三NPN管的集電極，所述第三NPN管的發(fā)射極接地。
全文摘要
一種驅(qū)動電路，其用于驅(qū)動一控制器。所述驅(qū)動電路包括一使能電路、一電源輸入控制電路、一穩(wěn)壓電路。所述電源輸入控制電路連接在所述使能電路與所述穩(wěn)壓電路之間。所述穩(wěn)壓電路連接至所述控制器。所述使能電路用于在所述驅(qū)動電路正常工作時，使所述電源輸入控制電路輸出一工作電壓至所述穩(wěn)壓電路，同時，在所述驅(qū)動電路斷電后重啟時，使所述電源輸入控制電路停止為所述穩(wěn)壓電路供電。所述驅(qū)動電路進(jìn)一步包括一放電電路，所述放電電路連接在所述穩(wěn)壓電路與地之間。所述放電電路在所述驅(qū)動電路斷電后重啟時工作，用于將所述穩(wěn)壓電路內(nèi)的殘余電壓導(dǎo)入至地。本發(fā)明的驅(qū)動電路可避免穩(wěn)壓電路內(nèi)的殘余電壓干擾控制器工作。
文檔編號G06F1/26GK102591437SQ201110004508
公開日2012年7月18日 申請日期2011年1月11日 優(yōu)先權(quán)日2011年1月11日
發(fā)明者白云, 童松林, 羅奇艷, 陳鵬 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司