本發(fā)明屬于液晶顯示領(lǐng)域，尤其涉及一種GOA驅(qū)動電路。

背景技術(shù)：

傳統(tǒng)的液晶顯示器的驅(qū)動電路一般為外部搭載的集成電路模組的形式，如普遍采用的TAB(Tape Automated Bonding)封裝結(jié)構(gòu)。而隨著具有超高載流子遷移率特性的低溫多晶硅(LTPS，Low Temperature Poly silicon)半導(dǎo)體薄膜晶體管的發(fā)展，基于面板周邊的集成電路技術(shù)逐漸成為研究的焦點，其中典型的應(yīng)用是陣列基板行驅(qū)動技術(shù)(GOA，Gate Driver On Array)。

GOA驅(qū)動電路是利用液晶顯示器Array制程將行(Gate)掃描驅(qū)動信號電路制作在陣列基板上來實現(xiàn)對像素單元的逐行驅(qū)動掃描。GOA驅(qū)動電路不僅能夠減少外接集成電路的焊接工序，提高集成度，還可以提升產(chǎn)能降低生產(chǎn)成本，是中小尺寸液晶顯示產(chǎn)品(例如手機，PDA等)的首選。另外，隨著手機智能化進(jìn)程日益加快，中小尺寸液晶顯示設(shè)備的觸控技術(shù)也需要得到相應(yīng)的技術(shù)支持，因此對驅(qū)動電路提出了更多要求。

由于液晶顯示器采用的是逐行掃描，因此一行像素單元在一幀畫面的顯示中，僅在對其進(jìn)行掃描時才處于開啟狀態(tài)，在對其他像素單元進(jìn)行掃描時需要處于關(guān)閉狀態(tài)，現(xiàn)有的GOA驅(qū)動電路一般以專門設(shè)置的維持電路來使像素單元保持關(guān)閉的狀態(tài)。但由于晶體管的參數(shù)具有很大的分散性，且長期工作后其性能有可能受到影響進(jìn)一步使其參數(shù)改變，使得維持電路中一些關(guān)鍵電路節(jié)點的電壓在電路長時間工作后會發(fā)生變化，嚴(yán)重時將導(dǎo)致維持功能的實效，進(jìn)而影響GOA驅(qū)動電路的穩(wěn)定性。

本發(fā)明針對上述問題提出解決方案，提出一種能夠穩(wěn)定輸出的GOA驅(qū)動電路。

技術(shù)實現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題之一是需要提供一種能夠穩(wěn)定輸出的GOA驅(qū)動電路。

為了解決上述技術(shù)問題，本申請的實施例提供了一種GOA驅(qū)動電路，由多級GOA驅(qū)動單元級聯(lián)構(gòu)成，每一級GOA驅(qū)動單元用于驅(qū)動一行像素單元，所述GOA驅(qū)動單元包括：上拉控制單元，接收前一級GOA驅(qū)動單元的行掃描信號，生成控制上拉單元動作的掃描控制信號；上拉單元，與所述上拉控制單元相連接，根據(jù)接收的掃描控制信號將本級GOA驅(qū)動單元的掃描時鐘信號轉(zhuǎn)化為行掃描信號；下拉單元，與所述上拉控制單元和上拉單元相連接，基于后一級GOA驅(qū)動單元的掃描時鐘信號將所述掃描控制信號和行掃描信號下拉至低電平；下拉維持單元，與所述上拉控制單元和上拉單元相連接，用于在非本行像素單元的行掃描期間將所述掃描控制信號和行掃描信號維持在低電平。

優(yōu)選地，所述上拉控制單元包括上拉控制晶體管，所述上拉控制晶體管的柵極與漏極連接在一起以接收前一級GOA驅(qū)動單元的行掃描信號，其源極與所述上拉單元相連接。

優(yōu)選地，所述上拉單元包括：上拉晶體管，所述上拉晶體管的柵極與所述上拉控制晶體管的源極相連接，其漏極與本級GOA驅(qū)動單元的掃描時鐘信號相連接，其源極生成并輸出行掃描信號；自舉電容，其兩端并聯(lián)接在所述上拉晶體管的柵極與源極，用于在輸出行掃描信號時抬升所述掃描控制信號以保證上拉晶體管的可靠輸出。

優(yōu)選地，所述下拉單元包括第一下拉晶體管與第二下拉晶體管，所述第一下拉晶體管和第二下拉晶體管的漏極分別連接行掃描信號和掃描控制信號；所述第一下拉晶體管的柵極與第二下拉晶體管的柵極相連接，同時接收后一級GOA驅(qū)動單元的掃描時鐘信號；所述第一下拉晶體管的源極與第二下拉晶體管的源極相連接，同時連接直流下拉電壓。

優(yōu)選地，所述下拉維持單元包括第一下拉維持單元與第二下拉維持單元，由第一下拉控制信號與第二下拉控制信號控制所述第一下拉維持單元與第二下拉維持單元交替工作。

優(yōu)選地，所述第一下拉維持單元包括：第一晶體管，其柵極與漏極相連接，共同接收第一下拉控制信號，其源極與第二晶體管的漏極相連接；第二晶體管，其柵極與所述掃描控制信號相連接，其源極與直流下拉電壓相連接；第三晶體管，其柵極和漏極分別與所述第二晶體管的漏極和所述第一晶體管的漏極相連接，其源極與第四晶體管的漏極相連接；第四晶體管，其柵極與所述第二晶體管的柵極相連接，其源極與直流下拉電壓相連接；第五晶體管，其漏極與所述行掃描信號相連接；第六晶體管，其漏極與所述掃描控制信號相連接；所述第五晶體管與所述第六晶體管的柵極共同連接于所述第四晶體管的漏極，其源極共同連接于直流下拉電壓。

優(yōu)選地，所述第二下拉維持單元具有與所述第一下拉維持單元相同的結(jié)構(gòu)，并將所述第一下拉控制信號替換為第二下拉控制信號。

優(yōu)選地，所述第一下拉控制信號與第二下拉控制信號交替為高電平和低電平。

優(yōu)選地，所述第一下拉控制信號與第二下拉控制信號的頻率小于所述GOA驅(qū)動電路的掃描時鐘信號的頻率。

優(yōu)選地，采用四組掃描時鐘信號對所述GOA驅(qū)動電路進(jìn)行驅(qū)動，其中，第一組掃描時鐘信號連接第4n+1行GOA驅(qū)動單元，第二組掃描時鐘信號連接第4n+2行GOA驅(qū)動單元，第三組掃描時鐘信號連接第4n+3行GOA驅(qū)動單元，第四組掃描時鐘信號連接第4n+4行GOA驅(qū)動單元，n為大于等于0的整數(shù)；所述第一組掃描時鐘信號、第二組掃描時鐘信號、第三組掃描時鐘信號及第四組掃描時鐘信號的周期相等，且其占空比均為1/4；所述第一組掃描時鐘信號、第二組掃描時鐘信號、第三組掃描時鐘信號及第四組掃描時鐘信號中后一組掃描時鐘信號依次較前一組掃描時鐘信號的相位滯后1/4周期。

與現(xiàn)有技術(shù)相比，上述方案中的一個或多個實施例可以具有如下優(yōu)點或有益效果：

通過采用多組掃描時鐘信號以及利用后一級的掃描時鐘信號對掃描控制信號和行掃描信號進(jìn)行控制，使得GOA驅(qū)動電路每經(jīng)過一定的掃描時間就能夠?qū)呙杩刂菩盘柡托袙呙栊盘栂吕淮危沟秒娐分嘘P(guān)鍵點的電位更加可靠，進(jìn)而提高了GOA驅(qū)動電路輸出波形的穩(wěn)定性。

本發(fā)明的其他優(yōu)點、目標(biāo)，和特征在某種程度上將在隨后的說明書中進(jìn)行闡述，并且在某種程度上，基于對下文的考察研究對本領(lǐng)域技術(shù)人員而言將是顯而易見的，或者可以從本發(fā)明的實踐中得到教導(dǎo)。本發(fā)明的目標(biāo)和其他優(yōu)點可以通過下面的說明書，權(quán)利要求書，以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。

附圖說明

附圖用來提供對本申請的技術(shù)方案或現(xiàn)有技術(shù)的進(jìn)一步理解，并且構(gòu)成說明書的一部分。其中，表達(dá)本申請實施例的附圖與本申請的實施例一起用于解釋本申請的技術(shù)方案，但并不構(gòu)成對本申請技術(shù)方案的限制。

圖1為根據(jù)本發(fā)明一實施例的GOA驅(qū)動電路的單級驅(qū)動單元的結(jié)構(gòu)示意圖；

圖2為根據(jù)本發(fā)明一實施例的GOA驅(qū)動電路的級聯(lián)結(jié)構(gòu)示意圖；

圖3為根據(jù)本發(fā)明一實施例的GOA驅(qū)動電路工作時的信號波形示意圖。

具體實施方式

以下將結(jié)合附圖及實施例來詳細(xì)說明本發(fā)明的實施方式，借此對本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成相應(yīng)技術(shù)效果的實現(xiàn)過程能充分理解并據(jù)以實施。本申請實施例以及實施例中的各個特征，在不相沖突前提下可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

圖1為根據(jù)本發(fā)明一實施例的GOA驅(qū)動電路中的一級驅(qū)動單元的結(jié)構(gòu)示意圖，如圖所示，該GOA驅(qū)動單元的主要結(jié)構(gòu)包括上拉控制單元110，上拉單元120，下拉單元130和下拉維持單元140。

其中，上拉控制單元110接收前一級GOA驅(qū)動單元的行掃描信號，生成控制上拉單元120動作的掃描控制信號Q(N)。上拉單元120與上拉控制單元110相連接，根據(jù)接收的掃描控制信號Q(N)將掃描時鐘信號CLK轉(zhuǎn)化為行掃描信號G(N)。下拉單元130分別與上拉控制單元110和上拉單元120相連接，其能夠接收后一級GOA驅(qū)動單元的掃描時鐘信號，并根據(jù)后一級GOA驅(qū)動單元的掃描時鐘信號將掃描控制信號Q(N)和行掃描信號G(N)下拉至低電平。下拉維持單元140與上拉控制單元110和上拉單元120相連接，用于在非本行像素單元的行掃描期間將掃描控制信號Q(N)和行掃描信號G(N)維持在低電平。

具體的，上拉控制單元110主要用于控制上拉單元120的開啟時間，實現(xiàn)液晶面板的逐行掃描。上拉控制單元110可以由上拉控制晶體管T11構(gòu)成。從圖1中可以看出，該上拉控制晶體管T11的柵極與漏極連接在一起，共同接收前一級GOA驅(qū)動單元的行掃描信號G(N-1)，在G(N-1)為高電平時，T11的源極生成并輸出掃描控制信號Q(N)。

掃描控制信號Q(N)負(fù)責(zé)整個柵極驅(qū)動單元的正確工作時序。當(dāng)行掃描進(jìn)行到第N級時，Q(N)為高電平，可用于開啟上拉單元120輸出行掃描信號G(N)。當(dāng)?shù)贜級處于非行掃描狀態(tài)時，需要保證Q(N)為可靠的低電平，使上拉單元120不輸出。

進(jìn)一步如圖1所示，上拉單元120包括上拉晶體管T21，T21的柵極接收由上拉控制單元110生成的掃描控制信號Q(N)，T21的漏極接收本級GOA驅(qū)動單元的掃描時鐘信號CLK，T21的源極作為上拉單元120的行掃描信號輸出端，連接第N行水平掃描線，生成并輸出行掃描信號G(N)。

上拉級傳單元120還包括自舉電容Cb，該自舉電容Cb的作用是在Q(N)為高電平時，存儲上拉晶體管T21柵源端的電壓，當(dāng)G(N)輸出高電平的行掃描信號時，自舉電容可以二次抬升上拉晶體管T21的柵極的電位，以保證上拉晶體管T21可靠地開啟與輸出行掃描信號。在完成本行的掃描時序后，G(N)輸出低電平，并在其他行進(jìn)行掃描的時候一直維持這個低電平。

下拉單元130用于在第一時間將上拉晶體管T21的源極電位和柵極電位拉低為低電位，即關(guān)閉行掃描信號G(N)。下拉單元130包括下拉晶體管T31(第一下拉晶體管)和下拉晶體管T41(第二下拉晶體管)。其中，T31用于下拉行掃描信號G(N)的電位，T31的漏極連接行掃描信號G(N)，即作用于第N行水平掃描線。T41用于下拉掃描控制信號Q(N)，以便關(guān)閉上拉晶體管T21。T41的漏極連接掃描控制信號。T31與T41的源極共同耦接于直流下拉電壓VSS。

如圖1所示，T31和T41的柵極連接在一起，同時接收后一級GOA驅(qū)動單元的掃描時鐘信號CLK1/2/3/4，在后面可以看到，這樣可以使得GOA驅(qū)動電路每經(jīng)過一定的掃描時間就能夠?qū)呙杩刂菩盘柡托袙呙栊盘栂吕淮危沟肎OA驅(qū)動電路的輸出波形更加穩(wěn)定，后面詳述。

下拉維持單元140用于在非本行像素單元的行掃描期間將掃描控制信號Q(N)和行掃描信號G(N)維持在低電平。如圖1所示，下拉維持單元140包括第一下拉維持單元與第二下拉維持單元，由第一下拉控制信號LC1與第二下拉控制信號LC2控制，使得第一下拉維持單元與第二下拉維持單元可以交替工作。

一般的，當(dāng)晶體管長期處于直流信號作用時，會產(chǎn)生直流應(yīng)力(DC Stress)，其性能會受到影響，引發(fā)晶體管的失效，采用兩個下拉維持電路輪流工作，能夠降低直流信號作用所導(dǎo)致的直流應(yīng)力的影響，提高了整個GOA驅(qū)動電路的可靠性。

在本發(fā)明的實施例中，第一下拉維持單元與第二下拉維持單元采用了相同的電路結(jié)構(gòu)，區(qū)別僅在于將第一下拉控制信號LC1對應(yīng)地替換為第二下拉控制信號LC2。以第一下拉維持單元為例說明其電路構(gòu)成。

如圖1所示，第一下拉維持單元包括晶體管T51(第一晶體管)、T52(第二晶體管)、T53(第三晶體管)、T54(第四晶體管)、T32(第五晶體管)及T42(第六晶體管)。

T51的柵極與漏極相連接，共同接收第一下拉控制信號LC1，T51的源極與T52的漏極相連接。T52的柵極與掃描控制信號Q(N)相連接，T52的源極與直流下拉電壓VSS相連接。T53的柵極和漏極分別與T52的漏極和T51的漏極相連接，T53的源極與T54的漏極相連接。T54的柵極與T52的柵極相連接，T54的源極與直流下拉電壓VSS相連接。T32的漏極與行掃描信號G(N)相連接，T42的漏極與掃描控制信號Q(N)相連接。T32與T42的柵極共同連接于T54的漏極，T32與T42的源極共同連接于直流下拉電壓VSS。

第一下拉控制信號LC1與第二下拉控制信號LC2交替為高電平和低電平以控制第一下拉維持單元與第二下拉維持單元的交替工作，一般地，應(yīng)使第一下拉控制信號與第二下拉控制信號的頻率均小于GOA驅(qū)動電路的掃描時鐘信號CLK的頻率。

圖2為根據(jù)本發(fā)明一實施例的GOA驅(qū)動電路的級聯(lián)結(jié)構(gòu)示意圖，圖3為根據(jù)本發(fā)明一實施例的GOA驅(qū)動電路工作時的信號波形示意圖，具體的，在本發(fā)明的實施例中，采用四組掃描時鐘信號對GOA驅(qū)動電路進(jìn)行驅(qū)動。

如圖2所示，第一組掃描時鐘信號CLK1連接第4n+1行GOA驅(qū)動單元(如圖中所示的第N級驅(qū)動單元)，第二組掃描時鐘信號CLK2連接第4n+2行GOA驅(qū)動單元(如圖中所示的第N+1級驅(qū)動單元)，第三組掃描時鐘信號CLK3連接第4n+3行GOA驅(qū)動單元(如圖中所示的第N+2級驅(qū)動單元)，第四組掃描時鐘信號CLK4連接第4n+4行GOA驅(qū)動單元(如圖中所示的第N+3級驅(qū)動單元)，其中，n為大于等于0的整數(shù)。

各組掃描時鐘信號的波形如圖3所示，CLK1、CLK2、CLK3及CLK4的周期相等，且各組掃描時鐘信號的占空比相等，均為周期的1/4，即CLK1、CLK2、CLK3和CLK4的一個信號周期均包含1/4周期的高電平和3/4周期的低電平。

進(jìn)一步結(jié)合圖2所示的連接關(guān)系可知，CLK1、CLK2、CLK3及CLK4中后一組掃描時鐘信號依次較前一組掃描時鐘信號的相位滯后1/4周期，即從上至下每行像素單元的掃描時鐘信號的相位依次滯后1/4周期。

而各級GOA驅(qū)動單元作用于下拉單元130的掃描時鐘信號也均較本級GOA驅(qū)動單元實際的掃描時鐘信號滯后1/4周期。

上述驅(qū)動電路的工作過程如下：

STV是GOA驅(qū)動電路的行掃描觸發(fā)信號，作用于GOA驅(qū)動電路的第1級驅(qū)動單元。在某個CLK時鐘信號的高電平期間，第N-1級驅(qū)動單元輸出有效的行掃描信號G(N-1)，第N級驅(qū)動單元的上拉控制晶體管T11即被開啟，掃描控制信號Q(N)達(dá)到第一電壓值，該第一電壓值能夠開啟第N級驅(qū)動單元的上拉晶體管T21。

T21開啟后，當(dāng)CLK1時鐘信號的高電平到達(dá)時，行掃描信號G(N)輸出CLK1的高電平(如圖3中的G1所示)，在對第N行像素進(jìn)行行掃描的同時，第N+1級驅(qū)動單元的上拉控制晶體管接收到G(N)的高電平，第N+1級驅(qū)動單元的上拉控制晶體管T11即被開啟。

下一個四分之一周期，當(dāng)CLK1時鐘信號的高電平結(jié)束，CLK2的高電平到達(dá)時，行掃描信號G(N+1)輸出CLK2的高電平(如圖3中的G2所示)，同時CLK2的高電平信號開啟晶體管T31和T41，進(jìn)而將第N級驅(qū)動單元的G(N)和Q(N)拉低為低電平，關(guān)閉第N行像素的掃描。

本發(fā)明實施例中利用CLK2拉低G(N)和Q(N)，使得Q(N)能夠更加快速地被下拉到低電位，可以改善G(N)的下降沿時間，即穩(wěn)定G(N)的輸出波形。

當(dāng)CLK2的高電平消失后，G(N)和Q(N)的低電平由下拉維持單元140維持。具體的，當(dāng)Q(N)為低電平、LC1為高電平，LC2為低電平時，第一下拉維持單元工作，T51、T53、T32和T42開啟，T52和T54關(guān)閉，T32和T42可以維持G(N)和Q(N)的低電平。

容易理解的是，當(dāng)Q(N)為低電平、LC1為低電平，LC2為高電平時，第二下拉維持單元工作，此處不再贅述。

進(jìn)一步地，當(dāng)一個掃描周期過后，CLK2再次為高電平時，CLK2的高電平信號會再次開啟晶體管T31和T41，進(jìn)而再次對第N級驅(qū)動單元的G(N)和Q(N)進(jìn)行拉低。

在本發(fā)明的實施例中，下拉單元130在每四行掃描時間內(nèi)都會對G(N)和Q(N)下拉一次，使得電路中關(guān)鍵點的電位更加可靠，進(jìn)而提高了GOA驅(qū)動電路輸出波形的穩(wěn)定性。

雖然本發(fā)明所揭露的實施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。