本發(fā)明屬于液晶顯示技術領域，尤其涉及一種goa驅動電路。

背景技術：

隨著平板顯示技術的發(fā)展，高分辨率、高對比度、高刷新速率、窄邊框、薄型化已成為平板顯示發(fā)展趨勢。目前液晶顯示仍為平板顯示的主流產(chǎn)品，為了實現(xiàn)液晶面板的窄邊框、薄型化和低成本，廣泛采用goa驅動電路作為其柵極驅動電路。

圖1為一現(xiàn)有goa驅動電路的結構示意圖，如圖1所示，該goa驅動電路包括上拉控制模塊110、上拉模塊120、下拉模塊130以及兩個下拉維持模塊141與142。其中，一個下拉維持模塊141主要由薄膜晶體管t51、t52、t53、t54、t32以及t42構成。另一個下拉維持模塊142主要由薄膜晶體管t61、t62、t63、t64、t33以及t43構成。其中，下拉維持模塊141由施加于薄膜晶體管t51的柵極的控制信號lc1與施加于薄膜晶體管t52的柵極的控制信號s4共同控制，下拉維持模塊142由施加于薄膜晶體管t61的柵極的控制信號lc2與施加于薄膜晶體管t62的柵極的控制信號s5共同控制。控制信號lc1和lc2均為周期為200倍幀周期，占空比為1/2的低頻信號，lc1和lc2相位相差1/2周期，在lc1和lc2的交替驅動下，下拉維持模塊141與下拉維持模塊142交替對qn點和gn的輸出信號進行下拉維持。

由圖1可以看出，上述兩個下拉維持模塊共由12個薄膜晶體管構成，在進行電路走線排布時需要占用較大的空間，不利于窄邊框的設計。

技術實現(xiàn)要素：

本發(fā)明所要解決的技術問題之一是需要提供一種減少布線空間，利于窄邊框設計的goa驅動電路。

為了解決上述技術問題，本申請的實施例首先提供了一種goa驅動電路，所述goa驅動電路由多級goa單元級聯(lián)構成，每一級goa單元用于驅動一行像素單元，當前級goa單元包括：

上拉控制模塊，其配置為根據(jù)接收到的由第一goa單元輸出的行掃描信號與級傳信號，輸出上拉控制信號；

上拉模塊，與所述上拉控制模塊相連接，其配置為根據(jù)所述上拉控制信號，將接收到的第一時鐘信號輸出為當前級goa單元的行掃描信號；

下拉模塊，與所述上拉控制模塊及所述上拉模塊相連接，其配置為根據(jù)接收到的由第二goa單元輸出的行掃描信號，將所述上拉控制信號與所述當前級goa單元的行掃描信號同時下拉至低電平；

下拉維持模塊，與所述上拉控制模塊及所述上拉模塊相連接，其配置為在非本行像素單元的掃描周期內(nèi)，根據(jù)接收到的第二時鐘信號，將所述上拉控制信號與所述當前級goa單元的行掃描信號維持在低電平；

其中，所述第一goa單元為位于所述當前級goa單元前面的goa單元，所述第二goa單元為位于所述當前級goa單元后面的goa單元。

優(yōu)選地，所述上拉控制模塊包括第一薄膜晶體管，所述第一薄膜晶體管的柵極連接由所述第一goa單元輸出的級傳信號，其源極連接由所述第一goa單元輸出的行掃描信號，其漏極輸出所述上拉控制信號。

優(yōu)選地，所述上拉模塊包括第二薄膜晶體管，所述第二薄膜晶體管的柵極連接所述上拉控制信號，其源極連接所述第一時鐘信號，其漏極輸出當前級goa單元的行掃描信號。

優(yōu)選地，所述下拉模塊包括第三薄膜晶體管與第四薄膜晶體管；

所述第三薄膜晶體管與所述第四薄膜晶體管的柵極相互連接，并連接由所述第一goa單元輸出的行掃描信號，其源極也相互連接，并連接直流電源信號；

所述第三薄膜晶體管的漏極連接所述當前級goa單元的行掃描信號，所述第四薄膜晶體管的漏極連接所述上拉控制信號。

優(yōu)選地，所述下拉維持模塊包括第五薄膜晶體管與第六薄膜晶體管；

所述第五薄膜晶體管與所述第六薄膜晶體管的柵極相互連接，并連接所述第二時鐘信號，其源極也相互連接，并連接直流電源信號；

所述第五薄膜晶體管的漏極連接所述當前級goa單元的行掃描信號，所述第六薄膜晶體管的漏極連接所述上拉控制信號。

優(yōu)選地，所述第一時鐘信號與所述第二時鐘信號均為占空比為1/4的脈沖信號，且所述第一時鐘信號超前于所述第二時鐘信號1/4周期。

優(yōu)選地，連接于當前級goa單元的所述第一時鐘信號超前于連接于與當前級goa單元級聯(lián)的后一級goa單元的所述第一時鐘信號1/8周期；

連接于當前級goa單元的所述第二時鐘信號超前于連接于與當前級goa單元級聯(lián)的后一級goa單元的所述第二時鐘信號1/8周期。

優(yōu)選地，所述由第一goa單元輸出的行掃描信號包括第n-2級goa單元輸出的行掃描信號；

所述由第二goa單元輸出的行掃描信號包括第n+2級goa單元輸出的行掃描信號；

其中，n表示當前級，且n為正整數(shù)。

優(yōu)選地，所述goa驅動單元還包括級傳模塊，所述級傳模塊包括第七薄膜晶體管；

所述第七薄膜晶體管的柵極連接所述上拉控制信號，其源極連接所述第一時鐘信號，其漏極輸出級傳信號。

優(yōu)選地，所述goa驅動單元還包括自舉電容，所述自舉電容的第一極板連接所述上拉控制信號，其第二極板連接所述當前級goa單元的行掃描信號。

與現(xiàn)有技術相比，上述方案中的一個或多個實施例可以具有如下優(yōu)點或有益效果：

本發(fā)明實施例能夠顯著減少用于構成goa單元中下拉維持模塊的薄膜晶體管的數(shù)量，簡化了goa驅動電路的結構，有利于減少goa驅動電路的布線空間，進而實現(xiàn)窄邊框設計。

本發(fā)明的其他優(yōu)點、目標，和特征在某種程度上將在隨后的說明書中進行闡述，并且在某種程度上，基于對下文的考察研究對本領域技術人員而言將是顯而易見的，或者可以從本發(fā)明的實踐中得到教導。本發(fā)明的目標和其他優(yōu)點可以通過下面的說明書，權利要求書，以及附圖中所特別指出的結構來實現(xiàn)和獲得。

附圖說明

附圖用來提供對本申請的技術方案或現(xiàn)有技術的進一步理解，并且構成說明書的一部分。其中，表達本申請實施例的附圖與本申請的實施例一起用于解釋本申請的技術方案，但并不構成對本申請技術方案的限制。

圖1為現(xiàn)有技術中goa驅動電路的一個goa單元的結構示意圖；

圖2為根據(jù)本發(fā)明一實施例的goa驅動電路的一個goa單元的結構示意圖；

圖3為根據(jù)本發(fā)明一實施例的goa驅動電路的時序圖。

具體實施方式

以下將結合附圖及實施例來詳細說明本發(fā)明的實施方式，借此對本發(fā)明如何應用技術手段來解決技術問題，并達成相應技術效果的實現(xiàn)過程能充分理解并據(jù)以實施。本申請實施例以及實施例中的各個特征，在不相沖突前提下可以相互結合，所形成的技術方案均在本發(fā)明的保護范圍之內(nèi)。

本發(fā)明實施例提出一種結構簡單的goa驅動電路，圖2示出該goa驅動電路的第n級goa單元，可以用于驅動第n行像素單元，如圖2所示，該goa單元包括上拉控制模塊210，上拉模塊220，下拉模塊230，下拉維持模塊240以及級傳模塊250。

其中，上拉控制模塊210主要用于輸出上拉控制信號，如圖2所示，本發(fā)明實施例的上拉控制模塊210包括薄膜晶體管t11(第一薄膜晶體管)。t11的柵極連接控制信號stn-2，stn-2表示第n-2級goa單元所輸出的級傳信號，關于級傳信號將在后面詳細說明。t11的源極連接第n-2級goa單元所輸出的行掃描信號gn-2。當stn-2為高電平時，t11開啟，且當gn-2也跳變?yōu)楦唠娖綍r，在t11的漏極輸出一個上拉控制信號qn，該上拉控制信號qn可以用于控制上拉模塊220的開啟與關閉。

上拉模塊220的輸入端與上拉控制模塊所輸出的上拉控制信號qn相連接，主要用于根據(jù)該上拉控制信號qn輸出行掃描信號gn。如圖2所示，本發(fā)明實施例的上拉模塊220包括薄膜晶體管t21(第二薄膜晶體管)。t21的柵極連接上拉控制信號qn，其源極連接時鐘信號ckn(第一時鐘信號，n可以表示1至8中任一)，其漏極作為當前級goa單元的行掃描信號的輸出端，輸出行掃描信號gn。當qn為高電平時，t21開啟，且當ckn也跳變?yōu)楦唠娖綍r，在t21的漏極輸出一個行掃描信號gn。

下拉模塊230分別與上拉控制模塊以及上拉模塊的輸出端相連接，其主要用于，在完成對當前行像素單元的掃描后，將上拉控制信號qn以及行掃描信號gn下拉至低電平。如圖2所示，本發(fā)明實施例的下拉模塊230包括薄膜晶體管t31(第三薄膜晶體管)與薄膜晶體管t41(第四薄膜晶體管)。其中，t31的柵極與t41的柵極，以及t31的源極與t41的源極分別連接在一起。相互連接的柵極還連接有由第n+2級goa單元輸出的行掃描信號gn+2，相互連接的源極連接一直流電源信號vss，且vss為穩(wěn)定的低電平。t31的漏極連接當前級goa單元的行掃描信號的輸出端，當gn+2為高電平時，t31開啟，vss可以將gn拉低至低電平。t41的漏極連接上拉控制信號qn，當gn+2為高電平時，t41開啟，vss可以將qn拉低至低電平。

本領域技術人員容易理解的是，上述產(chǎn)生相應的控制作用的stn-2、gn-2以及gn+2，均可以更換為其他信號，例如將stn-2和/或gn-2更換為位于當前級goa單元前面的goa單元(第一goa單元)中的相應的信號，將gn+2更換為位于當前級goa單元后面的goa單元(第二goa單元)中的相應的信號，或者也可以是由外部整體輸入至goa驅動電路的信號，本發(fā)明實施例中對此不作限定。

級傳模塊250用于輸出與行掃描信號同步的級傳信號。如圖2所示，本發(fā)明實施例的級傳模塊250包括薄膜晶體管t22(第七薄膜晶體管)。t22的柵極以及源極分別與t21的柵極與源極相連接，因此，當上拉控制信號qn為高電平時，t22開啟，且當ckn也跳變?yōu)楦唠娖綍r，在t22的漏極端輸出一級傳信號stn，該級傳信號stn與行掃描信號gn同步輸出。

在本發(fā)明的實施例中，基于級傳模塊250生成并輸出級傳信號而實現(xiàn)對其他級goa單元的上拉控制模塊進行響應的時序控制，能夠提高電路的可靠性，降低誤操作。

下拉維持模塊240分別與上拉控制模塊210以及上拉模塊220相連接，下拉維持模塊240主要用于在非本行像素單元的掃描周期內(nèi)，穩(wěn)定地實施下拉并維持上拉控制信號qn以及行掃描信號gn的低電平狀態(tài)。如圖2所示，本發(fā)明實施例的下拉維持模塊240包括薄膜晶體管t32(第五薄膜晶體管)以及薄膜晶體管t42(第六薄膜晶體管)。其中，t32的柵極與t42的柵極相互連接，并同時連接時鐘信號ckm(第二時鐘信號，m可以表示1至8中任一)。t32的源極與t42的源極相互連接，并同時連接直流電源信號vss。t32的漏極連接當前級goa單元的行掃描信號的輸出端，當ckm為高電平時，t32開啟，vss可以將gn拉低至低電平。t42的漏極連接上拉控制信號qn，當ckm為高電平時，t42開啟，vss可以將qn拉低至低電平。

另外，如圖2所示，本發(fā)明實施例的goa單元也設置有自舉電容cb，cb的第一極板連接上拉控制信號qn，其第二極板連接當前級goa單元的行掃描信號gn。自舉電容cb主要用于維持薄膜晶體管t21的柵極與源極之間的電壓，穩(wěn)定t21的輸出。關于cb的相關內(nèi)容可參見現(xiàn)有技術，此處不再贅述。

從上述結構可以看出，本發(fā)明實施例的下拉維持模塊240僅由2個薄膜晶體管構成，相比于現(xiàn)有技術中的由12個薄膜晶體管的構成的下拉維持模塊，其所用薄膜晶體管的數(shù)量顯著降低，既簡化了goa驅動電路的結構，又能夠較少goa驅動電路所占用的空間，有利于實現(xiàn)窄邊框化。

下面結合圖3所示的goa驅動電路工作的時序圖，對本發(fā)明實施例的goa驅動電路的工作過程進行說明。

上述goa單元通過相互級聯(lián)構成goa驅動電路，具體的，以圖2中的第n級goa單元為例，其通過上拉控制模塊210與第n-2級goa單元相級聯(lián)，并通過下拉模塊230與第n+2級goa單元相級聯(lián)。

進一步地，本發(fā)明實施例中所采用的第一時鐘信號ckn與第二時鐘信號ckm均為占空比為1/4的脈沖信號。且相鄰的兩級goa單元所接入的第一時鐘信號ckn具有設定的相位差。以第n級goa單元為例，接入第n級goa單元的第一時鐘信號ckn超前于接入第n+1級goa單元的第一時鐘信號ckn1/8周期。同樣的，相鄰的兩級goa單元所接入的第二時鐘信號ckm也具有設定的相位差。以第n級goa單元為例，接入第n級goa單元的第二時鐘信號ckm超前于接入第n+1級goa單元的第二時鐘信號ckm1/8周期。

根據(jù)上述內(nèi)容容易知道，連續(xù)8級goa單元的第一時鐘信號ckn可以形成一個循環(huán)，同樣的，連續(xù)8級goa單元的第二時鐘信號ckm可以形成一個循環(huán)。因此，在圖3中基于8個具體的第一/第二時鐘信號進行說明。

另外，對于同一級goa單元，應用于其上拉模塊220的第一時鐘信號ckn與應用于其下拉維持模塊240的第二時鐘信號ckm也保持有設定的相位差。具體為，第一時鐘信號ckn超前于第二時鐘信號ckm1/4周期。因此，分別對應于8個第一時鐘信號ck1、ck2、ck3、ck4、ck5、ck6、ck7以及ck8，第二時鐘信號的時序為ck3、ck4、ck5、ck6、ck7、ck8、ck1以及ck2。

結合圖2與圖3，stv表示初始觸發(fā)信號，在本發(fā)明實施例中，其被同時接入第1級goa單元以及第2級goa單元中的薄膜晶體管t11的柵極與源極(即同時充當?shù)?級goa單元與第2級goa單元的stn-2與gn-2)。當stv為高電平時，第1級goa單元與第2級goa單元的t11同時開啟，且將q1與q2均拉升至高電平，進而使得第1級goa單元與第2級goa單元的t21同時開啟。

當ck1的高電平到來后，第1級goa單元的行掃描信號輸出端輸出一個高電平的行掃描信號g1，當ck2的高電平到來后，第2級goa單元的行掃描信號輸出端也會輸出一個高電平的行掃描信號g2，如圖3所示。

在g1跳變?yōu)楦唠娖胶螅捎趕t1(與g1同步輸出)與g1分別連接至第3級goa單元的t11的柵極與源極，因此第3級goa單元的t11被開啟，當ck3的高電平到來后，第3級goa單元的行掃描信號輸出端輸出一個高電平的行掃描信號g3。

在g3跳變?yōu)楦唠娖胶?，由于g3同時連接至第1級goa單元的t31與t41的柵極，因此t31與t41被開啟，進而將第1級goa單元的g1與q1同時拉低至低電平。

另一方面，由于ck3同時作為第1級goa單元的t32與t42的柵極的控制信號，因此，當ck3跳變?yōu)楦唠娖胶螅瑃32與t42被開啟，可以同時對g1與q1施加下拉作用。在本發(fā)明的實施例中，通過t31、t41、t32與t42的共同作用，能夠將g1與q1更加快速地下拉至低電平。

當g3跳變恢復至低電平(當?shù)?級goa單元的行掃描信號g5輸出高電平后，或者當ck5跳變?yōu)楦唠娖胶?，g3會被拉低至低電平)后，t31與t41將關閉，并維持至下一幀，因此t31與t41對g1與q1的下拉作用將不再存在。

但對于t32與t42而言，由于其柵極端連接ck3，而ck3經(jīng)歷1/4時鐘信號周期之后，將再次跳變?yōu)楦唠娖?，進而使得t32與t42再次打開，并對g1與q1進行下來。容易理解的是，在接下來的掃描過程中，t32與t42將呈周期性地開啟，并周期性地對g1與q1施加下拉作用，以使得g1與q1在之后的掃描過程中，均能穩(wěn)定地保持在低電平狀態(tài)。

在本發(fā)明的實施例中，通過第一時鐘信號與第二時鐘信號的相互配合，來實現(xiàn)對行掃描信號gn與上拉控制信號qn的下拉維持，簡化了goa驅動電路的設計，有利于超窄邊框顯示面板結構。

雖然本發(fā)明所揭露的實施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術領域內(nèi)的技術人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實施的形式上及細節(jié)上作任何的修改與變化，但本發(fā)明的專利保護范圍，仍須以所附的權利要求書所界定的范圍為準。