1.一種掃描單元，其特征在于，包括第一級(jí)子單元和第二級(jí)子單元，其中，所述第一級(jí)子單元包括：第一輸入模塊、第一上拉節(jié)點(diǎn)、第一上拉控制模塊、第一下拉節(jié)點(diǎn)、第一下拉控制模塊、第一下拉生成模塊、第一輸出模塊、第一輸出端、第一級(jí)聯(lián)輸出模塊和第一級(jí)聯(lián)輸出端；所述第二級(jí)子單元包括：第二輸入模塊、第二上拉節(jié)點(diǎn)、第二上拉控制模塊、第二下拉節(jié)點(diǎn)、第二下拉控制模塊、第二下拉生成模塊、第二輸出模塊、第二輸出端、第二級(jí)聯(lián)輸出模塊和第二級(jí)聯(lián)輸出端；
所述第一輸入模塊響應(yīng)于第一控制端的電位，而控制第一電壓端與所述第一上拉節(jié)點(diǎn)的接通狀態(tài)，和控制第三電壓端分別與所述第一下拉節(jié)點(diǎn)和所述第二下拉節(jié)點(diǎn)的接通狀態(tài)，以及響應(yīng)于第二控制端的電位，而控制第二電壓端與所述第一上拉節(jié)點(diǎn)的接通狀態(tài)，其中，所述第一電壓端和第二電壓端的電平相反；
所述第一上拉控制模塊響應(yīng)于所述第一上拉節(jié)點(diǎn)的電位，而控制所述第三電壓端分別與所述第一下拉節(jié)點(diǎn)、所述第一下拉生成模塊、和所述第二下拉生成模塊的接通狀態(tài)；
所述第一下拉控制模塊響應(yīng)于所述第一下拉節(jié)點(diǎn)的電位，而控制所述第三電壓端分別與所述第一上拉節(jié)點(diǎn)、所述第一輸出模塊、所述第一級(jí)聯(lián)輸出端、第二上拉節(jié)點(diǎn)、第二輸出端、和第二級(jí)聯(lián)輸出端的接通狀態(tài)；
所述第一下拉生成模塊響應(yīng)于第一信號(hào)端的電位，而控制所述第一信號(hào)端與所述第一下拉節(jié)點(diǎn)的接通狀態(tài)，其中，在所述第一上拉控制模塊響應(yīng)于所述第一上拉節(jié)點(diǎn)電位，而控制所述第三電壓端分別與所述第一下拉節(jié)點(diǎn)、所述第一下拉生成模塊、和所述第二下拉生成模塊接通時(shí)，所述第一下拉節(jié)點(diǎn)和第二下拉節(jié)點(diǎn)的電位為所述第三電壓端的電位；
所述第一輸出模塊響應(yīng)于第一上拉節(jié)點(diǎn)的電位而控制第三信號(hào)端與所述第一輸出端的接通狀態(tài)；
所述第一級(jí)聯(lián)輸出模塊響應(yīng)于所述第一上拉節(jié)點(diǎn)的電位而控制所述第三信號(hào)端與所述第一級(jí)聯(lián)輸出端的接通狀態(tài)；
所述第二輸入模塊響應(yīng)于第三控制端的電位，而控制所述第一電壓端與所述第二上拉節(jié)點(diǎn)的接通狀態(tài)，以及響應(yīng)于第四控制端的電位，而控制第二電壓端與所述第二上拉節(jié)點(diǎn)的接通狀態(tài)；
所述第二上拉控制模塊響應(yīng)于第二上拉節(jié)點(diǎn)的電位，而控制所述第三電壓端分別與所述第二下拉節(jié)點(diǎn)、所述第二下拉生成模塊和所述第一下拉生成模塊的接通狀態(tài)；
所述第二下拉控制模塊響應(yīng)于第二下拉節(jié)點(diǎn)的電位，而控制所述第三電壓端分別與所述第二上拉節(jié)點(diǎn)、第二輸出模塊、第二級(jí)聯(lián)輸出端、第一上拉節(jié)點(diǎn)、第一輸出端、第一級(jí)聯(lián)輸出端的接通狀態(tài)；
所述第二下拉生成模塊響應(yīng)于第二信號(hào)端的電位，而控制所述第二信號(hào)端與所述第二下拉節(jié)點(diǎn)的接通狀態(tài)，其中，在所述第二上拉控制模塊響應(yīng)于所述第二上拉節(jié)點(diǎn)的電位，而控制所述第三電壓端分別與所述第二下拉節(jié)點(diǎn)、所述第二下拉生成模塊和所述第一下拉生成模塊接通時(shí)，所述第二下拉節(jié)點(diǎn)和第一下拉節(jié)點(diǎn)的電位為所述第三電壓端的電位；
所述第二輸出模塊響應(yīng)于所述第二上拉節(jié)點(diǎn)的電位，而控制所述第四信號(hào)端與所述第二輸出端的接通狀態(tài)；
所述第二級(jí)聯(lián)輸出模塊響應(yīng)于所述第二上拉節(jié)點(diǎn)的電位，而控制所述第四信號(hào)端與所述第二級(jí)聯(lián)輸出端的接通狀態(tài)。
2.根據(jù)權(quán)利要求1所述的掃描單元，其特征在于，所述第一輸入模塊包括第一晶體管、第二晶體管、第三晶體管和第四晶體管；
所述第一晶體管的柵極連接至所述第一控制端，所述第一晶體管的第一端連接至所述第一電壓端，第二端連接至所述第一上拉節(jié)點(diǎn)；
所述第二晶體管的柵極連接至所述第二控制端，所述第二晶體管第一端連接至所述第二電壓端，第二段連接至所述第一上拉節(jié)點(diǎn)；
所述第三晶體管的柵極連接至所述第一控制端，所述第三晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一下拉節(jié)點(diǎn)；
所述第四晶體管的柵極連接至所述第一控制端，所述第四晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二下拉節(jié)點(diǎn)；
以及，所述第二輸入模塊包括第十八晶體管和第十九晶體管；
所述第十八晶體管的柵極連接至所述第三控制端，所述第十八晶體管第一電壓端，第二端連接至所述第二上拉節(jié)點(diǎn)；
所述第十九晶體管的柵極連接至所述第四控制端，所述第十九晶體管的的第一端連接至所述第二電壓端，第二端連接至所述第二上拉節(jié)點(diǎn)。
3.根據(jù)權(quán)利要求1所述的掃描單元，其特征在于，所述第一上拉控制模塊包括第五晶體管、第六晶體管和第七晶體管；
所述第五晶體管的柵極連接至所述第一上拉節(jié)點(diǎn)，所述第五晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一下拉節(jié)點(diǎn)；
所述第六晶體管的柵極連接至所述第一上拉節(jié)點(diǎn)，所述第六晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一下拉生成模塊；
所述第七晶體管的柵極連接至所述第一上拉節(jié)點(diǎn)，所述第七晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二下拉生成模塊；
以及，所述第二上拉控制模塊包括第二十晶體管、第二十一晶體管和第二十二晶體管；
所述第二十晶體管的柵極連接至所述第二上拉節(jié)點(diǎn)，所述第二十晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二下拉生成模塊；
所述第二十一晶體管的柵極連接至所述第二上拉節(jié)點(diǎn)，所述第二十一晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二下拉節(jié)點(diǎn)；
所述第二十二晶體管的柵極連接至所述第二上拉節(jié)點(diǎn)，所述第二十二晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一下拉生成模塊。
4.根據(jù)權(quán)利要求1所述的掃描單元，其特征在于，所述第一下拉控制模塊包括第八晶體管、第九晶體管、第十晶體管、第十一晶體管、第十二晶體管、第十三晶體管；
所述第八晶體管的柵極連接至所述第一下拉節(jié)點(diǎn)，所述第八晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一上拉節(jié)點(diǎn)；
所述第九晶體管的柵極連接至所述第一下拉節(jié)點(diǎn)，所述第九晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一輸出端；
所述第十晶體管的柵極連接至所述第一下拉節(jié)點(diǎn)，所述第十晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一級(jí)聯(lián)輸出端；
所述第十一晶體管的柵極連接至所述第一下拉節(jié)點(diǎn)，所述第十一晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二上拉節(jié)點(diǎn)；
所述第十二晶體管的柵極連接至所述第一下拉節(jié)點(diǎn)，所述第十二晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二輸出端；
所述第十三晶體管的柵極連接至所述第一下拉節(jié)點(diǎn)，所述第十三晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二級(jí)聯(lián)輸出端；
以及，所述第二下拉控制模塊包括第二十三晶體管、第二十四晶體管、第二十五晶體管、第二十六晶體管、第二十七晶體管和第二十八晶體管；
所述第二十三晶體管的柵極連接至所述第二下拉節(jié)點(diǎn)，所述第二十三晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二上拉節(jié)點(diǎn)；
所述第二十四晶體管的柵極連接至所述第二下拉節(jié)點(diǎn)，所述第二十四晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二輸出端；
所述第二十五晶體管的柵極連接至所述第二下拉節(jié)點(diǎn)，所述第二十五晶體管的第一端連接至所述第三電壓端，第二端連接至所述第二級(jí)聯(lián)輸出端；
所述第二十六晶體管的柵極連接至所述第二下拉節(jié)點(diǎn)，所述第二十六晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一上拉節(jié)點(diǎn)；
所述第二十七晶體管的柵極連接至所述第二下拉節(jié)點(diǎn)，所述第二十七晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一輸出端；
所述第二十八晶體管的柵極連接至所述第二下拉節(jié)點(diǎn)，所述第二十八晶體管的第一端連接至所述第三電壓端，第二端連接至所述第一級(jí)聯(lián)輸出端。
5.根據(jù)權(quán)利要求3所述的掃描單元，其特征在于，所述第一下拉生成模塊包括第十四晶體管和第十五晶體管；
所述第十四晶體管的柵極連接至所述第一信號(hào)端，所述第十四晶體管的第一端連接至所述第一信號(hào)端，所述第十四晶體管的第二端連接至所述第十五晶體管的柵極，所述第十五晶體管的第一端連接至所述第一信號(hào)端，第二端連接至所述第一下拉節(jié)點(diǎn)；
所述第二下拉生成模塊包括第二十九晶體管和第三十晶體管；
所述第三十晶體管的柵極連接至所述第二信號(hào)端，所述第三十晶體管的第一端連接至所述第二信號(hào)端，所述第三十晶體管的第二端連接至所述第二十九晶體管的柵極，所述第二十九晶體管的第一端連接至所述第二信號(hào)端，第二端連接至所述第二下拉節(jié)點(diǎn)。
6.根據(jù)權(quán)利要求5所述的掃描單元，其特征在于，所述第六晶體管的寬長(zhǎng)比大于所述第十四晶體管的寬長(zhǎng)比，所述第二十晶體管的寬長(zhǎng)比大于第三十晶體管的寬長(zhǎng)比。
7.根據(jù)權(quán)利要求1所述的掃描單元，其特征在于，所述第一輸出模塊包括第十六晶體管和第一自舉電容，所述第二輸出模塊包括第三十一晶體管和第二自舉電容；
所述第十六晶體管的柵極和所述第一自舉電容的第一極板均連接至所述第一上拉節(jié)點(diǎn)，所述第十六晶體管的第一端連接至所述第三信號(hào)端，所述第十六晶體管的第二端和所述第一自舉電容的第二極板均連接至所述第一輸出端；
所述第三十一晶體管的柵極和所述第二自舉電容的第一極板均連接至所述第二上拉節(jié)點(diǎn)，所述第三十一晶體管的第一端連接至所述第四信號(hào)端，述第三十一晶體管的第二端和所述第二自舉電容的第二極板均連接至所述第二輸出端。
8.根據(jù)權(quán)利要求1所述的掃描單元，其特征在于，所述第一級(jí)聯(lián)輸出模塊包括第十七晶體管，所述第二級(jí)聯(lián)輸出模塊包括第三十二晶體管；
所述第十七晶體管的柵極連接至所述第一上拉節(jié)點(diǎn)，所述第十七晶體管的第一端連接至所述第三信號(hào)端，第二端連接至所述第一級(jí)聯(lián)輸出端；
所述第三十二晶體管的柵極連接至所述第二上拉節(jié)點(diǎn)，所述第三十二晶體管的第一端連接至所述第四信號(hào)端，第二端連接至所述第二級(jí)聯(lián)輸出端。
9.一種柵極驅(qū)動(dòng)電路，其特征在于，所述柵極驅(qū)動(dòng)電路包括的n級(jí)掃描單元中，每一級(jí)掃描單元均為權(quán)利要求1-8任一項(xiàng)所述的掃描單元，n為大于或等于2的整數(shù)。
10.根據(jù)權(quán)利要求9所述的柵極驅(qū)動(dòng)電路，其特征在于，定義相鄰兩級(jí)掃描單元為第i級(jí)掃描單元和第i+1級(jí)掃描單元，i為小于n的正整數(shù)；
所述第i級(jí)掃描單元的第一級(jí)聯(lián)輸出端與所述第i+1級(jí)掃描單元的第一控制端相連，所述第i+1級(jí)掃描單元的第一級(jí)聯(lián)輸出端與第i級(jí)掃描單元的第二控制端相連；
所述第i級(jí)掃描單元的第二級(jí)聯(lián)輸出端與所述第i+1級(jí)掃描單元的第三控制端相連，所述第i+1級(jí)掃描單元的第二級(jí)聯(lián)輸出端與所述第i級(jí)掃描單元的第四控制端相連；
以及，奇數(shù)級(jí)掃描單元的第三信號(hào)端為同一信號(hào)端、且第四信號(hào)端為同一信號(hào)端，偶數(shù)級(jí)掃描單元的第三信號(hào)端為同一信號(hào)端、且第四信號(hào)端為同一信號(hào)端。
11.一種顯示裝置，其特征在于，包括權(quán)利要求9或10的柵極驅(qū)動(dòng)電路。