專利名稱：固體攝像裝置以及固體攝像裝置的控制方法
技術領域：
本發(fā)明涉及一種固體攝像裝置，例如涉及包含有對攝像區(qū)域的垂直方向的像素(信號電荷)實現(xiàn)“間隔剔除(間引t )”、“像素平均”或者任意的范圍的像素的“切出(切 1J出) ”的垂直移位寄存器電路的CMOS圖像傳感器。
背景技術：
在帶圖像傳感器的手機、數(shù)碼相機或者數(shù)碼攝像機等中采用了 CMOS圖像傳感器。 最近的CMOS圖像傳感器具有了 500萬以上的像素。在靜止圖像的攝影中，通過讀出全部像 素，能夠獲得高分辨率的攝像圖像(影像信號)。其中，對于該“全部像素讀出”中的幀頻， 在例如500萬全部像素讀出中的幀頻是15幀/秒的程度。因此，在要求高幀頻的情況下， 例如，如果作為數(shù)碼相機中的“取景器模式(e-— 7 τ 4 >夕'一*一 K )”或者數(shù)碼攝像 機中的“動態(tài)圖像攝影”等的幀頻，則上述幀頻是不夠的。作為提高幀頻的方法，一般公知的是壓縮攝像圖像的方法(例如，參照日本特開 2008-172608號公報)。攝像圖像的壓縮通常是通過“間隔剔除”處理來進行的。該方法通 過不讀出CMOS圖像傳感器的攝像區(qū)域內(nèi)的行和列方向上的一些像素來壓縮攝像圖像。通 過這樣的“間隔剔除”處理，雖然分辨率下降，但對于“動畫攝影”等而言能夠獲得足夠的幀 頻。然而，在單層板(單版)方式的圖像傳感器中，由于在單純的“間隔剔除”處理中像素 間的距離會變遠，因此會產(chǎn)生偽彩色(偽色)從而導致畫質(zhì)低下。作為應對偽彩色造成畫質(zhì)低下的對策，公知有“像素平均”處理的方法(例如，參 照日本特開2007-173950號公報)。雖然該方法與“間隔剔除”處理相同，也是壓縮攝像圖 像的方法，但并不是像“間隔剔除”處理那樣丟掉被間隔剔除掉的像素，而是包含被間隔剔 除的像素在內(nèi)，使垂直方向或水平方向的像素的亮度值平均化的方法。該方法由于反映了 成為間隔剔除對象的像素的亮度值，因此不容易產(chǎn)生偽彩色。此外，對于CMOS圖像傳感器，與SD (Standard Definition 標準定義)方式以及 HDTV (High Definition TV:高清數(shù)字電視)方式等的影像信號標準相對應也是很重要的。 這是因為，若將分別對應了各種方式的規(guī)格的圖像傳感器裝載在攝像裝置上，則成本上和 構造上都是不利的，因此需要對1個傳感器進行切換使用。為了能夠與多個規(guī)格相對應，還 可以采用包括各自的影像信號標準(方式)的像素配置，并通過“切出”來調(diào)整攝像圖像的 大小的方法(例如，參照日本特開2005-184358號公報)。然而，在現(xiàn)有技術中，在實現(xiàn)“間隔剔除”處理的日本特開2008-172608號公報的 情況下，作為間隔剔除后不能夠讀出的像素的模糊(blooming)對策，需要在各行的驅(qū)動電 路上額外設置邏輯門，因此對電路面積方面有不利的影響。在提出了“像素平均”的日本特開2007-173950號公報中，利用源極跟隨器(source follower)電路的輸出阻抗來進行基于電阻的像素的平均化，因此不需要電容等 的追加電路，能夠以小規(guī)模的電路來實現(xiàn)“像素平均”處理。然而，該日本特開2007-173950 號公報中的構成是，攝像區(qū)域中每4行被劃分了塊(block)，通過提供給各塊的4個選擇器 (selector)信號來變更被平均化的像素數(shù)。因此，這樣的結構缺乏自由度，例如平均化的像 素的組合被限定在塊內(nèi)，或者在希望增加平均化的像素數(shù)的情況下，選擇器電路會與像素 數(shù)成比例地變大。在提出了 “切出”的日本特開2005-184358號公報中，對于在“切出”處理時不讀 出的行，設置了用于提供信號電荷排出(discharging)用的控制脈沖的邏輯門。因此，在需 要與不同的影像信號標 準對應的情況下，需要與各標準對應地設置邏輯門，由此會導致電 路面積增大。

發(fā)明內(nèi)容
本發(fā)明的一個方式的固體攝像裝置具有攝像區(qū)域，具有二維配置的多個像素； 垂直移位寄存器電路，通過改變在1個水平期間內(nèi)所提供的時鐘信號的數(shù)量和定時，從而 能夠選擇上述多個像素中的任意的像素行；以及脈沖選擇器電路，向通過上述垂直移位寄 存器電路選擇的上述任意的像素行供給驅(qū)動脈沖。本發(fā)明的的一個方式的固體攝像裝置具備攝像區(qū)域，具有二維配置的多個像素， 上述多個像素構成了多個像素行；定時產(chǎn)生器電路，在每個上述單位期間以公共的定時輸 出用于驅(qū)動上述像素的1個或2個以上的驅(qū)動脈沖，在每個單位期間以公共的定時輸出1 個或2個以上的時鐘信號，上述定時產(chǎn)生器電路構成為，能夠在單位期間內(nèi)輸出能夠改變 數(shù)量和定時的上述1個或2個以上的時鐘信號；垂直移位寄存器電路，輸出行選擇信號，該 行選擇信號用于選擇通過上述1個或2個以上的時鐘信號的數(shù)量和定時而決定的像素行； 以及脈沖選擇器電路，向上述多個像素中的通過上述行選擇信號而確定的像素行供給上述 1個或2個以上的驅(qū)動脈沖。本發(fā)明的一個方式的固體攝像裝置的控制方法，該固體攝像裝置中包含具有二維 配置的多個像素的攝像區(qū)域，上述多個像素構成了多個像素行，上述固體攝像裝置的控制 方法的特征在于，包括在每個單位期間以公共的定時輸出用于驅(qū)動上述像素的1個或2個 以上的驅(qū)動脈沖；通過定時產(chǎn)生器電路，在每個上述單位期間以公共的定時輸出1個或2個 以上的時鐘信號，上述定時產(chǎn)生器電路構成為，能夠在單位期間內(nèi)輸出能夠改變數(shù)量和定 時的上述1個或2個以上的時鐘信號；輸出行選擇信號，該行選擇信號用于選擇通過上述1 個或2個以上的時鐘信號的數(shù)量及定時而決定的像素行；向上述多個像素中的通過上述行 選擇信號而確定的像素行供給上述1個或2個以上的驅(qū)動脈沖。


圖1是表示本發(fā)明的實施例1的固體攝像裝置(CMOS圖像傳感器)的構成例的框 圖。圖2是表示圖1所示的CMOS圖像傳感器中的垂直移位寄存器電路的構成的一個 例子。圖3是表示圖2所示的垂直移位寄存器電路中的電子快門垂直移位寄存器電路(A20)的構成。圖4是表示圖2所示的垂直移位寄存器電路中的電子快門垂直移位寄存器電路(B21)的構成。圖5是表示圖2所示的垂直移位寄存器電路中的讀出垂直移位寄存器電路的構 成。圖6是表示圖1所示的CMOS圖像傳感器中的脈沖選擇器電路的構成的一個例子。圖7A、圖7B是用于說明傳感器動作定時(標準時)的時間圖。圖8是用于說明使用2個的電子快門垂直移位寄存器電路的理由的圖。圖9A、圖9B是用于說明傳感器動作定時(垂直間隔剔除時)的時間圖。圖10A、圖IOB是用于說明傳感器動作定時(像素平均時)的時間圖。圖11A、11B、11C、11D是用于說明更加不容易產(chǎn)生偽彩色的讀出的方法的圖。圖12A、圖12B、圖12C是表示以使重心變得均等的讀出情況為例的時間圖。圖13是表示本發(fā)明的實施例2的垂直移位寄存器電路的構成的一個例子。圖14是表示圖13所示的垂直移位寄存器電路中的排出垂直移位寄存器電路的構 成。圖15A、圖15B、圖15C是用于說明傳感器動作定時(切出處理時)的時間圖。
具體實施例方式以下，參照附圖，對本發(fā)明的實施方式進行詳細說明。其中，附圖是示意性的圖，應 當注意各附圖的尺寸以及比率等與實際的情況不同。此外，當讓附圖相互之間也包含了相 互的尺寸的關系和/或比率不同的部分。尤其是，下面所示的幾個實施例是例示了將本發(fā) 明的技術思想具體化的裝置以及方法的實施例，并不是通過其構成部件的形狀、構造、配置 等來確定本發(fā)明的技術思想。本發(fā)明的技術思想在不脫離本發(fā)明宗旨的范圍之內(nèi)可以進行 多種變更。[實施例1][構成]圖1是表示本發(fā)明的實施例1的固體攝像裝置的構成例。另外，在本實施例1中， 以CMOS圖像傳感器為例進行說明。如圖1所示，在攝像區(qū)域11中二維配置有N行M列的作為像素的單位單元 (cell) 12-11、12-12、...、12_匪。各單位單元列分別與垂直信號線VLim、VLIN2、-,VLINM 連接。在攝像區(qū)域11的一端(例如，上端)沿水平方向配置有源極跟隨器電路用的電流 源(current source) 1、電流源2、…、電流源Μ。電流源1，電流源2、…、電流源M分別與 垂直信號線VLIN1、VLIN2、…、VLI匪的一端和接地點之間連接。垂直信號線VLIN1、VLIN2、…、VLI匪的另一端(例如，攝像區(qū)域11的下端)與柱式 (column type)模擬/數(shù)字變換電路13、鎖存(latch)電路14、線路存儲器(line memory) (輸出10位)15以及水平移位寄存器電路16連接。鎖存電路14鎖存模擬/數(shù)字變換后 的信號。線路存儲器15存儲所鎖存的信號。水平移位寄存器電路16用于讀出線路存儲器 15的信號。
在攝像區(qū)域11附近設置有垂直移位寄存器電路17以及脈沖選擇器電路18。脈沖 選擇器電路18分別向各單位單元行供給脈沖信號ADRES1、ADRES2、…、ADRESN，脈沖信號 RESET 1、RESET2、…、RESETN，以及，脈沖信號(讀出脈沖)READl、READ2、...、READN。模擬/數(shù)字變換電路13、鎖存電路14、線路存儲器15、水平移位寄存器電路16、垂 直移位寄存器電路17以及脈沖選擇器電路18受到定時產(chǎn)生器電路19的控制。定時產(chǎn)生 器電路19按照水平同步脈沖來生成各種控制信號。通過從垂直移位寄存器電路17輸出的行選擇信號VSEL_R01、VSEL_R02、…、VSEL_ RON以及行選擇信號VSEL_ES1、VSEL_ES2、…、VSEL_ESN來選擇攝像區(qū)域11中的行。各單位單元12-11、12_12、…、12-NM具有4個晶體管(行選擇晶體管Ta、作為放 大電路的放大晶體管Tb、作為重置電路的重置晶體管Tc、作為讀出電路的讀出晶體管Td) 和光電二極管(光電變換電路)PD。若以單位單元12-11為例，晶體管Ta、Tb的電流路線 串聯(lián)連接在電源VDD和垂直信號線VLim之間。晶體管Ta的柵極被供給脈沖信號ADRESl。 上述晶體管Tc的電流路線連接在電源VDD和晶體管Tb的柵極(檢測部FD)之間，其柵極 接收脈沖信號RESET1。此外，晶體管Td的電流路線的一端與檢測部FD連接，其柵極被供給 脈沖信號READ1。而且，晶體管Td的電流通路的另一端與光電二極管PD的陰極連接，該光 電二極管PD的陽極接地。圖2是表示圖1所示的垂直移位寄存器電路17的構成例。垂直移位寄存器電路 17具有電子快門垂直移位寄存器電路A20、電子快門垂直移位寄存器電路B21、讀出垂直移 位寄存器電路22以及或門23-1，23-2、…、23-N。各移位寄存器電路A20、B21、22接收來 自定時產(chǎn)生器電路19的各種控制信號。例如，電子快門垂直移位寄存器電路A20接收數(shù)據(jù)輸入(奇數(shù))ESADATA_0D、時鐘 信號(奇數(shù))ESACLK_0D、數(shù)據(jù)輸入(偶數(shù))ESADATA_EV、時鐘信號(偶數(shù))ESACLK_EV、上下 反相信號(上下反転信號)UDINV、以及重置信號(負邏輯)RST_N。電子快門垂直移位寄存器電路B21接收數(shù)據(jù)輸入(奇數(shù))ESBDATA_0D、時鐘信號 (奇數(shù))ESBCLK_0D、數(shù)據(jù)輸入(偶數(shù))ESBDATA_EV、時鐘信號(偶數(shù))ESBCLK_EV、上下反相 信號UDINV以及重置信號(負邏輯)RST_N。讀出垂直移位寄存器電路22接收數(shù)據(jù)輸入(奇數(shù))R0DATA_0D、時鐘信號(奇數(shù)) R0CLK_0D、數(shù)據(jù)輸入(偶數(shù))R0DATA_EV、時鐘信號(偶數(shù))R0CLK_EV、移位寄存器控制信號 LI_0D、上下反相信號UDINV以及重置信號(負邏輯)RST_N。電子快門垂直移位寄存器電路A20輸出選擇信號VSEL_ESA1、VSEL_ESA2、…、 VSEL_ESAN。電子快門垂直移位寄存器電路B21輸出選擇信號VSEL_ESB1、VSEL_ESB2、…、 VSEL_ESBN0讀出垂直移位寄存器電路22輸出行選擇信號VSEL_R01、VSEL_R02、…、VSEL_ RON。電子快門垂直移位寄存器電路A20以及電子快門垂直移位寄存器電路B21的輸出按 各對應的行供給至或門23-1、23-2、…、23-N，各或門23_1、23_2、…、23-N分別輸出行選擇 信號 VSEL_ES1、VSEL_ES2、…、VSEL_ESN。圖3是表示圖2的電子快門垂直移位寄存器電路A20的構成例。電子快門垂直移 位寄存器電路A20具有移位寄存器32以及移位寄存器33。移位寄存器32中，寄存器30-1、 30-3、…、30-N-1 經(jīng)由選擇器 31-1、31-3、...、31-N_1，以寄存器 30_1、30_3、...、30-Ν_1 的順序串聯(lián)連接，此外，還經(jīng)由31-Ν-1、31-Ν-3、…、31-1，以寄存器30_N-1、30-N_3、…、30-1的順序連接。同樣地，移位寄存器33中，寄存器30-2、30-4、…、30-N經(jīng)由選擇器
31-2、31-4、...、31-N，以寄存器30_2、30_4、...、30_N的順序串聯(lián)連接，此外，還經(jīng)由31-N、 31-N-2、…、31-2，以寄存器30-N、30-N-2、…、30-2的順序連接。 時鐘信號ESACLK_0D被輸入寄存器30-1、30-3、-,30-N-lo數(shù)據(jù)輸入ESADATA_ OD被輸入選擇器31-1、31-N-1。重置信號RST_N被輸入寄存器30-1、30-3、…、30-N-1。上 下反相信號UDINV作為選擇信號被公共地輸入選擇器31-1、31-3、…、31-N-1。上下反相 信號UDINV為“0”時，移位寄存器32的移位方向是正方向。S卩，作為數(shù)據(jù)輸入ESADATA_0D 而輸入的信號按照寄存器30-1、30-3、…、30-N-1的順序被傳送。另一方面，在上下反相信 號UDINV為“1”時，移位方向變?yōu)槟娣较颍鳛閿?shù)據(jù)輸入ESADATA_0D而輸入的信號按照寄 存器30-Ν-1、30-Ν-3、->30-1的順序被傳送。時鐘信號ESACLK_EV被輸入寄存器30-2、30-4、...、30_N，數(shù)據(jù)輸入ESADATA_EV 被輸入選擇器31-2、31-N。重置信號RST_N被輸入寄存器30-2、30-4、...、30-N。上下反相 信號UDINV作為選擇信號被公共地輸入選擇器31-2、31-4、…、31-N。上下反相信號UDINV 為“0”時，移位寄存器33的移位方向變?yōu)檎较?。即，作為?shù)據(jù)輸入ESADATA_EV而輸入的 信號按照寄存器30-2、30-4、…、30-N的順序被傳送。另一方面，上下反相信號UDINV為 “1”時，移位方向變?yōu)槟娣较?，作為?shù)據(jù)輸入ESADATA_EV而輸入的信號按照寄存器30-N、 30-N-2、...、30-2的順序被傳送。最終，各寄存器30-1、30_2、…、30-N的輸出Q作為電子快門垂直移位寄存器電路 A20 的輸出(選擇信號 VSEL_ESA1、VSEL_ESA2、...、VSEL_ESAN)而被取出。圖4是表示圖2的電子快門垂直移位寄存器電路B21的電路構成例的圖。其構成 和動作與電子快門垂直移位寄存器電路A20完全相同，因此，僅對其構成進行簡單的說明。電子快門垂直移位寄存器電路B21具有移位寄存器42以及移位寄存器43。在移 位寄存器42中，寄存器40-1、40-3、…、40-N-1經(jīng)由選擇器41-1、41-3、...、41-N_1，按照寄 存器40-1、40-3、...、40-Ν-1的順序串聯(lián)連接，此外，還經(jīng)由41_N-1、41-N_3、…、41_1，按照 寄存器40-Ν-1、40-Ν-3、"·、40-1的順序連接。同樣地，在移位寄存器43中，寄存器40_2、 40-4、…、40-Ν經(jīng)由選擇器41-2、41-4、...、41_Ν，按照寄存器40_2、40_4、…、40-Ν的順序 串聯(lián)連接，此外，還經(jīng)由41-Ν、41-Ν-2、…、41-2，按照寄存器40-Ν、40-Ν-2、…、40_2的順序 連接。時鐘信號ESBCLK_0D 被輸入寄存器 40-1、40-3、...、40-Ν_1。數(shù)據(jù)輸入 ESBDATA_ OD被輸入選擇器41-1、41-N-1。重置信號RST_N被輸入寄存器40-1、40-3、…、40-N-1。上 下反相信號UDINV作為選擇信號被公共地輸入選擇器41-1、41-3、…、41-N-1。時鐘信號ESBCLK_EV 被輸入寄存器 40-2、40-4、...、40_N。數(shù)據(jù)輸入 ESBDATA_EV 被輸入選擇器41-2、41-N。重置信號RST_N被輸入寄存器40-2、40-4、...、40-N。上下反相 信號UDINV作為選擇信號被公共地輸入選擇器41-2、41-4、…、41-N。最終，各寄存器40-1、40_2、…、40-N的輸出Q作為電子快門垂直移位寄存器電路 B21 的輸出(選擇信號 VSEL_ESB1、VSEL_ESB2、...、VSEL_ESBN)而被取出。 圖5是表示圖2的讀出垂直移位寄存器電路22的構成例的圖。其構成基本上與 電子快門垂直移位寄存器電路A20、B21相同。讀出垂直移位寄存器電路22具有移位寄存 器54以及移位寄存器55。移位寄存器54具有寄存器50-1、50-3、-,50-N-1以及選擇器51-1、51-3、...、51-N-1。移位寄存器54的各輸出被輸入與門52_1、52_3、…、52-N-1。與 門52-1、52-3、···、52-Ν-1受到移位寄存器控制信號LI_OD的控制。同樣地，移位寄存器55 具有寄存器50-2,50-4, ...、50-N以及選擇器51_2、51_4、...、51_N。移位寄存器55的各輸出被輸入與門52-2、52-4、...、52-N。與門52_2、52_4、…、52-N受到經(jīng)由反相器53而供給 的移位寄存器控制信號LI_OD的控制。寄存器50-1、50-3、…、50-N-1經(jīng)由選擇器51_1、51_3、…、51-N-1，按照寄存器 50-1,50-3,…、50-N-1的順序串聯(lián)連接，此外，還經(jīng)由51_N-1、51-N_3、…、51-1，按照寄存 器50-Ν-1、50-Ν-3、…、50-1的順序連接。寄存器50_1、50_3、…、50-N-1分別和與門52-1,
52-3、…、52-N-1中的各與門的一個輸入端連接。同樣地，寄存器50-2、50-4、…、50-N經(jīng) 由選擇器51-2、51-4、...、51-N，按照寄存器50-2、50-4、…、50-N的順序串聯(lián)連接，此外， 還經(jīng)由51-N、51-N-2、…、51-2，按照寄存器50-N、50-N-2、…、50_2的順序連接。寄存器 50-2,50-4,…、50-N分別和與門52_2、52_4、…、52-N中的各與門的一個輸入端連接。時鐘信號R0CLK_0D 被輸入寄存器 50-1、50-3、...、50-Ν_1。數(shù)據(jù)輸入 R0DATA_0D 被輸入選擇器51-1、51-N-1。重置信號RST_N被輸入寄存器50-1、50-3、"·、50-Ν-1。上下 反相信號UDINV作為選擇信號被公共地輸入選擇器51-1、51-3、···、51-Ν-1。移位寄存器控 制信號LI_0D被輸入與門52-1、52-3、…、52-N-1中的各與門的另一個輸入端。時鐘信號R0CLK_EV被輸入寄存器50-2、50-4、"·、50-Ν。數(shù)據(jù)輸入R0DATA_EV被 輸入選擇器51-2、51-N。重置信號RST_N被輸入寄存器50-2、50-4、...、50-N。上下反相信 號UDINV作為選擇信號被公共地輸入選擇器51-2、51-4、…、51-N。移位寄存器控制信號 LI_0D經(jīng)由反相器53被輸入與門52-2、52-4、…、52-N中的各與門的另一個輸入端。移位寄存器控制信號LI_0D為“1，，時，從與門52-1、52_3、...、52-Ν_1分別輸出 行選擇信號 VSEL_R01、VSEL_R03、…、VSEL_R0N_1，從與門 52_2、52_4、...、52_N 總是輸出 “0”。與此相對，在移位寄存器控制信號LI_0D為“0”時，從與門52-2、52-4、…、52-N分別 輸出行選擇信號 VSEL_R02、VSEL_R04、…、VSEL_R0N，從與門 52_1、52_3、...、52-Ν_1 總是 輸出“0”。圖6是表示圖1的脈沖選擇器電路18的例子。脈沖選擇器電路18具有與門60_1、 60-2、…、60-Ν、61-1、61-2、…、61-N、62_1、62_2、…、62-Ν、63_1、63_2、...、63-Ν、64_1、 64-2、…、64-N，以及，或門 65-1、65-2、…、65_N、66-1、66_2、…、66-N。由于各行是相同的構造，因此僅以第1行為例進行說明。通過與門60-1、61_1、 62-1，使用垂直移位寄存器電路17的輸出(行選擇信號VSEL_R01)，對像素讀出驅(qū)動脈沖 ROADR、ROREAD, R0RESET進行選擇。行選擇信號VSEL_R01為“ 1”時，分別輸出像素讀出驅(qū) 動脈沖 ROADR，ROREAD, R0RESET 來作為與門 60_1、61-1、62_1 的各輸出 ADRESl、R0RESET1、 ROREADlo與門60-1的輸出作為脈沖信號ADRESl被輸出至單位單元12-11、12-12、…、 12-1M。行選擇信號VSEL_R01為“0”時，輸出“0”來作為各輸出ADRES 1、R0RESET1、ROREAD1。此外，通過與門63-1、64_1，使用垂直移位寄存器電路17的輸出(行選擇信號 VSEL_ES 1)，對像素排出驅(qū)動脈沖ESREAD，ESRESET進行選擇。行選擇信號VSEL_ES 1為 “1”時，分別輸出像素排出驅(qū)動脈沖ESREAD來作為與門63-1、64-1的各輸出ESRESET1、 ESREAD1、ESRESET。行選擇信號VSEL_ES 1為“ 0 ”時，輸出“ 0 ”來作為各輸出ESRESET 1、 ESREAD1。
在或門65-1、66-1中，對通過行選擇信號VSEL_R01、VSEL_ES1而選擇出的脈沖信號進行組合?；蜷T65-1接收與門61-1的輸出R0RESET1以及與門63_1的輸出ESRESET1， 將脈沖信號RESETl輸出至單位單元12-11、12-12、…、12-1M。或門66-1接收與門62-1 的輸出R0READ1以及與門64-1的輸出ESREAD1，將脈沖信號READl輸出至單位單元12-11、 12-12、...、12-1M。像素讀出驅(qū)動脈沖ROADR、ROREAD、R0RESET以及像素排出驅(qū)動脈沖ESREAD、 ESRESET是由例如定時產(chǎn)生器電路19供給的。[作用(功能)]圖7A、圖7B是表示上述構成的“標準”時的傳感器動作定時的圖。圖7A、圖7B是 上下反相信號UDINV為“0”時的時間圖，示出了正轉(zhuǎn)(正方向)的動作。另外，在上下反 相信號UDINV為“1”時，由于移位寄存器32、33、42、43、54、55的移位方向變?yōu)槟娣较?反 轉(zhuǎn))，因此行的選擇順序變?yōu)橄喾吹捻樞颍瑥亩@得上下反轉(zhuǎn)的攝像圖像。由于正轉(zhuǎn)和反轉(zhuǎn) 的基本動作相同，因此，僅對正轉(zhuǎn)動作進行說明。此外，在此，示出了使用電子快門垂直移位 寄存器電路A20時的動作。由于電路構成相同，在使用了電子快門垂直移位寄存器電路B21 的情況下的動作也相同。有關準備2個結構相同的電子快門垂直移位寄存器的理由，將在 后面進行說明。在使重置信號RST_N從“0”變?yōu)椤?1 ”從而解除了重置之后，利用定時產(chǎn)生器電路 19，在每1個水平期間(水平同步脈沖)IH中以公共的定時輸入像素讀出驅(qū)動脈沖R0ADR、 ROREAD、R0RESET以及像素排出驅(qū)動脈沖ESREAD、ESRESET。此外，利用定時產(chǎn)生器電路19， 每隔1個水平期間IH以公共的定時輸入移位寄存器控制信號LI_0D、時鐘信號R0CLK_0D、 R0CLK_EV、以及時鐘信號 ESACLK_0D、ESACLK_EV。如圖所示，通過控制數(shù)據(jù)輸入R0DATA_0D、R0DATA_EV、ESADATA_0D、ESADATA_EV 的輸入定時，使移位寄存器32，33的動作開始，使各單位單元行的驅(qū)動開始。數(shù)據(jù)輸入 ESADATA_0D和數(shù)據(jù)輸入R0DATA_0D的時間差(ESADATA_EV和R0DATA_EV的時間差)成為電 子快門時間(蓄積時間)。首先，對電子快門(電荷排出)進行說明。若在數(shù)據(jù)輸入ESADATA_0D為“1”的期 間內(nèi)輸入1個時鐘信號ESACLK_0D，則向移位寄存器32的寄存器30_1中輸入“1”。在下一 個水平期間(IH)中，若在數(shù)據(jù)輸入ESADATA_EV為“1”的期間內(nèi)輸入1個時鐘信號ESACLK_ EV，則向移位寄存器33的寄存器30-2中輸入“1”。由于每隔1個水平期間IH輸入時鐘信號ESACLK_OD、ESACLK_EV，因此行選擇信號 VSEL_ES1、VSEL_ES2、…、VSEL_ESN成為具有2個水平期間2H的時間長的脈沖。向根據(jù)行 選擇信號VSEL_ES1、VSEL_ES2、…、VSEL_ESN而被脈沖選擇器電路18選擇的單位單元行供 給像素排出驅(qū)動脈沖ESREAD，ESRESET。在單位單元12-i內(nèi)，通過使脈沖信號RESETi、READi同時為“H(High) ”，使重置用 以及讀出用的各晶體管Tc、Td同時導通，從而使在光電二極管PD中蓄積的電荷向電源VDD 排出。接著，僅使脈沖信號RESETi為“H”并使重置晶體管Tc導通，將檢測部FD重置為VDD 電平。接著，對像素(信號電荷)的讀出進行說明。如上所述，動作基本上與電子快門相 同，若在數(shù)據(jù)輸入R0DATA_0D為“1”的期間內(nèi)輸入1個時鐘信號R0CLK_0D，則向移位寄存器54的寄存器50-1中輸入“1”。在下一個水平期間(IH)中，若在數(shù)據(jù)輸入RODATA_EV為 “1”的期間內(nèi)輸入1個時鐘信號ROCLK_EV，則向移位寄存器55的寄存器50_2輸入“1”。通過每隔1個水平期間IH而輸入的時鐘信號R0CLK_0D、R0CLK_EV、行選擇信號 VSEL_R01、VSEL_R02、…、VSEL_R0N依次變?yōu)椤?1 ”。與電子快門的情況相同，行選擇信號 VSEL_R01、VSEL_R02、…、VSEL_R0N是具有2個水平期間2H的時間長的脈沖。但是，若不 采取措施，則變成在2個水平期間2H連續(xù)讀出同一選擇行，這會造成與下一行的信號電荷 讀出定時重疊。因此，移位寄存器控制信號LI_0D以1個水平期間IH為單位重復“1”、“0”， 從而以1個水平期間IH為單位交替選擇奇數(shù)行和偶數(shù)行。在所選擇的行內(nèi)的單位單元12-i中，首先，為了在讀出之前除去檢測部FD的暗電 流等的噪聲信號，將脈沖信號RESETi設定為“H”并將檢測部FD設置成電源電壓(VDD)。接 著，若使脈沖信號ADRESi為“H”，則具有放大晶體管Tb和電流源的源極跟隨器電路動作。 若使脈沖信號READi為“H”，則讀出晶體管Td導通，在從排出后開始的一定期間內(nèi)，通過光 電二極管PD進行了光電變換而蓄積的信號電荷被讀出。從而，從垂直信號線VLIM讀出檢 測部FD的電壓電平。通過模擬/數(shù)字變換電路13來變換該信號，并通過鎖存電路14對變 換后的數(shù)字信號進行鎖存。如上所述，讀出各單位單元行的信號電荷。
在此，對使用2個具有相同的電路構成的電子快門垂直移位寄存器電路的理由進 行說明。圖8是橫軸表示時間、縱軸表示選擇行的圖。電子快門與像素的讀出的定時差 是電子快門時間(蓄積時間)。如圖所示，若將電子快門時間從短的設定變更為長的設 定，則會發(fā)生開始時間不同的2種電子快門在時間上重疊(overlap)的狀況。利用偶數(shù)行 (ESACLK_EV)和奇數(shù)行(ESACLK_0D)每隔1個水平期間IH交替地輸入提供給電子快門垂直 移位寄存器電路的時鐘信號，在圖7A、圖7B的情況下，后面的電子快門需要在輸入時鐘信 號ESACLK_0D的定時開始。因此，在這樣的制約下，只有通過2個水平期間2H單位才能夠 設定電子快門期間。此外，在后述的讀出動作中，通過脈沖來控制動作的開始行。即，由于 對電子快門開始時所輸入的時鐘信號ESACLK_0D、ESACLK_EV的數(shù)量及定時進行改變，該情 況在電子快門垂直移位寄存器電路為1個的情況下不能夠?qū)崿F(xiàn)。因此，通過準備2個具有相同的電路構成的電子快門垂直移位寄存器電路，從而 不會產(chǎn)生上述的制約。在使用時，可以交替使用2個電子快門垂直移位寄存器電路，也可以 在發(fā)生上述的狀況時同時使用2個電子快門垂直移位寄存器電路。圖9A、圖9B是表示“垂直間隔剔除”處理時的傳感器動作定時的圖。在此，針對選 擇行數(shù)變?yōu)橐话氲摹?分之1間隔剔除”的動作進行說明。另外，本圖是以讀出的行為1、2、 5、6行的情況下的例子。時鐘信號 R0CLK_0D、R0CLK_EV、ESACLK_0D、ESACLK_EV 的數(shù)量與“標準”時不同。 時鐘信號R0CLK_0D、R0CLK_EV、ESACLK_0D、ESACLK_EV在“標準”時是1個,在本例中變?yōu)?2個。該時鐘信號R0CLK_0D、R0CLK_EV、ESACLK_0D、ESACLK_EV的數(shù)量與間隔剔除的行數(shù) 對應。因此,通過改變時鐘信號R0CLK_0D、R0CLK_EV、ESACLK_0D、ESACLK_EV的數(shù)量，能夠 對希望間隔剔除的行數(shù)以及行的位置進行自由選擇。在電子快門開始的定時，在數(shù)據(jù)輸入 ESADATA_OD、ESADATA_EV 為“H”的期間內(nèi)，輸入 2 個時鐘信號 ESACLK_OD、ESACLK_EV。其結 果，能夠同時向2行進行排出處理。另一方面，在讀出開始的時刻，在數(shù)據(jù)輸入R0DATA_0D、RODATA_EV為“H”的期間內(nèi)，分別輸入1個時鐘信號ROCLK_OD、ROCLK_EV。在該時刻，若輸 入2個時鐘信號ROCLK_OD、ROCLK_EV，則變?yōu)楹笫龅摹跋袼仄骄?。由于本例是“間隔剔除” 處理，因此一個一個地輸入時鐘信號ROCLK_OD、ROCLK_EV。對不讀出3、4行(間隔剔除對象)卻輸入電子快門的理由進行說明。若對不讀出 的行不輸入電子快門，則在光電二極管PD中被光電變換后的電荷被蓄積至一定程度以上， 該電荷經(jīng)由基板等泄漏到相鄰的像素，會引起模糊這樣的問題。此外，若總是電荷被蓄積的 狀態(tài)，則光電二極管PD發(fā)生劣化，傳感器的品質(zhì)有過早變差的危險。作為上述問題的對策， 即使對于不讀出的行，也需要對光電二極管PD中蓄積的電荷進行排出。圖10A、圖IOB是表示“像素平均”處理時的傳感器動作定時的圖。在此，對“2像 素平均，，的動作進行說明。與“間隔剔除，，大致相同，如之前所述，在數(shù)據(jù)輸入R0DATA_0D、 R0DATA_EV為“H”的期間內(nèi)，分別以2個為單位來輸入時鐘信號R0CLK_0D、R0CLK_EV。其 結果，以同時讀出2行的方式依次讀出。跳過1行而進行2行同時讀出是為了與拜爾配列 (Bayer array)的濾色器相對應地對同色進行平均化。在日本特開2007-173950號公報中示出了實現(xiàn)“4像素平均”的電路構成，根據(jù)本 實施例，通過改變所輸入的時鐘信號的數(shù)量，能夠?qū)崿F(xiàn)任意數(shù)量的“像素平均”。此外，如“間 隔剔除”處理的情況那樣，通過在數(shù)據(jù)輸入R0DATA_0D、R0DATA_EV不是“H”時對輸入的時 鐘信號的數(shù)量進行控制，能夠組合“像素平均”和“間隔剔除”。具體地講，在η行中進行排 出，在該多個η行中的m行中進行讀出(其中n>m)。在此，對更不容易產(chǎn)生偽彩色的讀出方法進行說明。將通過“間隔剔除”以及“像 素平均”而讀出的行數(shù)與通過“全像素讀出”而讀出的行數(shù)的比定義為縮小率(例如，圖7A、 圖7B的情況下的縮小率是“1” (圖11A)，圖9A、圖9B以及圖10A，圖IOB的情況的縮小率 都是“2” (圖IlB))。在縮小率為“3”以上時，可以想到兩種方法如圖IlC所示的將連續(xù) 的奇數(shù)行，偶數(shù)行一起讀出的方法，以及，如圖IlD所示的使取得“像素平均”時的重心均等 的讀出方法。后一種方法是在空間上均勻地讀出、能夠在解馬賽克(7 〒4 * > 7 )時 等不容易產(chǎn)生偽彩色的讀出方法。為了使重心均等地進行讀出，只需要錯開(f 6 t )偶數(shù)行的讀出開始行即可。 艮口，例如圖12A、圖12B、圖12C所示，對于電子快門以及讀出的開始定時而言，輸入與錯開偶 數(shù)行的時鐘信號(ESACLK_EV、ROCLK_EV)的行數(shù)相對應的數(shù)量的時鐘信號即可。[效果]如上所述，根據(jù)本實施例的垂直移位寄存器電路17，在不需要增加邏輯門等的 情況下，僅通過改變時鐘信號的數(shù)量和輸入的定時，就能夠任意地選擇間隔剔除行(縮小 率)，此外，能夠任意地選擇平均像素數(shù)。而且，還能夠組合“間隔剔除”和“像素平均”。另 夕卜，能夠?qū)崿F(xiàn)不容易產(chǎn)生偽彩色的讀出方法。此外，通過對非選擇行的電荷進行排出處理，能夠抑制因模糊而產(chǎn)生的像素在物理上的劣化以及攝像圖像的劣化。此外，通過具備2個電子快門垂直移位寄存器電路，即使電子快門時間發(fā)生變化， 也不需要停止動作，能夠繼續(xù)進行處理。[實施例2][構成]
圖13是表示本發(fā)明的實施例2的垂直移位寄存器電路17’的構成例的圖。另外， 對于與實施例1相同的部分附加相同的附圖標記，并省略其詳細說明。如圖13所示，本實施例的垂直移位寄存器電路17’具有電子快門垂直移位寄存器 電路A20，電子快門垂直移位寄存器電路B21，讀出垂直移位寄存器電路22，排出垂直移位 寄存器電路110，以及或門111-1、111_2、…、111-N。排出垂直移位寄存器電路110接收數(shù)據(jù)輸入DISDATA_0D、DISDATA_EV,時鐘信號 DISCLK_0D、DISCLK_EV,以及重置信號(負邏輯)RST_N,并輸出選擇信號VSEL_DIS1、VSEL_ DIS2、...、VSEL_DISN。或門111-1、111-2、…、111-N分別接收電子快門垂直移位寄存器電路A20的輸出(選擇信號VSEL_ESA1、VSEL_ESA2、…、VSEL_ESAN)，電子快門垂直移位寄存器電路B21的 輸出(選擇信號VSEL_ESB1、VSEL_ESB2、…、VSEL_ESBN)，以及排出垂直移位寄存器電路 110的輸出(選擇信號VSEL_DIS1、VSEL_DIS2、…、VSEL_DISN)，并輸出行選擇信號VSEL_ ES1、VSEL_ES2、 ".、VSEL_ESN。圖14是表示排出垂直移位寄存器電路110的構成例的圖。該排出垂直移位寄存器 電路110具有移位寄存器121、122。移位寄存器121具有寄存器120-1、120-3、…、120-N-1。 移位寄存器122具有寄存器120-2、120-4、…、120-N。寄存器120-1、120-3、…、120-N-1 接收數(shù)據(jù)輸入 DISDATA_0D、時鐘信號 DISCLK_ OD和重置信號RST_N，并輸出選擇信號VSEL_DIS1、VSEL_DIS3、…、VSEL_DISN_1。寄存器 120-2、120-4、…、120-N接收數(shù)據(jù)輸入DISDATA_EV、時鐘信號DISCLK_EV和重置信號RST_ N，并輸出選擇信號 VSEL_DIS2、VSEL_DIS4、...、VSEL_DISN。[作用(功能)]根據(jù)實施例2的構成，能夠?qū)崿F(xiàn)“任意切出”。在切出畫面(攝像圖像)的一部分 的處理中，針對切出對象以外的行，如實施例1中所述的那樣，需要進行電荷的排出處理。 下面，將進行排出處理的切出對象以外的行稱為常時排出行。針對常時排出行的電荷的排 出處理(行選擇)通過排出垂直移位寄存器110來進行。圖15A、圖15B、圖15C是表示“切出”處理時的傳感器動作定時的圖。在此，說明 將1、2、3、4行作為常時排出行來設定的情況。在電子快門以及讀出前設定常時排出行。為 了進行該設定，在數(shù)據(jù)輸入DISDATA_OD、DISDATA_EV為“H”的期間內(nèi)，以分別2個為單位輸 入時鐘信號DISCLK_0D、DISCLK_EV。由此，能夠?qū)嬅娴纳喜?行設定為常時排出行。通 過研究不同的脈沖的輸入方法，不僅畫面的上部，能夠?qū)⑾虏炕虍嬅鎯?nèi)的任意的行設定為 排出行。在實施例1的情況下是從第1行(上下反相信號UDINV為“1”時是第N行)讀 出，而在本實施例2中由于有常時排出行，因此必須跳過這些行。因此，輸入的時鐘信號 ESACLK_0D、ESBCLK_0D、R0CLK_0D、R0CLK_EV的數(shù)量要額外多出常時排出行數(shù)的數(shù)量，從而 讀出時跳過這些行。對于“間隔剔除”以及“像素平均”中的讀出處理也一樣。[效果]根據(jù)本實施例的構成，由于在實施例1的構成中增加了電荷排出用的移位寄存 器，因此能夠?qū)崿F(xiàn)任意行(任意的切出范圍)的“切出”。另外，在上述的實施例1、2中，說明了 1個像素1個單元構造的單位單元的構成例，但不僅限于此，例如對于2個像素1個單元的構造或者4個像素1個單元的構造的單位 單元，也能夠通過相同的電路構成實現(xiàn)同等的功能。此外，在實施例1、2中，也可以將構成電子快門垂直移位寄存器電路A20，電子快 門垂直移位寄存器電路B21以及讀出垂直移位寄存器電路22的寄存器和選擇器置換成帶 SCAN的寄存器(帶MUX的DFF)。即，若將寄存器和選擇器分成2個單元(移位寄存器)來 構成，則單元之間需要布線，布局時需要消耗布線資源，會導致電路面積增大。因此，通過使 用寄存器及選擇器的功能一體化的帶SCAN的寄存器，能夠減少所使用的布線資源，能夠防 止電路規(guī)模的增大。在大多數(shù)的設計環(huán)境中，由于準備了帶SCAN的寄存器，因此只需要置 換成上述帶SCAN的寄存器就能夠減小電路規(guī)模。另外，本申請發(fā)明不僅限于上述各實施方式，在實施階段在不脫離宗旨的范圍內(nèi)可以進行多種變形。另外，各實施方式中包括各個階段的發(fā)明，通過對公開的多個構成要件 進行適當?shù)慕M合能夠獲得多個發(fā)明。例如，即使從各實施方式所包括的全部構成要件中刪 除一些構成要件，也能夠解決發(fā)明所要解決的課題中的至少一個課題，也能夠獲得發(fā)明效 果中的至少一個效果，在該情況下，可以提取刪除了該構成要件的構成來作為本發(fā)明。其他優(yōu)點和變更對于本領域的技術人員來說是顯而易見的。本發(fā)明的廣義范圍并 不限于這里所展示和描述的具體細節(jié)、代表性實施方式。因此，在不偏離所附的權利要求書 及其等效方案所定義的基本發(fā)明概念的宗旨或范圍的前提下，可以作出各種變更。
權利要求
一種固體攝像裝置，其特征在于，具有攝像區(qū)域，具有二維配置的多個像素；垂直移位寄存器電路，通過改變在1個水平期間內(nèi)所提供的時鐘信號的數(shù)量和定時，從而能夠選擇上述多個像素中的任意的像素行；以及脈沖選擇器電路，向通過上述垂直移位寄存器電路選擇的上述任意的像素行供給驅(qū)動脈沖。
2.如權利要求1所述的固體攝像裝置，其特征在于， 上述垂直移位寄存器電路具備第1移位寄存器電路和第2移位寄存器電路，該第1移位寄存器電路和第2移位寄存 器電路具有相同的電路構成，用于選擇上述多個像素中的電荷的蓄積開始行；以及 第3移位寄存器電路，從上述多個像素中選擇電荷的讀出行。
3.如權利要求2所述的固體攝像裝置，其特征在于，在上述電荷的蓄積開始的定時，在向上述第1移位寄存器電路或第2移位寄存器電路 提供的控制信號為允許的期間被輸入的、與上述時鐘信號的數(shù)量相對應的數(shù)量的行的像素 的電荷被間隔剔除。
4.如權利要求2或3所述的固體攝像裝置，其特征在于，在上述電荷的讀出開始的定時，在向上述第3移位寄存器電路提供的控制信號為允許 的期間被輸入的、與上述時鐘信號的數(shù)量對應的數(shù)量的行的像素的電荷被平均化。
5.如權利要求2所述的固體攝像裝置，其特征在于，上述垂直移位寄存器電路還具有第4移位寄存器，該第4移位寄存器從上述多個像素 中選擇電荷的常時排出行，在上述電荷的蓄積開始的定時以及上述電荷的讀出開始的定時，在向上述第4移位寄 存器電路提供的控制信號為允許的期間被輸入的、與上述時鐘信號的數(shù)量相對應的行數(shù)的 像素的電荷被跳過。
6.一種固體攝像裝置，其特征在于，具備攝像區(qū)域，具有二維配置的多個像素，上述多個像素構成了多個像素行； 定時產(chǎn)生器電路，在每個上述單位期間以公共的定時輸出用于驅(qū)動上述像素的1個或 2個以上的驅(qū)動脈沖，在每個單位期間以公共的定時輸出1個或2個以上的時鐘信號，上述 定時產(chǎn)生器電路構成為，能夠在單位期間內(nèi)輸出能夠改變數(shù)量和定時的上述1個或2個以 上的時鐘信號；垂直移位寄存器電路，輸出行選擇信號，該行選擇信號用于選擇通過上述1個或2個以 上的時鐘信號的數(shù)量和定時而決定的像素行；以及脈沖選擇器電路，向上述多個像素中的通過上述行選擇信號而確定的像素行供給上述 1個或2個以上的驅(qū)動脈沖。
7.如權利要求6所述的固體攝像裝置，其特征在于，上述1個或2個以上的驅(qū)動脈沖包含像素排出驅(qū)動脈沖和像素讀出驅(qū)動脈沖， 上述1個或2個以上的時鐘信號包含像素排出用時鐘信號和像素讀出用時鐘信號， 上述行選擇信號包含用于將上述像素排出驅(qū)動脈沖供給至確定的像素行的排出用行 選擇信號和用于將上述像素讀出驅(qū)動脈沖供給至確定的像素行的讀出用行選擇信號。
8.如權利要求7所述的固體攝像裝置，其特征在于， 上述垂直移位寄存器電路具備第1移位寄存器電路，每次接收上述像素排出用時鐘信號時輸出排出用行選擇信號以 便依次選擇上述多個像素行中的一個；第2移位寄存器電路，與上述第1移位寄存器電路具有相同的構成，每次接收上述像素 排出用時鐘信號時輸出上述排出用行選擇信號以便依次選擇上述多個像素行中的一個；以 及第3移位寄存器電路，每次接收上述像素讀出用時鐘信號時輸出上述讀出用行選擇信 號以便依次選擇上述多個像素行中的一個，能夠在相同的上述單位期間內(nèi)輸出用于選擇不同的像素行的多個上述排出用行選擇信號。
9.如權利要求8所述的固體攝像裝置，其特征在于，上述第1移位寄存器電路和上述第2移位寄存器電路在允許期間內(nèi)接收多個上述像素 排出用時鐘信號，在相同的上述單位期間內(nèi)選擇多個像素行，上述第3移位寄存器電路輸出讀出用行選擇信號，該讀出用行選擇信號用于選擇在上 述相同的期間內(nèi)所選擇出的多個像素行中的任一個像素行，或者在上述相同的期間內(nèi)所選 擇出的多個像素行中的全部或多個像素行。
10.如權利要求8所述的固體攝像裝置，其特征在于，上述垂直移位寄存器電路還具備第4移位寄存器，該第4移位寄存器持續(xù)輸出針對上 述多個像素行中的預先選擇出的1個或2個以上的像素行的上述排出用行選擇信號。
11.一種固體攝像裝置的控制方法，該固體攝像裝置中包含具有二維配置的多個像素 的攝像區(qū)域，上述多個像素構成了多個像素行，上述固體攝像裝置的控制方法的特征在于， 包括在每個單位期間以公共的定時輸出用于驅(qū)動上述像素的1個或2個以上的驅(qū)動脈沖； 通過定時產(chǎn)生器電路，在每個上述單位期間以公共的定時輸出1個或2個以上的時鐘 信號，上述定時產(chǎn)生器電路構成為，能夠在單位期間內(nèi)輸出能夠改變數(shù)量和定時的上述1 個或2個以上的時鐘信號；輸出行選擇信號，該行選擇信號用于選擇通過上述1個或2個以上的時鐘信號的數(shù)量 及定時而決定的像素行；向上述多個像素中的通過上述行選擇信號而確定的像素行供給上述1個或2個以上的 驅(qū)動脈沖。
12.如權利要求11所述的固體攝像裝置的控制方法，其特征在于，上述1個或2個以上的驅(qū)動脈沖包含像素排出驅(qū)動脈沖和像素讀出驅(qū)動脈沖， 上述1個或2個以上的時鐘信號包含像素排出用時鐘和像素讀出用時鐘， 上述行選擇信號包含用于將上述像素排出驅(qū)動脈沖供給至確定的像素行的排出用行 選擇信號和用于將上述像素讀出驅(qū)動脈沖供給至確定的像素行的讀出用行選擇信號。
13.如權利要求12所述的固體攝像裝置的控制方法，其特征在于， 上述行選擇信號的輸出包括通過第1移位寄存器電路，每次上述像素排出用時鐘信號被接收時輸出排出用行選擇信號以便依次選擇上述多個像素行中的一個；通過具有與上述第1移位寄存器電路相同的構成的第2移位寄存器電路，每次上述像 素排出用時鐘信號被接收時輸出上述排出用行選擇信號以便依次選擇上述多個像素行中 的一個，通過第3移位寄存器電路，每次上述像素讀出用時鐘信號被接收時輸出上述讀出用行 選擇信號以便依次選擇上述多個像素行中的一個，能夠在相同的上述單位期間內(nèi)輸出用于選擇不同的像素行的多個上述排出用行選擇信號。
14.如權利要求13所述的固體攝像裝置的控制方法，其特征在于，上述第1移位寄存器電路和上述第2移位寄存器電路在允許期間內(nèi)接收多個上述像素 排出用時鐘信號，在相同的上述單位期間內(nèi)選擇多個像素行，上述第3移位寄存器電路輸出讀出用行選擇信號，該讀出用行選擇信號用于選擇在上 述相同的期間內(nèi)所選擇出的多個像素行中的任一個像素行，或者在上述相同的期間內(nèi)所選 擇出的多個像素行中的全部或多個像素行。
15.如權利要求13所述的固體攝像裝置的控制方法，其特征在于，還持續(xù)輸出針對上述多個像素行中的預先選擇出的1個或2個以上的像素行的上述排 出用行選擇信號。
全文摘要
本發(fā)明提供一種固體攝像裝置以及固體攝像裝置的控制方法。所述固體攝像裝置包含具有二維配置的多個像素的攝像區(qū)域。垂直移位寄存器電路通過使在1個水平期間內(nèi)提供的時鐘信號的數(shù)量和定時能夠改變，能夠選擇多個像素中的任意的像素行。脈沖選擇器電路向通過垂直移位寄存器電路而選擇出的任意的像素行供給驅(qū)動脈沖。
文檔編號H04N5/341GK101800863SQ201010113650
公開日2010年8月11日 申請日期2010年2月5日 優(yōu)先權日2009年2月6日
發(fā)明者中野鐵平, 盛崎元博 申請人:株式會社東芝