本發(fā)明涉及輸出緩沖器技術(shù)領(lǐng)域，尤其涉及一種數(shù)字輸出緩沖器及其控制方法。

背景技術(shù)：
隨著數(shù)字信號頻率的上升，數(shù)字輸出緩沖器對數(shù)據(jù)進行輸出緩沖時需要消耗大量功率。因此，有必要設(shè)計一種降低功耗的數(shù)字輸出緩沖器。中國專利公開號CN103269217，公開日2013年8月28日，發(fā)明的名稱為輸出緩沖器，該申請案公開了一種輸出緩沖器，它包括第一與第二晶體管及自偏壓電路，第一晶體管具有控制電極、耦接輸出端的輸入電極及輸出電極，第二晶體管具有控制電極、耦接第一晶體管的輸出電極的輸入電極及耦接參考電壓的輸出電極，自偏壓電路耦接輸出端及第一晶體管的控制電極。其不足之處是，該輸出緩沖器的功耗較大。

技術(shù)實現(xiàn)要素：
本發(fā)明的目的是克服現(xiàn)有數(shù)字輸出緩沖器功耗較大的技術(shù)問題，提供了一種能夠降低功耗的數(shù)字輸出緩沖器及其控制方法。為了解決上述問題，本發(fā)明采用以下技術(shù)方案予以實現(xiàn)：本發(fā)明的一種數(shù)字輸出緩沖器，包括時序產(chǎn)生器、積分器、殘余電流探測器、儲能器、電感L、負載電容CL、第一開關(guān)管SW1、第二開關(guān)管SW2和第三開關(guān)管SW3，所述儲能器一端接地，所述儲能器另一端與第三開關(guān)管SW3的第一導通端電連接，所述第三開關(guān)管SW3的第二導通端與電感L一端電連接，所述電感L另一端與負載電容CL的上極板、第一開關(guān)管SW1的第一導通端和第二開關(guān)管SW2的第一導通端電連接，所述電容CL的下極板和第二開關(guān)管SW2的第二導通端都接地，所述第一開關(guān)管SW1的第二導通端與電源VDD電連接，所述第一開關(guān)管SW1的控制端、第二開關(guān)管SW2的控制端和第三開關(guān)管SW3的控制端分別與時序產(chǎn)生器電連接，所述殘余電流探測器的兩個檢測端分別與第三開關(guān)管SW3的第一導通端和第二導通端電連接，所述殘余電流探測器的輸出端與積分器的輸入端電連接，所述積分器的輸出端與時序產(chǎn)生器的第二輸入端電連接，所述時序產(chǎn)生器的第一輸入端為數(shù)字輸出緩沖器的信號輸入端。在本技術(shù)方案中，儲能器、電感L、負載電容CL、第一開關(guān)管SW1、第二開關(guān)管SW2和第三開關(guān)管SW3組成了數(shù)字輸出緩沖器的主電路，其功能是通過控制第一開關(guān)管SW1、第二開關(guān)管SW2、第三開關(guān)管SW3來控制LC振蕩把儲能器上的電荷按照輸入信號Din無損地搬到負載電容CL上，或者是把CL上的電荷按照輸入信號Din無損地搬到儲能器上，這樣在輸出口Dout可以實現(xiàn)從低電平到高電平的轉(zhuǎn)換及從高電平到低電平的轉(zhuǎn)換。儲能器可以用電容或者電壓源實現(xiàn)。第一開關(guān)管SW1及第二開關(guān)管SW2實現(xiàn)對數(shù)字輸出口Dout的電平的加強，把Dout維持在低阻的高電平及低阻的低電平上。在輸入信號Din從低電平跳變到高電平，再由高電平跳變到低電平的過程中，數(shù)字輸出緩沖器工作分為T1、T2、T3和T4四個階段，時序產(chǎn)生器控制第一開關(guān)管SW1、第二開關(guān)管SW2和第三開關(guān)管SW3工作。當輸入信號Din從低電平跳變到高電平時，進入T1區(qū)間，第三開關(guān)管SW3導通，第一開關(guān)管SW1和第二開關(guān)管SW2斷開，儲能器中儲存的電荷經(jīng)由第三開關(guān)管SW3提供給電感L，由于電感L與負載電容CL組成串聯(lián)共振電路，負載電容CL由于共振而充入電壓，其上極板的電壓可以自由振蕩到VDD。在T1區(qū)間，電感L中的電流從0開始往正向增大，到達峰值后，在負載電容CL上極板的電壓振蕩到最高點，電感L中電流又回到0。接著進入T2區(qū)間，電感L中的電流回到0點，是T1區(qū)間的結(jié)束點，同時是T2區(qū)間的開始點。第一開關(guān)管SW1導通，第二開關(guān)管SW2和第三開關(guān)管SW3斷開，電源VDD通過第一開關(guān)管SW1加強到負載電容CL的上極板，負載電容CL的上極板的電壓達到VDD，輸出口Dout輸出高電平。當輸入信號Din從高電平跳變到低電平時，進入T3區(qū)間，第三開關(guān)管SW3導通，第一開關(guān)管SW1和第二開關(guān)管SW2斷開。負載電容CL上的電荷經(jīng)由電感L，第三開關(guān)管SW3被儲能器回收。這一過程，負載電容CL上的電壓從VDD自由振蕩到0，電感L中的電流從0開始反向增大到最大點，然后又回到0。接著進入T4區(qū)間，電感L中的電流回到0點，是T3區(qū)間的結(jié)束點，同時是T4區(qū)間的開始點。第二開關(guān)管SW2導通，第一開關(guān)管SW1和第三開關(guān)管SW3斷開。負載電容CL上極板經(jīng)由第二開關(guān)管SW2加強到GND，輸出口Dout輸出低電平。積分器和殘余電流探測器組成了數(shù)字輸出緩沖器的負反饋電路。由于T1階段和T3階段需要在電感L中的電流恰好在0點時結(jié)束，從而降低功耗，避免電感L中殘余電流高頻振蕩產(chǎn)生電路噪聲。因此時序產(chǎn)生器控制T1階段和T3階段的持續(xù)時間很重要。T1階段和T3階段的持續(xù)時間相同，都為時間T。時序產(chǎn)生器將最新接收到的積分器輸出的Dsgm值對應(yīng)的時間值作為時間T的數(shù)值。積分器輸出Dsgm值包括以下步驟：積分器預先給Dsgm設(shè)置一個初始值，該初始值對應(yīng)一個T時間值，當時序產(chǎn)生器控制第三開關(guān)管SW3導通T時間結(jié)束時，殘余電流探測器探測到電感L中的殘余電流，輸出Dcmp值到積分器，Dcmp值反應(yīng)殘余電流的方向，或者Dcmp值反應(yīng)殘余電流的方向及大小，積分器對Dsgm初始值和接收到的Dcmp值進行積分，得到最新的Dsgm值，并將該Dsgm值輸出到時序產(chǎn)生器。時序產(chǎn)生器根據(jù)接收到的該Dsgm值確定對應(yīng)的時間值，并將該時間值作為時間T的值。作為優(yōu)選，所述一種數(shù)字輸出緩沖器還包括誤差探測器、數(shù)據(jù)處理器和分頻器，所述積分器的輸出端還與誤差探測器的輸入端電連接，所述誤差探測器的輸出端與數(shù)據(jù)處理器的輸入端電連接，所述數(shù)據(jù)處理器的輸出端與分頻器的第二輸入端電連接，所述分頻器的第一輸入端與時序產(chǎn)生器的第一輸入端電連接，所述分頻器的輸出端與誤差探測器的時鐘信號輸入端、積分器的時鐘信號輸入端和殘余電流探測器的時鐘信號輸入端電連接。誤差探測器、數(shù)據(jù)處理器和分頻器組成了數(shù)字輸出緩沖器的另一個負反饋電路。誤差探測器接收積分器輸出的Dsgm值，并計算出接收到的Dsgm值的誤差值Err，誤差探測器將誤差值Err輸入到數(shù)據(jù)處理器，數(shù)據(jù)處理器根據(jù)誤差值Err計算出分頻器的分頻倍數(shù)Fsel，并將分頻倍數(shù)Fsel發(fā)送到分頻器，分頻器根據(jù)分頻倍數(shù)Fsel對輸入信號Din進行分頻，輸出對應(yīng)頻率的時鐘信號CLK到誤差探測器、積分器和殘余電流探測器。殘余電流探測器和積分器都是時鐘信號CLK觸發(fā)的。如果時鐘信號CLK一直最高頻率工作，那么整個電路功耗較大，如果時鐘信號CLK一直最低頻率工作，那么整個電路抗干擾能力弱，相應(yīng)速度慢。誤差探測器、數(shù)據(jù)處理器和分頻器組成的負反饋電路使數(shù)字輸出緩沖器即節(jié)省了功耗又有較強的抗干擾能力。作為優(yōu)選，所述儲能器為電容或電壓源。本發(fā)明的一種數(shù)字輸出緩沖器控制方法，包括以下步驟：S1：時序產(chǎn)生器讀取輸入信號Din，當輸入信號Din由低電平跳變至高電平時，則執(zhí)行步驟S2，當輸入信號Din由高電平跳變至低電平時，則執(zhí)行步驟S4；S2：時序產(chǎn)生器控制第三開關(guān)管SW3導通T時間，控制第一開關(guān)管SW1和第二開關(guān)管SW2斷開T時間；S3：T時間結(jié)束時，時序產(chǎn)生器控制第一開關(guān)管SW1導通，控制第二開關(guān)管SW2和第三開關(guān)管SW3斷開；S4：時序產(chǎn)生器控制第三開關(guān)管SW3導通T時間，控制第一開關(guān)管SW1和第二開關(guān)管SW2斷開T時間；S5：T時間結(jié)束時，時序控制器控制第二開關(guān)管SW2導通，控制第一開關(guān)管SW1和第三開關(guān)管SW3斷開；時序產(chǎn)生器將最新接收到的積分器輸出的Dsgm值對應(yīng)的時間值作為時間T的數(shù)值，積分器輸出Dsgm值包括以下步驟：積分器預先給Dsgm設(shè)置一個初始值，該初始值對應(yīng)一個時間值，即該時間值為時間T的初始數(shù)值，當時序產(chǎn)生器控制第三開關(guān)管SW3導通T時間結(jié)束，即第三開關(guān)管SW3斷開時，殘余電流探測器探測到電感L中的殘余電流，輸出Dcmp值到積分器，Dcmp值反應(yīng)殘余電流的方向，或者Dcmp值反應(yīng)殘余電流的方向及大小，積分器對Dsgm初始值和所有接收到的Dcmp值進行積分，得到最新的Dsgm值，并將該Dsgm值輸出。作為優(yōu)選，誤差探測器接收積分器輸出的Dsgm值，并計算出接收到的Dsgm值的誤差值Err，誤差探測器將誤差值Err輸入到數(shù)據(jù)處理器，數(shù)據(jù)處理器根據(jù)誤差值Err計算出分頻器的分頻倍數(shù)Fsel，并將分頻倍數(shù)Fsel發(fā)送到分頻器，分頻器根據(jù)分頻倍數(shù)Fsel對輸入信號Din進行分頻，輸出對應(yīng)頻率的時鐘信號CLK到誤差探測器、積分器和殘余電流探測器。作為優(yōu)選，所述誤差探測器計算出誤差值Err的方法包括以下步驟：誤差探測器將最近接收到的N個Dsgm值取平均，得到平均值Dref，接著根據(jù)公式Err＝c*(Dsgm-Dref)，c為常數(shù)，計算出誤差值Err。作為優(yōu)選，所述數(shù)據(jù)處理器計算出分頻倍數(shù)Fsel的方法包括以下步驟：數(shù)據(jù)處理器根據(jù)公式Fsel＝Fsel0+a*|Err|，F(xiàn)sel0是正的常數(shù)，a是正的系數(shù)，計算出分頻倍數(shù)Fsel的值。Fsel線性調(diào)整分頻器輸出頻率。線性算法，越小的誤差Err對應(yīng)著越小的分頻器輸出頻率，對應(yīng)著越小的電路功耗，但是其調(diào)整速率越慢；越大的誤差Err對應(yīng)著越大的分頻器輸出頻率，對應(yīng)著越大的電路功耗，但是其調(diào)整速率越快。其優(yōu)點是控制簡單。作為優(yōu)選，所述數(shù)據(jù)處理器計算出分頻倍數(shù)Fsel的方法包括以下步驟：數(shù)據(jù)處理器根據(jù)公式Fsel＝Fsel0+b*e^|Err|，F(xiàn)sel0是正的常數(shù)，b是正的系數(shù)，計算出分頻倍數(shù)Fsel的值。指數(shù)算法的優(yōu)點是在誤差|Err|在較大范圍內(nèi)時，整個電路工作在很低頻率省功耗，安靜；當誤差較大后，快速增加Fsel，電路工作頻率快速上升，電路的調(diào)整速率快速增加，同時電路消耗的功率快速增加。作為優(yōu)選，所述數(shù)據(jù)處理器計算出分頻倍數(shù)Fsel的方法包括以下步驟：數(shù)據(jù)處理器采用sigma-delta算法，根據(jù)一階Z域表達式：Fsel(Z)＝Err(Z)+(1-1/Z)*E(Z)，E(Z)為量化噪聲，計算出分頻倍數(shù)Fsel的值。Fsel(Z)的輸出最少可以輸出為兩種狀態(tài)，這樣可以簡化分頻器的設(shè)計。算法采用sigma-delta的優(yōu)點是可以簡化分頻器的設(shè)計，缺點是引入量化噪聲，但是sigma-delta算法的本身可以把噪聲推到高頻端，這樣通過襯底耦合，電源耦合到系統(tǒng)中的信號頻率點附近的噪聲可以忽略。本發(fā)明的實質(zhì)性效果是：有效降低了數(shù)字輸出緩沖器的功耗，保證了數(shù)字輸出緩沖器具有較強的抗干擾能力，同時避免電感L中殘余電流高頻振蕩產(chǎn)生電路噪聲。附圖說明圖1是本發(fā)明的一種電路原理連接框圖；圖2是誤差探測器的結(jié)構(gòu)示意圖；圖3是本發(fā)明的一種工作流程圖；圖4是本發(fā)明的一個工作周期的控制信號時序圖。圖中：1、時序產(chǎn)生器，2、積分器，3、殘余電流探測器，4、儲能器，5、誤差探測器，6、數(shù)據(jù)處理器，7、分頻器，8、誤差運算器，9、動態(tài)參考生成器。具體實施方式下面通過實施例，并結(jié)合附圖，對本發(fā)明的技術(shù)方案作進一步具體的說明。實施例：本發(fā)明的一種數(shù)字輸出緩沖器，如圖1所示，包括時序產(chǎn)生器1、積分器2、殘余電流探測器3、儲能器4、誤差探測器5、數(shù)據(jù)處理器6、分頻器7、電感L、負載電容CL、第一開關(guān)管SW1、第二開關(guān)管SW2和第三開關(guān)管SW3，儲能器4一端接地，儲能器4另一端與第三開關(guān)管SW3的第一導通端電連接，第三開關(guān)管SW3的第二導通端與電感L一端電連接，電感L另一端與負載電容CL的上極板、第一開關(guān)管SW1的第一導通端和第二開關(guān)管SW2的第一導通端電連接，電容CL的下極板和第二開關(guān)管SW2的第二導通端都接地，第一開關(guān)管SW1的第二導通端與電源VDD電連接，第一開關(guān)管SW1的控制端、第二開關(guān)管SW2的控制端和第三開關(guān)管SW3的控制端分別與時序產(chǎn)生器1電連接，殘余電流探測器3的兩個檢測端分別與第三開關(guān)管SW3的第一導通端和第二導通端電連接，殘余電流探測器3的輸出端與積分器2的輸入端電連接，積分器2的輸出端與時序產(chǎn)生器1的第二輸入端和誤差探測器5的輸入端電連接，時序產(chǎn)生器1的第一輸入端為數(shù)字輸出緩沖器的信號輸入端，誤差探測器5的輸出端與數(shù)據(jù)處理器6的輸入端電連接，數(shù)據(jù)處理器6的輸出端與分頻器7的第二輸入端電連接，分頻器7的第一輸入端與時序產(chǎn)生器1的第一輸入端電連接，分頻器7的輸出端與誤差探測器5的時鐘信號輸入端、積分器2的時鐘信號輸入端和殘余電流探測器3的時鐘信號輸入端電連接。儲能器、電感L、負載電容CL、第一開關(guān)管SW1、第二開關(guān)管SW2和第三開關(guān)管SW3組成了數(shù)字輸出緩沖器的主電路，其功能是通過控制第一開關(guān)管SW1、第二開關(guān)管SW2、第三開關(guān)管SW3來控制LC振蕩把儲能器上的電荷按照輸入信號Din無損地搬到負載電容CL上，或者是把CL上的電荷按照輸入信號Din無損地搬到儲能器上，這樣在輸出口Dout可以實現(xiàn)從低電平到高電平的轉(zhuǎn)換及從高電平到低電平的轉(zhuǎn)換。儲能器為電容。第一開關(guān)管SW1及第二開關(guān)管SW2實現(xiàn)對數(shù)字輸出口Dout的電平的加強，把Dout維持在低阻的高電平及低阻的低電平上。如圖4所示，在輸入信號Din從低電平跳變到高電平，再由高電平跳變到低電平的過程中，數(shù)字輸出緩沖器工作分為T1、T2、T3和T4四個階段，時序產(chǎn)生器控制第一開關(guān)管SW1、第二開關(guān)管SW2和第三開關(guān)管SW3工作。當輸入信號Din從低電平跳變到高電平時，進入T1區(qū)間，第三開關(guān)管SW3導通，第一開關(guān)管SW1和第二開關(guān)管SW2斷開，儲能器中儲存的電荷經(jīng)由第三開關(guān)管SW3提供給電感L，由于電感L與負載電容CL組成串聯(lián)共振電路，負載電容CL由于共振而充入電壓，其上極板的電壓可以自由振蕩到VDD。在T1區(qū)間，電感L中的電流從0開始往正向增大，到達峰值后，在負載電容CL上極板的電壓振蕩到最高點，電感L中電流又回到0。接著進入T2區(qū)間，電感L中的電流回到0點，是T1區(qū)間的結(jié)束點，同時是T2區(qū)間的開始點。第一開關(guān)管SW1導通，第二開關(guān)管SW2和第三開關(guān)管SW3斷開，電源VDD通過第一開關(guān)管SW1加強到負載電容CL的上極板，負載電容CL的上極板的電壓達到VDD，輸出口Dout輸出高電平。當輸入信號Din從高電平跳變到低電平時，進入T3區(qū)間，第三開關(guān)管SW3導通，第一開關(guān)管SW1和第二開關(guān)管SW2斷開。負載電容CL上的電荷經(jīng)由電感L、第三開關(guān)管SW3被儲能器回收。這一過程，負載電容CL上的電壓從VDD自由振蕩到0，電感L中的電流從0開始反向增大到最大點，然后又回到0。接著進入T4區(qū)間，電感L中的電流回到0點，是T3區(qū)間的結(jié)束點，同時是T4區(qū)間的開始點。第二開關(guān)管SW2導通，第一開關(guān)管SW1和第三開關(guān)管SW3斷開。負載電容CL上極板經(jīng)由第二開關(guān)管SW2加強到GND，輸出口Dout輸出低電平。積分器和殘余電流探測器組成了數(shù)字輸出緩沖器的負反饋電路。由于T1階段和T3階段需要在電感L中的電流恰好在0點時結(jié)束，從而降低功耗，避免電感L中殘余電流高頻振蕩產(chǎn)生電路噪聲。因此時序產(chǎn)生器控制T1階段和T3階段的持續(xù)時間很重要。T1階段和T3階段的持續(xù)時間相同，都為時間T。時序產(chǎn)生器將最新接收到的積分器輸出的Dsgm值對應(yīng)的時間值作為時間T的數(shù)值。積分器輸出Dsgm值包括以下步驟：積分器預先給Dsgm設(shè)置一個初始值，該初始值對應(yīng)一個T時間值，當時序產(chǎn)生器控制第三開關(guān)管SW3導通T時間結(jié)束時，殘余電流探測器探測到電感L中的殘余電流，輸出Dcmp值到積分器，Dcmp值反應(yīng)殘余電流的方向，或者Dcmp值反應(yīng)殘余電流的方向及大小，積分器對Dsgm初始值和接收到的Dcmp值進行積分，得到最新的Dsgm值，并將該Dsgm值輸出到時序產(chǎn)生器。時序產(chǎn)生器根據(jù)接收到的該Dsgm值確定對應(yīng)的時間值，并將該時間值作為時間T的值。誤差探測器、數(shù)據(jù)處理器和分頻器組成了數(shù)字輸出緩沖器的另一個負反饋電路。誤差探測器接收積分器輸出的Dsgm值，并計算出接收到的Dsgm值的誤差值Err，誤差探測器將誤差值Err輸入到數(shù)據(jù)處理器，數(shù)據(jù)處理器根據(jù)誤差值Err計算出分頻器的分頻倍數(shù)Fsel，并將分頻倍數(shù)Fsel發(fā)送到分頻器，分頻器根據(jù)分頻倍數(shù)Fsel對輸入信號Din進行分頻，輸出對應(yīng)頻率的時鐘信號CLK到誤差探測器、積分器和殘余電流探測器。殘余電流探測器和積分器都是時鐘信號CLK觸發(fā)的。如果時鐘信號CLK一直最高頻率工作，那么整個電路功耗較大，如果時鐘信號CLK一直最低頻率工作，那么整個電路抗干擾能力弱，相應(yīng)速度慢。誤差探測器、數(shù)據(jù)處理器和分頻器組成的負反饋電路使數(shù)字輸出緩沖器即節(jié)省了功耗又有較強的抗干擾能力。如圖2所示，誤差探測器5包括誤差運算器8和動態(tài)參考生成器9，動態(tài)參考生成器9的輸入端與積分器2的輸出端電連接，動態(tài)參考生成器9的輸出端與誤差運算器8的第一輸入端電連接，誤差運算器8的第二輸入端與積分器2的輸出端電連接，誤差運算器8的輸出端與數(shù)據(jù)處理器6的輸入端電連接，誤差運算器8的時鐘信號輸入端和動態(tài)參考生成器9的時鐘信號輸入端與分頻器7的輸出端電連接。動態(tài)參考生成器9根據(jù)輸入Dsgm值的特性，提取出參考信號信息Dref，此參考信號Dref反映電感L上電流過零的時間信息，其與Dsgm值比較產(chǎn)生輸出誤差值Err。本發(fā)明的一種數(shù)字輸出緩沖器控制方法，適用于上述的一種數(shù)字輸出緩沖器，包括以下步驟：S1：時序產(chǎn)生器讀取輸入信號Din，當輸入信號Din由低電平跳變至高電平時，則執(zhí)行步驟S2，當輸入信號Din由高電平跳變至低電平時，則執(zhí)行步驟S4；S2：時序產(chǎn)生器控制第三開關(guān)管SW3導通T時間，控制第一開關(guān)管SW1和第二開關(guān)管SW2斷開T時間；儲能器中儲存的電荷經(jīng)由第三開關(guān)管SW3提供給電感L，由于電感L與負載電容CL組成串聯(lián)共振電路，負載電容CL由于共振而充入電壓，其上極板的電壓可以自由振蕩到VDD。這一過程，電感L中的電流從0開始往正向增大，到達峰值后，在負載電容CL上極板的電壓振蕩到最高點，電感L中電流又回到0。S3：T時間結(jié)束時，時序產(chǎn)生器控制第一開關(guān)管SW1導通，控制第二開關(guān)管SW2和第三開關(guān)管SW3斷開；電源VDD通過第一開關(guān)管SW1加強到負載電容CL的上極板，負載電容CL的上極板的電壓達到VDD，輸出口Dout輸出高電平。S4：時序產(chǎn)生器控制第三開關(guān)管SW3導通T時間，控制第一開關(guān)管SW1和第二開關(guān)管SW2斷開T時間；負載電容CL上的電荷經(jīng)由電感L、第三開關(guān)管SW3被儲能器回收。這一過程，負載電容CL上的電壓從VDD自由振蕩到0，電感L中的電流從0開始反向增大到最大點，然后又回到0。S5：T時間結(jié)束時，時序控制器控制第二開關(guān)管SW2導通，控制第一開關(guān)管SW1和第三開關(guān)管SW3斷開；負載電容CL上極板經(jīng)由第二開關(guān)管SW2加強到GND，輸出口Dout輸出低電平。時序產(chǎn)生器將最新接收到的積分器輸出的Dsgm值對應(yīng)的時間值作為時間T的數(shù)值，積分器輸出Dsgm值包括以下步驟：積分器預先給Dsgm設(shè)置一個初始值，該初始值對應(yīng)一個時間值，即該時間值為時間T的初始數(shù)值，當時序產(chǎn)生器控制第三開關(guān)管SW3導通T時間結(jié)束，即第三開關(guān)管SW3斷開時，殘余電流探測器探測到電感L中的殘余電流，輸出Dcmp值到積分器，Dcmp值反應(yīng)殘余電流的方向，或者Dcmp值反應(yīng)殘余電流的方向及大小，積分器對Dsgm初始值和所有接收到的Dcmp值進行積分，得到最新的Dsgm值，并將該Dsgm值輸出。誤差探測器接收積分器輸出的Dsgm值，并計算出接收到的Dsgm值的誤差值Err，誤差探測器將誤差值Err輸入到數(shù)據(jù)處理器，數(shù)據(jù)處理器根據(jù)誤差值Err計算出分頻器的分頻倍數(shù)Fsel，并將分頻倍數(shù)Fsel發(fā)送到分頻器，分頻器根據(jù)分頻倍數(shù)Fsel對輸入信號Din進行分頻，輸出對應(yīng)頻率的時鐘信號CLK到誤差探測器、積分器和殘余電流探測器。數(shù)字輸出緩沖器的工作流程，如圖3所示。誤差探測器計算出誤差值Err的方法包括以下步驟：誤差探測器將最近接收到的N個Dsgm值取平均，得到平均值Dref，接著根據(jù)公式Err＝c*(Dsgm-Dref)，c為常數(shù)，計算出誤差值Err。數(shù)據(jù)處理器計算出分頻倍數(shù)Fsel的方法包括以下步驟：數(shù)據(jù)處理器根據(jù)公式Fsel＝Fsel0+a*|Err|，F(xiàn)sel0是正的常數(shù)，a是正的系數(shù)，計算出分頻倍數(shù)Fsel的值。Fsel線性調(diào)整分頻器輸出頻率。線性算法，越小的誤差Err對應(yīng)著越小的分頻器輸出頻率，對應(yīng)著越小的電路功耗，但是其調(diào)整速率越慢；越大的誤差Err對應(yīng)著越大的分頻器輸出頻率，對應(yīng)著越大的電路功耗，但是其調(diào)整速率越快。其優(yōu)點是控制簡單。數(shù)據(jù)處理器計算出分頻倍數(shù)Fsel的方法也可通過以下步驟實現(xiàn)：數(shù)據(jù)處理器根據(jù)公式Fsel＝Fsel0+b*e^|Err|，F(xiàn)sel0是正的常數(shù)，b是正的系數(shù)，計算出分頻倍數(shù)Fsel的值。指數(shù)算法的優(yōu)點是在誤差|Err|在較大范圍內(nèi)時，整個電路工作在很低頻率省功耗，安靜；當誤差較大后，快速增加Fsel，電路工作頻率快速上升，電路的調(diào)整速率快速增加，同時電路消耗的功率快速增加。數(shù)據(jù)處理器計算出分頻倍數(shù)Fsel的方法還可通過以下步驟實現(xiàn)：數(shù)據(jù)處理器采用sigma-delta算法，根據(jù)一階Z域表達式：Fsel(Z)＝Err(Z)+(1-1/Z)*E(Z)，E(Z)為量化噪聲，計算出分頻倍數(shù)Fsel的值。Fsel(Z)的輸出最少可以輸出為兩種狀態(tài)，這樣可以簡化分頻器的設(shè)計。算法采用sigma-delta的優(yōu)點是可以簡化分頻器的設(shè)計，缺點是引入量化噪聲，但是sigma-delta算法的本身可以把噪聲推到高頻端，這樣通過襯底耦合，電源耦合到系統(tǒng)中的信號頻率點附近的噪聲可以忽略。