一種esd保護(hù)電路的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種ESD保護(hù)電路，該電路包括有PMOS管和NMOS管，所述PMOS管為大尺寸PMOS管，所述NMOS管為大尺寸NMOS管；所述電路還包括有檢測(cè)電路，所述檢測(cè)電路連接于所述大尺寸PMOS管和大尺寸NMOS管。ESD保護(hù)電路通過(guò)大尺寸NMOS或者大尺寸PMOS避免了器件擊穿，能夠?qū)㈧o電及時(shí)有效的釋放，大大增強(qiáng)了電路的ESD性能，該電路還可以為節(jié)點(diǎn)間出現(xiàn)相對(duì)正負(fù)電位的應(yīng)用場(chǎng)合，提供ESD保護(hù)。
【專利說(shuō)明】
一種ESD保護(hù)電路
技術(shù)領(lǐng)域
[0001 ]本發(fā)明屬于集成電路技術(shù)領(lǐng)域，特別涉及一種集成電路的ESD保護(hù)電路。
【背景技術(shù)】
[0002]靜電放電保護(hù)(ESD protect1n)是集成電路上專門用來(lái)做靜電放電防護(hù)，此靜電放電保護(hù)提供了 ESD電流泄放回路，以免ESD放電時(shí)，ESD電流流入IC內(nèi)部電路而造成損傷。[0003 ]某些應(yīng)用場(chǎng)合中，在集成電路的電源地間、或者1 口間出現(xiàn)相對(duì)正負(fù)電位，或者在多電源芯片中的電源間、地線間出現(xiàn)相對(duì)正負(fù)電位，一般使用圖1的ESD保護(hù)結(jié)構(gòu)。這種結(jié)構(gòu)涉及到器件擊穿放電過(guò)程，觸發(fā)電壓很高，ESD保護(hù)能力較低，需要耗費(fèi)大面積。
[0004]如專利申請(qǐng)201110108194.3公開(kāi)了一種電源箝位ESD保護(hù)電路，包括:電源管腳；接地管腳;R-C電路，用于感應(yīng)ESD電壓，包括連接于電源管腳和第一節(jié)點(diǎn)之間的阻抗元件和連接在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的容抗元件，其中，第二節(jié)點(diǎn)并非直接連接到接地管腳;觸發(fā)電路，其連接于電源管腳、接地管腳和R-C電路之間，用于根據(jù)第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電平產(chǎn)生一個(gè)ESD觸發(fā)信號(hào);偏置電路，其連接在電源管腳和接地管腳之間，用于為第二節(jié)點(diǎn)提供一個(gè)偏置電壓；以及，箝位電路，其連接在電源管腳、接地管腳和觸發(fā)電路之間，用于在接收到ESD觸發(fā)信號(hào)后提供一個(gè)電源與地之間的低阻通道，以泄放靜電電流。該電路能夠有效抑制靜電保護(hù)電路的漏電電流，有效保護(hù)內(nèi)部電路不受靜電損傷。該電路構(gòu)成結(jié)構(gòu)復(fù)雜，元器件多，成本高，同時(shí)也需要消耗大面積。更重要的，該電路無(wú)法應(yīng)用于節(jié)點(diǎn)間出現(xiàn)相對(duì)正負(fù)電位的場(chǎng)合。

【發(fā)明內(nèi)容】

[0005]基于此，因此本發(fā)明提供一種ESD保護(hù)電路，該電路保護(hù)被保護(hù)電路免受由外部靜電引起的靜電損壞，解決節(jié)點(diǎn)間出現(xiàn)相對(duì)正負(fù)電位應(yīng)用場(chǎng)合的ESD保護(hù)問(wèn)題，并解決了 ESD觸發(fā)電壓高的問(wèn)題，同時(shí)具有小的電路面積。
[0006]本發(fā)明的另一個(gè)目地在于提供一種ESD保護(hù)電路，該電路構(gòu)成簡(jiǎn)單，易于實(shí)現(xiàn)，成本低廉。
[0007]為實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案為:
[0008]一種ESD保護(hù)電路，該電路包括有PMOS管和NMOS管，其特征在于所述PMOS管為大尺寸PMOS管，所述NMOS管為大尺寸NMOS管;所述電路還包括有檢測(cè)電路，所述檢測(cè)電路連接于所述大尺寸PMOS管和大尺寸匪OS管。ESD保護(hù)電路通過(guò)大尺寸NMOS或者大尺寸PMOS避免了器件擊穿，能夠?qū)㈧o電及時(shí)有效的釋放，大大增強(qiáng)了電路的ESD性能。
[0009]所述檢測(cè)電路由電容和電阻串聯(lián)在一起構(gòu)成。
[0010]所述電容包括有Cl和C2，所述電阻包括有Rl和R2。電阻Rl和R2可以為多種等效形式，比如多晶電阻、擴(kuò)散電阻、夾斷電阻、晶體管等效電阻等。電容Cl和C2也可以為多種等效形式，比如井電容、MOS電容、多晶電容、金屬電容等。其中Rl和Cl串聯(lián)在一起組成的第一 ESD檢測(cè)電路，和R2和C2串聯(lián)在一起組成的第二 ESD檢測(cè)電路，兩者的RC時(shí)間常數(shù)設(shè)計(jì)在0.01?1.0us，用以區(qū)分ESD事件和正常上電。
[0011 ] 進(jìn)一步，電阻Rl電容Cl組成第一 ESD檢測(cè)電路;Rl—端與大尺寸MPl漏極連接，另一端與Cl連接、同時(shí)與MPl柵極連接;Cl 一端與電位VA連接，另一端與Rl連接;MPl柵極連接到Rl和Cl的連接節(jié)點(diǎn)，MPl源極與VA連接，MPl漏極與Rl—端連接、同時(shí)與大尺寸MNl漏極連接，MPl體端與自身漏極連接。
[0012]電阻R2和電容C2組成第二 ESD檢測(cè)電路;R2—端與VB連接，另一端與C2連接;C2—端與VA連接，另一端與R2連接;大尺寸MNl柵極連接到R2和C2的連接節(jié)點(diǎn)，MNl源極和體端與VB連接，MNl漏極與MPl漏極連接。
[0013]本發(fā)明所實(shí)現(xiàn)的ESD保護(hù)電路，其大尺寸NMOS或者大尺寸PM0S，在ESD事件中，為導(dǎo)通狀態(tài)，避免了器件擊穿，觸發(fā)電壓很低，將靜電及時(shí)有效的釋放，大大增強(qiáng)了電路的ESD性能;與常規(guī)方法相比，要達(dá)到同等ESD水平，所需要的NMOS和PMOS面積大為減小。
[0014]該電路還可以為節(jié)點(diǎn)間出現(xiàn)相對(duì)正負(fù)電位的應(yīng)用場(chǎng)合，提供ESD保護(hù)。
【附圖說(shuō)明】
[0015]圖1是現(xiàn)有技術(shù)實(shí)施的ESD保護(hù)電路的電路圖。
[0016]圖2是本發(fā)明所實(shí)施的ESD保護(hù)電路的電路圖。
【具體實(shí)施方式】
[0017]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
[0018]如圖2所示，本發(fā)明所實(shí)現(xiàn)的ESD保護(hù)電路包括有:電阻R，電容C，大尺寸NMOS，大尺寸PMOS ο電阻R和電容C構(gòu)成檢測(cè)電路，能夠檢測(cè)ESD事件。大尺寸匪OS或者大尺寸PMOS，在ESD事件中，為導(dǎo)通狀態(tài)，避免了器件擊穿，觸發(fā)電壓很低，將靜電及時(shí)有效的釋放，大大增強(qiáng)了電路的ESD性能；與常規(guī)方法相比，要達(dá)到同等ESD水平，所需要的NMOS和PMOS面積大為減小。
[0019]電阻Rl和R2，可以為多種等效形式，比如多晶電阻、擴(kuò)散電阻、夾斷電阻、晶體管等效電阻等。電容Cl和C2，也可以為多種等效形式，比如井電容、MOS電容、多晶電容、金屬電容等。Rl和Cl組成的第一 ESD檢測(cè)電路，和R2和C2組成的第二 ESD檢測(cè)電路，兩者的RC時(shí)間常數(shù)設(shè)計(jì)在0.01?1.0us，用以區(qū)分ESD事件和正常上電。
[0020]電阻Rl電容Cl組成第一ESD檢測(cè)電路;Rl—端與大尺寸MPl漏極連接，另一端與Cl連接、同時(shí)與MPl柵極連接;Cl 一端與電位VA連接，另一端與Rl連接。MPl柵極連接到Rl和Cl的連接節(jié)點(diǎn)，MPl源極與VA連接，MPl漏極與Rl—端連接、同時(shí)與大尺寸麗I漏極連接，MPl體端與自身漏極連接。
[0021]電阻R2和電容C2組成第二 ESD檢測(cè)電路;R2—端與VB連接，另一端與C2連接;C2—端與VA連接，另一端與R2連接。大尺寸MNl柵極連接到R2和C2的連接節(jié)點(diǎn)，MNl源極和體端與VB連接，MNl漏極與MPl漏極連接。
[0022]當(dāng)VA發(fā)生對(duì)VB正極性ESD時(shí)，由于RC電路暫態(tài)作用，使得大尺寸MNl的柵極獲得高電壓，MNl在ESD事件期間處于導(dǎo)通狀態(tài)，VA上的靜電通過(guò)MPl的寄生二極管、再通過(guò)導(dǎo)通的MNl及時(shí)有效的釋放到VB。
[0023]當(dāng)VA發(fā)生對(duì)VB負(fù)極性ESD時(shí)，由于RC電路暫態(tài)作用，使得大尺寸MPl的柵極獲得低電壓，MPl在ESD事件期間處于導(dǎo)通狀態(tài)，VA上的靜電通過(guò)導(dǎo)通的MPl、再通過(guò)麗I的寄生二極管及時(shí)有效的釋放到VB。
[0024]綜上所述，大尺寸MNl及大尺寸MPl，在ESD事件中，為導(dǎo)通狀態(tài)，避免了器件擊穿，觸發(fā)電壓很低，將靜電及時(shí)有效的釋放，大大增強(qiáng)了電路的ESD性能;與常規(guī)方法相比，要達(dá)到同等ESD水平，所需要的NMOS和PMOS面積大為減小。
[0025]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種ESD保護(hù)電路，該電路包括有PMOS管和匪OS管，其特征在于所述PMOS管為大尺寸PMOS管，所述NMOS管為大尺寸匪OS管;所述電路還包括有檢測(cè)電路，所述檢測(cè)電路連接于所述大尺寸PMOS管和大尺寸NMOS管。2.如權(quán)利要求1所述的ESD保護(hù)電路，其特征在于所述檢測(cè)電路由電容和電阻串聯(lián)在一起構(gòu)成。3.如權(quán)利要求2所述的ESD保護(hù)電路，其特征在于所述電容包括有Cl和C2，所述電阻包括有Rl和R2。4.如權(quán)利要求3所述的ESD保護(hù)電路，其特征在于其中Rl和Cl串聯(lián)在一起組成的第一ESD檢測(cè)電路，和R2和C2串聯(lián)在一起組成的第二 ESD檢測(cè)電路，兩者的RC時(shí)間常數(shù)設(shè)計(jì)在0.01?1.0us，用以區(qū)分ESD事件和正常上電。5.如權(quán)利要求4所述的ESD保護(hù)電路，其特征在于電阻Rl電容Cl組成第一ESD檢測(cè)電路；Rl—端與大尺寸MPl漏極連接，另一端與Cl連接、同時(shí)與MPl柵極連接;Cl一端與電位VA連接，另一端與Rl連接;MPl柵極連接到Rl和Cl的連接節(jié)點(diǎn)，MPl源極與VA連接，MPl漏極與Rl —端連接、同時(shí)與大尺寸MNl漏極連接，MPl體端與自身漏極連接。6.如權(quán)利要求4所述的ESD保護(hù)電路，其特征在于電阻R2和電容C2組成第二ESD檢測(cè)電路;R2—端與VB連接，另一端與C2連接;C2—端與VA連接，另一端與R2連接;大尺寸MNl柵極連接到R2和C2的連接節(jié)點(diǎn)，MNl源極和體端與VB連接，MNl漏極與MPl漏極連接。
【文檔編號(hào)】H01L27/02GK106098683SQ201610529742
【公開(kāi)日】2016年11月9日
【申請(qǐng)日】2016年7月6日
【發(fā)明人】陸讓天
【申請(qǐng)人】芯?？萍迹ㄉ钲冢┕煞萦邢薰?br>