一種耐高壓rc觸發(fā)式esd電路的制作方法
【專(zhuān)利摘要】本發(fā)明提供了一種耐高壓RC觸發(fā)式ESD電路，其RC觸發(fā)電路中的RC電路包含4個(gè)電阻R1、R2、R3和R4，2個(gè)電容C1和C2；其中第一電阻R1一端與電源連接，另一端與第一電容C1形成連接點(diǎn)；第二電阻R2分別與第一電容C1和第二電容C2的一端形成連接點(diǎn)和；第二電容C2另一端與地線相連接；所述RC觸發(fā)電路中的MOS電路中的第一PMOS管P1的源極連接到電源，其漏極與第一NMOS管的漏極相連；第二PMOS管P2的源極與第一NMOS管的源極相連，其漏極與地線相連；第一PMOS管P1和第一NMOS管N1的柵極都接到連接點(diǎn)；第二PMOS管P2和第二NMOS管N2的柵極都接到連接點(diǎn)。
【專(zhuān)利說(shuō)明】
—種耐局壓RC觸發(fā)式ESD電路
技術(shù)領(lǐng)域
[0001 ] 本發(fā)明涉及半導(dǎo)體集成電路芯片的靜電釋放(Electro-Static discharge，簡(jiǎn)稱(chēng)為ESD)保護(hù)電路技術(shù)，尤指應(yīng)用于射頻功率開(kāi)關(guān)芯片中的ESD保護(hù)電路設(shè)計(jì)技術(shù)。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)的不斷發(fā)展，芯片特制尺寸越來(lái)越小，芯片內(nèi)部器件的電源電壓越來(lái)越低。但對(duì)于外部應(yīng)用而言，在不同的復(fù)雜的外部環(huán)境下，外部供電電壓有可以能遠(yuǎn)高于芯片內(nèi)部器件的正常工作電壓。比如，對(duì)于射頻功率開(kāi)關(guān)的芯片而言，其內(nèi)部晶體管工作電壓一般為2.5V，而外部供電電壓可以高達(dá)3.2-4.6V。為了保護(hù)芯片在生產(chǎn)、封裝、測(cè)試等過(guò)程中不被靜電放電所損傷，這就要求芯片的I/O接口電路以及ESD保護(hù)電路即要能夠耐受外部高的供電電源，也要保持良好的ESD放電能力。
[0003]傳統(tǒng)的ESD保護(hù)電路中，RC觸發(fā)電源鉗制電路(RC-Clamp電路)ESD電路是一種非常有效地ESD防護(hù)方法。如圖1所示，但這種ESD保護(hù)電路其MOS管源漏壓差等于電源電壓，當(dāng)電源電壓高于MOS管典型耐壓值時(shí)，MOS管面臨擊穿風(fēng)險(xiǎn)，從而使得ESD保護(hù)電路失效。傳統(tǒng)的解決方法是在ESD保護(hù)電路中采用特制耐高壓器件，從而解決耐高壓的問(wèn)題。但對(duì)于低壓工作的芯片而言，該方法必然會(huì)增加芯片掩膜版的數(shù)量，從而增加芯片制造成本。
[0004]因此，如何設(shè)計(jì)一個(gè)即能耐高壓又不需要增加成本的ESD保護(hù)電路至關(guān)重要。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的主要技術(shù)問(wèn)題是在不增加芯片成本的前提下，設(shè)計(jì)具有耐高壓能力的ESD電路。
[0006]為了解決上述的技術(shù)問(wèn)題，本發(fā)明提供了一種耐高壓RC觸發(fā)式ESD電路，包括:RC觸發(fā)電路(106)以及ESD鉗位器件(104);
[0007]所述RC觸發(fā)電路(106)具體包括:RC電路(100)以及至少一個(gè)MOS電路(101);
[0008]所述RC電路(100)包含4個(gè)電阻R1、R2、R3和R4，2個(gè)電容Cl和C2;其中第一電阻Rl —端與電源(102)連接，另一端與第一電容Cl形成連接點(diǎn)(108);第二電阻R2分別與第一電容Cl和第二電容C2的一端形成連接點(diǎn)(110)和(107);第二電容C2另一端與地線(103)相連接；
[0009]所述MOS電路(101)包含2個(gè)PMOS管和2個(gè)NMOS管，第一 PMOS管Pl的源極連接到電源
(102)，其漏極與第一 NMOS管的漏極相連;第二 PMOS管P2的源極與第一 NMOS管的源極相連，其漏極與地線(103)相連;第一 PMOS管Pl和第一匪OS管NI的柵極都接到連接點(diǎn)(108);第二PMOS管P2和第二 NMOS管N2的柵極都接到連接點(diǎn)(107)。
[0010]在一較佳實(shí)施例中:所述ESD鉗位器件(104)為匪OS器件或PMOS器件或者襯底觸發(fā)的SCR器件。
[0011]在一較佳實(shí)施例中:所述ESD鉗位器件(I04)包含2個(gè)NMOS管;第三NMOS管N3的漏極與電源102連接，源極與第四NMOS管N4的漏極相連，柵極與連接點(diǎn)(105)相連;第四NMOS管N4的源極與地線103相連，柵極與連接點(diǎn)(109)相連。
[0012]在一較佳實(shí)施例中:所述第三電阻R3與第一電容Cl并聯(lián)，或者，所述第三電阻R3接在第三NMOS管N3的柵極和源極之間。
[0013]在一較佳實(shí)施例中:所述第四電阻R4與第二電容C2并聯(lián)，或者，所述第四電阻R4接在第四NMOS管N4的柵極和源極之間。
[0014]在一較佳實(shí)施例中:所述MOS電路(101)為m個(gè)，且每個(gè)MOS電路(101)的輸出端與下一個(gè)MOS電路(1I)的輸入端串聯(lián)連接。
[0015]在一較佳實(shí)施例中:所述第三NMOS管N3、第四匪OS管N4的源極、柵極和漏極分別連接電容。
[0016]在一較佳實(shí)施例中:所述第三NMOS管N3的源極與第四NMOS管N4的漏極之間串聯(lián)有電阻。
[0017]相較于現(xiàn)有技術(shù)，本發(fā)明的技術(shù)方案具備以下有益效果:
[0018]本發(fā)明提供了一種耐高壓RC觸發(fā)式ESD電路，采用了4個(gè)MOS管漏源串接在一起，以及在ESD鉗位器件中采用2個(gè)MOS管漏源串接，這樣能夠保證在電路正常工作時(shí)，其每個(gè)MOS器件的漏源電壓小于等于0.5倍電源電壓，即使電源電壓有一定的升高，單個(gè)MOS器件的漏源電壓也不會(huì)大于正常工作電壓，從而實(shí)現(xiàn)在僅使用低壓器件時(shí)，而有很好的耐高壓性能。
[0019]采用該發(fā)明涉及的ESD電路，即具有良好的ESD放電能力，又能僅在使用普通低壓器件的條件下實(shí)現(xiàn)了耐高壓的目的。
【附圖說(shuō)明】
[0020]圖1為傳統(tǒng)RC-clampESD電路圖；
[0021 ]圖2為本發(fā)明優(yōu)選實(shí)施例1的電路圖；
[0022]圖3為本發(fā)明優(yōu)選實(shí)施例1的電路圖；
[0023]圖4為本發(fā)明優(yōu)選實(shí)施例1的電路圖。
【具體實(shí)施方式】
[0024]下文通過(guò)附圖和【具體實(shí)施方式】對(duì)本發(fā)明做進(jìn)一步說(shuō)明。
[0025]實(shí)施例1
[0026]傳統(tǒng)RC-clamp ESD如圖1所示，其電路結(jié)構(gòu)一般RC電路102、反相器電路103和單個(gè)匪OS管104組成。其中RC電路102由電阻Rl和電容Cl組成，電阻Rl—端與電源100連接，另一端與電容Cl形成連接點(diǎn)105。電容另一端與地線101連接。反相器電路103—端與電源100相連，一端與地線101相連，輸入端接連接點(diǎn)105，輸出端與匪OS管104中匪OS管NI柵端相連。NMOS管104，其漏端與電源100相連，源端與地線101相連，其輸入端與反相器電路103的輸出端相連。但由于反相器電路103和ESD鉗位器件的中MOS管104的漏源電壓即為電源電壓，因此，當(dāng)電源電壓高于MOS管104典型耐壓值時(shí)，MOS管104面臨擊穿風(fēng)險(xiǎn)，因而其不具有耐高壓的能力。
[0027]為了提高傳統(tǒng)RC-clampESD保護(hù)電路的耐壓能力，且不增加芯片成本，本發(fā)明提出了一種耐高壓RC觸發(fā)式ESD電路，參考圖2，該電路由RC觸發(fā)電路106和ESD鉗位器件104組成。其中RC觸發(fā)電路106包含RC電路100和MOS電路101。
[0028]其中RC電路100包含4個(gè)電阻，2個(gè)電容;其中第一電阻Rl—端與電源102連接，并與第一電容Cl形成連接點(diǎn)108。第三電阻R3并聯(lián)在第一電容Cl上。第二電阻R2分別與第一電容Cl和第二電容C2形成連接點(diǎn)110和107。第二電容C2另一端與地線103相連接。第四電阻R4并聯(lián)在第二電容C2上。
[0029]MOS電路101包含2個(gè)PMOS管和2個(gè)NMOS管，第一 PMOS管Pl的源極連接到電源102，其漏極與第一 NMOS管漏極相連。第二 PMOS管P2的源極與第一匪OS管源極相連，其漏極與地線103相連。PMOS管Pl和匪OS管NI的柵極都接到連接點(diǎn)108 JMOS管P2和NMOS管N2的柵極都接到連接點(diǎn)107。
[0030]ESD鉗位器件104，包含2個(gè)NMOS管，其中第三NMOS管N3漏極與電源102連接，源極與第四NMOS管N4漏極相連，其柵極與連接點(diǎn)105相連。第四NMOS管N4源極與地線103相連，其柵極與連接點(diǎn)109相連。
[0031 ] 上述方案中，RC電路100用于檢測(cè)電源ESD情況，當(dāng)電源ESD脈沖來(lái)臨時(shí)，用于RC的延遲作用，連接點(diǎn)107和108的電壓上升速度遠(yuǎn)小于電源電壓，從而使得MOS電路1I的輸出信號(hào)為高，開(kāi)啟了 ESD鉗位器件104中的兩個(gè)NMOS管，形成了對(duì)ESD電流的泄放通路。同時(shí)，如果無(wú)ESD事件發(fā)生，正常工作時(shí)，通過(guò)合理設(shè)置RC電路100中4個(gè)電阻的大小，可以使得連接點(diǎn)107和108的電壓為高，從而使MOS電路101的輸出信號(hào)為低，關(guān)閉ESD鉗位器件104中匪OS管，從而該ESD不會(huì)影響內(nèi)部電路的正常工作。
[0032]電路正常工作時(shí)，基于MOS電路101和ESD鉗位器件104中MOS管子的連接方式，其每個(gè)MOS器件的漏源電壓小于等于0.5倍電源電壓，即使電源電壓有一定的升高，單個(gè)MOS器件的漏源電壓也不會(huì)大于正常工作電壓，從而實(shí)現(xiàn)在僅使用低壓器件時(shí)，而有很好的耐高壓性能。
[0033]本實(shí)施例中:所述第三NMOS管N3、第四NMOS管N4的源極、柵極和漏極還可以分別連接電容。所述第三NMOS管N3的源極與第四NMOS管N4的漏極之間還可以串聯(lián)有電阻。
[0034]實(shí)施例2
[0035]參考圖3，其相比圖2的電路形式，該電路中RC電路100與圖2電路結(jié)構(gòu)一樣。相比圖2多增加了一路MOS電路101，即第一MOS電路由MOS管Pll、P12和Nil、N12組成，其輸入與RC電路100的連接點(diǎn)108和107相連，第二 MOS電路由P21、P22和N21、N22組成，其輸入與第一 MOS電路相連，其連接點(diǎn)105和109與ESD鉗位器件104的輸入相連。
[0036]ESD鉗位器件104與圖2相比，其由2個(gè)NMOS管變?yōu)?個(gè)PMOS管;PMOS管P3源端與電源102相連，漏端與PMOS管P4源端相連，柵極與連接點(diǎn)105相連，PMOS管P4漏端與地線相連，其柵極與連接點(diǎn)109相連。
[0037]本電路與圖2相比，其基本原理相似，不同之處在于，當(dāng)ESD信號(hào)來(lái)臨時(shí)，連接點(diǎn)105和109輸出為低電位，以便開(kāi)啟ESD鉗位器件104中的PMOS管，從而泄放ESD電流。同時(shí)，在ESD信號(hào)未來(lái)臨的正常工作狀態(tài)時(shí)，連接點(diǎn)105和109輸出為高電位，從而關(guān)閉ESD鉗位器件104中的PMOS管，不影響內(nèi)部電路正常工作。
[0038]需要指出的是MOS電路也可以繼續(xù)增加為3組，為本實(shí)施例的簡(jiǎn)單替換，不再贅述。而ESD鉗位器件104還可以為襯底觸發(fā)的SCR器件。
[0039]實(shí)施例3
[0040]參考圖4，相比與圖2，其不同之處在于將圖2 RC電路100中的電阻R3和R4移動(dòng)到了ESD鉗位器件104中，即電阻R3—端與MOS管N3柵極連接，另一端與MOS管N4的漏端和MOS管N3的源端形成連接點(diǎn)110;電阻R4—端與MOS管N4的柵極連接，另一端與地線103連接。本電路形式的基本原理與圖2相似，不同之處在于，在正常工作狀態(tài)下，通過(guò)電阻R3和R4的連接方式，使得MOS管N3和N4關(guān)閉，從而不影響內(nèi)部電路正常工作。
[0041]以上所述，僅為本發(fā)明較佳的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種耐高壓RC觸發(fā)式ESD電路，其特征在于包括:RC觸發(fā)電路(106)以及ESD鉗位器件(104); 所述RC觸發(fā)電路(106)具體包括:RC電路(100)以及至少一個(gè)MOS電路(1I); 所述RC電路(100)包含4個(gè)電阻R1、R2、R3和R4，2個(gè)電容Cl和C2;其中第一電阻Rl—端與電源(102)連接，另一端與第一電容Cl形成連接點(diǎn)(108);第二電阻R2分別與第一電容Cl和第二電容C2的一端形成連接點(diǎn)(110)和(107);第二電容C2另一端與地線(103)相連接； 所述MOS電路(101)包含2個(gè)PMOS管和2個(gè)NMOS管，第一PMOS管Pl的源極連接到電源(102)，其漏極與第一 NMOS管的漏極相連;第二 PMOS管P2的源極與第一 NMOS管的源極相連，其漏極與地線(103)相連;第一 PMOS管Pl和第一匪OS管NI的柵極都接到連接點(diǎn)(108);第二PMOS管P2和第二 NMOS管N2的柵極都接到連接點(diǎn)(107)。2.根據(jù)權(quán)利要求1所述的一種耐高壓RC觸發(fā)式ESD電路，其特征在于:所述ESD鉗位器件(104)為NMOS器件或PMOS器件或者襯底觸發(fā)的SCR器件。3.根據(jù)權(quán)利要求2所述的一種耐高壓RC觸發(fā)式ESD電路，其特征在于:所述ESD鉗位器件(104)包含2個(gè)NMOS管;第三NMOS管N3的漏極與電源102連接，源極與第四匪OS管N4的漏極相連，柵極與連接點(diǎn)(105)相連;第四匪OS管N4的源極與地線103相連，柵極與連接點(diǎn)(109)相連。4.根據(jù)權(quán)利要求3所述的一種耐高壓RC觸發(fā)式ESD電路，其特征在于:所述第三電阻R3與第一電容Cl并聯(lián)，或者，所述第三電阻R3接在第三NMOS管N3的柵極和源極之間。5.根據(jù)權(quán)利要求3所述的一種耐高壓RC觸發(fā)式ESD電路，其特征在于:所述第四電阻R4與第二電容C2并聯(lián)，或者，所述第四電阻R4接在第四NMOS管N4的柵極和源極之間。6.根據(jù)權(quán)利要求1所述的一種耐高壓RC觸發(fā)式ESD電路，其特征在于:所述MOS電路(101)為m個(gè)，且每個(gè)MOS電路(101)的輸出端與下一個(gè)MOS電路(101)的輸入端串聯(lián)連接。7.根據(jù)權(quán)利要求3所述一種耐高壓RC觸發(fā)式ESD電路，其特征在于:所述第三匪OS管N3、第四NMOS管N4的源極、柵極和漏極分別連接電容。8.根據(jù)權(quán)利要求3所述的一種耐高壓RC觸發(fā)式ESD電路，其特征在于:所述第三匪OS管N3的源極與第四NMOS管N4的漏極之間串聯(lián)有電阻。
【文檔編號(hào)】H02H9/04GK106099887SQ201510808788
【公開(kāi)日】2016年11月9日
【申請(qǐng)日】2015年11月20日
【發(fā)明人】張黎陽(yáng), 趙騫, 唐東杰, 聶慶慶, 傅金
【申請(qǐng)人】廈門(mén)宇臻集成電路科技有限公司