一種開漏輸出端口的esd保護電路的制作方法
【專利說明】一種開漏輸出端口的ESD保護電路
[0001]
技術領域
[0002]本發(fā)明屬于半導體集成電路中靜電放電保護技術領域，尤其涉及一種開漏輸出端口的ESD保護電路。
【背景技術】
[0003]集成電路一般都需要在I/O端口處進行ESD保護電路設計，以保護芯片I/O端口的ESD (Electro-Static discharge，靜電釋放)能力，但在一些集成電路中，存在一種開漏輸出端口，輸出管的漏極上沒有接上任何負載的電路形式，不能構成完整的邏輯，需要由外接電路提供電流通路，才能構成完整的邏輯運算功能，圖1中是NMOS的開漏輸出結構，電路內部控制信號控制NMOS管工作的方式。輸出管一般是大尺寸的晶體管，自身利用NMOS晶體管MNl的寄生二極管Dl具有一定的ESD保護能力，一般不需要在其輸出端口加ESD保護結構，但在非正常工作狀態(tài)或者進行ESD試驗時，由于該端口對電源VDD間無ESD電流泄放通道，有可能通過寄生電容Cl、C2的耦合導致控制信號的電路或者該輸出管的柵極損壞，如果在輸出端口加對電源的ESD保護電路，會影響開漏輸出電路的正常工作狀態(tài)。

【發(fā)明內容】

[0004]針對上述問題，本發(fā)明提出了一種開漏輸出端口的ESD保護電路，增加對電源地的ESD電流泄放通路，提高該輸出端口的ESD能力。
[0005]為解決上述技術問題，本發(fā)明提供一種開漏輸出端口的ESD保護電路，包括由控制信號控制的開漏輸出管，開漏輸出管輸出為PAD端，開漏輸出管自身具有形成于源極和漏極間的寄生二極管和柵極與漏極間的第一寄生電容、柵極與源極間的第二寄生電容；
其特征是，
控制信號與開漏輸出管柵極之間設置ESD保護電路，對控制信號的輸出和開漏輸出管的輸入進行隔離。
[0006]ESD保護電路包括對電源的保護電路和對地的保護電路。
[0007]對電源的ESD保護電路采用PMOS器件的柵源短接方式；對地的ESD保護電路ESD2采用NMOS器件的柵源短接方式實現。
[0008]電源的保護電路設置在電源VDD與開漏輸出管的柵極之間；對地的保護電路設置在開漏輸出管的柵極與地VSS之間。
[0009]控制信號控制開漏輸出管的導通與截止，其驅動能力與開漏輸出管的尺寸相匹配。
[0010]開漏輸出管在導通工作狀態(tài)時，ESD保護電路不工作；開漏輸出管在截止工作狀態(tài)或ESD測試時，ESD電流通過該ESD保護電路進行泄放。
[0011]開漏輸出管是大尺寸的MOS管(NM0S或PM0S)，版圖按照ESD設計規(guī)則進行設計，ESD保護電路就近放置在開漏輸出管的周圍。
[0012]本發(fā)明所達到的有益效果:
本發(fā)明的開漏輸出端口的ESD保護電路，和原有的開漏輸出管相比，該電路提供了各種狀態(tài)下的ESD電流泄放通路，進一步提高了 ESD保護能力，同時，該電路簡單，方便集成。
【附圖說明】
[0013]圖1是NMOS開漏輸出電路示意圖。
[0014]圖2是NMOS開漏輸出電路的ESD保護示意圖。
[0015]圖3是NMOS開漏輸出電路的ESD保護電路示意圖。
[0016]圖4是PMOS開漏輸出電路的ESD保護電路示意圖。
【具體實施方式】
[0017]以下結合附圖對本發(fā)明進行詳細說明。
[0018]開漏輸出端口的ESD保護電路主要包括電源VDD、地VSS、開漏輸出管麗1、控制信號、對電源VDD、地VSS的ESD保護電路ESD1、ESD2和輸出PAD，如圖2。
[0019]控制信號控制開漏輸出管的導通與截止，其驅動能力與開漏輸出管的尺寸相匹配；ESD保護電路包括對電源、地的保護電路ESD1、ESD2，放置在控制信號與開漏輸出管之間，對控制信號電路的輸出和開漏輸出管的輸入進行隔離。
[0020]開漏輸出管MNl在導通工作狀態(tài)時，ESD保護電路不工作；在截止工作狀態(tài)或ESD試驗時，ESD電流通過ESD保護電路進行泄放。
[0021]圖3中是一個具體的ESD保護電路實現方式，對電源的ESD保護電路ESDI，采用PMOS器件的MP2柵源短接方式實現；對地的ESD保護電路ESD2，采用NMOS器件的麗2柵源短接方式實現。開漏輸出管是大尺寸的MOS管(NM0S或PM0S)，版圖按照ESD設計規(guī)則進行設計，ESD保護電路就近放置在開漏輸出管的周圍。
[0022]該開漏輸出管ESD保護電路的工作原理如下:
1.開漏輸出管在正常工作狀態(tài)
如果控制信號輸出為高電平，開漏輸出管麗I處于導通狀態(tài)，開漏輸出管麗I的工作電流通過輸出PAD進行輸出；如果控制信號輸出為低電平，開漏輸出管MNl處于截止狀態(tài)，外加在輸出PAD上的電壓通過開漏輸出管麗I的寄生電容Cl、C2和對電源、地的保護電路ESD1、ESD2形成電流泄放。
[0023]2.開漏輸出管在ESD測試狀態(tài)
(1)當VSS接地時，如果PAD上施加正脈沖ESD電壓即PS模式，通過PAD、電容Cl、對電源的保護電路ESDI正偏導通進行ESD電流泄放，對地的保護電路ESD2反偏；如果PAD上施加負脈沖ESD電壓即NS模式，通過寄生二極管Dl的正偏導通進行ESD電流泄放；
(2)當VDD接地時，如果PAD上施加正脈沖ESD電壓即H)模式，通過PAD、電容Cl、對電源的保護電路ESDI正偏導通進行ESD電流泄放；如果PAD上施加負脈沖ESD電壓即ND模式，通過PAD、寄生二極管Dl、電容Cl和對地的保護電路ESD2正偏導通進行ESD電流泄放；
(3)當PAD接地時，如果VSS上施加正脈沖ESD電壓，通過VSS、對地的保護電路ESD2正偏導通、寄生二極管Dl和PAD進行ESD電流泄放；如果VSS上施加負脈沖ESD電壓，通過VSS、對電源的保護電路ESDI正偏導通、電容Cl和PAD進行ESD電流泄放；
(4)當PAD接地時，如果VDD上施加正脈沖ESD電壓，通過VSS、對地的保護電路ESD2正偏導通、寄生二極管Dl和PAD進行ESD電流泄放；如果VDD上施加負脈沖ESD電壓，通過VSS、對電源的保護電路ESDI正偏導通、電容Cl和PAD進行ESD電流泄放。
[0024]同理，圖4是PMOS開漏輸出電路的ESD保護電路示意圖，開漏輸出管ESD保護電路的工作原理相同，不再贅述。
[0025]和原有的開漏輸出管相比，該電路提供了各種狀態(tài)下的電流泄放路徑，進一步提高了 ESD保護能力，同時，該電路簡單，方便集成和轉換。
[0026]以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明技術原理的前提下，還可以做出若干改進和變形，這些改進和變形也應視為本發(fā)明的保護范圍。
【主權項】
1.一種開漏輸出端口的ESD保護電路，包括由控制信號控制的開漏輸出管，開漏輸出管輸出為PAD端，開漏輸出管自身具有形成于源極和漏極間的寄生二極管和柵極與漏極間的第一寄生電容、柵極與源極間的第二寄生電容； 其特征是， 控制信號與開漏輸出管柵極之間設置ESD保護電路，對控制信號的輸出和開漏輸出管的輸入進行隔離。
2.根據權利要求1所述的開漏輸出端口的ESD保護電路，其特征是，ESD保護電路包括對電源的保護電路和對地的保護電路。
3.根據權利要求1或2所述的開漏輸出端口的ESD保護電路，其特征是，開漏輸出管在導通工作狀態(tài)時，ESD保護電路不工作；開漏輸出管在截止工作狀態(tài)或ESD測試時，ESD電流通過ESD保護電路進行泄放。
4.根據權利要求1所述的開漏輸出端口的ESD保護電路，其特征是，對電源的ESD保護電路采用PMOS器件的柵源短接方式；對地的ESD保護電路ESD2采用NMOS器件的柵源短接方式實現。
5.根據權利要求2或4所述的開漏輸出端口的ESD保護電路，其特征是，電源的保護電路設置在電源VDD與開漏輸出管的柵極之間；對地的保護電路設置在開漏輸出管的柵極與地VSS之間。
6.根據權利要求1所述的開漏輸出端口的ESD保護電路，其特征是，版圖布置時，ESD保護電路就近設置在開漏輸出管的周圍。
7.根據權利要求1所述的開漏輸出端口的ESD保護電路，其特征是，控制信號控制開漏輸出管的導通與截止，控制信號的驅動能力與開漏輸出管的尺寸相匹配。
【專利摘要】本發(fā)明公開了一種開漏輸出端口的ESD保護電路，包括由控制信號控制的開漏輸出管，開漏輸出管輸出為PAD端，開漏輸出管自身具有形成于源極和漏極間的寄生二極管和柵極與漏極間的第一寄生電容、柵極與源極間的第二寄生電容；控制信號與開漏輸出管柵極之間設置ESD保護電路，對控制信號的輸出和開漏輸出管的輸入進行隔離。本發(fā)明的開漏輸出端口的ESD保護電路，和原有的開漏輸出管相比，該電路提供了各種狀態(tài)下的ESD電流泄放通路，進一步提高了ESD保護能力，同時，該電路簡單，方便集成。
【IPC分類】H01L23-60
【公開號】CN104821312
【申請?zhí)枴緾N201510253742
【發(fā)明人】呂江萍
【申請人】中國兵器工業(yè)集團第二一四研究所蘇州研發(fā)中心
【公開日】2015年8月5日
【申請日】2015年5月19日