引線框架、半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種引線框架以及半導(dǎo)體裝置。
【背景技術(shù)】
[0002]歷來已有QFN(Quad Flat No Lead)等無引線的半導(dǎo)體裝置。QFN式半導(dǎo)體裝置中，例如通過半蝕刻形成由銅合金等構(gòu)成的引線(端子部)。
[0003]然而，半蝕刻不僅在深度方向上，在寬方向上也會擴展，因此難以實現(xiàn)引線的細微化，妨礙引線的窄間距化以及多針化。對此，已有提案關(guān)于以2個引線疊層的方法代替半蝕刻來構(gòu)成端子部的QFN式半導(dǎo)體裝置。
[0004]〈現(xiàn)有技術(shù)文獻〉
[0005]〈專利文獻〉
[0006]專利文獻I:(日本)特開2003-197845號公報

【發(fā)明內(nèi)容】

[0007]〈本發(fā)明要解決的課題〉
[0008]然而，上述半導(dǎo)體裝置中，由2個引線疊層而形成的端子部以及局部密封端子部的樹脂部之間的緊密性不充分，被擔憂可能會發(fā)生樹脂剝離等問題。
[0009]本發(fā)明鑒于上述問題，其目的在于提供一種端子部與樹脂部的緊密性更高的半導(dǎo)體裝置等。
[0010]〈解決上述課題的手段〉
[0011]本半導(dǎo)體裝置的必要條件為，其包括具有端子部的引線框架、與上述端子部電連接的半導(dǎo)體芯片、以露出上述端子部的一部分的方式密封上述半導(dǎo)體芯片的樹脂部，上述端子部具有在第I引線的頂面疊合第2引線的底面并熔接而成的結(jié)構(gòu)，在上述端子部的長邊方向上，上述第2引線的底面比上述第I引線的頂面更向上述半導(dǎo)體芯片側(cè)延伸，且，在上述端子部的短邊方向上，上述第2引線的底面比上述第I引線的頂面更向兩側(cè)延伸，上述第2引線的底面的比上述第I引線的頂面更向外延伸的區(qū)域被上述樹脂部覆蓋。
[0012]〈發(fā)明的效果〉
[0013]根據(jù)上述公開的技術(shù)，能夠提供端子部與樹脂部的緊密性更高的半導(dǎo)體裝置等。
【附圖說明】
[0014]圖1A、IB是例示第I實施方式的半導(dǎo)體裝置的圖(其I)。
[0015]圖2A?2C是例示第I實施方式的半導(dǎo)體裝置的圖(其2)。
[0016]圖3是例示第I實施方式的半導(dǎo)體裝置的制造步驟的圖(其I)。
[0017]圖4是例示第I實施方式的半導(dǎo)體裝置的制造步驟的圖(其2)。
[0018]圖5A?5C是例示第I實施方式的半導(dǎo)體裝置的制造步驟的圖(其3)。
[0019]圖6A?6C是例示第I實施方式的半導(dǎo)體裝置的制造步驟的圖(其4)。
[0020]圖7A、7B是例示第I實施方式的變形例的半導(dǎo)體裝置的剖面圖。
[0021]圖8A?SC是例示第2實施方式的半導(dǎo)體裝置的圖。
[0022]圖9A?9C是例示第3實施方式的半導(dǎo)體裝置的圖。
[0023]圖10A、10B是例示第4實施方式的半導(dǎo)體裝置的圖(其I)。
[0024]圖1lA?IlC是例示第4實施方式的半導(dǎo)體裝置的圖(其2)。
[0025]圖12A?12C是例示第5實施方式的半導(dǎo)體裝置的圖。
[0026]圖13是例示第6實施方式的半導(dǎo)體裝置的剖面圖。
[0027]附圖標記的說明
[0028]1、1A、1B、2、3、4、5、6 半導(dǎo)體裝置
[0029]10、1S引線框架
[0030]20、20S 第I框架
[0031]21芯片載置部
[0032]21x第4階差部
[0033]22下側(cè)引線
[0034]22x階差部
[0035]22y第3階差部
[0036]23、33 鍍膜
[0037]25連接部
[0038]26第3連接部
[0039]27、37 框部
[0040]30、30S 第2框架[0041 ]32上側(cè)引線
[0042]32a上側(cè)引線的底面的外圍部
[0043]32y第2階差部
[0044]35第2連接部
[0045]40半導(dǎo)體芯片
[0046]50金屬線
[0047]60樹脂部
【具體實施方式】
[0048]以下，參照【附圖說明】用于實施發(fā)明的方式。在此，對各附圖中的相同結(jié)構(gòu)部分付予相同符號，并省略重復(fù)說明。
[0049]<第1實施方式>
[0050][第I實施方式的半導(dǎo)體裝置的結(jié)構(gòu)]
[0051]首先，關(guān)于第I實施方式的半導(dǎo)體裝置的結(jié)構(gòu)進行說明。圖1A、IB是例示第I實施方式的半導(dǎo)體裝置的圖(其I)，圖1B是仰視圖，圖1A是沿著圖1B的A-A線的剖面圖。另外，圖2A?2C是例示第I實施方式的半導(dǎo)體裝置的圖(其2)，圖2A是表示半導(dǎo)體裝置整體的斜視圖，圖2B是表示上側(cè)引線以及下側(cè)引線的斜視圖，圖2C是表示上側(cè)引線以及下側(cè)引線的仰視圖。
[0052]參照圖1A、1B以及圖2A?2C，大體而言半導(dǎo)體裝置I包括引線框架10、半導(dǎo)體芯片40、金屬線50(接合線)、樹脂部60。半導(dǎo)體裝置I是所謂的QFN式半導(dǎo)體裝置。
[0053]另外，在本實施方式中，方便起見，將半導(dǎo)體裝置I的第2框架30側(cè)稱為上側(cè)或一偵U，將第I框架20側(cè)稱為下側(cè)或另一側(cè)。并且，將各部位的第2框架30側(cè)的面稱為一面或頂面，將第2框架30側(cè)的面稱為另一面或底面。并且，可將半導(dǎo)體裝置I以倒置狀態(tài)使用，或配置成任意角度。另外，平面視是指從第I框架20的一面的法線方向觀察對象物的情況，平面形狀是指從第I框架20的一面的法線方向觀察到的對象物的形狀。
[0054]在半導(dǎo)體裝置I中，引線框架10具有在第I框架20的頂面疊合第2框架30的底面并進行熔接的結(jié)構(gòu)。第I框架20具有用于載置半導(dǎo)體芯片的芯片載置部21(模墊)與多個下側(cè)弓丨線22(第I引線)。作為第I框架20的材料例如可以使用銅(Cu)或銅合金、42合金(Fe與Ni的合金)等。
[0055]下側(cè)引線22與芯片載置部21電分離，平面視的狀態(tài)下，在芯片載置部21的周圍以規(guī)定間距設(shè)有多個下側(cè)引線22。然而，下側(cè)引線22并非定要設(shè)在芯片載置部21的周圍，例如也可以設(shè)在芯片載置部21的兩側(cè)。下側(cè)引線22的寬度例如可以是0.2mm程度。下側(cè)引線22的間距例如可以是0.4mm程度。
[0056]在下側(cè)引線22的底面的半導(dǎo)體芯片40側(cè)(引線的長邊方向上接近芯片載置部21的一側(cè))，形成有階差部22x。換言之，在下側(cè)引線22的半導(dǎo)體芯片40側(cè)，形成有比底面?zhèn)雀L的頂面?zhèn)?。階差部22x以外的下側(cè)引線22的厚度例如可以是75?ΙΟΟμπι程度。階差部22x部分的厚度可以是階差部22x以外的下側(cè)引線22的厚度的一半程度。
[0057]第2框架30具有與金屬線50連接的多個上側(cè)引線32(第2引線)。各個上側(cè)引線32被配置在平面視的狀態(tài)下與下側(cè)引線22重疊的位置。作為第2框架30的材料例如可以使用鋁(Al)或鋁合金、銅(Cu)或銅合金、42合金等。上側(cè)引線32的厚度例如可以是75?10ym程度。在此，芯片載置部21上未配置第2框架30。
[0058]上側(cè)引線32的頂面與底面的面積大致相等。且，下側(cè)引線22的頂面與底面(包含階差部22χ)的面積大致相等。此外，在下側(cè)引線22以及上側(cè)引線32的長邊方向上，上側(cè)引線32的底面比下側(cè)引線22的頂面更向半導(dǎo)體芯片40側(cè)延伸。且，在下側(cè)引線22以及上側(cè)引線32的短邊方向上，上側(cè)引線32的底面比下側(cè)引線22的頂面更向兩側(cè)延伸。
[0059]換言之，如圖2C所示，上側(cè)引線32的底面的面積比下側(cè)引線22的頂面的面積大，除了從樹脂部60的側(cè)面露出的一側(cè)，仰視的狀態(tài)下，上側(cè)引線32的底面的外圍部32a露出在下偵吲線22的周圍。外圍部32a即為上側(cè)引線32的底面比下側(cè)引線22的頂面更向外延伸的區(qū)域。外圍部32a被樹脂部60覆蓋。
[0060]下側(cè)引線22與上側(cè)引線32通過下側(cè)引線22的階差部22x上形成的連接部25而接合。具體是，對下側(cè)引線22的階差部22x內(nèi)的一部分進行熔接形成連接部25而與上側(cè)引線32接合。在連接部25以外的部分，下側(cè)引線22與上側(cè)引線32僅是