。焊料層47可W填充第S開口 185。焊 料層47的厚度47H可W是例如大約15 ym至60 ym?？蒞通過鍛覆（例如，電鍛或化學 鍛）工藝來形成焊料層47。焊料層47可W包括焊接材料。例如，焊料層47可W包括Sn、 Pb、Sn-Pb、Sn-Ag、Sn-Au、Sn-Cu、Sn-Bi、Sn-Zn、Sn-Ag-Cu、Sn-Ag-Bi、Sn-Ag-Zn、Sn-Cu-Bi、 Sn-Cu-Zn、Sn-Bi-化、Sn-Ag-Ce 或它們的組合。
[0134] 參照圖6E，可W去除第二掩模圖案184,然后可W通過回流焊料層47來形成焊料 凸點層48。例如，可W通過灰化工藝來去除第二掩模圖案184,可W通過在從大約200°C到 大約300°C范圍中的溫度下對第一和第二焊料層47執(zhí)行回流工藝來形成焊料凸點層48。例 如，焊料凸點層48可W具有珠子形狀。可W通過濕式蝕刻來去除UBM層38的沒有被基體 凸點層40覆蓋的部分。在一些實施例中，在UBM層38的沒有被基體凸點層40覆蓋的部分 被去除后，可W對焊料層47進行回流W形成第一和第二焊料凸點層48。
[0135] 如圖3C中所示，焊料凸點層48可W具有在第一方向Dl上的第一最大水平寬度 48W1和在第二方向D2上的第二最大水平寬度48W2。第一最大水平寬度48W1可W小于第二 最大水平寬度48W2。在一些實施例中，第一最大水平寬度48W1和第二最大水平寬度48W2 可W基本上相同。在平面圖中，焊料凸點層48可W具有例如圓形形狀或楠圓形形狀。在一 些實施例中，當通過濕式蝕刻來去除UBM層38時，可蝕刻基體凸點層40的一部分與柱狀凸 點層的一部分。 陽136] 因此，可W在半導體基底10上形成凸點結構50?？蒞在半導體基底10上形成多 個凸點結構50。第一凸點結構50A可W包括順序地堆疊在導電墊30上的基體凸點層40、 柱狀凸點層46和焊料凸點層48,其中，基體凸點層40包括基體部分40A和突出部分40P。 基體凸點層40的突出部分40P可W圍繞柱狀凸點層46的一部分。柱狀凸點層46的側壁 46AS可W與突出部分40P的內側壁40PS1相對。UBM層38可W設置在凸點結構50和導電 墊30之間。
[0137] 因此，可W使用上述工藝來形成如圖3A至圖3C、圖4A和圖4B所示的包括凸點結 構50的半導體裝置120。因為導電墊30與外部環(huán)境隔離，所W半導體裝置120的凸點結構 50可W保護導電墊30不受腐蝕。此外，因為每個凸點結構50具有處于基本上同一水平或 處于基本上同一平面的頂端52,所W當半導體裝置120安裝在封裝基底80上時，可W防止 或減少接合缺陷。因此，根據(jù)發(fā)明構思的一些實施例的半導體裝置120可W具有高度改善 的可靠性。
[0138] 可選擇地，凸點結構可W包括基體凸點層和焊料凸點層。如上面結合圖3A至圖 3C、圖4A和圖4B描述的，基體凸點層包括基體部分和突出部分。可W如圖6A至圖6E中描 述地來形成基體凸點層。除了可W在第一基體凸點層上形成第一焊料層，可W在第二基體 凸點層上形成第二焊料層之外，可W如圖6A至圖6E中所描述地來形成焊料凸點層?；w 部分的厚度可被配置成補償?shù)谝粚щ妷|的頂表面與第二導電墊的頂表面之間的階梯差，使 得第一凸點結構的頂端和第二凸點結構的頂端相對于基底的主表面處于基本上同一水平。 另外，當在平面圖中觀看時，每個基體凸點層的面積等于或大于被純化層中的開口暴露的 每個對應的導電墊的面積，使得導電墊被基體凸點層基本完全地覆蓋并與外部環(huán)境隔離。
[0139] 圖7是示出了包括根據(jù)發(fā)明構思的一些示例實施例的半導體裝置和/或半導體封 裝中的至少一個的存儲模塊的示例的示意性框圖。
[0140] 參照圖7,存儲模塊1000可W包括模炔基底1010和在模炔基底1010上的存儲裝 置1020。存儲裝置1020可W包括根據(jù)發(fā)明構思的示例實施例的半導體裝置和/或半導體 封裝中的至少一個。輸入/輸出端子1030可W設置在模炔基底1010的至少一側上。 陽141] 圖8是示出了包括根據(jù)發(fā)明構思的示例實施例的半導體裝置和/或半導體封裝中 的至少一個的存儲系統(tǒng)的示例的示意性框圖。 陽142] 參照圖8,存儲系統(tǒng)1500可W被配置成在至少一個半導體裝置中存儲數(shù)據(jù)。例如， 存儲系統(tǒng)1500可W W存儲卡或固態(tài)盤（SSD)的形式來被提供。存儲系統(tǒng)1500可W包括設 置在殼體1510中的控制器1520和存儲裝置1530。存儲系統(tǒng)1500可W被配置成允許在控 制器1520和存儲裝置1530之間交換電信號。例如，可W響應于來自控制器1520的命令執(zhí) 行存儲裝置1530和控制器1520之間交換數(shù)據(jù)的操作。換言之，存儲系統(tǒng)1500可W被配置 成在存儲裝置1530中存儲數(shù)據(jù)或將在存儲裝置1530中存儲的數(shù)據(jù)發(fā)送到存儲系統(tǒng)1500 外部。存儲裝置1530可W包括根據(jù)發(fā)明構思的示例實施例的半導體裝置和/或半導體封 裝中的一個。 陽143] 圖9是示出了包括根據(jù)發(fā)明構思的示例實施例的半導體裝置和/或半導體封裝中 的至少一個的電子系統(tǒng)的示例的示意性框圖。
[0144] 參照圖9,電子系統(tǒng)2000可W包括控制器2200、存儲裝置2300和輸入輸出單元 2400?？刂破?200、存儲裝置2300和輸入輸出單元2400可W通過總線2100來電結合或電 連接到彼此?？偩€2100可對應于通過其發(fā)送電信號或數(shù)據(jù)的路徑。控制器2200可W包括 微處理器、數(shù)字信號處理器、微控制器或邏輯裝置中的至少一個。邏輯裝置可具有與微處理 器、數(shù)字信號處理器和微控制器中的任意一個相似的功能。輸入輸出單元2400可W包括小 鍵盤、鍵盤或顯示裝置中的至少一個。存儲裝置2300可W存儲數(shù)據(jù)和/或由控制器2200執(zhí) 行的命令。存儲裝置2300可W包括易失性存儲裝置和/或非易失性存儲裝置。例如，存儲 裝置2300可W包括DRAM或閃存裝置?？蛇x擇的是,存儲裝置2300可W包括固態(tài)盤（SSD), 所述固態(tài)盤（SSD)包括至少一個閃存裝置，在運種情況下，電子系統(tǒng)2000可W穩(wěn)定地存儲 大容量的數(shù)據(jù)。在示例實施例中，存儲裝置2300可W包括根據(jù)發(fā)明構思的示例實施例的半 導體裝置或半導體封裝中的至少一個。電子系統(tǒng)2000還可W包括通過無線或有線方式來 將數(shù)據(jù)發(fā)送到通信網絡或從通信網絡接收數(shù)據(jù)的接口單元2500。例如，接口單元2500可W 包括用于無線通信的天線或用于有線通信的收發(fā)機。
[0145] 根據(jù)發(fā)明構思的示例實施例，提供了凸點結構，該凸點結構包括覆蓋導電墊的基 體凸點層，該凸點結構使得能夠基本上防止導電墊不受由化學品和/或潮氣引起的腐蝕。 因此，可W實現(xiàn)具有高度改善的可靠性的半導體裝置。另外，由基體凸點層來補償導電墊上 的有源凸點結構的頂端和純化層上的虛設凸點結構的頂端之間的水平差或者導電墊上的 多個有源凸點結構的頂端之間的水平差。因此，當半導體裝置安裝在封裝基底80上時，可 W防止接合缺陷。結果，可W實現(xiàn)具有改善的可靠性和提高的良率的半導體封裝。
[0146] 雖然已經結合附圖中示出的本發(fā)明的實施例描述了發(fā)明構思的示例實施例，但是 本領域的普通技術人員將理解的是，在不脫離權利要求的精神和范圍的情況下，在運里可 W做出形式和細節(jié)上的變化。
【主權項】
1. 一種半導體裝置，包括： 半導體基底； 導電墊，在半導體基底上； 鈍化層，在半導體基底上，鈍化層包括暴露導電墊的開口； 第一凸點下金屬層，在暴露的導電墊上； 第二凸點下金屬層，在鈍化層上； 第一凸點結構，在第一凸點下金屬層上，第一凸點結構包括順序地堆疊在第一凸點下 金屬層上的基體凸點層、第一柱狀凸點層和第一焊料凸點層；以及 第二凸點結構，在第二凸點下金屬層上，第二凸點結構包括順序地堆疊在第二凸點下 金屬層上的第二柱狀凸點層和第二焊料凸點層。2. 根據(jù)權利要求1所述的半導體裝置，其中，開口的水平寬度和基體凸點層的水平寬 度中的每個大于第一柱狀凸點層的水平寬度。3. 根據(jù)權利要求1所述的半導體裝置，其中，基體凸點層包括在第一柱狀凸點層下方 的基體部分和與第一柱狀凸點層分隔開的突出部分。4. 根據(jù)權利要求3所述的半導體裝置，其中，基體部分填充開口的至少一部分。5. 根據(jù)權利要求3所述的半導體裝置，其中，突出部分鄰近開口的內側壁設置并圍繞 第一柱狀凸點層。6. 根據(jù)權利要求4所述的半導體裝置，其中，突出部分包括與第一柱狀凸點層的側壁 相對的傾斜的內側壁。7. 根據(jù)權利要求1所述的半導體裝置，其中，第一柱狀凸點層具有與第二柱狀凸點層 的厚度基本上相等的厚度。8. 根據(jù)權利要求1所述的半導體裝置，其中，第一凸點結構的頂端和第二凸點結構的 頂端相對于半導體基底的主表面位于基本上同一水平。9. 根據(jù)權利要求1所述的半導體裝置，其中，第一柱狀凸點層和第二柱狀凸點層包括 相同的金屬，第一焊料凸點層和第二焊料凸點層包括相同的焊接材料。10. 根據(jù)權利要求1所述的半導體裝置，其中，第一柱狀凸點層的水平寬度大于第二柱 狀凸點層的水平寬度。11. 根據(jù)權利要求1所述的半導體裝置，其中，在平面圖中，第一柱狀凸點層具有不同 于第二柱狀凸點層的形狀。12. 根據(jù)權利要求1所述的半導體裝置，其中，基體凸點層和第一柱狀凸點層中的每個 包括Cu、Cu合金、Ni、Ni合金、Au、Au合金或它們的組合。13. 根據(jù)權利要求1所述的半導體裝置，所述半導體裝置還包括貫穿半導體基底并連 接到導電墊的至少一個基底貫穿孔。14. 一種半導體封裝，包括： 封裝基底，包括設置在其上的第一基底墊和第二基底墊；以及 半導體裝置，安裝在封裝基底上，半導體裝置包括半導體基底、位于半導體基底上的導 電墊、位于半導體基底上的具有暴露導電墊的開口的鈍化層、結合到封裝基底的第一基底 墊的第一凸點結構和結合到封裝基底的第二基底墊的第二凸點結構； 其中，第一凸點結構包括順序地堆疊在導電墊上的基體凸點層、第一柱狀凸點層和第 一焊料凸點層， 其中，第二凸點結構包括順序地堆疊在鈍化層上的第二柱狀凸點層和第二焊料凸點 層。15. 根據(jù)權利要求14所述的半導體封裝，其中，基體凸點層包括在第一柱狀凸點層下 方的基體部分和鄰近開口的內側壁并與第一柱狀凸點層分隔開的突出部分。16. 根據(jù)權利要求15所述的半導體封裝，其中，突出部分包括與第一柱狀凸點層的側 壁相對的傾斜的內側壁。17. 根據(jù)權利要求14所述的半導體封裝，其中，開口的水平寬度和基體凸點層的水平 寬度中的每個大于第一柱狀凸點層的水平寬度。18. 根據(jù)權利要求14所述的半導體封裝，其中，第一柱狀凸點層的厚度和第二柱狀凸 點層的厚度基本相同。19. 根據(jù)權利要求14所述的半導體封裝，其中，半導體裝置還包括設置在導電墊和基 體凸點層的基體部分之間的第一凸點下金屬層，和設置在鈍化層和第二柱狀凸點層之間的 第二凸點下金屬層。20. 根據(jù)權利要求14所述的半導體封裝，其中，半導體裝置還包括貫穿半導體基底并 連接到導電墊的基底貫穿孔。21. 根據(jù)權利要求14所述的半導體封裝，其中，半導體基底包括中間區(qū)和外圍區(qū)， 其中，第一凸點結構設置在中間區(qū)，第二凸點結構設置在外圍區(qū)。22. -種半導體封裝，包括： 封裝基底，包括基底墊；以及 半導體裝置，安裝在封裝基底上，所述半導體裝置包括： 半導體基底； 導電墊，在半導體基底上； 鈍化層，在半導體基底上，所述鈍化層包括暴露導電墊的開口； 凸點下金屬層，在導電墊上，所述凸點下金屬層設置在開口中； 基體凸點層，在凸點下金屬層上，所述基體凸點層包括填充開口的至少一部分的基體 部分和從基體部分向上延伸的突出部分； 柱狀凸點層，在基體部分上，所述柱狀凸點層與突出部分分隔開； 焊料凸點層，在柱狀凸點層上，所述焊料凸點層接合到封裝基底的基底墊。23. 根據(jù)權利要求22所述的半導體封裝，其中，開口的水平寬度和基體凸點層的水平 寬度中的每個大于柱狀凸點層的水平寬度。24. 根據(jù)權利要求22所述的半導體封裝，其中，突出部分鄰近開口的內側壁設置并圍 繞柱狀凸點層的一部分。25. 根據(jù)權利要求22所述的半導體封裝，其中，突出部分包括與柱狀凸點層的側壁相 對的傾斜的內側壁。
【專利摘要】提供了半導體裝置和包括該半導體裝置的半導體封裝。半導體裝置可以包括半導體基底、在半導體基底上的導電墊、覆在半導體基底上并暴露導電墊的鈍化層以及凸點結構。凸點結構可以包括導電墊上的第一凸點結構和鈍化層上的第二凸點結構。第一凸點結構可以包括順序地堆疊在導電墊上的基體凸點層、第一柱狀凸點層和第一焊料凸點層。第二凸點結構可以包括順序地堆疊在鈍化層上的第二柱狀凸點層和第二焊料凸點層。
【IPC分類】H01L23/488
【公開號】CN105633046
【申請?zhí)枴緾N201510809687
【發(fā)明人】柳承官, 沈鍾輔, 安殷徹, 趙泰濟
【申請人】三星電子株式會社
【公開日】2016年6月1日
【申請日】2015年11月20日
【公告號】US20160148888