一種半導(dǎo)體器件及其制造方法、電子裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制造方法、電子
目.0
【背景技術(shù)】
[0002]現(xiàn)代集成電路由數(shù)百萬(wàn)的有源和/或無(wú)源器件(例如晶體管、二極管、電阻、電容和電感等)組成。這些器件最初相互隔離，隨后互連在一起以形成功能性電路。在互連結(jié)構(gòu)的頂部上，金屬接合墊形成在各自的芯片的表面上并且露出來(lái)?？梢越?jīng)由金屬接合墊將芯片電性連接至封裝襯底或另一個(gè)晶粒。在典型的凸塊形成工藝中，首先在互連結(jié)構(gòu)的金屬接合墊上形成凸塊下金屬化(UBM)層，之后形成焊料凸塊。
[0003]圖1示出了現(xiàn)有技術(shù)中形成有焊料凸塊的半導(dǎo)體器件的剖面示意圖。在經(jīng)過(guò)半導(dǎo)體前段工藝之后，在晶圓上形成了許多芯片。在單個(gè)芯片中，包括以下結(jié)構(gòu)。首先包括半導(dǎo)體襯底101，在半導(dǎo)體襯底101表面形成有第一保護(hù)層102，該第一保護(hù)層(例如鈍化層)102中間的開(kāi)口部分中形成有金屬墊層103。之后可以在該芯片上形成焊料凸塊，包括以下過(guò)程。在第一保護(hù)層102上方形成第二保護(hù)層(即再涂布保護(hù)層)104。在金屬墊層103和第二保護(hù)層104上方形成UBM結(jié)構(gòu)105，其示意性地示出為包括第一金屬層105a和第二金屬層105b。最后，在UBM結(jié)構(gòu)105上形成焊料凸塊106。
[0004]在現(xiàn)有技術(shù)中，該第二保護(hù)層104的開(kāi)口部分直接對(duì)應(yīng)于下方芯片的開(kāi)口部分的大小，也就是說(shuō)，如圖1所示，第二保護(hù)層104將僅與第一保護(hù)層102接觸而不與金屬墊層103接觸。由于凸塊金屬與UBM金屬在高溫的時(shí)候膨脹系數(shù)不同，因此會(huì)產(chǎn)生下應(yīng)力，如圖1中的箭頭所示。下應(yīng)力會(huì)壓迫芯片中的介電層，并且由于該應(yīng)力無(wú)法分散而造成介電層斷裂，進(jìn)而造成電性測(cè)試失敗。

【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供了一種半導(dǎo)體器件的制造方法。所述方法包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有第一保護(hù)層和位于所述第一保護(hù)層的第一開(kāi)口部分中的金屬墊層；在所述第一保護(hù)層和所述金屬墊層上形成第二保護(hù)層；在所述第二保護(hù)層中形成暴露所述金屬墊層的第二開(kāi)口部分，使得所述第二保護(hù)層的一部分覆蓋所述金屬墊層的邊緣部分；在所述金屬墊層和所述第二保護(hù)層上形成UBM結(jié)構(gòu)，所述UBM結(jié)構(gòu)與所述金屬墊層電性連接；以及在所述UBM結(jié)構(gòu)上形成焊料凸塊。
[0006]可選地，所述第二保護(hù)層的材料為聚酰亞胺或聚苯并惡唑。
[0007]可選地，所述第二開(kāi)口部分在與所述半導(dǎo)體襯底的表面平行的面上呈圓形。
[0008]可選地，所述UBM結(jié)構(gòu)包括單層或多層導(dǎo)電材料，所述導(dǎo)電材料包括T1、TiW、NiV、Cr、CrCuN Al、Cu、Sn、N1、Au、Ag。
[0009]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件。所述半導(dǎo)體器件包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有第一保護(hù)層和位于所述第一保護(hù)層的第一開(kāi)口部分中的金屬墊層；在所述第一保護(hù)層和所述金屬墊層上形成的第二保護(hù)層，所述第二保護(hù)層具有暴露所述金屬墊層的第二開(kāi)口部分，使得所述第二保護(hù)層的一部分覆蓋所述金屬墊層的邊緣部分；在所述金屬墊層和所述第二保護(hù)層上形成的UBM結(jié)構(gòu)，所述UBM結(jié)構(gòu)與所述金屬墊層電性連接；以及在所述UBM結(jié)構(gòu)上形成的焊料凸塊。
[0010]可選地，所述第二保護(hù)層的材料為聚酰亞胺或聚苯并惡唑。
[0011]可選地，所述第二開(kāi)口部分在與所述半導(dǎo)體襯底的表面平行的面上呈圓形。
[0012]可選地，所述UBM結(jié)構(gòu)包括單層或多層導(dǎo)電材料，所述導(dǎo)電材料包括T1、TiW、NiV、Cr、CrCu、Al、Cu、Sn、N1、Au、Ag0
[0013]根據(jù)本發(fā)明的又一方面，提供了一種電子裝置，包括根據(jù)上述方法制造的所述半導(dǎo)體器件。
[0014]根據(jù)本發(fā)明提供的方法，在制造第二保護(hù)層時(shí)，縮小其開(kāi)口部分的尺寸，使得第二保護(hù)層與金屬墊層相接觸。由于第二保護(hù)層具有彈性，因此其可以分散由于凸塊金屬與UBM金屬的膨脹所造成的應(yīng)力，避免前段工藝形成的介電層的斷裂，進(jìn)而可以提高半導(dǎo)體器件的可靠性及良率。
[0015]為了使本發(fā)明的目的、特征和優(yōu)點(diǎn)更明顯易懂，特舉較佳實(shí)施例，并結(jié)合附圖，做詳細(xì)說(shuō)明如下。
【附圖說(shuō)明】
[0016]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中:
[0017]圖1示出了現(xiàn)有技術(shù)中形成有焊料凸塊的半導(dǎo)體器件的剖面示意圖；
[0018]圖2a_2e示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的剖面示意圖；以及
[0019]圖3示出根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法的流程圖。
【具體實(shí)施方式】
[0020]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0021]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的半導(dǎo)體器件的制造方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0022]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023]應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接至IJ”或“耦合至IJ”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)印?br>[0024]實(shí)施例一
[0025]下面，參照?qǐng)D2a_2e以及圖3來(lái)描述本發(fā)明提出的半導(dǎo)體器件的制造方法的詳細(xì)步驟。
[0026]圖2a_2e示出根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的制造方法的關(guān)鍵步驟中所獲得的半導(dǎo)體器件的剖面示意圖。
[0027]首先，參考圖2a，提供半導(dǎo)體襯底201，所述半導(dǎo)體襯底201上形成有第一保護(hù)層202和位于所述第一保護(hù)層202的第一開(kāi)口部分203中的金屬墊層204。
[0028]所述半導(dǎo)體襯底201的構(gòu)成材料可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在所述半導(dǎo)體襯底201的表面形成有各種集成電路器件(未示出)，諸如晶體管(例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(M0SFET)、互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)晶體管等)、二極管、電阻、電容、電感等。在半導(dǎo)體襯底201中可以形成有隔離結(jié)構(gòu)以用于限定并隔離各集成電路器件。所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。
[0029]第一保護(hù)層202是鈍化層，其可以由單層或者多層膜構(gòu)成。在一個(gè)實(shí)施例中，第一保護(hù)層202包括氧化硅層以及位于氧化硅層上方的氮化硅層。第一保護(hù)層202可以實(shí)現(xiàn)電絕緣，并且可以隔離塵埃和濕氣，保護(hù)芯片不受腐蝕和其它損害。
[0030]金屬墊層204的材料包括但不限于:銅、鋁、銅合金或其他導(dǎo)電材料，其可以采用本領(lǐng)域已知的任何合適的工藝形成。
[0031 ] 接下來(lái)，參考圖2b，在所述第一保護(hù)層202和所述金屬墊層204上形成第二保護(hù)層205。所述第二保護(hù)層205的材料可以是聚合物，諸如聚酰亞胺(PI)或聚苯并惡唑(PBO)等。采用聚合物形成的第二保護(hù)層205可以起到應(yīng)力緩沖的作用?？梢圆捎美缧D(zhuǎn)涂布的方式來(lái)形成所述第二保護(hù)層205。
[0032]接下來(lái)，參考圖2c，在所述第二保護(hù)層205中形成暴露所述金屬墊層204的第二開(kāi)口部分206，使得所述第二保護(hù)層205的一部分覆蓋所述金屬墊層204的邊緣部分。如圖2c所示，通過(guò)使第二開(kāi)口部分206的寬度小于第一開(kāi)口部分203的寬度，可以使第二保護(hù)層205與金屬墊層204