40可W完全地覆蓋導電墊30。因此，基體凸點層40可W保護導電墊30不受由化學品和/ 或潮氣導致的腐蝕。
[0095] 基體凸點層40的突出部分40P可W包括與柱狀凸點層46的側壁46S相對的內 側壁40PS1。突出部分40P的內側壁40PS1可W正向傾斜。在一些實施例中，例如，突出部 分40P的內側壁40PS1和基體部分40A的頂表面之間的夾角0可W是純角（例如，95°至 160° )?；w凸點層40可W包括金屬。例如，基體凸點層40可W包括Ni、Ni合金XuXu 合金、Au、Au合金或b們的組合。
[0096] 柱狀凸點層46可W設置在基體凸點層40上。柱狀凸點層46可W與基體凸點層 40的突出部分40P分隔開并可W設置在基體凸點層40的基體部分40A上。例如，柱狀凸點 層46可與內側壁40PS1隔開距離PTL。例如，距離FTL可W是大約Iym至3 ym。柱狀凸 點層46的一部分可W被基體凸點層40的突出部分40P圍繞。例如，柱狀凸點層46可W具 有從大約10 ym至30 ym的范圍的厚度46H。如圖3C所示，柱狀凸點層46可W具有在第一 方向Dl上的第一水平寬度46W1和在第二方向D2上的第二水平寬度46W2。第一水平寬度 46W1可W小于第二水平寬度46W2。在一些實施例中，第一水平寬度46W1可W基本上等于 第二水平寬度46W2。
[0097] 柱狀凸點層46可W具有小于基體凸點層40的尺寸。目P，柱狀凸點層46的第一水 平寬度46W1可W小于基體凸點層40的第一水平寬度40W1，柱狀凸點層46的第二水平寬 度46W2可W小于基體凸點層40的第二水平寬度40W2。柱狀凸點層46可W具有小于第一 開口 33的尺寸。目P，柱狀凸點層46的第一水平寬度46W1可W小于第一開口 33的第一水 平寬度33W1，柱狀凸點層46的第二水平寬度46W2可W小于第一開口 33的第二水平寬度 33W2〇
[0098] 當在平面圖中觀看時，柱狀凸點層46可W具有四邊形形狀。在一些實施例中，在 平面圖中，柱狀凸點層46可W具有圓形形狀、楠圓形形狀或諸如八邊形的多邊形形狀。柱 狀凸點層46可W包括Ni、Ni合金、化、化合金、Au、Au合金或它們的組合。柱狀凸點層46 可W包括與基體凸點層40相同的材料。在一些實施例中，柱狀凸點層46可W包括不同于 基體凸點層40的材料。例如，柱狀凸點層46可W包括儀，而基體凸點層40可W包括銅。
[0099] 焊料凸點層48可W設置在柱狀凸點層46A上。焊料凸點層48可W具有大于柱狀 凸點層46的尺寸。焊料凸點層48可W具有珠子形狀。如圖3C所示，焊料凸點層48可W 具有在第一方向Dl上的第一最大水平寬度48W1和在第二方向D2上的第二最大水平寬度 48W2。第一最大水平寬度48W1可W小于第二最大水平寬度48W2。在一些實施例中，第一最 大水平寬度48W1可W基本上等于第二最大水平寬度48W2。當在平面圖中觀看時，焊料凸點 層48可W具有圓形形狀或楠圓形形狀。例如，焊料凸點層48可W具有大約15 Jim至60 Jim 的豎直高度4細。在一些實施例中，焊料凸點層48的最大豎直高度4細可W是柱狀突點層 46的厚度46H的大約1. 5倍至3倍大。焊料凸點層48可W包括焊接材料。例如，焊料凸點 層 48A 可 W包括 Sn、Pb、Sn-Pb、Sn-Ag、Sn-Au、Sn-化、Sn-Bi、Sn-Zn、Sn-Ag-Qi、Sn-Ag-Bi、 Sn-Ag-化、Sn-Qi-Bi、Sn-Qi-Zn、Sn-Bi-化、Sn-Ag-Ce 或它們的組合。
[0100] 圖4A是示出了根據(jù)發(fā)明構思的一些示例實施例的包括半導體裝置的半導體封裝 的剖視圖，圖4B是示出了圖4A的部分PB的放大剖視圖。 陽101] 在下面，為了易于解釋和便于解釋的目的，將省略或簡要地提及對與在圖2A至圖 2D中示出的實施例中所描述的元件相同的元件的描述。
[0102] 參照圖4A和圖4B，根據(jù)發(fā)明構思的示例實施例的半導體封裝220可W包括封裝 基底80、包括凸點結構50并安裝在封裝基底80上的半導體裝置120 W及覆蓋半導體裝置 120的模制層88。封裝基底80可W包括連接到半導體裝置120的凸點結構50的基底墊82 和用于與外部裝置的電連接的導電端子84?；讐|82可W設置在封裝基底80上。在一些 實施例中，可W在半導體裝置120和封裝基底80之間形成底填層86。 陽103] 半導體裝置120可W W倒裝忍片鍵合的方式安裝在封裝基底80上。例如，半導體 裝置120的凸點結構50可W W與參照圖2C和圖2D所描述的方法相同的方法接合到封裝 基底80的基底墊82。換言之，凸點結構50的焊料凸點層48的每個可W接合到基底墊82 的相應的一個。因此，半導體裝置120可W穩(wěn)固地安裝在封裝基底80上，并可W電連接到 封裝基底80?？蒞通過凸點結構50來在半導體裝置120和封裝基底80之間交換電信號， 并通過凸點結構50散發(fā)或傳遞從半導體裝置120產(chǎn)生的熱。在一些實施例中，半導體封裝 220可W包括W倒裝忍片鍵合的方式安裝在封裝基底80上的多個半導體裝置120,從而可 W實現(xiàn)高堆積密度。在一些實施例中，半導體裝置120的凸點結構50可W連接到插入物或 另一個半導體裝置。 陽104] 圖5A至圖5F是示出了根據(jù)發(fā)明構思的示例實施例的用于制造半導體裝置的方法 的剖視圖。
[01化]參照圖5A，可W在其上提供了導電墊30和純化層32的半導體基底10上形成凸點 下金屬OJBM)層38。半導體基底10可W包括第一區(qū)SA和第二區(qū)SB。例如，第一區(qū)SA可 W是半導體基底10的中屯、區(qū)，第二區(qū)SB可W是半導體基底10的外圍區(qū)。第二區(qū)SB可W 圍繞第一區(qū)SA，或者可W包括在第一方向Dl上被第一區(qū)SA分開的區(qū)。半導體基底10可W 是娃基底、錯基底、娃錯基底或化合物材料半導體基底。在一些實施例中，半導體基底10可 W是絕緣體上半導體（SOI)基底。
[0106] 集成電路層20可W形成在純化層32的下面。如圖IE所示，集成電路層20可W 包括：至少一個集成電路元件22,在半導體基底10上和/或半導體基底10中；導線28,連 接到集成電路元件22 ;接觸孔26,將導線28連接；W及層間絕緣層24,覆蓋集成電路元件 22、導線28和接觸孔26。集成電路元件22可W包括存儲電路元件、邏輯電路元件或它們的 組合。在一些實施例中，如圖IF所示，半導體裝置110可W包括貫穿半導體基底10的至少 一個基底貫穿孔（TSV) 70?；棕灤┛祝═SV) 70可W貫穿集成電路層20的一部分，并可W 通過至少一個導線28和至少一個接觸孔26電連接到導電墊30中對應的一個。
[0107] 如圖IE和圖IF所示，導電墊30可W形成在半導體基底10上W電連接到導線28 中對應的一個。導電墊30可W形成在半導體基底10的第一區(qū)SA上。當在平面圖中觀看 時，導電墊30可W具有圓形形狀、楠圓形形狀或四邊形形狀。導電墊30可W包括金屬。例 如，導電墊30可W包括銅或侶。
[0108] 純化層32可W形成在半導體基底10的第一區(qū)SA和第二區(qū)SB上。純化層32可 W在第一區(qū)SA和第二區(qū)SB上覆蓋集成電路層20,并可W暴露導電墊30。例如，純化層32 可W包括暴露導電墊30的第一開口 33?？蒞通過蝕刻純化層32來形成第一開口 33。第 一開口 33可W具有正向傾斜的內側壁。第一開口 33的內側壁和導電墊30的頂表面之間 的夾角a可W是純角。例如，夾角a可W是95°至160°。第一開口 33可W具有在第一 方向Dl上的第一水平寬度33W1。當在平面圖中觀看時，第一開口 33可W在形狀上與導電 墊30相似。
[0109] 純化層32可W包括單層或多層。例如，純化層32的厚度32H可W是大約3 ym至 5 ym。純化層32可W包括聚合物層或介電層或它們的組合。聚合物層可W包括光敏材料。 例如，聚合物層可W包括光敏聚酷亞胺（PSPI)或光敏聚徑基苯乙締。介電層可W包括例如 氧化物層、氮化物層或它們的組合。
[0110] UBM層38可W形成在包括第一開口 33的純化層32上。UBM層38可W共形地形 成在第一開口 33中和純化層32上。UBM層38可W包括順序地堆疊在導電墊30和純化層 32上的阻擋層34和種子層36。例如，阻擋層34可W具有從大約1000 A至Ij 3000A的范圍 的厚度。例如，種子層36可W具有從大約2000A到5000A的范圍的厚度。阻擋層34可 W包括例如Ti、Ti-W、化或它們的組合。種子層36可W包括化、化合金、Ni、Ni合金或它 們的組合。 陽111] 參照圖5B，可W在UBM層38上形成包括第二開口 83 (具有大于第一開口 33的尺 寸并與第一開口 33疊置）的第一掩模圖案82。第二開口 83的水平寬度83W1可W大于第 一開口 33的第一水平寬度33W1。因此，第二開口 83可W暴露種子層36的設置在第一開口 33中和在鄰近第一開口 33的純化層32上的一部分?？蒞通過例如光致抗蝕劑層的涂覆 和圖案化工藝形成第一掩模圖案82。第一掩模圖案82可W具有例如從大約3 ym至10 ym 的范圍的厚度。
[0112] 參照圖5C，可W在UBM層38上形成基體凸點層40。例如，可W使用鍛覆（例如，電 鍛或化學鍛）工藝在種子層36上形成基體凸點層40?；w凸點層40可W填充第一開口 33 的至少一部分，并沿第二開口 83的內側壁向上延伸。因此，基體凸點層40可W包括與UBM 層38接觸并至少填充第一開口 33的至少一部分的基體部分40A，W及從基體部分40A的 邊緣區(qū)沿第=方向D3向上突出的突出部分40P。例如，突出部分40P可W鄰近第一開口 33 的內側壁設置。突出部分40P可W在純化層32的頂表面35上遠離第一開口 33的中屯、延 伸，或者可W在UBM層38的頂表面39上遠離第一開口 33的中屯、延伸。突出部分40P可W 包括傾斜的內側壁PS1。在一些實施例中，突出部分40P的內側壁PSl可W是正向傾斜的。 基體凸點層40可W具有例如從大約1 ym至5 ym的范圍的厚度40H?；w凸點層40的厚 度40H可W對應于基體凸點層40的基體部分40P的厚度。在一些實施例中，基體凸點層40 的厚度40H可W基本上等于純化層32的厚度32H。在其他實施例中，基體凸點層40的厚度 40H可W基本上小于純化層32的厚度32H?；w凸點層40可W具有茶碟形狀。例如，基體 凸點層40可W具有圓茶碟形狀、楠圓茶碟形狀或多邊茶碟形狀，例如四邊形茶碟形狀或八 邊形茶碟形狀?；w凸點層40可W包括金屬（例如，化、化合金、Ni、Ni合金、Au、Au合金 或它們的組合）?；w凸點層40可W充分地覆蓋導電墊30使得導電墊30不暴露于外部環(huán) 境。
[0113] 參照圖抓，可W去除第一掩模圖案82,然后可W在半導體基底10上形成第二掩模 圖案84,第二掩模圖案84暴露半導體基底10的第一區(qū)SA上的基體凸點層40的一部分和 半導體基底10的第二區(qū)SB上的UBM層38的一部分?？蒞使用灰化工藝去除第一掩模圖 案82。第二掩模圖案84可W包括暴露第一區(qū)SA上的基體凸點層40的一部分的第=開口 85A和暴露第二區(qū)SB上的純化層32上的UBM層的一部分（例如，種子層36的一部分）的 第四開口 85B。第二掩模圖案84可W W使得第=開口 85A的內側壁與基體凸點層40的突 出部分40P的內側壁40PS1分隔開最大距離FTL的方式形成。最大距離FTL可W是例如大 約Iym至3 ym?？蒞形成第二掩模圖案84 W覆蓋基體凸點層40的突出部分40P。第= 開口 85A的在第一方向Dl上的水平寬度85AW1可W大于第四開口 85D的在第一方向Dl上 的水平寬度85BW1。在一些實施例中，第=開口 85A的水平寬度85AW1可W基本上等于第四 開口 85D的水平寬度85BW1?？蒞通過例如光致抗蝕劑層的涂覆和圖案化工藝來形成第二 掩模圖案84。當在平面圖中觀看時，第=開口 85A和第四開口 85B可W具有諸如四邊形或 八邊形的多邊形形狀。在一些實施例中，第=開口 85A和第四開口 85B在平面圖中可W具 有圓形形狀或楠圓形形狀。第=開口 85A和第四開口 85B可W形狀相同或形狀不同。
[0114] 參照圖祀，可W在第S開口 85A中形成第一柱狀凸點層46A和第一焊料層47A，可 W在第四開口 85B中形成第二柱狀凸點層46B和第二焊料層47B。例如，在第一區(qū)SA上，第 一柱狀凸點層46A可W形成在基體凸點層40上，W及在第二區(qū)SB上，第二柱狀凸點層46B 可W形成在純化層32上的種子層36上。第一柱狀凸點層46A可W形成在基體凸點層40 的基體部分40A上并可W與基體凸點層40的突出部分40P分隔開。因此，第一柱狀凸點層 46A的在第一方向Dl上的水平寬度可W小于基體凸點層40的在第一方向Dl上的水平寬 度。第一柱狀凸點層46A的在第一方向Dl上的水平寬度可W小于