一種化合物半導體MIM電容結構的制作方法與流程

文檔序號：12907407閱讀：1381來源：國知局

本發(fā)明涉及半導體技術，特別是涉及一種半導體mim電容結構的制作方法及其電容結構。

背景技術：

mim電容器作為存儲電荷、耦合、濾波器件得到廣泛的應用，在半導體集成電路的制作過程中其制作是一個重要的工藝環(huán)節(jié)。習知的mim電容器包括上、下電極板以及夾設于兩者之間的介質層，且電容器的電容值和電極板的面積成正比。隨著微電子技術的發(fā)展，為了改善半導體器件的整體性能以達到更快的運算速度、更大的數(shù)據(jù)存儲量以及更多的功能，對電容器的容量要求日益提高。

為了增大電容器的容量，現(xiàn)有技術往往采用增大電容器電極板面積的方法，這顯然增大了電容器占用集成電路的面積，制約了半導體器件的小型化，導致整個電路面積大，成本高，因而在確保性能的前提下減少電容所占面積的問題變得越來越重要。

技術實現(xiàn)要素：

本發(fā)明提供了一種半導體mim電容結構的制作方法，其克服了現(xiàn)有技術所存在的不足之處。

本發(fā)明解決其技術問題所采用的技術方案是：

一種化合物半導體mim電容結構的制作方法，包括以下步驟：

1)在外延生長完成的砷化鎵晶片上，用離子注入的方式進行絕緣化制程，形成50兆歐姆以上的絕緣體區(qū)域，所述離子注入的離子元素為he或者ar；

2)用濃度為1wt％～3wt％的稀氨水清洗表面，沉積上氮化硅形成鈍化層；

3)于500～550℃下沉積高磷摻雜的第一多晶硅層，所述第一多晶硅層的厚度為100nm～500nm；

4)用濃度為1wt％～3wt％的稀氨水清洗所述第一多晶硅層表面，形成不均勻的氧化表面，以540℃～560℃的溫度進行粗糙多晶硅沉積，所述粗糙多晶硅層的厚度為30～80nm；

5)涂布光阻，通過曝光、顯影形成對應位于所述絕緣體區(qū)域上方的遮蔽層；

6)通過干法蝕刻去除裸露的第一多晶硅層和粗糙多晶硅層，并剝離光阻；其中余下的第一多晶硅層和粗糙多晶硅層構成mim電容的下極板；

7)沉積氮化硅形成mim電容的介質層，所述介質層的厚度為50nm～200nm；

8)于所述介質層之上形成mim電容的上極板，所述上極板是多晶硅層或金屬層，厚度為50～2000nm，所述上極板的寬度小于所述下極板的寬度以形成臺階面；

9)沉積氮化硅形成保護層；

10)蝕刻所述介質層和保護層以于所述上極板上和所述下極板的臺階面上分別形成上極板連接孔和下極板連接孔；

11)沉積金屬于所述上極板連接孔和下極板連接孔以分別形成上極板連接線和下極板連接線。

可選的，所述第一多晶硅層的磷摻雜濃度為1×10²⁰～5×10²⁰cm^-3。

可選的，所述保護層厚度為50nm～500nm

可選的，步驟10)中，涂布光阻，并通過曝光、顯影形成對應于所述上極板上方和所述下極板的臺階面上方的顯開窗口，通過icp或者rie干法刻蝕去除所述顯開窗口之內的氮化硅，并剝離光阻，從而得到所述上極板連接孔和下極板連接孔。

可選的，步驟11)中，用負光阻涂布、曝光和顯影形成位于所述上極板連接孔和下極板連接孔之間的遮蔽層，沉積金屬，然后剝離遮蔽層，形成所述連接線。

可選的，所述鈍化層、介質層和保護層的氮化硅分別通過pecvd(等離子體增強化學的氣相沉積法)的方法沉積。

相較于現(xiàn)有技術，本發(fā)明的有益效果是：

通過粗糙多晶硅的沉積，使下極板的表面形成凹凸不平的結構，在介質層和上極板通過沉積形成且厚度均一的前提下，相對于傳統(tǒng)的平面結構，極板的有效面積可以達到平面面積的1.5倍到2.5倍，從而在不改變mim電容整體占用面積的前提下，有效增加了電容容值，提高了mim電容的整體性能。本發(fā)明的方法克服了在化合物半導體中的一些物理特性，適用于化合物半導體中，為化合物半導體的集成電路設置和性能改進提供了有效的實施方式。

附圖說明

圖1是本發(fā)明的工藝流程圖，其中a～n分別為各步驟形成的結構示意圖。

具體實施方式

以下結合附圖及實施例對本發(fā)明作進一步詳細說明。本發(fā)明的各附圖僅為示意以更容易了解本發(fā)明，其具體比例可依照設計需求進行調整。文中所描述的圖形中相對元件的上下關系，在本領域技術人員應能理解是指構件的相對位置而言，因此皆可以翻轉而呈現(xiàn)相同的構件，此皆應同屬本說明書所揭露的范圍。此外，圖中所示的元件及結構的個數(shù)、層的厚度及層間的厚度對比，均僅為示例，并不以此進行限制，實際可依照設計需求進行調整。

以下實施例具體說明一種化合物半導體mim電容結構的制作方法，包括以下步驟：

參考圖1a，在外延生長完成的砷化鎵晶片1上，用離子注入的方式進行絕緣化制程，形成50兆歐姆以上的絕緣體區(qū)域11，具體可包括光阻涂布、曝光、顯影和離子注入后的去光阻流程，所述離子注入的離子元素為he或者ar。

參考圖1b，用濃度為1wt％～3wt％的稀氨水清洗表面后用pecvd沉積上氮化硅形成鈍化層2。

參考圖1c，于500～550℃下用爐管沉積高磷摻雜的第一多晶硅層3，所述第一多晶硅層3的厚度為100nm～500nm，磷摻雜濃度為1×10²⁰～5×10²⁰cm^-3。

參考圖1d，用濃度為1wt％～3wt％的稀氨水清洗所述第一多晶硅層3表面，形成不均勻且不連續(xù)的氧化表面。由于在氨水濃度低的情況下，多晶硅表面的蝕刻率差異大，會形成不均勻的狀況，有些自然氧化層會殘留在表面，從而形成不連續(xù)不均勻的氧化表面。然后以540℃～560℃的溫度進行粗糙多晶硅沉積，所述粗糙多晶硅層4的厚度為30～80nm。沉積得到的粗糙多晶硅層4其表面呈現(xiàn)凹凸不平的形態(tài)，工藝結束時由于硅原子的富集產(chǎn)生半球凸起，在原子遷出區(qū)域形成凹陷，凸起處為半球狀。

參考圖1e，涂布光阻，通過曝光、顯影形成對應位于所述絕緣體區(qū)域11上方的遮蔽層。

參考圖1f，通過干法蝕刻去除裸露的第一多晶硅層和粗糙多晶硅層，用n-甲基吡咯烷酮等化學藥液將光阻剝離，留下所需圖形，其中余下的第一多晶硅層3和粗糙多晶硅層4構成mim電容的下極板；通過干法蝕刻，在多晶硅側壁上不會留下球形結構。

參考圖1g，采用pecvd的方法沉積氮化硅形成mim電容的介質層5，所述介質層5的厚度為50nm～200nm。

參考圖1h，通過爐管沉積厚度為50～2000nm的第二多晶硅層6。

參考圖1i，用光阻經(jīng)過涂布、曝光和顯影后形成遮蔽層。

參考圖1j，通過干法蝕刻去除遮蔽層之外的第二多晶硅層6，余下的部分形成mim電容的上極板，所述上極板的寬度小于所述下極板的寬度以形成臺階面，然后用n-甲基吡咯烷酮等化學藥液將光阻剝離。

參考圖1k，用pecvd淀積上氮化硅形成保護層7；所述保護層7厚度為50nm～500nm。

參考圖1l，涂布光阻，并通過曝光、顯影形成對應于所述上極板上方和所述下極板的臺階面上方的顯開窗口。

參考圖1m，通過icp或者rie干法刻蝕去除所述顯開窗口之內的氮化硅，并剝離光阻，從而得到所述上極板連接孔和下極板連接孔。

參考圖1n，用負光阻涂布、曝光和顯影形成位于所述上極板連接孔和下極板連接孔之間的遮蔽層，沉積金屬，然后剝離遮蔽層，分別形成上極板和下極板的連接線8。連接線的金屬選自鈦、金、鉑、鎳、鈦鎢的一種或其組合。

此外，在另外的實施例中，上極板也可以通過沉積金屬制得，金屬選自鈦、金、鉑、鎳、鈦鎢的一種或其組合。金屬制程可以是電鍍等方式。

本方法中，下極板的面積主要來自于hsg(hemispheregrain)，有效面積可以達到平面面積的1.5倍到2.5倍，從而在不改變mim電容整體占用面積的前提下，有效增加了電容容值，提高了mim電容的整體性能。通過制程優(yōu)化，可以符合化合物半導體制程特性。