本公開實施例涉及芯片封裝結(jié)構(gòu)。

背景技術(shù)：

半導(dǎo)體集成電路產(chǎn)業(yè)已經(jīng)歷快速成長。集成電路材料與設(shè)計的技術(shù)進步，產(chǎn)生一代又一代的集成電路。每一代的集成電路均比前一代具有更小且更復(fù)雜的電路。然而這些進產(chǎn)亦增加集成電路工藝的復(fù)雜度。

在集成電路革新中，功能密度(每單位面積的內(nèi)連線裝置數(shù)目)增加，而幾何尺寸(如工藝所能形成的最小構(gòu)件或線路)隨之縮小。上述尺寸縮小的工藝通常有利于增加產(chǎn)能并降低相關(guān)成本。

然而，結(jié)構(gòu)尺寸持續(xù)縮小造成工藝越來越難實施。如此一來，如何形成越來越小且可信的半導(dǎo)體裝置為目前挑戰(zhàn)。

技術(shù)實現(xiàn)要素：

本公開的主要目的在于提供一種芯片封裝結(jié)構(gòu)，以維持或增加芯片封裝與基板之間的導(dǎo)電路徑的數(shù)目。本公開的主要目的在于提供一種芯片封裝結(jié)構(gòu)，以縮短芯片封裝與基板之間的導(dǎo)電路徑的距離并增加信號傳導(dǎo)的速度和增進芯片的效能。

本公開一實施例提供的芯片封裝結(jié)構(gòu)，包括：基板；芯片封裝，堆疊于基板上；多個第一導(dǎo)電凸塊，配置于芯片封裝與基板之間并直接接觸芯片封裝及基板，以提供空間；芯片結(jié)構(gòu)，具有對向設(shè)置的第一面與第二面，配置于芯片封裝與基板之間的空間中，并與第一導(dǎo)電凸塊相鄰，其中芯片結(jié)構(gòu)包含至少一芯片；焊料蓋，連接芯片結(jié)構(gòu)的第一面與芯片封裝；第二導(dǎo)電凸塊，連接芯片結(jié)構(gòu)的第二面與基板；以及導(dǎo)電通孔結(jié)構(gòu)，穿過芯片結(jié)構(gòu)的芯片，其中導(dǎo)電通孔結(jié)構(gòu)使焊料蓋電性連接至第二導(dǎo)電凸塊。

本公開提供的晶體封裝結(jié)構(gòu)的優(yōu)點和有益效果在于：芯片封裝結(jié)構(gòu)具有芯片結(jié)構(gòu)于芯片封裝與基板(或另一芯片封裝)之間。芯片結(jié)構(gòu)具有導(dǎo)電通孔結(jié)構(gòu)使芯片封裝電性連接至基板，因此芯片結(jié)構(gòu)具有導(dǎo)電凸塊的功能。如此一來，芯片結(jié)構(gòu)可維持或增加芯片封裝與基板之間的導(dǎo)電路徑的數(shù)目。如此一來，芯片結(jié)構(gòu)可縮短芯片封裝與基板之間的導(dǎo)電路徑的距離并增加信號傳導(dǎo)的速度和增進芯片的效能。

附圖說明

圖1a為一些實施例中，芯片封裝結(jié)構(gòu)的剖視圖。

圖1b為一些實施例中，芯片封裝結(jié)構(gòu)的芯片結(jié)構(gòu)、焊料蓋、與導(dǎo)電凸塊的剖視圖。

圖2為一實施例中，芯片封裝結(jié)構(gòu)的剖視圖。

圖3為一些實施例中，芯片封裝結(jié)構(gòu)的剖視圖。

圖4為一些實施例中，芯片封裝結(jié)構(gòu)的剖視圖。

圖5為一些實施例中，芯片封裝結(jié)構(gòu)的剖視圖。

圖6為一些實施例中，芯片封裝結(jié)構(gòu)的剖視圖。

附圖標(biāo)記說明：

a內(nèi)壁

d1、d2、d3距離

f1第一面

f2第二面

h1、h2、h3、h4最大高度

l導(dǎo)電柱

op1、op2、147a開口

p、114a、114b、128c、128d、143c、148、181c、181d、181f、182a、183a導(dǎo)電墊

r、111、181g凹陷

th穿孔

w1、w2、w3、w4最大寬度

w5、w6寬度

100、200、300、400、500芯片封裝結(jié)構(gòu)

110基板

112、128a、129a、129b、143a、181a介電層

116線路層

118導(dǎo)電通孔

120、180芯片封裝

122芯片結(jié)構(gòu)

122a、141、182、183芯片

122b內(nèi)連線結(jié)構(gòu)

122c、142、144、145、147、149a、149b絕緣層

124、186成型化合物

126、146導(dǎo)電通孔結(jié)構(gòu)

128、143、181再布線結(jié)構(gòu)

128b、129c、143b、181b再布線層

128e、143d、181e導(dǎo)電通孔

130、160、190導(dǎo)電凸塊

140芯片結(jié)構(gòu)

141a、141b表面

150焊料蓋

170、210填充層

184、185導(dǎo)電線路

具體實施方式

下述內(nèi)容提供的不同實施例或?qū)嵗蓪嵤┍竟_實施例的不同結(jié)構(gòu)。特定構(gòu)件與排列的實施例用以簡化本公開而非局限本公開。舉例來說，形成第一結(jié)構(gòu)于第二結(jié)構(gòu)上的敘述包含兩者直接接觸，或兩者之間隔有其他額外結(jié)構(gòu)而非直接接觸。此外，本公開的多種實施例或?qū)嵗芍貜?fù)標(biāo)號及/或符號。上述重復(fù)僅用以簡化并清楚本公開實施例，并不代表不同實施例及/或設(shè)置之間采用相同標(biāo)號的單元具有對應(yīng)關(guān)系。

此外，空間性的相對用語如“下方”、“其下”、“較下方”、“上方”、“較上方”、或類似用語可用于簡化說明某一元件與另一元件在附圖中的相對關(guān)系?？臻g性的相對用語可延伸至以其他方向使用的裝置，而非局限于附圖方向。裝置亦可轉(zhuǎn)動90°或其他角度，因此方向性用語僅用以說明附圖中的方向。應(yīng)理解的是，在下述方法之前、之中、或之后可進行額外步驟，且其他實施例的方法可省略下述的一些步驟或?qū)⑵渲脫Q為其他步驟。

圖1a為一些實施例中，芯片封裝結(jié)構(gòu)100的剖視圖。圖1b為一些實施例中，芯片封裝結(jié)構(gòu)100的芯片結(jié)構(gòu)、焊料蓋、與導(dǎo)電凸塊的剖視圖。

如圖1a所示的一些實施例，提供芯片封裝結(jié)構(gòu)100。在一些實施例中，芯片封裝結(jié)構(gòu)100包含基板110、芯片封裝120、導(dǎo)電凸塊(如焊料球)130、芯片結(jié)構(gòu)140、焊料蓋150、與導(dǎo)電凸塊(如焊料球)160。基板110包含打印電路板、芯片、或具有線路層的另一合適結(jié)構(gòu)。

在一些實施例中，基板110包含介電層112、導(dǎo)電墊114a與114b、線路層116、與導(dǎo)電通孔118。在一些實施例中，導(dǎo)電墊114a與114b形成于介電層112上。

在一些實施例中，線路層116與導(dǎo)電通孔118形成于介電層112中。在一些實施例中，導(dǎo)電通孔118、線路層116、與導(dǎo)電墊114a與114b彼此電性連接。

在一些實施例中，芯片封裝120位于基板110上。在一些實施例中，芯片封裝120包含扇出式封裝。在一些實施例中，芯片封裝120包含芯片結(jié)構(gòu)122、成型化合物124、導(dǎo)電通孔結(jié)構(gòu)126、與再布線結(jié)構(gòu)128。

在一些實施例中，芯片結(jié)構(gòu)122包含芯片122a、內(nèi)連線結(jié)構(gòu)122b、與絕緣層122c。在一些實施例中，內(nèi)連線結(jié)構(gòu)122b形成于芯片122a下，以電性連接至芯片122a的導(dǎo)電墊p。在一些實施例中，內(nèi)連線結(jié)構(gòu)122b包含導(dǎo)電柱或?qū)щ娡箟K。

在一些實施例中，絕緣層122c形成于芯片122a下，并圍繞內(nèi)連線結(jié)構(gòu)122b。絕緣層122c可包含聚合物材料或另一合適的絕緣材料。在一些實施例中，絕緣層122c與內(nèi)連線結(jié)構(gòu)122b直接接觸導(dǎo)電墊p。

在一些實施例中，成型化合物124連續(xù)地圍繞芯片結(jié)構(gòu)122(或芯片122a)。成型化合物124包含聚合物材料或另一合適的絕緣材料。在一些實施例中，成型化合物124直接接觸絕緣層122c、芯片122a、與再布線結(jié)構(gòu)128。

在一些實施例中，導(dǎo)電通孔結(jié)構(gòu)126穿過成型化合物124。在一些實施例中，導(dǎo)電通孔結(jié)構(gòu)126包含導(dǎo)電插塞。導(dǎo)電通孔結(jié)構(gòu)126包含銅、鎢、鋁、或另一合適的導(dǎo)電材料。

在一些實施例中，再布線結(jié)構(gòu)128形成于芯片結(jié)構(gòu)122、成型化合物124、與導(dǎo)電通孔結(jié)構(gòu)126下。在一些實施例中，再布線結(jié)構(gòu)128位于芯片122a與導(dǎo)電凸塊130之間，且位于成型化合物124與導(dǎo)電凸塊130之間。

在一些實施例中，再布線結(jié)構(gòu)128包含介電層128a、再布線層128b、導(dǎo)電墊128c與128d、以及導(dǎo)電通孔128e。在一些實施例中，再布線層128b與導(dǎo)電通孔128e位于介電層128a中。

在一些實施例中，導(dǎo)電墊128c與128d位于介電層128a上。在一些實施例中，導(dǎo)電通孔128e位于導(dǎo)電墊128c與128d、再布線層128b、導(dǎo)電通孔結(jié)構(gòu)126、以及內(nèi)連線結(jié)構(gòu)122b之間。

如此一來，一些實施例中的導(dǎo)電墊128c與128d、再布線層128b、導(dǎo)電通孔結(jié)構(gòu)126、與內(nèi)連線結(jié)構(gòu)122b可依設(shè)計需求，經(jīng)由導(dǎo)電通孔128e彼此電性連接。在一些實施例中，再布線層128b電性連接至導(dǎo)電通孔結(jié)構(gòu)126。

在一些實施例中，導(dǎo)電凸塊130位于芯片封裝120與基板110之間。在一些實施例中，每一導(dǎo)電凸塊130位于其上的導(dǎo)電墊128c與其下的導(dǎo)電墊114a之間。在一些實施例中，導(dǎo)電凸塊130直接接觸并電性連接至芯片封裝120與基板110。

在一些實施例中，每一導(dǎo)電凸塊130直接接觸并電性連接至其上的導(dǎo)電墊128c與其下的導(dǎo)電墊114a。在一些實施例中，導(dǎo)電凸塊130并不位于芯片封裝120的芯片122a與基板110之間。

如圖1a與圖1b所示的一些實施例，芯片結(jié)構(gòu)140位于芯片封裝120與基板110之間。在一些實施例中，芯片結(jié)構(gòu)140具有第一面f1與對向設(shè)置的第二面f2。在一些實施例中，第一面f1面向芯片封裝120。在一些實施例中，第二面f2面向基板110。在一些實施例中，封裝結(jié)構(gòu)140配置以與導(dǎo)電凸塊130相鄰。在一些實施例中，芯片結(jié)構(gòu)140位于導(dǎo)電凸塊130之間。在一些實施例中，導(dǎo)電凸塊130分布以圍繞芯片結(jié)構(gòu)140。

如圖1a與圖1b所示的一些實施例，芯片結(jié)構(gòu)140包含芯片141、絕緣層142、再布線結(jié)構(gòu)143、絕緣層144與145、導(dǎo)電通孔結(jié)構(gòu)146、絕緣層147、導(dǎo)電墊148、絕緣層149a與149b、以及導(dǎo)電柱l。

在一些實施例中，芯片141具有對向設(shè)置的表面141a與141b。在一些實施例中，絕緣層142形成于表面141b上。在一些實施例中，再布線結(jié)構(gòu)143位于絕緣層142上。

在一些實施例中，再布線結(jié)構(gòu)143包含介電層143a、再布線層143b、導(dǎo)電墊143c、與導(dǎo)電通孔143d。在一些實施例中，再布線層143b與導(dǎo)電通孔143d位于介電層143a中。在一些實施例中，導(dǎo)電墊143c位于介電層143a上。

在一些實施例中，導(dǎo)電通孔143d位于導(dǎo)電墊143c與再布線層143b之間。如此一來，一些實施例中的導(dǎo)電墊143c與再布線層143b可依設(shè)計需求，經(jīng)由導(dǎo)電通孔143d彼此電性連接。

如圖1b所示的一些實施例，穿孔th穿過芯片141與絕緣層142及144。在一些實施例中，絕緣層145形成于穿孔th的內(nèi)壁a上。

在一些實施例中，導(dǎo)電通孔結(jié)構(gòu)146各自形成于穿孔th中。在一些實施例中，導(dǎo)電通孔結(jié)構(gòu)146穿過芯片141。如圖1b所示的一些實施例，部分的導(dǎo)電通孔結(jié)構(gòu)146延伸出對應(yīng)的穿孔th，并延伸至絕緣層144上。

在一些實施例中，絕緣層147形成于絕緣層144上，并覆蓋部分的導(dǎo)電通孔結(jié)構(gòu)146。在一些實施例中，絕緣層147具有開口147a。在一些實施例中，開口147a露出其下的個別的導(dǎo)電通孔結(jié)構(gòu)146。

在一些實施例中，導(dǎo)電墊148形成于個別的開口147a中。在一些實施例中，部分的導(dǎo)電墊148延伸出開口147a，并延伸至絕緣層147上。

在一些實施例中，絕緣層149a形成于絕緣層147上，并覆蓋部分的導(dǎo)電墊148。在一些實施例中，絕緣層149a具有開口op1。在一些實施例中，開口op1露出其下方的個別的導(dǎo)電墊148。

在一些實施例中，絕緣層149b形成于絕緣層149a上，并覆蓋部分的導(dǎo)電墊148。在一些實施例中，絕緣層149b具有開口op2。在一些實施例中，開口op2露出其下方的個別的導(dǎo)電墊148。

在一些實施例中，導(dǎo)電柱l形成于個別的開口op2中。在一些實施例中，部分的導(dǎo)電柱l延伸出對應(yīng)的開口op2。

芯片結(jié)構(gòu)140的導(dǎo)電結(jié)構(gòu)(如再布線層143b、導(dǎo)電墊143c、導(dǎo)電通孔143d、導(dǎo)電通孔結(jié)構(gòu)146、導(dǎo)電墊148、或?qū)щ娭鵯)包含銅、鋁、鎢、或另一合適的導(dǎo)電材料。

如圖1b所示的一些實施例，焊料蓋150形成于個別的導(dǎo)電柱l上。在一些實施例中，焊料蓋150包含焊料材料如錫。如圖1b所示的一些實施例，導(dǎo)電凸塊160形成于個別的導(dǎo)電墊143c上。如圖1b所示的一些實施例，導(dǎo)電凸塊160形成于個別的導(dǎo)電墊143c上。在一些實施例中，導(dǎo)電凸塊130與160包含焊料材料如錫。

如圖1a與圖1b所示的一些實施例，焊料蓋150位于芯片封裝120與芯片結(jié)構(gòu)140之間。在一些實施例中，焊料蓋150直接接觸芯片封裝120與芯片結(jié)構(gòu)140。在一些實施例中，焊料蓋150連接芯片結(jié)構(gòu)140的第一面f1與芯片封裝120。在一些實施例中，每一焊料蓋150位于其下的導(dǎo)電柱l與其上的導(dǎo)電墊128d之間。

在一些實施例中，每一焊料蓋150直接接觸其下的導(dǎo)電柱l與其上的導(dǎo)電墊128d。在一些實施例中，每一焊料蓋150電性連接至其下的導(dǎo)電柱l與其上的導(dǎo)電墊128d。

如圖1a與圖1b所示的一些實施例，導(dǎo)電凸塊160位于芯片結(jié)構(gòu)140與基板110之間。在一些實施例中，導(dǎo)電凸塊160直接接觸芯片結(jié)構(gòu)140與基板110。在一些實施例中，導(dǎo)電凸塊160連接芯片結(jié)構(gòu)140的第二面f2與基板110。在一些實施例中，每一導(dǎo)電凸塊160位于其下的導(dǎo)電墊114b與其上的導(dǎo)電墊143c之間。

在一些實施例中，每一導(dǎo)電凸塊160直接接觸其下的導(dǎo)電墊114b與其上的導(dǎo)電墊143c。在一些實施例中，每一導(dǎo)電凸塊160電性連接至其下的導(dǎo)電墊114b與其上的導(dǎo)電墊143c。在一些實施例中，導(dǎo)電通孔結(jié)構(gòu)146使焊料蓋150電性連接至導(dǎo)電凸塊160。

在一些實施例中，導(dǎo)電凸塊130的最大寬度w1大于導(dǎo)電凸塊160的最大寬度w2。在一些實施例中，導(dǎo)電凸塊160的最大寬度w2大于焊料蓋150的最大寬度w3。在一些實施例中，芯片結(jié)構(gòu)140的最大寬度w4大于導(dǎo)電凸塊130的最大寬度w1。

在一些實施例中，兩相鄰的導(dǎo)電凸塊130之間的距離d1，大于兩相鄰的導(dǎo)電凸塊160之間的距離d2。在一些實施例中，兩相鄰的導(dǎo)電凸塊160之間的距離d2，大于兩相鄰的焊料蓋150之間的距離d3。

在一些實施例中，焊料蓋150、芯片結(jié)構(gòu)140、與導(dǎo)電凸塊160各自具有最大高度h2、h3、與h4。在一些實施例中，導(dǎo)電凸塊130的最大高度h1大于或等于焊料蓋150、芯片結(jié)構(gòu)140、與導(dǎo)電凸塊160的最大高度h2、h3、與h4的總合(h1≥h2+h3+h4)。

如圖1a所示的一些實施例，芯片封裝結(jié)構(gòu)100還包含填充層170。在一些實施例中，填充層170填入芯片封裝120與基板110之間。

在一些實施例中，填充層170圍繞導(dǎo)電凸塊130與160、芯片結(jié)構(gòu)140、與焊料蓋150。在一些實施例中，填充層170包含絕緣材料(如聚合物材料)。

如圖1a所示的一些實施例，芯片封裝結(jié)構(gòu)100還包含芯片封裝180。在一些實施例中，芯片封裝180位于芯片封裝120上。在一些實施例中，芯片封裝180包含再布線結(jié)構(gòu)181、芯片182與183、導(dǎo)電線路184與185、與成型化合物186。

在一些實施例中，再布線結(jié)構(gòu)181包含介電層181a、再布線層181b、導(dǎo)電墊181c與181d、以及導(dǎo)電通孔181e。在一些實施例中，再布線層181b與導(dǎo)電通孔181e位于介電層181a中。在一些實施例中，導(dǎo)電墊181c與181d位于介電層181a的相反兩側(cè)上。

在一些實施例中，導(dǎo)電通孔181e位于導(dǎo)電墊181c與181d以及再布線層181b之間。如此一來，一些實施例的導(dǎo)電墊181c與181d以及再布線層181d可依設(shè)計需求，經(jīng)由導(dǎo)電通孔181e彼此電性連接。

在一些實施例中，芯片182位于再布線結(jié)構(gòu)181上。在一些實施例中，導(dǎo)電線路184使芯片182其個別的導(dǎo)電墊182a連接(電性地)至個別的導(dǎo)電墊181c。

在一些實施例中，芯片183位于芯片182上。在一些實施例中，導(dǎo)電線路185使芯片183其個別的導(dǎo)電墊183a連接(電性地)至個別的導(dǎo)電墊181c。

在一些實施例中，成型化合物186形成于再布線結(jié)構(gòu)181上，以覆蓋芯片182與183及導(dǎo)電線路184與185。在一些實施例中，成型化合物186包含絕緣材料(如聚合物材料)。

如圖1a所示的一些實施例，芯片封裝結(jié)構(gòu)100還包含導(dǎo)電凸塊190。在一些實施例中，導(dǎo)電凸塊190形成于導(dǎo)電墊181d與導(dǎo)電通孔結(jié)構(gòu)126之間。在一些實施例中，導(dǎo)電凸塊190使導(dǎo)電墊181d電性連接至導(dǎo)電通孔結(jié)構(gòu)126。

如圖1a所示的一些實施例，芯片封裝結(jié)構(gòu)100還包含填充層210。在一些實施例中，填充層210填入芯片封裝180與120之間。在一些實施例中，填充層210連續(xù)地圍繞導(dǎo)電凸塊190與芯片封裝180。

在一些實施例中，填充層210包含絕緣材料(如聚合物材料)。在一些實施例中，填充層210還延伸至介電層181a與成型化合物186的側(cè)壁上。在一些實施例中，填充層210圍繞介電層181a與成型化合物186。

在一些實施例中，由于芯片結(jié)構(gòu)140具有導(dǎo)電通孔結(jié)構(gòu)146使芯片封裝120電性連接至基板110，因此芯片結(jié)構(gòu)140具有導(dǎo)電凸塊130的功能。

如此一來，一些實施例中的芯片結(jié)構(gòu)140可維持或增加芯片封裝120與基板110之間的導(dǎo)電路徑。因此一些實施例中，芯片結(jié)構(gòu)140可改善再布線結(jié)構(gòu)128與線路層116的繞線能力。

此外，芯片結(jié)構(gòu)140亦具有主動裝置及/或被動裝置。如此一來，一些實施例其芯片封裝結(jié)構(gòu)100的尺寸固定下，具有芯片結(jié)構(gòu)140的芯片封裝結(jié)構(gòu)100所具有的裝置數(shù)目，比不具有芯片結(jié)構(gòu)140的芯片封裝結(jié)構(gòu)所具有的裝置數(shù)目多。

如此一來，一些實施例中的芯片結(jié)構(gòu)140可增加芯片封裝結(jié)構(gòu)100的裝置密度。因此可改善芯片封裝結(jié)構(gòu)100的效能。

圖2為一些實施例中，芯片封裝結(jié)構(gòu)200的剖視圖。如圖2所示，芯片封裝結(jié)構(gòu)200與芯片封裝結(jié)構(gòu)100類似，差別在于一些實施例的芯片封裝結(jié)構(gòu)200的基板110進一步包含凹陷111。在一些實施例中，導(dǎo)電墊114b形成于凹陷111中與介電層112上。

在一些實施例中，芯片結(jié)構(gòu)140位于凹陷111上。在一些實施例中，芯片結(jié)構(gòu)140包含主動裝置及/或被動裝置。在一些實施例中，凹陷111的寬度w5大于芯片結(jié)構(gòu)140的最大寬度w4。在一些實施例中，導(dǎo)電凸塊160形成于芯片結(jié)構(gòu)140與導(dǎo)電墊114b之間。

在一些實施例中，所有的導(dǎo)電凸塊160位于凹陷111中。在一些實施例中，焊料蓋150位于凹陷111上。在一些實施例中，焊料蓋150位于芯片結(jié)構(gòu)140與導(dǎo)電墊128d之間。

在一些實施例中，由于基板110具有凹陷111，焊料蓋150、芯片結(jié)構(gòu)140、與導(dǎo)電凸塊160的最大高度h2、h3、與h4(見圖1b)隨之加大。如此一來，可增加芯片結(jié)構(gòu)140的裝置與再布線層。上述結(jié)構(gòu)亦可改善芯片結(jié)構(gòu)的結(jié)構(gòu)強度。

由于導(dǎo)電凸塊160的最大高度h4加大，導(dǎo)電凸塊160的尺寸也加大。如此一來，可改善一些實施例中導(dǎo)電凸塊160與其上的導(dǎo)電墊143c(以及與其下的導(dǎo)電墊114b)之間的連接。

圖3為一些實施例中，芯片封裝結(jié)構(gòu)300的剖視圖。如圖3所示的實施例，芯片封裝結(jié)構(gòu)300與芯片封裝結(jié)構(gòu)100類似，差別在于芯片結(jié)構(gòu)140、焊料蓋150、與導(dǎo)電凸塊160位于芯片封裝120與180之間。

在一些實施例中，再布線結(jié)構(gòu)181還包含導(dǎo)電墊181f。在一些實施例中，導(dǎo)電墊181f埋置于介電層181a中。在一些實施例中，焊料蓋150位于導(dǎo)電墊181f與芯片結(jié)構(gòu)140之間。在一些實施例中，導(dǎo)電墊181f經(jīng)由焊料蓋150電性連接至芯片結(jié)構(gòu)140。

在一些實施例中，芯片封裝120還包含介電層129a與129b，以及再布線層129c。在一些實施例中，介電層129a形成于芯片122a上。

在一些實施例中，介電層129b形成于成型化合物124、介電層129a、與導(dǎo)電通孔結(jié)構(gòu)126上。在一些實施例中，介電層129b具有凹陷r。在一些實施例中，凹陷r露出導(dǎo)電通孔結(jié)構(gòu)126與部分的介電層129a。

在一些實施例中，再布線層129c形成于介電層129b上，并延伸至凹陷r中。在一些實施例中，再布線層129c電性連接至導(dǎo)電通孔結(jié)構(gòu)126。在一些實施例中，導(dǎo)電凸塊190形成于導(dǎo)電墊181d與再布線層129c之間。

在一些實施例中，導(dǎo)電凸塊190使導(dǎo)電墊181d電性連接至再布線層129c。在一些實施例中，導(dǎo)電凸塊190并未形成于芯片182、183、與122a之間。

在一些實施例中，導(dǎo)電凸塊160位于芯片結(jié)構(gòu)140的導(dǎo)電墊143c與再布線層129c之間。在一些實施例中，導(dǎo)電凸塊160使導(dǎo)電墊143c電性連接至再布線層129c。在一些實施例中，導(dǎo)電凸塊160位于個別的凹陷r中。

在一些實施例中，由于芯片結(jié)構(gòu)140具有導(dǎo)電通孔結(jié)構(gòu)146使芯片封裝120電性連接至芯片封裝180，因此芯片結(jié)構(gòu)140具有導(dǎo)電凸塊190的功能。

如此一來，一些實施例中的芯片結(jié)構(gòu)140可維持或增加芯片封裝120與180之間的導(dǎo)電路徑。因此一些實施例中，芯片結(jié)構(gòu)140可改善再布線結(jié)構(gòu)181與再布線層129c的繞線能力。

此外，芯片結(jié)構(gòu)140還具有主動裝置及/或被動裝置。如此一來，一些實施例其芯片封裝結(jié)構(gòu)300的尺寸固定下，具有芯片結(jié)構(gòu)140的芯片封裝結(jié)構(gòu)300所具有的裝置數(shù)目，比不具有芯片結(jié)構(gòu)140的芯片封裝結(jié)構(gòu)所具有的裝置數(shù)目多。如此一來，一些實施例中的芯片結(jié)構(gòu)140可增加芯片封裝結(jié)構(gòu)300的裝置密度。因此可改善芯片封裝結(jié)構(gòu)300的效能。

圖4為一些實施例中，芯片封裝結(jié)構(gòu)400的剖視圖。如圖4所示的一些實施例，芯片封裝結(jié)構(gòu)400與芯片封裝結(jié)構(gòu)300類似，差別在于芯片封裝結(jié)構(gòu)180的再布線結(jié)構(gòu)181還具有凹陷181g。在一些實施例中，焊料蓋150形成于凹陷181g中，以及形成于導(dǎo)電墊181f與芯片結(jié)構(gòu)140之間。

在一些實施例中，所有的焊料蓋150位于凹陷181g中。在一些實施例中，芯片結(jié)構(gòu)140位于凹陷181g下。在一些實施例中，導(dǎo)電墊160位于凹陷181g下。在一些實施例中，凹陷181g的寬度w6大于芯片結(jié)構(gòu)140的最大寬度w4。

在一些實施例中，由于再布線結(jié)構(gòu)181具有凹陷181g，因此焊料蓋150、芯片結(jié)構(gòu)140、與導(dǎo)電凸塊160的最大高度h2、h3、與h4(見圖1b)加大。如此一來，可增加芯片結(jié)構(gòu)140的裝置與再布線層。上述結(jié)構(gòu)亦可改善芯片結(jié)構(gòu)140的結(jié)構(gòu)強度。

由于導(dǎo)電凸塊160的最大高度h4加大，導(dǎo)電凸塊160的尺寸亦加大。如此一來，可改善一些實施例中導(dǎo)電凸塊160至其上的導(dǎo)電墊143c(以及至其下的再布線層129c)的電性連接。

圖5為一些實施例中，芯片封裝結(jié)構(gòu)500的剖視圖。如圖5所示的一些實施例，芯片封裝結(jié)構(gòu)500與芯片封裝結(jié)構(gòu)300類似，差別在于其芯片封裝結(jié)構(gòu)500的焊料蓋150的尺寸與配置不同于芯片封裝結(jié)構(gòu)300。

在一些實施例中，導(dǎo)電凸塊160的最大寬度w2等于焊料蓋150的最大寬度w3。在一些實施例中，導(dǎo)電凸塊160的最大寬度w2小于焊料蓋150的最大寬度w3。

在一些實施例中，兩相鄰的導(dǎo)電凸塊160之間的距離d2，等于兩相鄰的焊料蓋150之間的距離d3。在一些實施例中，兩相鄰的導(dǎo)電凸塊160之間的距離d2，小于兩相鄰的焊料蓋150之間的距離d3。

圖6為一些實施例中，芯片封裝結(jié)構(gòu)600的剖視圖。如圖6所示的一些實施例，芯片封裝結(jié)構(gòu)600與芯片封裝結(jié)構(gòu)300類似，差別在于兩者的導(dǎo)電凸塊190的配置不同。

在一些實施例中，兩相鄰的導(dǎo)電凸塊190之間的距離d4，大于兩相鄰的導(dǎo)電凸塊160之間的距離d2。在一些實施例中，兩相鄰的導(dǎo)電凸塊190之間的距離d4，大于兩相鄰的焊料蓋150之間的距離d3。

在一些實施例中，提供芯片封裝結(jié)構(gòu)。芯片封裝結(jié)構(gòu)具有芯片結(jié)構(gòu)于芯片封裝與基板(或另一芯片封裝)之間。芯片結(jié)構(gòu)具有導(dǎo)電通孔結(jié)構(gòu)使芯片封裝電性連接至基板，因此芯片結(jié)構(gòu)具有導(dǎo)電凸塊的功能。如此一來，芯片結(jié)構(gòu)可維持或增加芯片封裝與基板之間的導(dǎo)電路徑。因此芯片結(jié)構(gòu)改善芯片封裝的再布線結(jié)構(gòu)與基板的線路層的繞線能力。此外，芯片結(jié)構(gòu)還具有主動裝置及/或被動裝置。如此一來，芯片結(jié)構(gòu)可增加芯片封裝結(jié)構(gòu)的裝置密度。因此可改善芯片封裝結(jié)構(gòu)的效能。

基板具有凹陷于芯片結(jié)構(gòu)下。如此一來，可加大芯片結(jié)構(gòu)的最大高度。因此可增加芯片結(jié)構(gòu)的裝置與再布線層。上述結(jié)構(gòu)可改善芯片結(jié)構(gòu)的結(jié)構(gòu)強度。

一些實施例提供芯片封裝結(jié)構(gòu)，包括基板、芯片封裝、多個第一導(dǎo)電凸塊、芯片結(jié)構(gòu)、焊料蓋、第二導(dǎo)電凸塊以及導(dǎo)電通孔結(jié)構(gòu)，所述芯片封裝堆疊于基板上；多個所述第一導(dǎo)電凸塊配置于芯片封裝與基板之間并直接接觸芯片封裝及基板，以提供空間；所述芯片結(jié)構(gòu)具有對向設(shè)置的第一面與第二面，配置于芯片封裝與基板之間的空間中，并與第一導(dǎo)電凸塊相鄰，其中芯片結(jié)構(gòu)包含至少一芯片；所述焊料蓋連接芯片結(jié)構(gòu)的第一面與芯片封裝；所述第二導(dǎo)電凸塊連接芯片結(jié)構(gòu)的第二面與基板；所述導(dǎo)電通孔結(jié)構(gòu)穿過芯片結(jié)構(gòu)的芯片，其中導(dǎo)電通孔結(jié)構(gòu)使焊料蓋電性連接至第二導(dǎo)電凸塊。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的焊料蓋直接接觸芯片封裝與芯片結(jié)構(gòu)。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的第二導(dǎo)電凸塊直接接觸芯片結(jié)構(gòu)與基板。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的第一導(dǎo)電凸塊的最大寬度，大于第二導(dǎo)電凸塊的最大寬度。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的第二導(dǎo)電凸塊的最大寬度，大于焊料蓋的最大寬度。

在一些實施例中，上述芯片封裝結(jié)構(gòu)還包括第三導(dǎo)電凸塊，其連接芯片結(jié)構(gòu)的第二面與基板，其中第三導(dǎo)電凸塊與第二導(dǎo)電凸塊相鄰，且兩相鄰的第一導(dǎo)電凸塊之間的距離大于第二導(dǎo)電凸塊與第三導(dǎo)電凸塊之間的距離。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的基板具有凹陷，第二導(dǎo)電凸塊與第三導(dǎo)電凸塊位于凹陷中，且凹陷的寬度大于芯片結(jié)構(gòu)的寬度。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的芯片結(jié)構(gòu)的寬度大于第一導(dǎo)電凸塊的寬度。

在一些實施例中，上述芯片封裝結(jié)構(gòu)包含芯片、成型化合物、與再布線結(jié)構(gòu)，其中成型化合物連續(xù)地圍繞芯片封裝的芯片，且再布線結(jié)構(gòu)位于芯片封裝的芯片與第一導(dǎo)電凸塊之間，且位于成型化合物與第一導(dǎo)電凸塊之間。

在一些實施例中，提供芯片封裝結(jié)構(gòu)，其包含第一芯片封裝、第二芯片封裝、多個第一導(dǎo)電凸塊、芯片結(jié)構(gòu)、焊料蓋以及第二導(dǎo)電凸塊，其中第一芯片封裝堆疊于第二芯片封裝上；多個第一導(dǎo)電凸塊配置于第一芯片封裝與第二芯片封裝之間并直接接觸第一芯片封裝與第二芯片封裝，以提供空間；芯片結(jié)構(gòu)具有對向設(shè)置的第一面與第二面，配置于第一芯片封裝與第二芯片封裝之間的空間，且與第一導(dǎo)電凸塊相鄰；焊料蓋連接芯片結(jié)構(gòu)的第一面與第一芯片封裝；以及第二導(dǎo)電凸塊連接芯片結(jié)構(gòu)的第二面與第二芯片封裝。

在一些實施例中，上述芯片封裝結(jié)構(gòu)還包含填充層于第一芯片封裝與第二芯片封裝之間，其中填充層連續(xù)地圍繞第一導(dǎo)電凸塊與芯片結(jié)構(gòu)。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的第二芯片封裝具有凹陷，且第二導(dǎo)電凸塊位于凹陷中。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的第一芯片封裝的再布線結(jié)構(gòu)具有凹陷，且焊料蓋位于凹陷中。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的芯片結(jié)構(gòu)位于第一導(dǎo)電凸塊之間。

在一些實施例中，上述芯片封裝結(jié)構(gòu)還包含第三導(dǎo)電凸塊連接芯片結(jié)構(gòu)的第二面與第二芯片封裝，其中第三導(dǎo)電凸塊與第二導(dǎo)電凸塊相鄰，且兩相鄰的第一導(dǎo)電凸塊之間的距離大于第二導(dǎo)電凸塊與第三導(dǎo)電凸塊之間的距離。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的第一導(dǎo)電凸塊并非位于第一芯片封裝的第一芯片與第二芯片封裝的第二芯片之間。

在一些實施例中，提供的芯片封裝結(jié)構(gòu)包括基板、芯片封裝、多個第一導(dǎo)電凸塊、芯片結(jié)構(gòu)、焊料蓋以及第二導(dǎo)電凸塊；芯片封裝堆疊于基板上；多個第一導(dǎo)電凸塊配置于芯片封裝與基板之間，以提供空間；芯片結(jié)構(gòu)具有對向設(shè)置的第一面與第二面，配置于芯片封裝與基板之間的空間，且與第一導(dǎo)電凸塊相鄰；焊料蓋連接芯片結(jié)構(gòu)的第一面與芯片封裝；以及第二導(dǎo)電凸塊連接芯片結(jié)構(gòu)的第二面與基板，其中第一導(dǎo)電凸塊的最大高度大于或等于第二導(dǎo)電凸塊、芯片結(jié)構(gòu)、與焊料蓋的最大高度總合。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的第一導(dǎo)電凸塊圍繞芯片結(jié)構(gòu)。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的芯片封裝包含芯片、成型化合物、多個導(dǎo)電通孔結(jié)構(gòu)以及再布線結(jié)構(gòu)，成型化合物連續(xù)地圍繞芯片，導(dǎo)電通孔結(jié)構(gòu)穿過成型化合物、且再布線結(jié)構(gòu)位于芯片、成型化合物、與導(dǎo)電通孔結(jié)構(gòu)下。

在一些實施例中，上述芯片封裝結(jié)構(gòu)的一些第一導(dǎo)電凸塊并非位于芯片封裝的芯片與基板之間。

上述實施例的特征有利于本技術(shù)領(lǐng)域中技術(shù)人員理解本公開實施例。本技術(shù)領(lǐng)域中技術(shù)人員應(yīng)理解可采用本公開實施例作基礎(chǔ)，設(shè)計并變化其他工藝與結(jié)構(gòu)以完成上述實施例的相同目的及/或相同優(yōu)點。本技術(shù)領(lǐng)域中技術(shù)人員亦應(yīng)理解，這些等效置換并未脫離本公開實施例的精神與范疇，并可在未脫離本公開實施例的精神與范疇的前提下進行改變、替換、或更動。