技術(shù)編號：12907395
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本公開實施例涉及芯片封裝結(jié)構(gòu)。背景技術(shù)半導(dǎo)體集成電路產(chǎn)業(yè)已經(jīng)歷快速成長。集成電路材料與設(shè)計的技術(shù)進步，產(chǎn)生一代又一代的集成電路。每一代的集成電路均比前一代具有更小且更復(fù)雜的電路。然而這些進產(chǎn)亦增加集成電路工藝的復(fù)雜度。在集成電路革新中，功能密度(每單位面積的內(nèi)連線裝置數(shù)目)增加，而幾何尺寸(如工藝所能形成的最小構(gòu)件或線路)隨之縮小。上述尺寸縮小的工藝通常有利于增加產(chǎn)能并降低相關(guān)成本。然而，結(jié)構(gòu)尺寸持續(xù)縮小造成工藝越來越難實施。如此一來，如何形成越來越小且可信的半導(dǎo)體裝置為目前挑戰(zhàn)。發(fā)明內(nèi)容本公開...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。