本發(fā)明實(shí)施例涉及用于制造集成電路(ic)的方法，以及特別涉及用于包括具有變化的圖案間距的鄰接區(qū)塊的集成電路布局的芯軸以及間隔技術(shù)。

背景技術(shù)：

半導(dǎo)體集成電路(ic)工業(yè)經(jīng)歷了快速成長(zhǎng)。集成電路材料以及設(shè)計(jì)的技術(shù)進(jìn)步產(chǎn)生了數(shù)代的集成電路，其中每一代具有比前一代更小以及更復(fù)雜的電路。這種縮小過程通常通過提高生產(chǎn)效率以及降低相關(guān)成本以提供利益。這種縮小過程也增加集成電路處理以及制造的復(fù)雜性。

舉例來說，當(dāng)制造鰭式場(chǎng)效晶體管(finfet)裝置時(shí)，通常使用間隔技術(shù)以加倍曝光的圖案。即最終圖案的間距減小至僅為第一次曝光圖案的一半。典型的間隔技術(shù)使用兩個(gè)掩模。第一個(gè)定義第一次曝光中的芯軸圖案，以及第二個(gè)定義第二次曝光中的切割圖案。切割圖案移除芯軸圖案不需要的部份、衍生物或者兩者。接著，于剩余的芯軸圖案的側(cè)壁上形成間隔物圖案(spacerpattern)。間隔物圖案的間距減小至僅為芯軸圖案的間距的一半。間隔物圖案用于半導(dǎo)體基板中或者半導(dǎo)體基板上的圖案化層，例如于形成用于鰭式場(chǎng)效晶體管的柵極電極的工藝中。

隨著裝置集成度的增加，通常期望將多個(gè)區(qū)塊或巨集封裝至一個(gè)集成電路晶片中，并進(jìn)一步地將其配置為鄰接于布局上以節(jié)省晶片的面積。這些區(qū)或巨集具有各自的圖案間距，其可隨著區(qū)塊變化。這些鄰接區(qū)塊或者巨集可包括邏輯區(qū)塊、靜態(tài)隨機(jī)存取存儲(chǔ)器(staticrandomaccessmemory,sram)區(qū)塊以及其它巨集。這些鄰接區(qū)塊中的圖案可通過使用上述間隔技術(shù)形成。然而，如何有效地且高效地設(shè)計(jì)用于這些鄰接區(qū)塊的芯軸圖案仍具有挑戰(zhàn)性，因?yàn)楫?dāng)跨越區(qū)塊的邊界時(shí)，芯軸圖案需要符合不同的圖案間距。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明一實(shí)施例提供一種集成電路制造方法，步驟包括：接收具有兩個(gè)鄰接區(qū)塊的一目標(biāo)集成電路設(shè)計(jì)布局，兩個(gè)鄰接區(qū)塊中的每一個(gè)具有根據(jù)一圖案間距間隔開的目標(biāo)圖案，兩個(gè)鄰接區(qū)塊具有不同的圖案間距；于目標(biāo)圖案之間的間隔中填充芯軸圖案化候選區(qū)；以一第一顏色以及一第二顏色著色芯軸圖案化候選區(qū)，包括：將芯軸圖案化候選區(qū)中的第一個(gè)著上第一顏色；以及將任意兩個(gè)相鄰的芯軸圖案化候選區(qū)著上不同顏色；移除以第二顏色著色的芯軸圖案化候選區(qū)；以及輸出用于掩模制造的計(jì)算機(jī)可讀取格式的一芯軸圖案，芯軸圖案包括以第一顏色著色的芯軸圖案化候選區(qū)。

本發(fā)明另一實(shí)施例提供一種集成電路制造的方法，步驟包括：接收具有鄰接區(qū)塊的一集成電路設(shè)計(jì)布局，每個(gè)鄰接區(qū)塊具有沿著一第一方向根據(jù)一圖案間距間隔開的目標(biāo)圖案，目標(biāo)圖案具有沿著垂直于第一方向的一第二方向延伸的一細(xì)長(zhǎng)形狀；產(chǎn)生填充介于目標(biāo)圖案之間的間隔的芯軸圖案化候選區(qū)；將芯軸圖案化候選區(qū)中的第一個(gè)著上一第一顏色；將其它芯軸圖案化候選區(qū)著上第一顏色以及一第二顏色，使得任意兩個(gè)相鄰的芯軸圖案化候選區(qū)以不同的顏色著色；移除以第二顏色著色的芯軸圖案化候選區(qū)；以及以計(jì)算機(jī)可讀取格式輸出用于掩模制造的一芯軸圖案，芯軸圖案具有以第一顏色著色的芯軸圖案化候選區(qū)。

本發(fā)明另一實(shí)施例提供一種集成電路制造的方法，步驟包括：接收具有多個(gè)區(qū)塊的一集成電路設(shè)計(jì)布局，每個(gè)區(qū)塊具有沿著一第一方向縱向延伸以及沿著垂直于第一方向的一第二方向根據(jù)一圖案間距間隔開的目標(biāo)圖案，至少兩個(gè)區(qū)塊具有不同的圖案間距，區(qū)塊中的一個(gè)為一靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊；產(chǎn)生填充目標(biāo)圖案之間的間隔的芯軸圖案化候選區(qū)，其中芯軸圖案化候選區(qū)中的第一個(gè)填充于介于靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊以及一相鄰區(qū)塊之間的一邊界處的一間隔中；將芯軸圖案化候選區(qū)中的第一個(gè)著上一第一顏色；將其它芯軸圖案化候選區(qū)著上第一顏色以及一第二顏色，使得任何兩個(gè)相鄰的芯軸圖案化候選區(qū)具有不同的顏色；移除以第二顏色著色的芯軸圖案化候選區(qū)；以及以計(jì)算機(jī)可讀取格式輸出用于掩模制造的一芯軸圖案，芯軸圖案具有以第一顏色著色的芯軸圖案化候選區(qū)。

附圖說明

本發(fā)明實(shí)施例可通過閱讀以下的詳細(xì)說明以及范例并配合相應(yīng)的附圖以更詳細(xì)地了解。需要強(qiáng)調(diào)的是，依照業(yè)界的標(biāo)準(zhǔn)操作，各種特征部件并未依照比例繪制，并且僅用于說明的目的。事實(shí)上，為了清楚論述，各種特征部件的尺寸可以任意地增加或減少。

圖1a顯示根據(jù)本發(fā)明一實(shí)施例所述的集成電路(ic)制造系統(tǒng)以及相關(guān)的集成電路制造流程的簡(jiǎn)化方塊圖。

圖1b顯示根據(jù)本發(fā)明圖1a實(shí)施例所示的掩模室的更詳細(xì)的方塊圖。

圖1c顯示根據(jù)本發(fā)明實(shí)施例的設(shè)計(jì)芯軸圖案的方法的流程圖。

圖2a、圖2b、圖2c以及圖2d顯示根據(jù)本發(fā)明一些實(shí)施例所述的使用圖1的方法所設(shè)計(jì)用于目標(biāo)集成電路布局的芯軸圖案的示例。

圖3a顯示包括多個(gè)具有變化的圖案間距的鄰接區(qū)塊的示例性集成電路布局。

圖3b顯示根據(jù)本發(fā)明一實(shí)施例所述的利用圖1c的方法設(shè)計(jì)用于圖3a中的目標(biāo)集成電路布局的芯軸圖案的示例。

圖4顯示根據(jù)本發(fā)明一實(shí)施例所述的使用圖1c的方法設(shè)計(jì)用于目標(biāo)集成電路布局的芯軸圖案的示例。

圖5顯示根據(jù)本發(fā)明一實(shí)施例所述的使用圖1c的方法設(shè)計(jì)用于示例性集成電路布局的芯軸圖案的步驟。

圖6a、圖6b、圖6c、圖6d以及圖6e顯示使用芯軸以及間隔技術(shù)于基板中或者基板上形成目標(biāo)圖案的俯視圖以及剖面圖。

其中，附圖標(biāo)記說明如下：

100～集成電路制造系統(tǒng)

102～設(shè)計(jì)公司

104～集成電路設(shè)計(jì)布局

110～光掩模制造端

112～掩模資料準(zhǔn)備程序

114～芯軸圖案準(zhǔn)備程序

118～掩模制造程序

120～集成電路制造廠

124～芯軸間格圖案化

130～集成電路裝置

140～掩模設(shè)計(jì)系統(tǒng)

142～處理器

144～系統(tǒng)存儲(chǔ)器

146～大容量?jī)?chǔ)存裝置

148～通信模塊

160～芯軸圖案形成方法

162～174～操作步驟

202～目標(biāo)圖案

204～芯軸圖案化候選區(qū)

204-a～芯軸圖案

204-c～芯軸圖案化候選區(qū)

204-l～芯軸圖案化候選區(qū)

204-mc～軸切割圖案

204-sc～間隔切割圖案

302～設(shè)計(jì)區(qū)塊

304～設(shè)計(jì)區(qū)塊

306～設(shè)計(jì)區(qū)塊

308～設(shè)計(jì)區(qū)塊

402～靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊

403～邏輯區(qū)塊

404～芯軸圖案化候選區(qū)

406～目標(biāo)圖案

406～目標(biāo)圖案

408～目標(biāo)圖案

552～目標(biāo)圖案

554～靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊

555～邏輯區(qū)塊

556～芯軸圖案化候選區(qū)

556-1～芯軸圖案化候選區(qū)

602～基板

604～圖案化層

606～硬掩模層

608～底層

610～中間層

612～光致抗蝕劑特征

614～間隔件

a～第一顏色

b～第二顏色

p3～目標(biāo)圖案間距

p4～目標(biāo)圖案間距

p5～目標(biāo)圖案間距

p6～目標(biāo)圖案間距

具體實(shí)施方式

本發(fā)明接下來將會(huì)提供許多不同的實(shí)施例以實(shí)施本發(fā)明中不同的特征。各特定實(shí)施例中的組成及配置將會(huì)在以下作描述以簡(jiǎn)化本發(fā)明。這些為實(shí)施例并非用于限定本發(fā)明。此外，一第一元件形成于一第二元件“之下”或“之上”可包含實(shí)施例中的該第一元件與第二元件直接接觸，或也可包含該第一元件與第二元件之間更有其它額外元件使該第一元件與第二元件無直接接觸。此外，在本說明書的各種例子中可能會(huì)出現(xiàn)重復(fù)的元件符號(hào)以便簡(jiǎn)化描述，但這不代表在各個(gè)實(shí)施例及/或圖示之間有何特定的關(guān)連。

此外，空間相關(guān)術(shù)語，例如“下面(beneath)”、“下方(below)”、“下部(lower)”、“上方(above)”、“上部(upper)”等空間相關(guān)術(shù)語在此被用于描述圖中例示的一個(gè)元件或特征部件與另一元件或特征部件的關(guān)系?？臻g相關(guān)術(shù)語可包括設(shè)備于使用或操作中除了圖中描繪的方位以外的不同方位。設(shè)備可以其它方式被定向(旋轉(zhuǎn)90度或處于其它方位)，并且在此使用的空間相關(guān)描述詞應(yīng)可被相應(yīng)地理解。

圖1a顯示集成電路(ic)制造系統(tǒng)100以及與集成電路制造系統(tǒng)相關(guān)的集成電路制造流程的實(shí)施例的簡(jiǎn)單方塊圖。集成電路制造系統(tǒng)100包括多個(gè)實(shí)體(entity)，例如一設(shè)計(jì)公司(designhouse)102、一光掩模制造端(maskhouse)110、以及一集成電路制造廠(icmanufacturerorfab)120。這些實(shí)體于設(shè)計(jì)、發(fā)展、以及制造周期(manufacturingcycle)和/或與集成電路裝置130的生產(chǎn)相關(guān)的服務(wù)(service)上互相影響(interact)。這些實(shí)體可通過通訊網(wǎng)路(communicationnetwork)連接，通訊網(wǎng)路可為單一網(wǎng)路或是多種不同的網(wǎng)路，例如內(nèi)部網(wǎng)路(intranet)以及網(wǎng)際網(wǎng)路，并可包括有線或者無線的通訊通道(communicationchannel)。每個(gè)實(shí)體可與其它實(shí)體互動(dòng)，并可提供其它實(shí)體服務(wù)或者自其它實(shí)體接收服務(wù)。設(shè)計(jì)公司102、光掩模制造端(maskhouse)110、以及集成電路制造廠120可為一較大的企業(yè)實(shí)體所擁有，甚至可與公共設(shè)施共存并使用共同資源。

設(shè)計(jì)公司(或者設(shè)計(jì)團(tuán)隊(duì))102產(chǎn)生一集成電路設(shè)計(jì)布局(或者集成電路布局)104。集成電路設(shè)計(jì)布局104包括多種用于集成電路130的幾何圖案。幾何圖案對(duì)應(yīng)于組成集成電路130的各種元件的金屬層、氧化層或者半導(dǎo)體層的圖案。上述各種層為結(jié)合以形成各種集成電路的特征部件(或簡(jiǎn)為集成電路特征)。舉例來說，一部份的集成電路布局104包括各種集成電路特征，例如即將被形成于一半導(dǎo)體基板(例如硅晶片)上以及設(shè)置于半導(dǎo)體基板上各種金屬層的一主動(dòng)區(qū)、柵極、源極以及漏極、一層間內(nèi)連接的金屬線或介層窗接點(diǎn)、以及接合墊(bondingpad)的開孔。設(shè)計(jì)公司102執(zhí)行一合適的設(shè)計(jì)程序以形成集成電路布局104。設(shè)計(jì)程序可包括邏輯設(shè)計(jì)、實(shí)體設(shè)計(jì)、和/或電路布局與繞線(placeandroute)。

于現(xiàn)今的先進(jìn)工藝中，集成電路布局104通常需要符合一組制造規(guī)則以提供下游廠商根據(jù)制造規(guī)則執(zhí)行工藝。僅以鰭式晶體管工藝為例，鰭式主動(dòng)區(qū)設(shè)計(jì)為矩形特征(rectangularfeature)并于一方向上縱向取向(orientedlengthwise)，以及柵極電極設(shè)計(jì)為矩形特征并以垂直于鰭主動(dòng)區(qū)的方向縱向取向。值得注意的是，集成電路設(shè)計(jì)布局具有以一定間距間隔開且每個(gè)具有特定長(zhǎng)度以及寬度的平行矩形片(parallelrectangularpiece)。

同時(shí)，通常會(huì)希望將各種設(shè)計(jì)區(qū)塊(designblock)封裝至集成電路布局104中以增加裝置的集成度。各種設(shè)計(jì)區(qū)塊可具有不同的性能目標(biāo)，并因此被設(shè)計(jì)為具有不同的電路特征。舉例來說，兩個(gè)設(shè)計(jì)區(qū)塊可具有不同的柵極長(zhǎng)度并且具有不同的柵極間距。于另一示例中，邏輯區(qū)塊可放置鄰接于靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊以節(jié)省面積。邏輯區(qū)塊設(shè)計(jì)為用于電路性能(例如開關(guān)速度、驅(qū)動(dòng)電流等)，而靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊則設(shè)計(jì)為用于電路密度。因此，邏輯區(qū)塊中的柵極間距與靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊的柵極間距不同。本發(fā)明的實(shí)施例用以有效地制造具有圖案間距彼此不同的多個(gè)鄰接區(qū)塊的集成電路。這一方面將于后續(xù)提出進(jìn)一步的討論。

集成電路設(shè)計(jì)布局104以具有幾何圖案的資訊的一個(gè)或多個(gè)資料檔案呈現(xiàn)。舉例來說，集成電路設(shè)計(jì)布局104可以gdsii檔案格式或者dfii檔案格式表示。

光掩模制造端110使用集成電路布局104以制造用于制造集成電路裝置130的各個(gè)層的一個(gè)或多個(gè)掩模。光掩模制造端110執(zhí)行掩模資料準(zhǔn)備程序112，其中集成電路布局104被轉(zhuǎn)換為可通過光掩模曝寫機(jī)實(shí)質(zhì)寫入(physicallywritten)的格式，并且在掩模制造程序118時(shí)，掩模資料準(zhǔn)備程序112所準(zhǔn)備的資料被修改為符合特定光掩模曝寫機(jī)和/或掩模制造商，并接著進(jìn)行編造。于本實(shí)施例中，掩模資料準(zhǔn)備程序112以及掩模制造程序118為分開的部份(element)。然而，掩模資料準(zhǔn)備程序112以及掩模制造程序118可統(tǒng)稱為掩模資料準(zhǔn)備程序。

于本實(shí)施例中，掩模資料準(zhǔn)備程序112包括稱作芯軸圖案準(zhǔn)備程序114的模塊。掩模資料準(zhǔn)備程序112可以包括附加模塊，例如光學(xué)鄰近效應(yīng)修正(opc)、掩模規(guī)則檢查器、光光刻工藝檢查器以及其它解析度增強(qiáng)技術(shù)(resolutionenhancementtechnique,ret)(未顯示)。隨著使用深紫外光(例如193nm)的光光刻曝光接近其解析度極限，以設(shè)計(jì)各種技術(shù)以延長(zhǎng)現(xiàn)有光刻工具的可用壽命。其中一個(gè)技術(shù)為芯軸間格圖案化(mandrelspacerpatterning)。于該技術(shù)中，使用第一曝光工藝以形成芯軸圖案，并且于芯軸圖案的側(cè)壁上形成間隔物圖案。然后，移除芯軸圖案，并利用間隔物圖案執(zhí)行更進(jìn)一步的圖案化步驟，以形成最終圖案。間隔物圖案的間距減小至僅為芯軸圖案的間距的一半，借此以增加圖案化程序的解析度。于該技術(shù)中，根據(jù)集成電路布局104中所定義的目標(biāo)最終圖案以準(zhǔn)備芯軸圖案。當(dāng)集成電路布局104包括上述具有變化的間距的鄰接區(qū)塊時(shí)，芯軸圖案被設(shè)計(jì)為適應(yīng)不同的間距，特別是跨越區(qū)塊邊界，其可能具有挑戰(zhàn)性且為耗時(shí)的。于本實(shí)施例中，芯軸圖案準(zhǔn)備程序114設(shè)計(jì)為可有效地滿足這種設(shè)計(jì)需要，將配合圖1c進(jìn)行解釋。

于掩模資料準(zhǔn)備程序112修改集成電路布局104后，于掩模制造程序118期間根據(jù)修改的集成電路布局制造掩?；蜓谀＝M。舉例來說，電子束(e-beam)或者多個(gè)電子束的機(jī)構(gòu)用以根據(jù)修改后的集成電路布局于掩模(光掩模(photomask)或者光掩模(reticle))上形成圖案。掩?？梢愿鞣N技術(shù)形成。舉例來說，掩?？墒褂枚夹g(shù)形成以包括不透明區(qū)域以及透明區(qū)域。用以將芯片上所涂布的圖像敏感材料層(例如光致抗蝕劑)曝光的輻射束(例如紫外光(uv)束)被不透明區(qū)域所阻擋并透射穿過透明區(qū)域。于一實(shí)施例中，二元掩模包括透明基板(例如熔凝石英(fusedquartz))以及涂布于掩模的不透明區(qū)域中的不透明材料(例如鉻)。于另一示例中，掩模使用相位偏移技術(shù)所形成。于相位偏移掩模(psm)中，形成于掩模上的圖案中的各種特征配置為具有適當(dāng)?shù)南辔徊钜栽鰪?qiáng)解析度以及成像質(zhì)量。于各個(gè)示例中，相位偏移掩?？蔀楸绢I(lǐng)域已知的衰減相位偏移掩?；蚪惶嫦辔黄蒲谀！Ｓ诒緦?shí)施例中，由芯軸圖案準(zhǔn)備程序114所準(zhǔn)備的芯軸圖案(芯軸圖案也可經(jīng)過光學(xué)鄰近效應(yīng)修正或者其它解析度增強(qiáng)技術(shù)的處理)形成于掩模上。

集成電路制造廠120(例如半導(dǎo)體制造廠)使用通過掩模室110所制造的掩模(或多個(gè)掩模)以制造集成電路裝置130。集成電路制造廠120為集成電路制造企業(yè)，其可包括無數(shù)的制造設(shè)施以制造各種不同的集成電路產(chǎn)品。舉例來說，可存在用于集成電路產(chǎn)品的前端制造(即前段工藝(feol))的第一制造設(shè)施，而第二制造設(shè)施可為提供用于集成電路產(chǎn)品的互連以及包裝的后端制造(即后段工藝(beol))，以及第三制造設(shè)施可為制造業(yè)務(wù)提供其它服務(wù)。于本實(shí)施例中，使用掩模(或多個(gè)掩模)制造半導(dǎo)體芯片以形成集成電路裝置130。半導(dǎo)體芯片包括硅基板或者具有材料層形成于上的其它合適的基板。其它合適的基板材料包括另一種合適的元素半導(dǎo)體，例如金剛石或鍺；合適的化合物半導(dǎo)體，例如碳化硅、砷化銦或者磷化銦；或者合適的合金半導(dǎo)體，例如碳化硅鍺、磷化鎵砷或者磷化鎵銦。半導(dǎo)體芯片更可包括各種摻雜區(qū)域，介電質(zhì)特征以及多層連接(形成于后續(xù)的制造步驟中)。掩模可用于各種工藝中。舉例來說，具有芯軸圖案的掩?？捎糜谛据S間隔物圖案化124的程序中以形成鰭式主動(dòng)區(qū)、柵極電極和/或其它集成電路特征。芯軸間隔物圖案化124的程序?qū)⒂诤罄m(xù)提出更進(jìn)一步的討論。

圖1b顯示圖1a中所示實(shí)施例的光掩模制造端110的更詳細(xì)方塊圖。于所示的實(shí)施例中，光掩模制造端110包括掩模設(shè)計(jì)系統(tǒng)140，其可用以執(zhí)行包含圖1a的掩模資料準(zhǔn)備程序112所述的相關(guān)功能。掩模設(shè)計(jì)系統(tǒng)140為資訊處理系統(tǒng)，例如電腦、服務(wù)器、工作站或者其它合適的設(shè)備。掩模設(shè)計(jì)系統(tǒng)140包括通信耦接至系統(tǒng)存儲(chǔ)器144、大容量?jī)?chǔ)存裝置146以及通信模塊148的處理器142。系統(tǒng)存儲(chǔ)器144提供處理器142非暫態(tài)計(jì)算機(jī)可讀取儲(chǔ)存器以通過處理器執(zhí)行計(jì)算機(jī)指令。系統(tǒng)存儲(chǔ)器可包括例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)、同步dram(sdram)、固態(tài)存儲(chǔ)器裝置、和/或本領(lǐng)域已知的各種其它存儲(chǔ)器裝置的隨機(jī)存取存儲(chǔ)器(ram)裝置。計(jì)算機(jī)程序、指令以及資料儲(chǔ)存于大容量?jī)?chǔ)存裝置146上。大容量?jī)?chǔ)存裝置設(shè)備可包括硬盤、光盤、磁碟、固態(tài)儲(chǔ)存裝置和/或本領(lǐng)域中已知的各種其它大容量?jī)?chǔ)存裝置。通信模塊148可用以與例如設(shè)計(jì)公司102的集成電路制造系統(tǒng)100中的其它組件傳送例如集成電路設(shè)計(jì)布局檔案的資訊。通信模塊可包括乙太網(wǎng)卡、802.11wifi裝置、蜂窩數(shù)據(jù)無線電設(shè)備、和/或本領(lǐng)域已知的其它合適的裝置。

于操作步驟中，掩模設(shè)計(jì)系統(tǒng)140用以控制(manipulate)集成電路布局104，包括產(chǎn)生用于各個(gè)鄰接區(qū)塊的芯軸圖案，其中各個(gè)鄰接區(qū)塊的圖案間距并不相同。舉例來說，于一實(shí)施例中，芯軸圖案準(zhǔn)備程序114可以于掩模設(shè)計(jì)系統(tǒng)140上所執(zhí)行的軟件指令實(shí)現(xiàn)。于上述實(shí)施例中，掩模設(shè)計(jì)系統(tǒng)140自設(shè)計(jì)公司102接收包括集成電路布局104的第一gdsii檔案132。于完成掩模資料準(zhǔn)備程序112后，掩模設(shè)計(jì)系統(tǒng)140將包括具有芯軸圖案的設(shè)計(jì)布局的第二gdsii檔案150傳輸至掩模制造程序118。于替代的實(shí)施例中，集成電路布局104可以例如dfii、cif、oasis或任何其它合適的檔案類型的替代檔案格式于集成電路制造系統(tǒng)100的元件之間傳遞。除此之外，于替代的實(shí)施例中，掩模設(shè)計(jì)系統(tǒng)140以及光掩模制造端110可包括附加及/或不同的元件。

請(qǐng)參閱圖1c，圖1c顯示用以形成芯軸圖案的方法160的流程圖。芯軸圖案形成方法160可全部或部份地由芯軸圖案準(zhǔn)備程序114(圖1a)實(shí)現(xiàn)。必須理解的是，可于方法160的前、期間以及的后提供額外的操作步驟，并可于方法的其它實(shí)施例中替換、移除或移動(dòng)所描述的操作步驟。芯軸圖案形成方法160僅為一示例，并非用以限制本發(fā)明的范圍。芯軸圖案形成方法160包括操作步驟162、164、166、168、170、172以及174。上述操作步驟將于下面提出更進(jìn)一步的討論。

于操作步驟162，芯軸圖案形成方法160接收一目標(biāo)集成電路設(shè)計(jì)布局104。集成電路設(shè)計(jì)布局104具有目標(biāo)圖案，例如表示鰭式主動(dòng)區(qū)、柵極電極或其它集成電路特征的細(xì)長(zhǎng)件(elongatedpiece)。這些目標(biāo)圖案屬于彼此鄰接的不同設(shè)計(jì)區(qū)塊。區(qū)塊中的圖案具有固定(相同)的圖案間距，且不同區(qū)塊中的圖案可具有不同的圖案間距。除此之外，這些圖案使用芯軸間隔技術(shù)形成。更具體地，這些圖案對(duì)應(yīng)于芯軸間隔技術(shù)中的間隔物圖案。

于操作步驟164，芯軸圖案形成方法160產(chǎn)生芯軸圖案化候選區(qū)。這些芯軸圖案化候選區(qū)填充于相鄰目標(biāo)圖案之間的間隔中。于一實(shí)施例中，若所有區(qū)塊皆為邏輯區(qū)塊(即沒有靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊或其它類型的特殊巨集(macro))，則芯軸圖案化候選區(qū)可自集成電路設(shè)計(jì)布局104的具有最高優(yōu)先級(jí)的一邊緣(例如最左側(cè)的邊緣)開始，并且朝向集成電路設(shè)計(jì)布局104的相對(duì)邊緣(例如最右邊緣)填充間隔。上述步驟將持續(xù)直到每個(gè)目標(biāo)圖案于其右側(cè)皆具有芯軸圖案化候選區(qū)。如后續(xù)所討論的，此一配置的益處將為顯而易見的。除此之外，于本實(shí)施例中，芯軸圖案化候選區(qū)具有與緊鄰其左側(cè)的目標(biāo)圖案相同的長(zhǎng)度。于一些實(shí)施例中，芯軸圖案化候選區(qū)的長(zhǎng)度可比其左側(cè)上的目標(biāo)圖案的長(zhǎng)度長(zhǎng)。為了進(jìn)一步實(shí)施這些實(shí)施例，可產(chǎn)生一個(gè)或多個(gè)切割圖案以于光光刻工藝中切割最終芯軸圖案。舉例來說，上述的狀況之一為當(dāng)目標(biāo)圖案中的一個(gè)比相鄰目標(biāo)圖案其左側(cè)以及右側(cè)短時(shí)。

于另一實(shí)施例中，若集成電路設(shè)計(jì)布局104包括鄰接邏輯區(qū)塊的靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊(或者其它類型的特殊巨集)，則芯軸圖案化候選區(qū)可自靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊的邊界開始，并朝向集成電路設(shè)計(jì)布局104的相對(duì)邊緣(最左側(cè)以及最右側(cè)邊緣)填充間隔。上述步驟將持續(xù)直到每個(gè)目標(biāo)圖案的右側(cè)皆具有芯軸圖案化候選區(qū)以及其左側(cè)皆具有另一芯軸圖案。如后續(xù)所討論的，此一配置的益處將為顯而易見的。于各種實(shí)施例中，由于芯軸圖案化候選區(qū)填充不同區(qū)塊中的間隔，因此其可具有變化的寬度以及變化的間距。僅芯軸圖案化候選區(qū)的子集將呈現(xiàn)于掩模制造程序118(圖1a)。

于操作步驟166，芯軸圖案形成方法160對(duì)芯軸圖案化候選區(qū)分配優(yōu)先級(jí)。于一實(shí)施例中，集成電路設(shè)計(jì)布局104中所有區(qū)塊為邏輯區(qū)塊，位于集成電路設(shè)計(jì)布局104的邊緣(例如最左側(cè)的芯軸圖案化候選區(qū))的芯軸圖案化候選區(qū)被分配為具有最高優(yōu)先級(jí)。于另一實(shí)施例中，集成電路設(shè)計(jì)布局104包括鄰接邏輯區(qū)塊的一個(gè)或者多個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊(或者其它類型的特殊巨集)，位于靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊以及邏輯區(qū)塊的邊界上的芯軸圖案化候選區(qū)被分配具有最高優(yōu)先級(jí)。

于操作步驟168，芯軸圖案形成方法160對(duì)芯軸圖案化候選區(qū)進(jìn)行著色(或者分配顏色)。于一實(shí)施例中，方法160將兩種顏色(第一顏色(或顏色a)以及第二顏色(或顏色b))分配給芯軸圖案化候選區(qū)。具有最高優(yōu)先級(jí)的芯軸圖案化候選區(qū)以顏色a著色。除此之外，任何兩個(gè)相鄰的芯軸圖案化候選區(qū)以不同的顏色著色。換言之，緊鄰以a色著色的芯軸圖案化候選區(qū)右側(cè)的芯軸圖案化候選區(qū)用顏色b著色，以及緊鄰以b色著色的芯軸圖案化候選區(qū)右側(cè)的芯軸圖案化候選區(qū)則用顏色a著色。持續(xù)該交替著色的過程直到最高優(yōu)先級(jí)芯軸圖案化候選區(qū)右側(cè)的所有芯軸圖案化候選區(qū)皆已著色。對(duì)位于最高優(yōu)先級(jí)的芯軸圖案化候選區(qū)左側(cè)的芯軸圖案化候選區(qū)則施加相同的著色過程。

于操作步驟170，芯軸圖案形成方法160保存具有第一顏色(顏色a)的芯軸圖案化候選區(qū)，并移除具有第二顏色(顏色b)的芯軸圖案化候選區(qū)。著色為a色的芯軸圖案化候選區(qū)成為用于后續(xù)過程(包括掩模制造)的芯軸圖案。

于操作步驟172，芯軸圖案形成方法160可選擇性地建立用以切割(或者移除)間隔物圖案的圖案。這些圖案也稱為間隔切割圖案。其適用于當(dāng)芯軸圖案僅于其一側(cè)上具有目標(biāo)圖案時(shí)的情況。由于間隔物圖案將形成于該芯軸圖案的兩側(cè)上，所以間隔物圖案中的一個(gè)并不會(huì)對(duì)應(yīng)至目標(biāo)圖案并需要被移除。間隔切割圖案可用以于光光刻工藝中移除上述額外的間隔物圖案。于操作步驟172，方法160可選擇性地建立用以部份地切割(或者移除)芯軸圖案的圖案。上述圖案稱為芯軸切割圖案。上述狀況發(fā)生于當(dāng)芯軸圖案的長(zhǎng)度大于相關(guān)的目標(biāo)圖案時(shí)。于光光刻工藝中，芯軸圖案的額外部份通過芯軸切割圖案所切割。

于操作步驟174，芯軸圖案形成方法160輸出用于掩模制造的芯軸圖案(以a色著色的芯軸圖案化候選區(qū))，如先前圖1a中所討論。除此之外，方法160更可輸出用于掩模制造的芯軸切割圖案和/或間隔切割圖案。芯軸圖案以及可選的芯軸切割圖案以及間隔切割圖案以計(jì)算機(jī)可讀取格式輸出，如前述的gdii檔案。芯軸圖案、芯軸切割圖案以及間隔切割圖案可使用于制造集成電路特征中的個(gè)別的(separate)光光刻工藝中，以下將結(jié)合圖6a～圖6e進(jìn)行討論。

以下將結(jié)合圖2a～圖5對(duì)芯軸圖案形成方法160進(jìn)行更進(jìn)一步的描述。參閱圖2a，于操作步驟162，方法160接收具有目標(biāo)圖案202的目標(biāo)集成電路布局104。目標(biāo)圖案202具有細(xì)長(zhǎng)形狀，并沿著第一方向”y”縱向取向，以及沿著垂直于第一方向的第二方向”x”進(jìn)行配置。目標(biāo)圖案202于第二方向上具有圖案間距p1。于該實(shí)施例中，間距p1于目標(biāo)集成電路布局104中為固定的，即其自一目標(biāo)圖案202至下一目標(biāo)圖案202維持相同。目標(biāo)圖案202可對(duì)應(yīng)至鰭式主動(dòng)區(qū)、柵極電極或其它集成電路特征。于本實(shí)施例中，具有偶數(shù)個(gè)(于本示例中為6)的目標(biāo)圖案。

于操作步驟164，芯軸圖案形成方法160以芯軸圖案化候選區(qū)204填充介于目標(biāo)圖案202之間的間隔。于本實(shí)施例中，目標(biāo)集成電路布局104僅具有邏輯區(qū)塊，且芯軸圖案化候選區(qū)204自左至右填充間隔(最左邊的間隔為分配最高優(yōu)先級(jí))。于一實(shí)施例中，操作步驟164以芯軸圖案化候選區(qū)填充間隔直到每個(gè)目標(biāo)圖案202的右側(cè)皆具有芯軸圖案化候選區(qū)。這確保于操作步驟170中移除一些芯軸圖案化候選區(qū)后，每個(gè)目標(biāo)圖案仍被至少一芯軸圖案所覆蓋，而不管是否存在偶數(shù)或者奇數(shù)個(gè)目標(biāo)圖案。如圖2a所示，于操作步驟164，第一芯軸圖案化候選區(qū)204填充介于兩個(gè)最左側(cè)的目標(biāo)圖案202之間的間隔，以及其它芯軸圖案化候選區(qū)204自左至右填充介于目標(biāo)圖案202之間的間隔。于另一實(shí)施例中，第一芯軸圖案化候選區(qū)204填充介于兩個(gè)最右側(cè)的目標(biāo)圖案202之間的間隔，以及其它芯軸圖案化候選區(qū)204自右至左填充介于目標(biāo)圖案202之間的間隔。

于操作步驟166，芯軸圖案形成方法160對(duì)芯軸圖案化候選區(qū)204分配優(yōu)先級(jí)。于該實(shí)施例中，最左側(cè)的芯軸圖案化候選區(qū)204被分配為具有最高優(yōu)先級(jí)。于操作步驟168，方法160自具有最高優(yōu)先級(jí)的最左側(cè)芯軸圖案化候選區(qū)開始對(duì)芯軸圖案化候選區(qū)204著色。如圖所示，最左側(cè)的芯軸圖案化候選區(qū)204以顏色a著色，以及其它芯軸圖案化候選區(qū)則自左到右交替地以顏色b、顏色a、顏色b、顏色a等著色。于該示例中，最右側(cè)的芯軸圖案化候選區(qū)以顏色b著色。

于操作步驟170，芯軸圖案形成方法160移除具有顏色b的芯軸圖案化候選區(qū)，并保存具有顏色a(標(biāo)記為204-a)的芯軸圖案化候選區(qū)以作為后續(xù)工藝的芯軸圖案。舉例來說，芯軸圖案204-a會(huì)被制造于曝光晶片的掩模上。值得注意的是，于本實(shí)施例中，目標(biāo)圖案202并未制造于掩模上。反之，其使用芯軸間隔技術(shù)形成作為間隔件(spacerfeature)。芯軸圖案204-a具有為p1的兩倍的間距p2。芯軸圖案204-a中較大的間距使其比目標(biāo)圖案202更容易使用光光刻工藝(例如具有較大的處理窗口(processwindow)等)制造。于該實(shí)施例中，芯軸圖案形成方法160并不執(zhí)行操作步驟172，因?yàn)槊總€(gè)間隔件對(duì)應(yīng)至一目標(biāo)圖案202。于操作步驟174，方法160輸出用于掩模制造的芯軸圖案204-a。

參閱圖2b，其顯示于集成電路設(shè)計(jì)布局104上執(zhí)行芯軸圖案形成方法160的另一實(shí)施例的圖示。集成電路設(shè)計(jì)布局104的該實(shí)施例與圖2a類似，除了其具有奇數(shù)(于該示例中為5)的目標(biāo)圖案。操作步驟164、166、168以及170與圖2a中所討論的相同。于操作步驟170結(jié)束時(shí)，產(chǎn)生三個(gè)芯軸圖案204-a，且其每一個(gè)將用以于其兩側(cè)形成間隔件。然而，最右側(cè)的間隔件并未對(duì)應(yīng)至目標(biāo)圖案202。于操作步驟172，芯軸圖案形成方法160產(chǎn)生間隔切割圖案204-sc，其用以于光光刻工藝中移除最右側(cè)的間隔件。間隔切割圖案204-sc與芯軸圖案204-a的一側(cè)重疊(或覆蓋)。于操作步驟174，芯軸圖案形成方法160輸出用于掩模制造的芯軸圖案204-a以及間隔切割圖案204-sc。

參閱圖2c，圖中顯示于集成電路設(shè)計(jì)布局104的另一實(shí)施例上執(zhí)行的芯軸圖案形成方法160的圖示。集成電路設(shè)計(jì)布局104的該實(shí)施例與圖2b類似，除了所有目標(biāo)圖案并不具有相同的長(zhǎng)度。于該示例中，最右側(cè)的目標(biāo)圖案比其它目標(biāo)圖案短。于操作步驟164，方法160以芯軸圖案化候選區(qū)204填充介于目標(biāo)圖案202之間的間隔。于該示例中，最右側(cè)的芯軸圖案化候選區(qū)204具有與其左側(cè)的目標(biāo)圖案202相同的長(zhǎng)度。因此，其長(zhǎng)度比其它芯軸圖案化候選區(qū)204短。操作步驟166、168以及170以與圖2a所討論的相同方式執(zhí)行。于操作步驟170結(jié)束時(shí)，產(chǎn)生三個(gè)芯軸圖案204-a，以及每個(gè)芯軸圖案204-a將用以于其兩側(cè)形成間隔件。然而，最右側(cè)的間隔件僅部份地對(duì)應(yīng)至目標(biāo)圖案202。于操作步驟172，芯軸圖案形成方法160產(chǎn)生間隔切割圖案204-sc，其用以于光光刻工藝中移除最右側(cè)的間隔件的額外部份(extraportion)。于操作步驟174，芯軸圖案形成方法160輸出用于掩模制造的芯軸圖案204-a以及間隔切割圖案204-sc。

于實(shí)施例中，如圖2c所示的較短的目標(biāo)圖案202可對(duì)其它目標(biāo)圖案202的頂部、對(duì)準(zhǔn)其它目標(biāo)圖案202的底部、或與對(duì)準(zhǔn)其它目標(biāo)圖案202的中間部份(不與頂部或底部對(duì)準(zhǔn))(如圖2d中所示)。除此之外，較短的目標(biāo)圖案202可為自最高優(yōu)先級(jí)目標(biāo)圖案開始計(jì)數(shù)的偶數(shù)編號(hào)的目標(biāo)圖案或者奇數(shù)編號(hào)的目標(biāo)圖案。圖2c顯示較短的目標(biāo)圖案202為偶數(shù)編號(hào)的目標(biāo)圖案(自左起第6個(gè)目標(biāo)圖案)的示例。圖2d顯示較短的目標(biāo)圖案202為奇數(shù)編號(hào)的目標(biāo)圖案(自左起第5個(gè)目標(biāo)圖案)的另一示例。圖2d的操作步驟164～174以與圖2b所討論的相同方式執(zhí)行。

如圖2a～圖2d所示，芯軸圖案形成方法160能夠處理于目標(biāo)圖案的數(shù)量以及目標(biāo)圖案的長(zhǎng)度上變化的集成電路設(shè)計(jì)布局104。以下的示例將顯示可處理目標(biāo)圖案間距產(chǎn)生變化和/或具有混合邏輯區(qū)塊以及宏塊的集成電路設(shè)計(jì)布局的芯軸圖案形成方法160。

參閱圖3a，其顯示目標(biāo)集成電路布局104的另一實(shí)施例。于該實(shí)施例中，目標(biāo)集成電路布局104包括多個(gè)鄰接區(qū)塊。于該特定示例中，目標(biāo)集成電路布局104包括自左至右彼此鄰接(即相鄰區(qū)塊共用區(qū)塊邊界)的設(shè)計(jì)區(qū)塊302、304、306以及308。除此之外，各個(gè)設(shè)計(jì)區(qū)塊的區(qū)塊與區(qū)塊之間可具有不同的圖案間距。于一實(shí)施例中，設(shè)計(jì)區(qū)塊302具有57奈米(nm)的目標(biāo)圖案間距p3；設(shè)計(jì)區(qū)塊304具有60nm的目標(biāo)圖案間距p4；設(shè)計(jì)區(qū)塊306具有54nm的目標(biāo)圖案間距p5；而設(shè)計(jì)區(qū)塊308具有90nm的目標(biāo)圖案間距p6。當(dāng)然，上述例子僅為示例。于各個(gè)實(shí)施例中，目標(biāo)集成電路布局104可包括任意數(shù)量的兩個(gè)或多個(gè)鄰接區(qū)塊，并且區(qū)塊可具有相同或不同的目標(biāo)圖案間距。于每個(gè)區(qū)塊302～308中，目標(biāo)圖案的配置可類似于圖2a～圖2d所示的實(shí)施例中的一個(gè)的配置，或者不同于圖2a～圖2d所示的實(shí)施例的配置。

參閱圖3b，其中顯示當(dāng)芯軸圖案形成方法160應(yīng)用于圖3a所示的目標(biāo)集成電路布局104時(shí)，操作步驟162～170的圖示。為了精簡(jiǎn)說明，圖中僅顯示區(qū)塊302以及304。于操作步驟162，方法160接收目標(biāo)集成電路布局104。方塊302與304鄰接。方塊302具有間距為p3的目標(biāo)圖案202，以及區(qū)塊304具有間距為p4的目標(biāo)圖案202。于操作步驟164，芯軸圖案形成方法160以芯軸圖案化候選區(qū)204填充介于目標(biāo)圖案202之間的間隔。于該實(shí)施例中，區(qū)塊302以及304為邏輯區(qū)塊，以及芯軸圖案化候選區(qū)204自左側(cè)至右側(cè)填充集成電路設(shè)計(jì)布局104。芯軸圖案化候選區(qū)204-c中的一個(gè)位于區(qū)塊302以及304的跨邊界處。于該實(shí)施例中，芯軸圖案化候選區(qū)具有大于目標(biāo)圖案的長(zhǎng)度。最終芯軸圖案的額外部份將通過芯軸切割圖案移除，如以下所示。

繼續(xù)參閱圖3b，于操作步驟166，芯軸圖案形成方法160對(duì)芯軸圖案化候選區(qū)204分配優(yōu)先級(jí)。于一實(shí)施例中，芯軸圖案形成方法160將最高優(yōu)先級(jí)分配給最左側(cè)的芯軸圖案化候選區(qū)204-l。于另一實(shí)施例中，芯軸圖案形成方法160將最高優(yōu)先級(jí)分配給芯軸圖案化候選區(qū)204-c。舉例來說，此情況為當(dāng)區(qū)塊302以及區(qū)塊302使得介于目標(biāo)圖案至邊界的左側(cè)以及至邊界的右側(cè)之間的間隔需更精確地制造且維持時(shí)。于操作步驟168，芯軸圖案形成方法160對(duì)芯軸圖案化候選區(qū)204進(jìn)行著色(自具有最高優(yōu)先級(jí)的芯軸圖案化候選區(qū)開始(于一實(shí)施例中為204-l，以及于另一個(gè)實(shí)施例中為204-c))。著色過程依照前述的兩個(gè)顏色交替的方案。于操作步驟170，芯軸圖案形成方法160移除具有顏色b的芯軸圖案化候選區(qū)，如前所述。于操作步驟172，芯軸圖案形成方法160產(chǎn)生用于部份地切割(或者移除)芯軸圖案204-a的芯軸切割圖案204-mc，使芯軸圖案的側(cè)壁上的間隔件將符合目標(biāo)圖案202。于操作步驟174，芯軸圖案形成方法160輸出用于掩模制造的芯軸圖案204-a以及芯軸切割圖案204-mc。

參閱圖4，其顯示集成電路布局104的芯軸圖案的一實(shí)施例。集成電路布局104包括具有一邏輯區(qū)塊403鄰接于左側(cè)的靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊402。于一個(gè)示例中，邏輯區(qū)塊403可包括用以讀取以及寫入靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊402的靜態(tài)隨機(jī)存取存儲(chǔ)器單元的電路。盡管未顯示，邏輯區(qū)塊也可鄰接于靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊402的右側(cè)。于本實(shí)施例中，邏輯區(qū)塊403以及靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊402中的圖案間距可為相同或者不同。于特定的實(shí)施例中，邏輯區(qū)塊403中的圖案間距大于靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊402中的圖案間距。當(dāng)靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊與邏輯區(qū)塊鄰接時(shí)，將依照某些設(shè)計(jì)規(guī)則。舉例來說，設(shè)計(jì)規(guī)則之一是指示介于邏輯區(qū)塊403以及靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊402之間的邊界可具有一公差范圍(margin)。換言之，目標(biāo)圖案406或408不應(yīng)恰好出現(xiàn)于兩個(gè)區(qū)塊的邊界處。反之，目標(biāo)圖案406以及408應(yīng)以一定間隙制造位于邊界的左側(cè)以及右側(cè)。如圖4所示，作為邏輯區(qū)塊403中最右側(cè)的目標(biāo)圖案406以及作為靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊402中最左側(cè)的目標(biāo)圖案408位于區(qū)塊邊界的左側(cè)以及右側(cè)。芯軸圖案化候選區(qū)404填充介于目標(biāo)圖案406以及408之間的間隔。于該實(shí)施例中，芯軸圖案形成方法160將最高優(yōu)先級(jí)分配給芯軸圖案化候選區(qū)404，并可將第二高的優(yōu)先級(jí)分配給最左側(cè)芯軸圖案化候選區(qū)410。圖4更顯示于操作步驟170結(jié)束時(shí)的結(jié)果，其中芯軸圖案化候選區(qū)404以及其它芯軸圖案將被保存以用于掩模制造。

參閱圖5，其顯示當(dāng)芯軸圖案形成方法160應(yīng)用于具有至少一邏輯區(qū)塊鄰接的靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊的目標(biāo)集成電路布局104時(shí)操作步驟162～170的圖示。于操作步驟162，芯軸圖案形成方法160接收包括鄰接邏輯區(qū)塊555的靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊554的目標(biāo)集成電路布局104。目標(biāo)圖案552為分布橫跨于靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊554以及邏輯區(qū)塊555上的細(xì)長(zhǎng)件。于一實(shí)施例中，目標(biāo)圖案552于靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊554以及邏輯區(qū)塊555中具有不同的間距。盡管未顯示，但靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊554可于其左側(cè)鄰接另一邏輯區(qū)塊，例如圖4中的邏輯區(qū)塊403。除此之外，目標(biāo)圖案552可于靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊554、邏輯區(qū)塊555以及另一邏輯區(qū)塊中具有不同的間距。兩個(gè)目標(biāo)圖案以一定的間隙包夾區(qū)塊554以及555的邊界。

于操作步驟164，芯軸圖案形成方法160以芯軸圖案化候選區(qū)556填充介于目標(biāo)圖案552之間的間隔。芯軸圖案化候選區(qū)556-1中的一個(gè)位于塊554以及555的邊界處。于一實(shí)施例中，芯軸圖案形成方法160產(chǎn)生芯軸圖案化候選區(qū)556，使每個(gè)目標(biāo)圖案552具有緊鄰于其左側(cè)的芯軸圖案化候選區(qū)以及緊鄰其右側(cè)的另一芯軸圖案化候選區(qū)。換言之，每個(gè)目標(biāo)圖案552夾于兩個(gè)芯軸圖案化候選區(qū)556之間。這確保無論哪個(gè)芯軸圖案化候選區(qū)被分配為最高優(yōu)先級(jí)，所有目標(biāo)圖案將被至少一個(gè)芯軸圖案化候選區(qū)覆蓋。于操作步驟166，芯軸圖案形成方法160對(duì)芯軸圖案化候選區(qū)556分配優(yōu)先級(jí)。于本實(shí)施例中，芯軸圖案形成方法160將最高優(yōu)先級(jí)分配給芯軸圖案化候選區(qū)556-1。于操作步驟168，芯軸圖案形成方法160自芯軸圖案化候選區(qū)556-1開始對(duì)芯軸圖案化候選區(qū)556著色。換言之，芯軸圖案化候選區(qū)556-1以顏色a著色，以及其它芯軸圖案化候選區(qū)則以顏色a或者顏色b以前述以及如圖5中標(biāo)記為操作步驟168的交替方式著色。于操作步驟170，芯軸圖案形成方法160移除具有顏色b的芯軸圖案化候選區(qū)，如前所述。于該實(shí)施例中，芯軸圖案形成方法160并不會(huì)執(zhí)行操作步驟172。于操作步驟174，芯軸圖案形成方法160輸出用于掩模制造的具有顏色a的芯軸圖案556。

圖6a顯示由光掩模制造端110所產(chǎn)生的芯軸圖案556的俯視圖。圖6b～圖6e顯示經(jīng)歷包括使用芯軸圖案556的芯軸間隔物圖案化124(圖1a)的一個(gè)或者多個(gè)圖案化工藝的裝置(例如晶片)的剖面圖。

參閱圖6b，芯軸圖案556以光致抗蝕劑圖案(或者光致抗蝕劑特征或者芯軸特征)612的形式形成于基板602上所設(shè)置的多個(gè)層的上?；?02可為半導(dǎo)體基板，例如硅芯片?；?02還可包括其它半導(dǎo)體，例如鍺、化合物半導(dǎo)體(如碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦)、合金半導(dǎo)體(例如gaasp、alinas、algaas、ingaas、gainp和/或gainasp)、或其組合。除此之外，基板602可選擇性地包括磊晶層，以增強(qiáng)其性能，包括絕緣體上的硅結(jié)構(gòu)和/或具有其它合適的增強(qiáng)特征?；?02可包括鰭狀結(jié)構(gòu)、摻雜區(qū)域、隔離特征和/或其它集成電路特征。

前述多個(gè)層包括圖案化層604、硬掩模層606、底層608以及中間層610。于一實(shí)施例中，圖案化層604包括多晶硅和/或介電材料，例如elk(extremelow-k)材料；硬掩模層606包括氮化鈦；底層608包括底部抗反射涂層聚合物材料；以及中間層610包括含硅聚合物。于一實(shí)施例中，光致抗蝕劑特征612使用光光刻工藝所形成，其包括光致抗蝕劑涂布、軟烘烤(softbaking)、曝光、曝光后烘烤、顯影以及硬烘烤(hardbakind)。曝光程序使用具有如圖6a所示的芯軸圖案556的掩模。顯影后光致抗蝕劑特征612通常于俯視圖尺寸以及間距方面符合芯軸圖案556。

如圖6c所示，間隔件614形成于光致抗蝕劑特征612的側(cè)壁上。于一實(shí)施例中，芯軸特征可自光致抗蝕劑特征612轉(zhuǎn)移至另一層(例如硬掩模層606或者圖案化層604)，以及間隔件614形成于芯軸特征的側(cè)壁上。因此，如圖6c所示，光致抗蝕劑特征612可被解釋為光致抗蝕劑層中或者另一層中的特征。間隔件614包括不同于光致抗蝕劑特征612的一種或者多種材料。于一實(shí)施例中，間隔件614可包括介電材料，例如氮化鈦、氮化硅或者氧化鈦。間隔件614形成為具有特定的厚度(沿著”x”方向的尺寸)，例如8nm或者11nm，其取決于目標(biāo)圖案的寬度，例如圖2a～圖2d以及圖3b中的目標(biāo)圖案202以及圖5中的目標(biāo)圖案552。間隔件614可通過各種技術(shù)形成，包括沉積工藝以及蝕刻工藝。舉例來說，沉積工藝包括化學(xué)氣相沉積(cvd)工藝或者物理氣相沉積(pvd)工藝。舉例來說，蝕刻工藝包括例如等離子體蝕刻的各向異性蝕刻(anisotropicetch)。于一實(shí)施例中，于間隔件614形成的前，利用芯軸切割圖案(圖3b中的例如204-mc)部份地移除光致抗蝕劑特征612。其可于單一光光刻工藝中執(zhí)行。

參閱圖6d，光致抗蝕劑特征612被移除，并留下間隔件614作為用于后續(xù)工藝的蝕刻掩模。光致抗蝕劑特征612可通過等離子體灰化工藝(plasmaashingprocessing)、干式蝕刻工藝(dryditchingprocess)、濕式蝕刻工藝(wetditchingprocess)或其它合適的工藝移除。舉例來說，干式蝕刻工藝可通過含氧氣體、含氟氣體(例如cf4、sf6、ch2f2、chf3和/或c2f6)、含氯氣體(例如cl2、chcl3、ccl4和/或bcl3)、含溴氣體(例如hbr和/或chbr3)、含碘氣體、其它合適的氣體和/或等離子體、和/或其組合實(shí)施。舉例來說，濕式蝕刻工藝可使用具有nh4oh、hf(氫氟酸)或者稀釋的hf、去離子水、tmah(四甲基氫氧化銨)、其它合適的濕式蝕刻溶液或其組合。于一實(shí)施例中，間隔件614會(huì)使用例如204-sc(圖2b～圖2d)的間隔切割圖案被部份地移除。其可于單一光光刻工藝中執(zhí)行。

參閱圖6e，由間隔件614所表示的圖案通過一個(gè)或者多個(gè)蝕刻工藝轉(zhuǎn)移至圖案化層604，蝕刻工藝可包括干式蝕刻工藝、濕式蝕刻工藝或其它合適的蝕刻工藝。于一實(shí)施例中，圖案化層604包括多晶硅且用以作為鰭式場(chǎng)效晶體管裝置的柵極電極。為了進(jìn)一步實(shí)施本實(shí)施例，圖案化層604包括于柵極替換工藝(gate-replacementprocess)中用以作為金屬柵極堆迭的占位件(placeholder)的多晶硅特征。

盡管并非用以進(jìn)行限制，本發(fā)明的一個(gè)或者多個(gè)實(shí)施例為集成電路設(shè)計(jì)以及制造提供許多益處。舉例來說，本發(fā)明的實(shí)施例提供一種設(shè)計(jì)集成電路布局的芯軸圖案的有效方法，集成電路布局可包括具有不同圖案間距的鄰接區(qū)塊、鄰接邏輯區(qū)塊的靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊或者其組合。本發(fā)明的方法能夠針對(duì)具有不同長(zhǎng)度的目標(biāo)圖案以及針對(duì)任何數(shù)量的目標(biāo)圖案產(chǎn)生跨越區(qū)塊邊界的芯軸圖案(以及切割圖案)。

本發(fā)明一實(shí)施例有關(guān)于一種集成電路制造方法，包括接收具有兩個(gè)鄰接區(qū)塊的一目標(biāo)集成電路設(shè)計(jì)布局，兩個(gè)鄰接區(qū)塊中的每一個(gè)具有根據(jù)一圖案間距間隔開的目標(biāo)圖案，兩個(gè)鄰接區(qū)塊具有不同的圖案間距。此集成電路制造方法還包括于目標(biāo)圖案之間的間隔中填充芯軸圖案化候選區(qū)；將第一個(gè)芯軸圖案化候選區(qū)中標(biāo)示為高優(yōu)先級(jí)；以及以第一顏色以及第二顏色著色芯軸圖案化候選區(qū)。著色芯軸圖案化候選區(qū)包括將芯軸圖案化候選區(qū)中的第一個(gè)著上第一顏色；以及將任意兩個(gè)相鄰的芯軸圖案化候選區(qū)著上不同顏色。此集成電路制造方法還包括移除以第二顏色著色的芯軸圖案化候選區(qū)；以及輸出用于掩模制造的計(jì)算機(jī)可讀取格式的一芯軸圖案，芯軸圖案包括以第一顏色著色的芯軸圖案化候選區(qū)。

根據(jù)本發(fā)明另一實(shí)施例，集成電路制造方法還包括產(chǎn)生用以于一光光刻工藝中部份地移除芯軸圖案的一切割圖案。

根據(jù)本發(fā)明另一實(shí)施例，集成電路制造方法還包括利用芯軸圖案以及切割圖案于一半導(dǎo)體基板上形成集成電路特征。

根據(jù)本發(fā)明另一實(shí)施例，集成電路制造方法還包括產(chǎn)生與芯軸圖案的一側(cè)重疊的一切割圖案。

根據(jù)本發(fā)明另一實(shí)施例，集成電路制造方法還包括于一半導(dǎo)體基板上形成多芯軸特征。其中，形成芯軸特征的步驟包括：使用芯軸圖案執(zhí)行的一光光刻工藝；于芯軸特征的側(cè)壁上形成間隔件；以及部份地移除間隔。本發(fā)明一實(shí)施例中，部份地移除間隔的步驟包括使用切割圖案執(zhí)行另一光光刻工藝。

根據(jù)本發(fā)明另一實(shí)施例，芯軸圖案化候選區(qū)中的第一個(gè)臨近兩個(gè)鄰接區(qū)塊的一邊緣。

根據(jù)本發(fā)明另一實(shí)施例，于填充芯軸圖案化候選區(qū)后，每個(gè)目標(biāo)圖案具有緊鄰其右側(cè)的一芯軸圖案化候選區(qū)。

根據(jù)本發(fā)明另一實(shí)施例，芯軸圖案化候選區(qū)的第一個(gè)位于兩個(gè)鄰接區(qū)塊之間的一邊界處。

根據(jù)本發(fā)明另一實(shí)施例，于填充芯軸圖案化候選區(qū)后，每個(gè)目標(biāo)圖案具有緊鄰其左側(cè)的一芯軸圖案化候選區(qū)以及緊鄰其右側(cè)的另一芯軸圖案化候選區(qū)。

根據(jù)本發(fā)明另一實(shí)施例，目標(biāo)圖案中的一個(gè)比目標(biāo)圖案中的另一個(gè)短。

根據(jù)本發(fā)明另一實(shí)施例，每個(gè)芯軸圖案化候選區(qū)具有等于緊鄰其左側(cè)的目標(biāo)圖案的一長(zhǎng)度。

根據(jù)本發(fā)明另一實(shí)施例，目標(biāo)圖案的一總數(shù)量為一奇數(shù)。

本發(fā)明一實(shí)施例有關(guān)于一種集成電路制造方法，包括接收具有鄰接區(qū)塊的一集成電路設(shè)計(jì)布局，每個(gè)鄰接區(qū)塊具有沿著一第一方向根據(jù)一圖案間距間隔開的目標(biāo)圖案，目標(biāo)圖案具有沿著垂直于第一方向的一第二方向延伸的一細(xì)長(zhǎng)形狀。此集成電路制造方法還包括產(chǎn)生填充介于目標(biāo)圖案之間的間隔的芯軸圖案化候選區(qū)；將芯軸圖案化候選區(qū)中的第一個(gè)著上一第一顏色；以及將其它芯軸圖案化候選區(qū)著上第一顏色以及一第二顏色，使得任意兩個(gè)相鄰的芯軸圖案化候選區(qū)著上不同的顏色。此集成電路制造方法還包括移除以第二顏色著色的芯軸圖案化候選區(qū)；以及以計(jì)算機(jī)可讀取格式輸出用于掩模制造的一芯軸圖案。芯軸圖案具有以第一顏色著色的芯軸圖案化候選區(qū)。

根據(jù)本發(fā)明另一實(shí)施例，芯軸圖案化候選區(qū)中的第一個(gè)填充位于鄰接區(qū)塊中的兩個(gè)之間的一邊界處的一間隔。

根據(jù)本發(fā)明另一實(shí)施例，在產(chǎn)生芯軸圖案化候選區(qū)后，每個(gè)目標(biāo)圖案具有緊鄰其左側(cè)的一芯軸圖案化候選區(qū)以及緊鄰其右側(cè)的另一芯軸圖案化候選區(qū)。

根據(jù)本發(fā)明另一實(shí)施例，芯軸圖案化候選區(qū)中的第一個(gè)填充于鄰接區(qū)塊的最左側(cè)兩個(gè)目標(biāo)圖案之間的一間隔。

根據(jù)本發(fā)明另一實(shí)施例，目標(biāo)圖案中的一個(gè)比一相鄰的目標(biāo)圖案的一個(gè)短，并與相鄰的目標(biāo)圖案中的一個(gè)的一中間部份對(duì)齊。

根據(jù)本發(fā)明另一實(shí)施例，集成電路制造方法還包括：產(chǎn)生用以于一光光刻工藝中部份地移除芯軸圖案的一第一切割圖案；產(chǎn)生與芯軸圖案的一側(cè)重疊的一第二切割圖案；以及輸出用于掩模制造的計(jì)算機(jī)可讀取格式的第一切割圖案以及第二切割圖案

本發(fā)明一實(shí)施例有關(guān)于一種集成電路制造方法，包括接收具有多個(gè)區(qū)塊的一集成電路設(shè)計(jì)布局，每個(gè)區(qū)塊具有沿著一第一方向縱向延伸以及沿著垂直于第一方向的一第二方向根據(jù)一圖案間距間隔開的目標(biāo)圖案，至少兩個(gè)區(qū)塊具有不同的圖案間距，區(qū)塊中的一個(gè)為一靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊。此集成電路制造方法還包括產(chǎn)生填充目標(biāo)圖案之間的間隔的芯軸圖案化候選區(qū)，其中芯軸圖案化候選區(qū)中的第一個(gè)填充介于靜態(tài)隨機(jī)存取存儲(chǔ)器區(qū)塊以及一相鄰區(qū)塊的間的一邊界處的一間隔。此集成電路制造方法還包括將芯軸圖案化候選區(qū)中的第一個(gè)著上一第一顏色；將其它芯軸圖案化候選區(qū)著上第一顏色以及一第二顏色，使得任何兩個(gè)相鄰的芯軸圖案化候選區(qū)具有不同的顏色；以及移除以第二顏色著色的芯軸圖案化候選區(qū)。此集成電路制造方法還包括以計(jì)算機(jī)可讀取格式輸出用于掩模制造的一芯軸圖案，芯軸圖案具有以第一顏色著色的芯軸圖案化候選區(qū)。

根據(jù)本發(fā)明另一實(shí)施例，于產(chǎn)生芯軸圖案化候選區(qū)后，每個(gè)目標(biāo)圖案夾在兩個(gè)相鄰的芯軸圖案化候選區(qū)之間。

前述的實(shí)施例或者示例已概述本發(fā)明實(shí)施例的特征，本領(lǐng)域技術(shù)人員可更佳地理解本發(fā)明的各個(gè)方面。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，他們可輕易地使用本發(fā)明實(shí)施例作為用于設(shè)計(jì)或者修改其它過程以及結(jié)構(gòu)以實(shí)施相同的目的和/或?qū)崿F(xiàn)本發(fā)明所介紹的實(shí)施例或示例的相同優(yōu)點(diǎn)。本領(lǐng)域技術(shù)人員可理解的是，上述等效構(gòu)造并未脫離本發(fā)明實(shí)施例的精神以及范圍，并且可于不脫離本發(fā)明的精神以及范圍進(jìn)行各種改變、替換以及更改。