本發(fā)明關(guān)于半導(dǎo)體結(jié)構(gòu)，尤指關(guān)于多個(gè)背柵極晶體管結(jié)構(gòu)以及制造方法。

背景技術(shù)：

已針對(duì)類比應(yīng)用開發(fā)了超薄本體及超薄box(掩埋氧化物)(ultra-thinbodyandultra-thinbox；utbb)soicmos技術(shù)。尤其，utbb對(duì)于以高id、gmmax以及av為特征的類比應(yīng)用具有良好的應(yīng)用潛力。不過，這些及其它類型裝置受到操作缺陷的影響。例如，utbb及其它類型裝置(例如fet)僅可向裝置的本體或通道的單個(gè)位置施加單個(gè)偏壓，因此在其功能性及關(guān)鍵參數(shù)上有所限制。在這種情況下，需要針對(duì)特定的應(yīng)用設(shè)計(jì)特定的結(jié)構(gòu)，從而導(dǎo)致較高的設(shè)計(jì)及制造成本。

技術(shù)實(shí)現(xiàn)要素：

在本發(fā)明的一個(gè)方面中，一種結(jié)構(gòu)包括：形成于半導(dǎo)體材料及下方基板上方的晶體管；以及位于該晶體管的本體下方的多個(gè)隔離接觸區(qū)，構(gòu)造成在不同位置向該晶體管的該本體或通道提供局部電位。

在本發(fā)明的一個(gè)方面中，一種結(jié)構(gòu)包括：形成于半導(dǎo)體材料上方的晶體管；以及位于該晶體管下方的多個(gè)背側(cè)導(dǎo)電接觸，其向該晶體管的本體提供不同位置的不同偏壓。

在本發(fā)明的一個(gè)方面中，一種結(jié)構(gòu)包括：設(shè)于晶圓上的晶體管；位于該晶體管的第一邊緣下方的第一背側(cè)導(dǎo)電區(qū)；延伸于該晶體管的第二邊緣下方的第二背側(cè)導(dǎo)電區(qū)；位于該晶體管的通道區(qū)下方的一個(gè)或多個(gè)多背側(cè)導(dǎo)電區(qū)；以及自該晶圓的前側(cè)與各該第一、第二以及一個(gè)或多個(gè)多背側(cè)導(dǎo)電區(qū)連接的電壓偏壓，其向該晶體管的本體提供不同位置的不同偏壓。

附圖說明

通過參照以本發(fā)明的示例實(shí)施例的非限制性示例方式表示的多個(gè)附圖，在下面的具體實(shí)施方式中說明本發(fā)明。

圖1顯示依據(jù)本發(fā)明的方面的多個(gè)背柵極晶體管結(jié)構(gòu)及相應(yīng)制程。

圖2顯示依據(jù)本發(fā)明的額外方面的多個(gè)背柵極晶體管結(jié)構(gòu)及相應(yīng)制程。

圖3顯示依據(jù)本發(fā)明的另外額外方面的多個(gè)背柵極晶體管結(jié)構(gòu)及相應(yīng)制程。

圖4顯示依據(jù)本發(fā)明的方面的多個(gè)背柵極晶體管結(jié)構(gòu)的頂視圖。

圖5a至5e顯示依據(jù)本發(fā)明的方面構(gòu)建多個(gè)背柵極晶體管結(jié)構(gòu)的制程。

符號(hào)說明

5多個(gè)背柵極晶體管結(jié)構(gòu)

10基板、下方基板、晶圓、永久晶圓

12絕緣體層、絕緣材料

14半導(dǎo)體材料、半導(dǎo)體層、硅層

16硅化物層

18淺溝槽隔離(sti)結(jié)構(gòu)、sti結(jié)構(gòu)

20柵極介電材料

22柵極結(jié)構(gòu)

24氮化硅層

26層間介電層、層間介電材料

27接觸

27’接觸

28線路

28’線路、金屬線路、上線路層

28’’線路、金屬線路、上線路層

29接觸、背側(cè)接觸

29’接觸、背側(cè)接觸

29’’接觸、背側(cè)接觸

30線路、金屬線路、背側(cè)線路

30’’線路、背側(cè)線路

34焊料、焊料連接

50源汲區(qū)、通道邊緣區(qū)、邊緣、源區(qū)

50’通道、通道區(qū)

50’’源汲區(qū)、通道邊緣區(qū)、邊緣、汲區(qū)

51雙鑲嵌開口、接觸

51’單鑲嵌開口、線路

100操作晶圓

200臨時(shí)晶圓。

具體實(shí)施方式

本發(fā)明關(guān)于半導(dǎo)體結(jié)構(gòu)，尤指關(guān)于多個(gè)背柵極晶體管結(jié)構(gòu)以及制造方法。在實(shí)施例中，該多個(gè)背柵極晶體管結(jié)構(gòu)可為超薄本體及掩埋氧化物(utbb)晶體管，其允許通過改變box(buiredoxide；掩埋氧化物)層下方的區(qū)域的電位來操控閾值電壓。更具體而言，本發(fā)明說明具有可通過對(duì)特定位置(例如沿寬度尺寸的條紋或沿長度尺寸的條紋)施加特定偏壓而獨(dú)立操控的晶體管的部分的裝置。較佳地，通過這樣的操控，可調(diào)整并匹配關(guān)鍵類比fet參數(shù)，例如漏極至源極擊穿電壓、gds及gm，以及vt。而且，可詳細(xì)地調(diào)節(jié)或者(或許更正確地說)忽略(tuneout)裝置的寬度變化。另外，可形成并動(dòng)態(tài)地調(diào)變不對(duì)稱裝置。

在更具體的實(shí)施例中，本文中所述的結(jié)構(gòu)可包括較長或較寬的晶體管，其中，可使用一個(gè)或多個(gè)淺溝槽隔離(shallowtrenchisolation；sti)區(qū)(接面)來橫向隔離或隔開背側(cè)接觸。例如，該sti接面最小可為約100納米。例如，該結(jié)構(gòu)可用于具有100納米至2000納米的長度的類比功能中。由于匹配被改進(jìn)，故本文中所述的結(jié)構(gòu)可為可用于類比功能的寬裝置或長裝置。在任意這些不同的變化中，通過在晶體管的背側(cè)上設(shè)置接觸(例如柵極結(jié)構(gòu))，現(xiàn)在有可能向晶體管提供不同的偏壓，并因此針對(duì)不同的功能性提供操控裝置的能力，如本文中進(jìn)一步所述。

本發(fā)明的多個(gè)背柵極晶體管結(jié)構(gòu)可通過若干不同的工具以若干方式制造。不過，一般來說，該些方法及工具用以形成微米及納米級(jí)尺寸的結(jié)構(gòu)。用以制造本發(fā)明的多個(gè)背柵極晶體管結(jié)構(gòu)的方法(也就是技術(shù))采用集成電路(ic)技術(shù)。例如，該結(jié)構(gòu)構(gòu)建于晶圓上并以通過晶圓的頂部上的光微影制程圖案化的材料膜實(shí)現(xiàn)。詳而言之，該多個(gè)背柵極晶體管結(jié)構(gòu)的制造使用三個(gè)基本構(gòu)建塊：(i)在基板上沉積材料薄膜，(ii)通過光微影成像而在所述膜的頂部上鋪設(shè)圖案化遮罩，以及(iii)相對(duì)于該遮罩而選擇性蝕刻所述膜。

圖1通過沿圖4中所示的線x-x’所作的剖視圖顯示依據(jù)本發(fā)明的方面的多個(gè)背柵極晶體管結(jié)構(gòu)及相應(yīng)制程。更具體而言，如圖1中所示，多個(gè)背柵極晶體管結(jié)構(gòu)5包括形成于基板10上的絕緣體層12。在實(shí)施例中，基板10可為例如玻璃基板或高電阻硅(si)晶圓。絕緣體層12可為氧化物層。在絕緣體層12上形成半導(dǎo)體材料14。在實(shí)施例中，半導(dǎo)體材料14可由任意適當(dāng)?shù)牟牧辖M成，包括但不限于si、sige、sigec、sic、ge合金、gaas、inas、inp以及其它iii/v或ii/vi族化合物半導(dǎo)體。半導(dǎo)體材料14可形成約10納米至約4000納米的厚度，較佳約30納米至100納米，不過本文中考慮其它厚度。

在實(shí)施例中，半導(dǎo)體材料14可為絕緣體上硅(silicon-on-insulator；soi)上的薄硅層，且絕緣層12可為該soi晶圓上的掩埋氧化物(box)。基板10可能已與該soi晶圓上的初始操作晶圓被移除以后的box層12的下側(cè)結(jié)合。

在暴露半導(dǎo)體層14上形成硅化物層16。在實(shí)施例中，硅化物層16可為例如現(xiàn)有技術(shù)中已知的鈷、鈦、鎳、鉑或鎢硅化物。硅化物層16可通過傳統(tǒng)的自對(duì)準(zhǔn)硅化物(self-alignedsilicide；salacide)制程形成。作為非限制性示例，該硅化物制程以沉積薄的過渡金屬層例如鈷、鈦、鎳、鉑或鎢開始。在沉積該材料以后，加熱結(jié)構(gòu)，以使該過渡金屬與(除其它區(qū)域以外)該半導(dǎo)體裝置的主動(dòng)區(qū)(例如源極、漏極、柵極接觸區(qū))中的暴露硅(或本文中所述的其它半導(dǎo)體材料)反應(yīng)，從而形成低電阻過渡金屬硅化物。在該反應(yīng)之后，通過化學(xué)蝕刻移除任意剩余的過渡金屬，保留該裝置的主動(dòng)區(qū)中的硅化物。

仍請參照圖1，淺溝槽隔離(sti)結(jié)構(gòu)18可形成于半導(dǎo)體材料14中，也就是延伸穿過硅層14而無硅化物形成于表面上。在實(shí)施例中，sti結(jié)構(gòu)18可通過現(xiàn)有技術(shù)中已知的傳統(tǒng)光微影、蝕刻、沉積以及平坦化制程形成。更具體地說，在硅化物層16上方形成的阻劑可暴露于能量(例如光)，以形成一個(gè)或多個(gè)開口(例如圖案)。利用對(duì)半導(dǎo)體材料14及硅化物層16具有選擇性的化學(xué)材料，通過所述開口可執(zhí)行蝕刻制程，例如反應(yīng)性離子蝕刻(reativeionetching；rie)。該蝕刻制程將在半導(dǎo)體材料14中形成開口。接著，利用傳統(tǒng)的剝離制程(例如氧灰化)移除該阻劑，隨后，在所述開口內(nèi)沉積絕緣體材料。該沉積制程可為使用氧化物材料的傳統(tǒng)化學(xué)氣相沉積(chemicalvapordeposition；cvd)制程。利用傳統(tǒng)的化學(xué)機(jī)械拋光(chemicalmechanicalpolishing；cmp)制程可移除硅化物層16的表面上的任意剩余氧化物材料。以此方式，可形成橫向隔離區(qū)。

仍請參照圖1，在圖案化硅層14以后，在半導(dǎo)體層14上形成柵極介電材料20。在實(shí)施例中，依據(jù)裝置所需的性能特征，可利用例如硅的熱氧化、低k或高k介電材料的化學(xué)氣相沉積等任意傳統(tǒng)的沉積制程來沉積柵極介電材料20。該高k介電材料可為例如hfo2，不過本文中考慮其它材料。

圖1還顯示柵極結(jié)構(gòu)22(例如fet柵極結(jié)構(gòu))的形成。在實(shí)施例中，柵極結(jié)構(gòu)22可為通過先柵極(gatefirst)或后柵極(gatelast)制程形成的多晶柵極結(jié)構(gòu)或金屬柵極結(jié)構(gòu)。在實(shí)施例中，在先柵極或后柵極制程中，利用傳統(tǒng)的沉積、微影及蝕刻制程可形成柵極結(jié)構(gòu)22。在任何情況下，柵極結(jié)構(gòu)22都形成于柵極介電材料20上方。

柵極結(jié)構(gòu)22可包括側(cè)壁結(jié)構(gòu)、間隔物、接觸等，全部都通過傳統(tǒng)制程形成，因此本文中無須為理解當(dāng)前的結(jié)構(gòu)而作進(jìn)一步解釋。另外，在實(shí)施例中，半導(dǎo)體層14可以例如使用砷、銻、硼、磷或現(xiàn)有技術(shù)中已知的其它摻雜物的傳統(tǒng)方式摻雜或離子注入，以形成柵極結(jié)構(gòu)22的源汲區(qū)。例如，砷可用于n型半導(dǎo)體，硼可用于p型半導(dǎo)體。

仍請參照圖1，在柵極結(jié)構(gòu)22及硅化物層16上方沉積視需要的氮化硅層24。在實(shí)施例中，可利用傳統(tǒng)的cvd制程沉積氮化硅層24。氮化硅層24可沉積至約25納米至約75納米的厚度，不過本發(fā)明考慮其它尺寸。在實(shí)施例中，氮化硅層24充當(dāng)可動(dòng)離子阻障層。而且，在實(shí)施例中，氮化硅層24充當(dāng)蝕刻停止或標(biāo)記層以供后續(xù)接觸27形成。在氮化硅層24上方沉積并平坦化層間介電層26。在實(shí)施例中，層間介電層26可為利用傳統(tǒng)的沉積制程(例如cvd制程)形成的氧化物或低k介電材料，如現(xiàn)有技術(shù)所已知者。

在層間介電層26中形成接觸27、27’及金屬線路28’、28’’。例如，利用傳統(tǒng)的微影、蝕刻制程、沉積及平坦化制程可形成與柵極結(jié)構(gòu)22的源汲區(qū)直接接觸的接觸27及線路28’。接觸27、27’及金屬線路28’、28’’可通過傳統(tǒng)的單或雙鑲嵌(damascene)制程形成，從而導(dǎo)致接觸27、27’及上線路層28’、28’’。在實(shí)施例中，接觸27、27’及線路28’、28’’可為任意導(dǎo)電材料，例如銅、鋁、鎢等。在沉積制程以后，可執(zhí)行cmp制程以自層間介電層26移除任意殘余金屬?；蛘?，可利用第一單鑲嵌制程形成接觸27、27’并接著利用單鑲嵌制程或第二減蝕刻(subtractiveetch)制程形成線路28’、28’’，如現(xiàn)有技術(shù)所已知者。

另外，接觸29、29’以及線路30可穿過裝置的背側(cè)形成，延伸至或穿過絕緣體層12。接觸29、29’及金屬線路30通過傳統(tǒng)的單或雙鑲嵌或減蝕刻微影、蝕刻制程及沉積制程形成。例如，接觸29、29’及線路30可通過傳統(tǒng)的雙鑲嵌制程或者現(xiàn)有技術(shù)中已知的任意方法例如單鑲嵌或減蝕刻形成。

如圖1中進(jìn)一步所示，在柵極結(jié)構(gòu)22下方的絕緣體層12(例如box層)中形成一個(gè)或多個(gè)背側(cè)接觸29、29’及線路30。在實(shí)施例中，一個(gè)或多個(gè)背側(cè)接觸29、29’及線路30是通過絕緣材料12橫向隔開的隔離區(qū)。除位于柵極結(jié)構(gòu)的相對(duì)邊緣下方以外(例如柵極結(jié)構(gòu)22的源汲區(qū)50、50’’)，一個(gè)或多個(gè)背側(cè)接觸29還位于柵極結(jié)構(gòu)22下方。一個(gè)或多個(gè)背側(cè)接觸29及線路30可與由接觸27’、線路28’’及接觸29’代表性顯示的不同電壓源連接。接觸29’與接觸27’、線路28’’電性接觸，并且還與該fet下方的其中一個(gè)接觸29電性連接。該fet下方的所有接觸29都可與晶圓前側(cè)連接，從而使預(yù)定的電壓施加于所述接觸。

通過使fet通道及本體背側(cè)接觸與不同的電壓源連接，現(xiàn)在有可能自裝置的背側(cè)獲得獨(dú)立的電壓控制，例如獨(dú)立的偏壓或電位，從而提供操控柵極結(jié)構(gòu)22(例如晶體管)的特性的能力。更具體地說，柵極結(jié)構(gòu)22下方(例如柵極結(jié)構(gòu)22的通道區(qū)50’中(例如中心))的一個(gè)或多個(gè)接觸29可經(jīng)偏壓以降低晶體管的導(dǎo)通電阻，而晶體管的邊緣(源汲區(qū)50、50’’)下方的一個(gè)或多個(gè)背側(cè)接觸29可經(jīng)偏壓以改進(jìn)柵極結(jié)構(gòu)22的邊緣處的擊穿電壓。

例如，通道邊緣區(qū)50、50’’可經(jīng)偏壓以增加源極至漏極擊穿電壓，而離開通道邊緣區(qū)50、50’’的通道區(qū)50’可經(jīng)偏壓以降低通道電阻。這將導(dǎo)致nfet開關(guān)例如具有改進(jìn)的擊穿電壓以及較低的導(dǎo)通電阻。例如，通過僅在源極(例如區(qū)50)向背柵極施加不同的電壓，有可能改進(jìn)裝置的gds，使裝置不對(duì)稱。通過在漏極端(例如元件符號(hào)50’’)施加電壓，還有可能提供正向偏壓。而且，如需要，通過向一個(gè)或多個(gè)背側(cè)接觸動(dòng)態(tài)地施加電壓，有可能提供動(dòng)態(tài)不對(duì)稱(例如，如果裝置為通柵(passgate))。此外，對(duì)于高vt裝置，現(xiàn)在有可能僅向如元件符號(hào)50’代表性所示的通道的中心部分施加背柵極電壓，從而提高vt而不增加漏極電場并因此把對(duì)btb(帶間)的影響最小化。另外，通過在寬裝置的邊緣50、50’’上施加不同的背柵極電壓，有可能消除較寬與較窄裝置的vt變化，從而提供調(diào)諧的窄通道效應(yīng)。

在實(shí)施例中，已對(duì)本文中所述的結(jié)構(gòu)(例如具有0.01微米box厚度的背柵極的裝置)進(jìn)行模擬。在該模擬中，已發(fā)現(xiàn)背柵極電壓在具有0.75v的漂移時(shí)，vt可獲得100mv的漂移。下面是一組電壓條件，其應(yīng)當(dāng)與box厚度成線性比例。

vg偏壓＝1.5v；

vds偏壓＝0.05v(線性區(qū))；

通道lr(左右)邊緣電壓偏壓-0.25v；以及

通道中心電壓偏壓0.5v。

這些電壓條件往往“切斷(shutoff)”裝置的外側(cè)邊緣，該外側(cè)邊緣通常具有與裝置的其余部分相比較低的vt。

在實(shí)施例中，背側(cè)接觸29、29’及線路30可為以特定間隔設(shè)置的任意導(dǎo)電金屬，例如銅、鎢、鋁、摻雜多晶等。背側(cè)接觸29、29’及線路30的導(dǎo)電性與前側(cè)接觸27、27’及線路28、28’’相比則不太重要，因?yàn)闊o電流或低電流經(jīng)過這些接觸29、29’及線路30。例如，一個(gè)或多個(gè)背側(cè)接觸29可沿柵極結(jié)構(gòu)22的寬度尺寸而等距離間隔，通過絕緣體層12的絕緣體材料隔開?；蛘撸粋€(gè)或多個(gè)背側(cè)接觸29可沿柵極結(jié)構(gòu)22的長度尺寸而間隔，通過絕緣體層12的絕緣體材料隔開。在另外的示例實(shí)施例中，一個(gè)或多個(gè)背側(cè)接觸29可為約20至30納米寬，并隔開約20至30納米的距離，不過依據(jù)柵極結(jié)構(gòu)22的特定技術(shù)節(jié)點(diǎn)，本文中考慮其它尺寸。例如sti接面可為約100納米，用于類比功能的裝置為約30納米至2000納米長。

如圖1的實(shí)施例中所示，背側(cè)接觸29、29’完全穿過絕緣體層12形成，與柵極結(jié)構(gòu)22下方的半導(dǎo)體材料14的背側(cè)接觸，不過如本文中所述也考慮其它配置。在實(shí)施例中，接觸29與控制施加于其的電壓偏壓的線路例如線路28’’直接電性及物理接觸。

背側(cè)接觸29、29’可通過傳統(tǒng)的微影、蝕刻及沉積方法形成。例如，在移除soi操作晶圓以后并在接合/形成/接附永久基板10于絕緣體層12之前，當(dāng)絕緣體層12暴露時(shí)，可在絕緣體層12上形成阻劑。如本文中已說明的那樣，該阻劑可暴露于能量(例如光)，以形成一個(gè)或多個(gè)開口(例如圖案)。利用對(duì)絕緣體層12具有選擇性的化學(xué)材料，通過所述開口可執(zhí)行蝕刻制程，例如反應(yīng)性離子蝕刻(rie)。該蝕刻制程將在絕緣體層12中形成開口，在利用傳統(tǒng)的剝離制程(例如氧灰化)剝離該阻劑以后，用金屬材料填充所述開口。該沉積制程可為cvd制程。利用傳統(tǒng)的cmp制程可移除絕緣體層12的表面上的任意剩余金屬材料。一旦完成背側(cè)接觸，即可將基板10接附至絕緣體層12。

圖2顯示依據(jù)本發(fā)明的額外方面的多個(gè)背柵極晶體管結(jié)構(gòu)及相應(yīng)制程。在此實(shí)施例中，多個(gè)背柵極晶體管結(jié)構(gòu)5’包括形成于絕緣體層12中的一個(gè)或多個(gè)背側(cè)接觸29’及線路30。如上所述，一個(gè)或多個(gè)背側(cè)接觸29’及線路30是通過絕緣材料12橫向隔開的隔離區(qū)。不過，在此實(shí)施例中，一條或多條背側(cè)線路30不具有抵達(dá)或接觸fet通道下方的半導(dǎo)體材料14的接觸。換句話說，一條或多條背側(cè)線路30僅部分穿過絕緣體層12形成，在線路30的端部與半導(dǎo)體材料14之間留有間隔。

利用傳統(tǒng)的光微影、蝕刻及沉積方法，在實(shí)質(zhì)相同的位置，例如在柵極結(jié)構(gòu)22的邊緣50、50’’(例如源汲區(qū))及通道區(qū)50’(例如中心)，以與如上所述實(shí)質(zhì)相同的方式可形成一條或多條背側(cè)線路30；不過，該蝕刻制程將經(jīng)定時(shí)以形成僅部分穿過絕緣體層12的厚度的溝槽。如圖2中所示，一個(gè)或多個(gè)接觸29’可以與如圖1中所述類似的方式通過接觸29’、接觸27’及線路28’’將fet通道下方的線路30與晶圓前側(cè)上的電壓源電性連接。

圖3顯示依據(jù)本發(fā)明的另外額外方面的多個(gè)背柵極晶體管結(jié)構(gòu)及相應(yīng)制程。在此實(shí)施例中，多個(gè)背柵極晶體管結(jié)構(gòu)5’’包括完全穿過絕緣體層12形成的一個(gè)或多個(gè)背側(cè)接觸29’’以及形成于絕緣體層12下方的線路30’’。使用黏著層31將下方基板10與絕緣體層12接合。如上所述，一條或多條背側(cè)線路30’’為隔離區(qū)，但現(xiàn)在通過黏著層31橫向隔開。

在圖3的實(shí)施例中，一條或多條背側(cè)線路30’’不抵達(dá)或接觸半導(dǎo)體材料14。換句話說，一條或多條背側(cè)線路30’’接觸絕緣體層12的下側(cè)，從而在線路30的頂部表面與半導(dǎo)體材料14的底部表面之間留有間隔。在實(shí)施例中，該間隔可為絕緣體層12的厚度。與其它實(shí)施例一樣，接觸29’’用以將一條或多條線路30與晶圓前側(cè)上的電壓偏壓連接。

以與如上所述實(shí)質(zhì)相同的方式，例如穿過絕緣體層14并在其表面上通過傳統(tǒng)微影、蝕刻及沉積方法可形成一個(gè)或多個(gè)背側(cè)接觸29’’及線路30’’；不過，另外，在用以將絕緣體層12與半導(dǎo)體層14接合的接合回流(reflow)制程中，一條或多條背側(cè)線路30’’將被封裝于黏著層31內(nèi)。在此實(shí)施例中，如本文中所述的其它實(shí)施例那樣，一條或多條背側(cè)線路30’’位于實(shí)質(zhì)相同的位置，例如位于柵極結(jié)構(gòu)22的邊緣50、50’’(例如源汲區(qū))及通道區(qū)50’(例如中心)。

在額外實(shí)施例中，圖1至圖3中所示的實(shí)施例的任意組合可經(jīng)組合以形成背側(cè)接觸及線路。例如，本文中考慮接觸可形成于：(i)部分位于絕緣體層12及下方基板10的全部厚度內(nèi)；(ii)部分位于絕緣體層12內(nèi)且部分穿過下方基板10或黏著層材料31的厚度；以及/或者(iii)完全位于絕緣體層12及下方基板10的全部厚度內(nèi)。

圖4顯示依據(jù)本發(fā)明的方面的多個(gè)背柵極晶體管的頂視圖。如圖4中所示，一個(gè)或多個(gè)背側(cè)接觸29和/或線路30的每一者設(shè)于柵極結(jié)構(gòu)22下方。要注意的是，背側(cè)接觸29僅包括于圖1的實(shí)施例而不包括于圖2及圖3的實(shí)施例。一條或多條背側(cè)線路30設(shè)于柵極結(jié)構(gòu)22的源區(qū)50、汲區(qū)50’’及通道50’下方。一個(gè)或多個(gè)背側(cè)接觸29’及線路30可與線路27(如圖1中所示)連接。線路27與電壓源連接，以經(jīng)由一個(gè)或多個(gè)背側(cè)接觸29和/或線路30的每一者向柵極結(jié)構(gòu)的本體提供特定電壓(偏壓)。因此，以此方式，一個(gè)或多個(gè)背側(cè)接觸29和/或線路30可向柵極結(jié)構(gòu)22的背側(cè)上的特定位置提供偏壓。

圖5a至圖5e顯示依據(jù)本發(fā)明的方面移除soi操作晶圓、在box中或上形成線路及接觸，以及將玻璃或其它操作晶圓接附至box的下側(cè)從而構(gòu)建多個(gè)背柵極晶體管結(jié)構(gòu)的制程。如圖5a中所示，利用臨時(shí)接附接合制程(例如hd3007聚酰亞胺)，在形成一個(gè)或多個(gè)背側(cè)接觸之前，將臨時(shí)晶圓200接附至圖1至圖4中所述的任意結(jié)構(gòu)中。在實(shí)施例中，臨時(shí)晶圓200可為玻璃晶圓或硅操作晶圓。

在圖5b中，翻轉(zhuǎn)結(jié)構(gòu)并移除操作晶圓100，以暴露絕緣體層12。在實(shí)施例中，可通過背側(cè)研磨及蝕刻的組合來移除操作晶圓100，如現(xiàn)有技術(shù)中所已知者。利用傳統(tǒng)的微影及蝕刻制程圖案化絕緣體層12，接著沉積材料，如上所述，以形成接觸及線路，如現(xiàn)有技術(shù)所已知者。在實(shí)施例中，執(zhí)行減蝕刻、鑲嵌或雙鑲嵌蝕刻制程。以此方式，在絕緣體層12中可形成雙鑲嵌開口51，例如接觸及溝槽結(jié)構(gòu)，以及一個(gè)或多個(gè)單鑲嵌開口51’?；谖g刻速率，該接觸可部分或完全延伸穿過絕緣體層12，如本文中所述。要注意的是，圖3中所示的實(shí)施例將使用單鑲嵌制程來形成接觸51及減蝕刻制程來形成線路51’(未圖示)。

在圖5c中，在所述鑲嵌開口內(nèi)形成金屬材料，以形成背側(cè)接觸29(未圖示)、29’以及線路30。在實(shí)施例中，該金屬材料可為本文中所述的任意導(dǎo)電材料，例如銅、鎢、鋁、摻雜多晶等。本領(lǐng)域的普通技術(shù)人員也應(yīng)當(dāng)理解，可形成不止一個(gè)背側(cè)接觸29、29’及線路30，例如可以本文中所述的方式形成多個(gè)此類背側(cè)接觸及線路。在實(shí)施例中，可通過傳統(tǒng)的沉積制程(例如cvd)以及后續(xù)的清洗制程(例如cmp)來形成該導(dǎo)電材料。

在圖5d中，可將永久晶圓10與絕緣體層12接合。在實(shí)施例中，永久晶圓10可為例如玻璃晶圓或高電阻硅晶圓。利用氧化物-氧化物接合、黏著接合、共晶金屬接合或其它已知技術(shù)可接合晶圓10。作為附加或替代實(shí)施例，晶圓10也可經(jīng)過加工以形成部分或者完全穿過晶圓10的硅穿孔，如本文中所述。

在圖5e中，可移除該臨時(shí)晶圓，以暴露接觸27及線路28，例如源極/漏極接觸及其它線路。接著，如需要，可對(duì)層間介電材料26、接觸27及線路28的暴露表面執(zhí)行清洗制程。可形成額外視需要的線路、過孔、焊料凸塊、銅柱等層面(未圖示)。在晶圓接合及晶圓背側(cè)加工之前，這些視需要的額外線路、過孔以及封裝層可能已經(jīng)形成，如現(xiàn)有技術(shù)所已知者。

在替代實(shí)施例中，臨時(shí)晶圓200可被用作永久操作晶圓，在絕緣體層12上方形成額外線路層。接著，可形成至接觸的視需要的線路連接墊過孔層，設(shè)置焊料34連接。在實(shí)施例中，焊料連接34可為例如c4焊料連接。隨后，可對(duì)晶圓進(jìn)行傳統(tǒng)的切割，將單獨(dú)芯片予以封裝。

上述方法用于集成電路芯片的制造。制造者可以原始晶圓形式(也就是作為具有多個(gè)未封裝芯片的單個(gè)晶圓)、作為裸晶粒，或者以封裝形式分配所得的集成電路芯片。在后一種情況中，芯片安裝于單芯片封裝件中(例如塑料承載件，其具有附著至母板或其它更高層承載件的引腳)或者多芯片封裝件中(例如陶瓷承載件，其具有表面互連或嵌埋互連的任一者或兩者皆有)。在任何情況下，接著將該芯片與其它芯片、分立電路元件和/或其它信號(hào)處理裝置集成，作為(a)中間產(chǎn)品(例如母板)或者(b)最終產(chǎn)品的一部分。該最終產(chǎn)品可為包含集成電路芯片的任意產(chǎn)品，涉及范圍從玩具及其它低端應(yīng)用至具有顯示器、鍵盤或其它輸入裝置以及中央處理器的先進(jìn)電腦產(chǎn)品。

對(duì)本發(fā)明的各種實(shí)施例所作的說明是出于說明目的，而非意圖詳盡無遺或限于所揭示的實(shí)施例。許多修改及變更對(duì)于本領(lǐng)域的普通技術(shù)人員將顯而易見，而不背離所述實(shí)施例的范圍及精神。本文中所使用的術(shù)語經(jīng)選擇以最佳解釋實(shí)施例的原理、實(shí)際應(yīng)用或在市場已知技術(shù)上的技術(shù)改進(jìn)，或者使本領(lǐng)域的普通技術(shù)人員能夠理解本文中所揭示的實(shí)施例。