本發(fā)明涉及l(fā)ed芯片的制作工藝領(lǐng)域，特別涉及一種簡(jiǎn)易倒裝高壓led芯片的制備方法。

背景技術(shù)：

作為節(jié)能領(lǐng)域的支柱產(chǎn)業(yè)，led行業(yè)從發(fā)展之初就受到政府的大力扶持。隨著投資led行業(yè)產(chǎn)能的不斷增加，led芯片的需求呈現(xiàn)出飽和趨勢(shì)，導(dǎo)致市場(chǎng)對(duì)處于led行業(yè)上游領(lǐng)域芯片成本要求越來(lái)越高。為了適應(yīng)市場(chǎng)的需求，高良率、低成本、高光效成為led芯片研發(fā)的重點(diǎn)。

傳統(tǒng)的藍(lán)寶石襯底gan芯片結(jié)構(gòu)，p、n電極剛好位于芯片的出光面，在這種結(jié)構(gòu)中，小部分p-gan層和“發(fā)光”層被刻蝕，以便與下面的n-gan層形成電接觸；光從最上面的p-gan層取出。p-gan層有限的電導(dǎo)率要求在p-gan層表面再沉淀一層電流擴(kuò)散的導(dǎo)電層，這個(gè)電流擴(kuò)散層會(huì)吸收部分光，從而降低芯片的出光效率；為了減少發(fā)射光的吸收，電流擴(kuò)展層的厚度應(yīng)減少到幾百納米，厚度的減少反過(guò)來(lái)又限制了電流擴(kuò)散層在p-gan層表面均勻和可靠地?cái)U(kuò)散大電流的能力。因此這種p型接觸結(jié)構(gòu)制約了led芯片的工作功率，同時(shí)pn結(jié)的熱量通過(guò)藍(lán)寶石襯底導(dǎo)出去，導(dǎo)熱路徑較長(zhǎng)，且藍(lán)寶石的熱導(dǎo)系數(shù)較金屬低(為35w/mk)，因此，這種結(jié)構(gòu)的led芯片熱阻會(huì)較大；此外，這種結(jié)構(gòu)的p電極和引線也會(huì)擋住部分光線，所以，這種正裝led芯片的器件功率、出光效率和熱性能均不可能是最優(yōu)的；另外，正裝芯片需要打線造成失效點(diǎn)多、倒裝芯片終端電源轉(zhuǎn)化成本高。

分立led芯片是傳統(tǒng)led芯片結(jié)構(gòu)，是在大電流低電壓下工作，為提升使用電壓，一般采用集成封裝結(jié)構(gòu)，即多顆芯片串并聯(lián)。目前國(guó)內(nèi)企業(yè)生產(chǎn)的led照明芯片多采用分立led，芯片光效較低(100～120lm/w)。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明目的：針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提供一種簡(jiǎn)易倒裝高壓led芯片的制備方法，制備出的倒裝高壓led芯片內(nèi)部無(wú)金線互聯(lián)，封裝良率高，便于實(shí)現(xiàn)高電壓及不同電壓組合，相對(duì)于正裝led芯片的電源轉(zhuǎn)換效率有較大的提升。

技術(shù)方案：本發(fā)明提供了一種簡(jiǎn)易倒裝高壓led芯片的制備方法，包括以下步驟：s1：提供具有n個(gè)芯片單元區(qū)域a1、a2······an的透光襯底，一個(gè)所述倒裝高壓led芯片a由m個(gè)所述芯片單元區(qū)域a1、a2······am首尾串聯(lián)而成，其中，n≥2，2≤m≤n；s2：在所述透光襯底上生長(zhǎng)外延層；s3：在各所述芯片單元區(qū)域上同時(shí)刻蝕出隔離溝槽和n電極溝槽以形成mesa平臺(tái)；s4：刻蝕所述隔離溝槽至其底部暴露所述透光襯底的上表面以形成隔離道；s5：制作由第一電流阻擋層、第二電流阻擋層和第三電流阻擋層組成的電流阻擋層，所述第一電流阻擋層覆蓋各所述a中各所述a1的部分n電極溝槽底部；所述第二電流阻擋層正對(duì)所述第一電流阻擋層設(shè)置且覆蓋部分各所述mesa平臺(tái)；所述第三電流阻擋層覆蓋相鄰兩個(gè)所述芯片單元區(qū)域之間的部分所述隔離道；s6：形成歐姆接觸層，所述歐姆接觸層位于各所述mesa平臺(tái)正上方并覆蓋各所述第二電流阻擋層；s7：制作由第一電流擴(kuò)展引線、第二電流擴(kuò)展引線和第三電流擴(kuò)展引線組成的電流擴(kuò)展引線，所述第一電流擴(kuò)展引線位于各所述a中各芯片單元區(qū)域的n電極溝槽正上方并覆蓋所述第一電流阻擋層；所述第二電流擴(kuò)展引線正對(duì)所述第一電流擴(kuò)展引線設(shè)置并覆蓋位于所述第二電流阻擋層正上方的歐姆接觸層；所述第三電流擴(kuò)展引線位于所述第三電流阻擋層正上方并覆蓋部分所述第三電流阻擋層；s8：制作覆蓋各所述n極隔離溝槽、所述mesa平臺(tái)、所述歐姆接觸層、所述第三電流阻擋層、所述電流擴(kuò)展引線以及所述隔離道的隔離反射層；s9：圖形化所述隔離反射層以形成所述a的p導(dǎo)電通道和n導(dǎo)電通道；s10：制作分別覆蓋各所述p導(dǎo)電通道和各所述n導(dǎo)電通道的p焊墊和n焊墊；s11：將各所述a制作成chip。

優(yōu)選地，所述外延層自下而上依次為緩沖層buffer、n型半導(dǎo)體層n-gan、發(fā)光層mqw和p型半導(dǎo)體層p-gan。

優(yōu)選地，在所述s3中，所述隔離溝槽位于各所述芯片單元區(qū)域的邊緣四周，所述n電極溝槽位于各所述芯片單元區(qū)域的n電極位置，每個(gè)所述芯片單元區(qū)域中除所述隔離溝槽和所述n電極溝槽以外的區(qū)域?yàn)樗鰉esa平臺(tái)，相鄰兩個(gè)所述芯片單元區(qū)域中的所述mesa平臺(tái)之間由所述隔離溝槽隔開(kāi)。

優(yōu)選地，所述隔離溝槽和所述n電極溝槽的底部均位于所述n-gan的上下表面之間。

優(yōu)選地，在所述s5中，所述第一電流阻擋層的邊緣與對(duì)應(yīng)的所述n電極溝槽邊緣之間具有第一預(yù)設(shè)間距；和/或，在所述s6中，各所述歐姆接觸層的邊緣至對(duì)應(yīng)的所述mesa平臺(tái)的邊緣具有第二預(yù)設(shè)間距；和/或，在所述s7中，所述第一電流擴(kuò)展引線的邊緣與對(duì)應(yīng)的所述n電極溝槽邊緣之間具有第三預(yù)設(shè)間距；和/或，在所述s7中，所述第二電流擴(kuò)展引線的邊緣與對(duì)應(yīng)的所述第二電流阻擋層的邊緣之間具有第四預(yù)設(shè)間距；和/或，在所述s10中，所述p焊墊和所述n焊墊之間具有第五預(yù)設(shè)間距。

優(yōu)選地，在所述s7中，各所述a中相鄰兩個(gè)芯片單元區(qū)域中，前一個(gè)所述芯片單元區(qū)域中的所述第一電流擴(kuò)展引線和后一個(gè)所述芯片單元區(qū)域中的所述第二電流擴(kuò)展引線因二者之間的所述第三電流擴(kuò)展引線的連接而連續(xù)。

優(yōu)選地，在所述s11中，包含以下子步驟：s11-1：對(duì)所述透光襯底進(jìn)行研磨拋光；s11-2：激光劃裂所述經(jīng)過(guò)研磨拋光后的透光襯底，以將各所述a分割成chip。

優(yōu)選地，在所述s11中，包含以下子步驟：s11-1：對(duì)所述透光襯底進(jìn)行研磨拋光；s11-2：將所述經(jīng)過(guò)研磨拋光后的透光襯底進(jìn)行表面粗化；s11-3：激光劃裂所述經(jīng)過(guò)表面粗化后的透光襯底，以將各所述a分割成出光面粗化的chip。

優(yōu)選地，在所述s11中，包含以下子步驟：s11-1：對(duì)所述透光襯底進(jìn)行研磨拋光；s11-2：通過(guò)激光剝離去除所述經(jīng)過(guò)研磨拋光后的透光襯底；s11-3：通過(guò)激光劃裂將各所述a分割成薄膜chip。

有益效果：本發(fā)明為了克服正裝芯片的不足，將芯片制作成倒裝結(jié)構(gòu)，在這種結(jié)構(gòu)中，光從透光襯底取出，不必從電流擴(kuò)散層(即歐姆接觸層)取出，由于不從電流擴(kuò)散層出光，這樣不透光的電流擴(kuò)散層可以加厚，增加倒裝芯片的電流密度。本發(fā)明將芯片制作成高壓芯片結(jié)構(gòu)，該結(jié)構(gòu)是在芯片制造階段通過(guò)gan刻蝕隔離技術(shù)使各芯片單元區(qū)域分立，再通過(guò)電流擴(kuò)展引線進(jìn)行電極串聯(lián)，在芯片階段就完成了高壓芯片中各芯片單元區(qū)域的串聯(lián)，簡(jiǎn)化了分立led芯片固晶和打線的次數(shù)，實(shí)現(xiàn)芯片在低電流高電壓下工作，芯片光效較高。

附圖說(shuō)明

圖1為生長(zhǎng)了外延層的透明襯底的俯視圖；

圖2為圖1中沿a-a面的斷面圖；

圖3為刻蝕出mesa平臺(tái)后的俯視圖；

圖4為圖3中沿a-a面的斷面圖；

圖5為刻蝕出隔離道后的俯視圖；

圖6為圖5中沿a-a面的斷面圖；

圖7為生長(zhǎng)了電流阻擋層后的俯視圖；

圖8為圖7中沿a-a面的斷面圖；

圖9為形成歐姆接觸層后的俯視圖；

圖10為圖9中沿a-a面的斷面圖；

圖11為形成電流擴(kuò)展引線后的俯視圖；

圖12為圖11中沿a-a面的斷面圖；

圖13為形成隔離反射層后的俯視圖；

圖14為圖13中沿a-a面的斷面圖；

圖15為圖形化隔離反射層后的俯視圖；

圖16為圖15中沿a-a面的斷面圖。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行詳細(xì)的介紹。

實(shí)施方式1：

本實(shí)施方式提供了一種簡(jiǎn)易倒裝高壓led芯片的制備方法，主要包括以下步驟：

s1：提供具有n個(gè)芯片單元區(qū)域a1、a2······an的透光襯底1001，一個(gè)該倒裝高壓led芯片a由m個(gè)芯片單元區(qū)域a1、a2······am首尾串聯(lián)而成，其中，n≥2，2≤m≤n。

在本實(shí)施方式中，為了方便圖示和說(shuō)明，取m等于3，即一個(gè)倒裝高壓led芯片a由3個(gè)芯片單元區(qū)域a1、a2和a3首尾串聯(lián)而成。

上述透光襯底1001可以選擇藍(lán)寶石al2o3或氮化鎵gan等。

s2：在透光襯底1001上生長(zhǎng)外延層。如圖1和2，這里的外延層自下而上依次為緩沖層buffer1018、n型半導(dǎo)體層n-gan1019、發(fā)光層mqw1020和p型半導(dǎo)體層p-gan1021。

s3：在使用光刻膠保護(hù)的情況下，在每個(gè)芯片單元區(qū)域上都同時(shí)刻蝕出隔離溝槽1002和n電極溝槽1003以形成mesa平臺(tái)1004(即光刻膠保護(hù)的區(qū)域)，其中的隔離溝槽1002位于各芯片單元區(qū)域的邊緣四周，n電極溝槽1003位于各芯片單元區(qū)域的n電極位置(這里的隔離溝槽1002和n電極溝槽1003其實(shí)是一次刻蝕出的一個(gè)完整的溝槽，只是為了便于描述這里分別定義了兩個(gè)名稱)，而且刻蝕的深度至n-gan1019的內(nèi)部，即刻蝕結(jié)束后，隔離溝槽1002和n電極溝槽1003的底部均位于所述n-gan1019的上下表面之間，如圖3和4。

每個(gè)芯片單元區(qū)域中除隔離溝槽1002和n電極溝槽1003以外的區(qū)域?yàn)閙esa平臺(tái)1004，相鄰兩個(gè)芯片單元區(qū)域中的mesa平臺(tái)1004之間由隔離溝槽1002隔開(kāi)。

s4：刻蝕隔離溝槽1002至其底部暴露透光襯底1001的上表面以形成隔離道1005，如圖5和6；該隔離道1005的作用是使得各倒裝高壓led芯片a之間相互分立，以及每一個(gè)倒裝高壓led芯片a中的3個(gè)芯片單元區(qū)域a1、a2和a3之間也相互分立。

s5：制作厚度為10～5000nm的電流阻擋層，該電流阻擋層由第一電流阻擋層1006、第二電流阻擋層1007和第三電流阻擋層1008組成，如圖7和8，其中第一電流阻擋層1006覆蓋各倒裝高壓led芯片a中第一個(gè)芯片單元區(qū)域a1的部分n電極溝槽底部，且第一電流阻擋層1006的邊緣與對(duì)應(yīng)的n電極溝槽1003邊緣之間具有第一預(yù)設(shè)間距d1，主要作用是增加n電極的反射率；第二電流阻擋層1007正對(duì)第一電流阻擋層1006設(shè)置且覆蓋各芯片單元區(qū)域的部分mesa平臺(tái)1004，主要起電流阻擋的作用；第三電流阻擋層1008覆蓋各倒裝高壓led芯片a中相鄰兩個(gè)芯片單元區(qū)域之間的部分隔離道1005，主要作用是確保相鄰兩個(gè)芯片單元區(qū)域(a1與a2、a2與a3)之間的側(cè)壁絕緣。

上述電流阻擋層的材料可以是二氧化硅sio2或五氧化三鈦ti3o5等絕緣材料。

s6：在各mesa平臺(tái)1004的上表面形成覆蓋部分mesa平臺(tái)1004及全部第二電流阻擋層1007的歐姆接觸層1009，該歐姆接觸層1009即電流擴(kuò)展層，為了防止p電極與n電極之間短路，歐姆接觸層1009的邊緣至對(duì)應(yīng)的各mesa平臺(tái)1004的邊緣要留有第二預(yù)設(shè)間距d2，如圖9和10。

上述歐姆接觸層1009的材料可以為氧化銦錫ito、氧化鋅zno、摻鋁氧化鋅azo或鎳金auni等，制備方法可以為電子束蒸發(fā)e-beam、磁控濺射sputter、原子層沉積ald、離子輔助沉積rpd等。

s7：制作由第一電流擴(kuò)展引線1010、第二電流擴(kuò)展引線1011和第三電流擴(kuò)展引線1012組成的電流擴(kuò)展引線，如圖11和12，其中第一電流擴(kuò)展引線1010位于各倒裝高壓led芯片a中各芯片單元區(qū)域的n電極溝槽1003正上方并覆蓋第一電流阻擋層1006，目的是與n-gan1019形成歐姆接觸，且為了防止短路，第一電流擴(kuò)展引線1010的邊緣與對(duì)應(yīng)的n電極溝槽1003邊緣之間具有第三預(yù)設(shè)間距d3；第二電流擴(kuò)展引線1011正對(duì)第一電流擴(kuò)展引線1010設(shè)置并覆蓋位于第二電流阻擋層1007正上方的歐姆接觸層(1005)，目的是為了使電流均勻擴(kuò)散，且第二電流擴(kuò)展引線1011的邊緣與對(duì)應(yīng)的第二電流阻擋層1007的邊緣之間具有第四預(yù)設(shè)間距d4(圖中未示出)；第三電流擴(kuò)展引線1012位于第三電流阻擋層1008正上方并覆蓋部分第三電流阻擋層1008；各倒裝高壓led芯片a中相鄰兩個(gè)芯片單元區(qū)域中，前一個(gè)芯片單元區(qū)域中的第一電流擴(kuò)展引線1010和后一個(gè)芯片單元區(qū)域中的所述第二電流擴(kuò)展引線1011因二者之間的第三電流擴(kuò)展引線1012的連接而連續(xù)，即圖11和12中a1(或a2)的第一電流擴(kuò)展引線1010和a2(或a3)的第二電流擴(kuò)展引線1011之間由于a1(或a2)與(或a3)之間的第三電流擴(kuò)展引線1012的連接而連續(xù)，目的是為了使得a1與a2之間導(dǎo)通，a2與a3之間導(dǎo)通。

s8：為了隔離p型導(dǎo)電區(qū)域和n型導(dǎo)電區(qū)域以及保護(hù)mesa平臺(tái)1004邊框潔凈不導(dǎo)通，同時(shí)具有反射作用，將mqw1020發(fā)向芯片底部的光線反射回芯片正面，最終提高芯片的出光效率，在上述s7結(jié)束后的整個(gè)芯片表面沉積隔離反射層1013，如圖13和14，即該隔離反射層1013覆蓋各n電極溝槽1003、mesa平臺(tái)1004、歐姆接觸層1009、第三電流阻擋層1008、電流擴(kuò)展引線以及隔離道1005。

上述隔離反射層1013的材料為不導(dǎo)電材料，例如透明介質(zhì)層、高反射介質(zhì)層，可以為二氧化硅sio2、氮化硅sin、dbr(sio2與五氧化三鈦ti3o5的疊層)等。

s9：圖形化隔離反射層1013，以在各倒裝高壓led芯片a的第一個(gè)芯片單元區(qū)域a1的第一電流擴(kuò)展引線1010正上方形成n導(dǎo)電通道1015、最后一個(gè)芯片單元區(qū)域a3的第二電流擴(kuò)展引線1011正上方形成p導(dǎo)電通道1014，如圖15和16。

p、n導(dǎo)電通道的個(gè)數(shù)不限，均≥1，本實(shí)施方式中p導(dǎo)電通道1014和n導(dǎo)電通道1015均為一個(gè)。

s10：為了方便led芯片封裝，制作分別覆蓋各p導(dǎo)電通道1014和各n導(dǎo)電通道1015的p焊墊1016和n焊墊1017。

其中p焊墊1016覆蓋全部的p導(dǎo)電通道1014，n焊墊1017覆蓋全部的n導(dǎo)電通道1015，在各倒裝高壓led芯片a中，為了防止p焊墊1016與n焊墊1017之間相鄰兩顆倒裝高壓led芯片a之間導(dǎo)通短路，p焊墊1016與n焊墊1017之間以及二者與對(duì)應(yīng)的倒裝高壓led芯片a的邊緣之間均通過(guò)隔離反射層1013隔開(kāi)，二者之間的隔離反射層的寬度為第五預(yù)設(shè)間距d5。

上述p焊墊1016與n焊墊1017的材料可以為au、錫sn、cr、al、pt、ti等材料。

s11：將各倒裝高壓led芯片a制作成chip。

將上述s11結(jié)束后的2寸或更大直徑的圓片的透光襯底1001進(jìn)行研磨拋光，研磨厚度可在50-500um范圍內(nèi)，然后通過(guò)激光劃裂上述經(jīng)過(guò)研磨拋光后的透光襯底1001，以將各倒裝高壓led芯片a分割成倒裝高壓led芯片hvflipchipled。

至此，完成倒裝高壓led芯片的制作。

本方法制作成的簡(jiǎn)易倒裝高壓結(jié)構(gòu)的led芯片，可以同時(shí)降低p電極上導(dǎo)電層吸收光和電極焊墊遮光對(duì)芯片出光造成的負(fù)面影響；高壓結(jié)構(gòu)能夠減少電壓轉(zhuǎn)換時(shí)的能量損失，相對(duì)于大功率led芯片能緩解電流積聚問(wèn)題，并且便于光學(xué)設(shè)計(jì)和提高光電性能的一致性。

本方法制成的簡(jiǎn)易倒裝高壓led芯片相對(duì)正裝led芯片有如下幾個(gè)特點(diǎn)：簡(jiǎn)化封裝工藝，節(jié)省封裝成本；提高封裝生產(chǎn)良率；低熱阻、高可靠性、高光效；改變布線即可改變單元間串并聯(lián)關(guān)系，實(shí)現(xiàn)不同參數(shù)，比正裝簡(jiǎn)單及靈活；便于實(shí)現(xiàn)更高電壓及不同電壓組合；芯片內(nèi)部無(wú)金線互聯(lián)。

本方法制成的倒裝高壓led芯片相對(duì)正裝led芯片有如下幾個(gè)競(jìng)爭(zhēng)優(yōu)勢(shì)：相對(duì)正裝led及其模組有著安裝空間小、電源成本低、電源轉(zhuǎn)換效率高的優(yōu)勢(shì)；芯片內(nèi)部無(wú)金線互聯(lián)，封裝良率高，方便封裝客戶使用；優(yōu)化的芯片外延與工藝，散熱良好，內(nèi)部無(wú)金線互聯(lián)，高可靠性。

實(shí)施方式2：

本實(shí)施方式為實(shí)施方式1的進(jìn)一步改進(jìn)，主要改進(jìn)在于：為了弱化由于透光襯底1001的全反射角造成的出光效率低下的問(wèn)題，在本實(shí)施方式中，將各倒裝高壓led芯片a制作成chip的方式相比較于實(shí)施方式1有了改進(jìn)，本實(shí)施方式中在對(duì)透光襯底1001進(jìn)行研磨拋光后(研磨厚度也可在50-500um范圍內(nèi))，是將經(jīng)過(guò)研磨拋光后的透光襯底1001先進(jìn)行表面粗化，然后再對(duì)經(jīng)過(guò)表面粗化后的透光襯底1001進(jìn)行激光劃裂，以將各倒裝高壓led芯片a分割成出光面粗化的倒裝高壓led芯片hvflipchipled。經(jīng)過(guò)表面粗化的透光襯底1001表面比較粗糙，能夠?qū)⒂捎谌瓷浣沁z漏的一部分光也反射出去，以提升出光率。

除此之外，本實(shí)施方式與實(shí)施方式1完全相同，此處不做贅述。

實(shí)施方式3：

本實(shí)施方式為實(shí)施方式1的進(jìn)一步改進(jìn)，主要改進(jìn)在于本實(shí)施方式中，將各倒裝高壓led芯片a制作成chip的方式相比較于實(shí)施方式1有了改進(jìn)，本實(shí)施方式中在對(duì)透光襯底1001進(jìn)行研磨拋光后，是先將經(jīng)過(guò)研磨拋光后的透光襯底1001通過(guò)激光剝離去除，然后再通過(guò)激光劃裂將各倒裝高壓led芯片a分割成薄膜倒裝高壓led芯片thinflimhvflipchipled。這種方式使得制備得到的倒裝高壓led芯片能夠徹底把透光襯底1001去除，且其底面通過(guò)金屬電極和支架形成導(dǎo)熱快速通道，頂面發(fā)光層發(fā)熱源直接接觸封裝膠體，使芯片的導(dǎo)熱通道最短。

除此之外，本實(shí)施方式與實(shí)施方式1完全相同，此處不做贅述。

上述各實(shí)施方式只為說(shuō)明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明精神實(shí)質(zhì)所做的等效變換或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。