本發(fā)明實施例涉及電路領域，特別涉及一種用于片上集成的整流橋結構。

背景技術：

整流橋用于將交流電壓或無極性電壓轉換為直流電壓。在采用交流電壓或無極性電源供電的系統(tǒng)中大多設置有整流橋。

現(xiàn)代芯片制造中大部分情況采用P型材料作為晶圓片的襯底，在設計芯片時也將芯片的GND腳和晶圓片的P型襯底連接起來，由于二極管生產工藝，每個二極管的結構中都會存在寄生三極管，當主芯片電路和整流橋設置在同一襯底上時，P型襯底連接的芯片的GND腳的電壓將不再是整塊電路的最低電壓，導致整流橋出現(xiàn)寄生漏電。

因此，在采用在交流電源和無極性電壓供電的系統(tǒng)中大多采用片外整流橋，不利于提高產品集成度、以及產品小型化、智能化的發(fā)展。

技術實現(xiàn)要素：

為了解決現(xiàn)有技術的問題，本發(fā)明實施例提供了一種用于片上集成的整流橋結構。該技術方案如下：

第一方面，提供了一種用于片上集成的整流橋結構，該整流橋結構包括構成整流橋的四個二極管、兩個少子保護環(huán)；

四個所述二極管中的第一二極管和第二二極管分別被一個少子保護環(huán)包圍；

所述少子保護環(huán)由深N阱DNW和位于所述DNW下方的N型深埋層BN構成，所述少子保護環(huán)貫穿所述二極管所在的P型外延層；

所述少子保護環(huán)中的所述DNW通過金屬線與P型源漏PSD連接，所述PSD被淺P阱SPWELL包圍。

可選的，所述少子收集環(huán)中的所述BN與P型襯底接觸。

本發(fā)明實施例提供的技術方案帶來的有益效果是：

該用于片上集成的整流橋結構，包括構成整流橋的四個二極管，兩個少子保護環(huán)，其中兩個二極管分別被一個少子保護環(huán)包圍，少子保護環(huán)由DNW和位于DNW下方的BN構成，少子保護環(huán)貫穿P型外延層；解決了現(xiàn)有技術中將整流橋和主芯片集成到同一塊襯底時，整流橋會出現(xiàn)寄生漏電的問題；達到了能夠將整流橋和主芯片集成到同一塊襯底，提高產品的集成程度的效果。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。

圖1是一種整流橋的電路原理圖；

圖2是一種二極管的結構示意圖；

圖3是根據一示例性實施例示出的一種用于片上集成的整流橋電路的電路原理圖；

圖4是根據一示例性實施例示出的一種被少子保護環(huán)包圍的二極管的結構示意圖。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明實施方式作進一步地詳細描述。

圖1示出了一種整流橋的電路原理圖。二極管D1、D2、D3、D4構成整流橋，整流橋與主芯片電路110和電源120連接?？蛇x的，電源120為交流電源或者無極性電源。

整流橋與主芯片電路110的VCC端和GND端連接。

假設電源120的高電壓為Vh，低電壓為Vl，當A端為高電壓Vh，B端為低電壓Vl時，二極管D1和D4同時導通，當A端為低電壓Vl，B端為高電壓Vh時，二極管D2和D3同時導通，在二極管導通時，為主芯片電路110提供直流電源。

假設二極管正向導通壓降為Vdiode，則輸送到主芯片電路120的VCC端電壓和GND端電壓分別為：

VCC＝Vh-Vdiode；

GND＝Vl+Vdiode。

此時，出現(xiàn)GND端電壓不是整個電路最低電位的情況。

在芯片制造中大部分情況下采用P型材料作為晶圓片的襯底，在設計芯片時，將GND管腳和晶圓片P型襯底連接起來。

當主芯片電路和整流橋不設置在同一塊P型襯底上時，單獨在主芯片的P型襯底仍然是最低電位，不會出現(xiàn)整流橋寄生漏電的問題；但是，當主芯片電路和整流橋設置在同一塊P型襯底上時，P型襯底連接的主芯片電路的GDN端電壓不再是整塊電路的最低電壓，則會出現(xiàn)整流橋寄生漏電的問題。

由于二極管的制造工藝以及二極管的固有結構，每個二極管都對應有一個寄生三極管，圖2示例性的示出了圖1中二極管D2的結構示意圖。如圖2所示，DNW(Deep N-Well，深N阱)23與BN(Buried N layer，N型埋層)27連接后與PSD(P Source Drain，P型源漏)25短路，且接低電壓Vl；SNWELL(shallowN-well，淺N阱)22接VCC。DNW23和BN27包圍的部分是二極管的組成部分，DNW23和BN27連接在一起形成二極管的陽極，SNWELL22為二極管的陰極。二級管之外的PSD25被SPWELL(shallow P-well，淺P阱)26包圍，二極管之外的PSD25接GND。為了達到P/N結隔離目的，P型襯底24上的N阱大多連接高于GND的電位。

產生的寄生三級管28的發(fā)射極為連接在一起的DNW23與BN27，寄生三極管28的基極為P型外延層21，寄生三極管28的集電極為P型襯底24上除二極管之外的任意一個DNW。P型襯底的二極管對應的寄生三極管28為NPN型三極管。

以圖2所示的二極管D2為例解釋寄生三極管漏電。結合圖1來看，當圖1中A端為高電壓Vh，B端為低電壓Vl，Vl＝0V時，二極管D2反偏，二級管D2的N阱(DNW)的電位為Vl＝0。整個芯片的P型襯底24和P型外延層21的電位為GND端電壓，即Vl+Vdiode，可選的，Vl+Vdiode約為0.7V。此時，寄生三極管的發(fā)射結正偏，集電結反偏，寄生三極管NPN處于放大狀態(tài)，電流不斷從高電位N阱流向Vl端。該現(xiàn)象為采用片上集成整流橋時出現(xiàn)的寄生漏電。

為解決片上集成整流橋時出現(xiàn)的寄生漏電現(xiàn)象，本發(fā)明實施例示出了一種用于片上集成的整流橋電路，如圖3所示。

該用于片上集成的整流橋電路包括用于片上集成的整流橋結構240，用于片上集成的整流橋結構240和電源220連接，用于片上集成的整流橋結構240和主芯片電路210連接。

該用于片上集成的整流橋結構240包括構成整流橋的四個二極管和兩個少子保護環(huán)；

四個二極管中的第一二極管D1和第二二極管D2分別被一個少子保護環(huán)230包圍。

少子保護環(huán)由DNW和位于DNW下方的BN構成，少子保護環(huán)貫穿二極管所在的P型外延層；

少子保護環(huán)中的DNW通過金屬線與PSD連接，該PSD被SPWELL包圍。

圖4示例性的示出了被一個少子保護環(huán)包圍的二極管的結構示意圖。少子保護環(huán)31由DNW23和位于DNW23下方的BN27構成，少子保護環(huán)31貫穿P型外延層P-epi21。少子保護環(huán)31中的BN與P型襯底P+sub24接觸，少子保護環(huán)31不貫穿P型襯底P+sub24。少子保護環(huán)31中的DNW23與PSD25通過金屬線連接。少子保護環(huán)31中的DNW23通過金屬線32與PSD25連接，該PSD25被SPWELL26包圍。

可選的，少子保護環(huán)中的BN與P型襯底接觸。

如圖4所示，在圖2所示的寄生三極管的基極區(qū)域插入DNW23和B27N的組合可以保證N型區(qū)域從表面一直延伸到P型襯底P+sub24，達到最大程度收集流過該區(qū)域的寄生三極管基區(qū)少子的效果。由于P+sub的濃度遠高于P-epi，P+sub的濃度高于N阱，因此寄生三極管雖然在形式上還存在，也即寄生三極管33，但寄生三極管33的放大能力已經極其微弱，造成的漏電可以忽略不計。

因此，本發(fā)明實施例所示的整流橋結構和主芯片電路可以放置在同一個襯底上，也即構成電路的元件比如：二極管、主芯片，都放置在同一個襯底上，本發(fā)明實施例所示的整流橋結構能夠消除片上集成帶來的寄生漏電的問題。

綜上所述，本發(fā)明實施例提供的用于片上集成的整流橋結構，包括構成整流橋的四個二極管，兩個少子保護環(huán)，其中兩個二極管分別被一個少子保護環(huán)包圍，少子保護環(huán)由DNW和位于DNW下方的BN構成，少子保護環(huán)貫穿P型外延層；解決了現(xiàn)有技術中將整流橋和主芯片集成到同一塊襯底時，整流橋會出現(xiàn)寄生漏電的問題；達到了能夠將整流橋和主芯片集成到同一塊襯底，提高產品的集成程度的效果。

在圖3所示的整流橋電路中，由于寄生三極管導致的寄生漏電現(xiàn)象只會出現(xiàn)在整流橋中的第一二極管和第二二極管上，因此，本發(fā)明所述的少子保護環(huán)將第一二極管和第二二極管包圍起來，便可以消除整個電路的寄生漏電。

另外，由于第一二極管和第二二極管中的任意一個二極管的任意一個N阱都可能成為另一個二極管反偏時的寄生三極管的集電極，因此第一二極管和第二二極管中的任意一個二極管都需要單獨使用一個少子保護環(huán)包圍。

需要說明的是：上述本發(fā)明實施例序號僅僅為了描述，不代表實施例的優(yōu)劣。

以上所述僅為本發(fā)明的較佳實施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。