本發(fā)明涉及一種半導體器件，特別涉及一種基于垂直溝道的MISFET(Vertical Channel Heterostructure Metal-Insulator-Semiconductor Field-effect Transistor,VC-MISFET)器件及其制備方法。

背景技術：

隨著微電子技術的發(fā)展，CMOS器件和集成電路已經(jīng)步入所謂的后摩爾時代，也即，集成電路的發(fā)展已經(jīng)逐步偏離“摩爾定律”的曲線。特別是當器件的柵長及溝道長度越來越短、柵介質層越來越薄時所帶來的“短溝道效應”、“DIBL效應”(Drain Induced Barrier Lowering，漏端引入的勢壘降低)以及源漏直接隧穿等，使得器件尺寸縮小愈來愈困難。并且由于柵長變短，柵控能力下降，使器件的亞閾擺幅以及開關電流比下降，帶來功耗增加等一系列問題。為了解決以上問題，研究人員提出了Si基Fin-FET、Si基垂直溝道器件、基于納米線的垂直器件等解決方案。但這些解決方案仍存在一些缺陷。例如，F(xiàn)in-FET仍然要借助光刻技術來獲得更小的柵長。又如，基于Si納米線的器件等必須進行局部摻雜，這增大了工藝難度。再如，Si基垂直溝道器件可以先行形成多層不同摻雜類型的結構再刻蝕形成垂直溝道結構，但是，這無疑更加增大了工藝的復雜程度，而且Si材料體系由于其材料性質所限，在耐高壓和耐高溫、抗輻射等方面的性能均不甚理想。

技術實現(xiàn)要素：

本發(fā)明的主要目的在于提供一種基于垂直溝道的MISFET(Metal-Insulator-Semiconductor Field-effect Transistor，金屬-絕緣介質或氧化物半導體場效應管)器件及其制備方法，以克服現(xiàn)有技術的不足。

為實現(xiàn)上述發(fā)明目的，本發(fā)明采用了如下技術方案：

本發(fā)明實施例提供了基于垂直溝道的MISFET器件，包括源極、漏極、柵極以及MIS結構，其特征在于：所述MIS結構包括至少一半導體結構和環(huán)繞半導體結構設置的絕緣介質，且在所述半導體結構和絕緣介質的界面處形成有溝道，所述溝道的軸線基本垂直于一選定平面，所述源極與漏極經(jīng)所述溝道電連接，所述柵極分布于源極和漏極之間。

在一些較佳實施方案中，所述MISFET器件包括陣列分布的復數(shù)個半導體結構，且該復數(shù)個半導體結構與絕緣介質之間形成有由復數(shù)個所述的溝道組成的溝道陣列。

在一些較佳實施方案中，所述源極、漏極及柵極中的至少一者平行于所述選定平面。進一步的，所述源極、漏極與所述半導體結構形成歐姆接觸。

進一步的，所述半導體結構的材質可以選自III～V族半導體。

本發(fā)明實施例還提供了一種基于垂直溝道的MISFET器件的制備方法，其包括：

于襯底主平面上形成MIS結構，所述MIS結構包括至少一半導體結構和環(huán)繞半導體結構設置的絕緣介質，且在所述半導體結構和絕緣介質的界面處形成有溝道，所述溝道的軸線基本垂直于一選定平面；

制作源極、柵極及漏極，并使所述源極與漏極經(jīng)所述溝道電連接，所述柵極分布于源極和漏極之間。

在一些較佳實施方案中，所述的制備方法還包括：在所述襯底主平面上形成陣列分布的復數(shù)個半導體結構與絕緣介質，并使該復數(shù)個半導體結構與絕緣介質之間形成由復數(shù)個所述的溝道組成的溝道陣列。

在一些較佳實施方案中，所述源極、漏極及柵極中的至少一者平行于所述選定平面。進一步的，所述源極、漏極與所述半導體結構形成歐姆接觸。

進一步的，所述半導體結構的材質可以選自III～V族半導體。

較之現(xiàn)有技術，本發(fā)明至少具有如下優(yōu)點：

(1)本發(fā)明MISFET器件的柵極可對溝道實現(xiàn)全角度包圍，因此可以最大限度地提高柵控能力。

(2)本發(fā)明MISFET器件的柵極長度由沉積的柵極金屬厚度決定，因此其極限厚度可以達到單原子層厚度，即，可以突破光刻的極限，進而可以極大提高器件工作頻率。

(3)本發(fā)明的MISFET器件因III-V器件可以經(jīng)高溫合金化方式形成歐姆接觸，所以毋需對源、漏極接觸處的半導體進行局部摻雜，簡化了工藝；

(4)本發(fā)明的MISFET器件在制作時，無需如現(xiàn)有平面結構器件那樣考慮柵極、漏極、源極的引線交迭問題，可以大大簡化工藝難度，提高成品率。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明中記載的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本發(fā)明一典型實施例中一種基于垂直溝道的MISFET器件的立體結構示意圖。

圖2是本發(fā)明一典型實施例中一種基于垂直溝道的MISFET器件的主視圖。

圖3是本發(fā)明一典型實施例中一種基于垂直溝道的MISFET器件的俯視圖。

圖4是本發(fā)明一典型實施例中一種基于垂直溝道的MISFET器件的左視圖。

圖5是本發(fā)明另一典型實施例中一種基于垂直溝道的MISFET器件的主視圖。

圖6是本發(fā)明另一典型實施例中一種基于垂直溝道的MISFET器件的俯視圖。

圖7是本發(fā)明另一典型實施例中一種基于垂直溝道的MISFET器件的左視圖。

具體實施方式

本發(fā)明實施例的一個方面提供的一種基于垂直溝道的MISFET器件(VC-MISFET)可以包括源極、漏極、柵極以及MIS結構，所述MIS結構包括至少一半導體結構和環(huán)繞半導體結構設置的絕緣介質，且在所述半導體結構和絕緣介質的界面處形成有溝道，所述溝道的軸線基本垂直于一選定平面，所述源極與漏極經(jīng)所述溝道電連接，所述柵極分布于源極和漏極之間。

前述的“基本垂直于”是指所述溝道的軸線與所述選定平面成90°或接近于90°的角，即所述溝道可以相對于所述選定平面豎直站立或者傾斜站立的方式設置。

進一步的，所述MIS結構的軸線基本垂直于所述選定平面。

其中，所述MIS結構可以為柱狀的，其徑向截面可以是圓形、正六邊形、三角形或其它封閉多邊形中的一種。亦即，所述MIS結構可以呈圓柱狀、棱柱狀等。

進一步的，所述半導體為柱狀，其徑向截面的形狀可以包括多邊形或圓形等規(guī)則或不規(guī)則形狀，但不限于此。

進一步的，所述半導體結構為納米柱，其可使所述器件具有更佳性能。

在一些較佳實施方案中，所述絕緣介質與半導體結構同軸設置。

進一步的，所述源極和漏極沿所述溝道軸向間隔設置，所述柵極設于源極和漏極之間。如此，源、漏、柵是非共平面的，所以在制作時無需考慮柵極、漏極、源極的引線交迭等問題，可以大大簡化工藝難度。

在一些實施方案中，所述源極和漏極可分別設置所述溝道兩端處。并且，所述源極和漏極的位置可以互換。

進一步的，所述源極和漏極與半導體結構形成歐姆接觸，從而實現(xiàn)源、漏極可通過溝道形成電連接。

在一些較佳實施方案中，所述柵極與源極之間的距離小于所述柵極與漏極之間的距離，以獲得較大的擊穿電壓。

在一些較佳實施方案中，所述柵極環(huán)繞所述溝道設置。進一步的，所述柵極環(huán)繞所述MIS結構設置。亦即，所述柵極對所述溝道實現(xiàn)全角度包圍，如此可以最大限度提高柵控能力。

在一些較佳實施方案中，所述源極、漏極及柵極中的至少一者平行于所述選定平面，如此可使MISFET器件在制作時，無需如現(xiàn)有平面結構器件那樣考慮柵極、漏極、源極的引線交迭問題，可以大大簡化工藝難度，提高成品率。

進一步優(yōu)選的，所述源極、漏極及柵極均平行于所述選定平面，如此可進一步簡化源、漏及柵極的制作工藝，降低制作成本。

進一步的，為避免大的柵源、柵漏寄生電容，所述柵極與源極之間以及所述柵極與漏極之間的交疊面積(亦可認為是柵極與源極和/或漏極于所述選定平面上的正投影的交疊面積)應盡量小。

進一步的，所述溝道的長度和直徑可以依據(jù)實際需要而相應設置。

在一些較為具體的實施方案中，所述溝道的長度可以達到納米尺度，當其小于符合條件的值時，將使所述器件具有更佳性能，例如產(chǎn)生諸如彈道輸運等性能。

進一步的，所述柵極的長度(亦即在所述溝道軸向上的厚度)可以通過對柵金屬的沉積厚度進行控制，因此可以極小，乃至可以達到單電子層厚度，突破光刻的極限，因而可以極大提高器件工作頻率并延伸至太赫茲波段。

同樣的，對于所述源極和漏極而言，其長度(亦即在所述溝道軸向上的厚度)也可以通過對源金屬、漏金屬的沉積厚度進行控制。

在一些較佳實施方案中，所述MISFET器件包括陣列分布的復數(shù)個半導體結構，且該復數(shù)個半導體結構與絕緣介質之間形成有由復數(shù)個所述的溝道組成的溝道陣列(亦可稱為溝道簇)，如此可提高器件電流。顯然的，通過控制所述溝道陣列的數(shù)量等，還可以實現(xiàn)對器件電流的精確調(diào)控。進一步的，所述溝道陣列可以采用業(yè)界習知的點陣結構。

在一些實施方案中，所述源極和漏極中的至少一者與柵極之間還保留或未保留隔離絕緣介質層。優(yōu)選的，所述源極和漏極中的任一者與柵極之間均無隔離絕緣介質層。進一步的，前述隔離絕緣介質層的材質可以選自二氧化硅、氮化硅、氧化鋁等業(yè)界習用的材料。

在一些較為具體的實施案例中，所述源極包括源極接觸環(huán)，所述源極接觸環(huán)環(huán)繞所述溝道設置。進一步的，所述源極接觸環(huán)還可經(jīng)連接線與源極引線盤電連接。

在一些較為具體的實施案例中，所述漏極包括漏極接觸環(huán)，所述漏極接觸環(huán)環(huán)繞所述溝道設置。進一步的，所述漏極接觸環(huán)還可經(jīng)連接線與漏極引線盤電連接。

在一些較為具體的實施案例中，所述柵極包括柵極接觸環(huán)，所述柵極接觸環(huán)環(huán)繞所述溝道設置。進一步的，所述柵極接觸環(huán)還可經(jīng)連接線與柵極引線盤電連接。

更進一步的，前述源極接觸環(huán)、漏極接觸環(huán)和柵極接觸環(huán)中的至少一者與所述溝道同軸設置。

更進一步的，前述源極接觸環(huán)、漏極接觸環(huán)和柵極接觸環(huán)中的至少一者平行于所述選定平面。

在一些較佳實施方案中，所述柵極還可具有場板結構。

在一些較為具體的實施案例中，所述MISFET器件還可包括襯底，所述選定平面為所述襯底主平面，并且所述溝道形成于所述襯底主平面上。

進一步的，所述襯底可以選自業(yè)界習用的襯底，例如藍寶石襯底、GaN襯底、SiC襯底等，且不限于此。

所述基于垂直溝道的MISFET器件可以通過習見半導體器件加工工藝制成。

綜述之，與現(xiàn)有平面型HEET相比，本發(fā)明基于垂直溝道的MISFET器件具有如下優(yōu)點：第一，器件的柵電極長度決定于金屬的厚度，不需要借助光刻工藝定義，因此，可以突破光刻分辨率限制，獲得極小柵長。對于提高器件頻率特性具有非常重要意義。第二，由于柵電極360°包圍溝道，所以可以大大提高柵控能力，從而獲得極高跨導并且降低關態(tài)電流。與現(xiàn)有的垂直溝道Si基器件或垂直型Si基納米線器件相比，其同樣具有如下優(yōu)勢：該器件不需要進行局部摻雜工藝，可以大大降低器件工藝成本。

本發(fā)明實施例的另一個方面還提供了一種制作前述基于垂直溝道的MISFET器件的方法，其可以包括：

于襯底主平面上形成MIS結構，所述MIS結構包括至少一半導體結構和環(huán)繞半導體結構設置的絕緣介質，且在所述半導體結構和絕緣介質的界面處形成有溝道，所述溝道的軸線基本垂直于一選定平面；

制作源極、柵極及漏極，并使所述源極與漏極經(jīng)所述溝道電連接，所述柵極分布于源極和漏極之間。

進一步的，在所述制備方法中，可以通過MOCVD、PECVD等業(yè)界已知的外延生長方式等于襯底主平面上生長形成所述半導體結構。

進一步的，在所述制備方法中，可以通過金屬濺射、原子層積等方式制作形成前述源極、漏極、柵極等。而這些電極的材質也可以選自業(yè)界常用的金屬或非金屬材料，特別是金屬材料，例如Au、Ni、Ti等等。

進一步的，在所述制備方法中，也可以通過業(yè)界已知的物理和/或化學沉積方式形成前述的絕緣介質層等。

進一步的，在所述的制備方法中，可以對所述半導體結構進行n型摻雜，以提高所述MIS結構中溝道的電子濃度。

進一步的，所述的制備方法還可包括：在所述襯底主平面上形成陣列分布的復數(shù)個半導體結構與絕緣介質，并使該復數(shù)個半導體結構與絕緣介質之間形成由復數(shù)個所述的溝道組成的溝道陣列。

進一步的，所述的制備方法還包括：使所述源極及漏極與所述半導體結構形成歐姆接觸。

下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行詳細的描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

請參閱圖1所示系本發(fā)明一典型實施例中的一種基于垂直溝道的MISFET(VC-MISFET)器件，其包括襯底、MIS結構源極、漏極、柵極等。

進一步的，該MIS結構可以為柱狀結構，其可以是主要由絕緣介質a和半導體結構b組成的同軸結構。該絕緣介質a和半導體結構b的界面處形成有溝道(圖中未示出)。所述溝道的軸線垂直于襯底主平面設置。

其中，該柵極環(huán)繞所述溝道，特別是所述MIS結構設置，且位于源、漏電極之間。

其中，所述源極和漏極分別設置于溝道的上、下兩端，且與第一、半導體形成歐姆接觸，使得源、漏極可通過溝道形成電連接。

進一步的，所述柵極與所述漏極和/或源極之間還可分布有隔離絕緣介質層，所述介質層的材質可以是Si₃N₄，等，且不限于此。但更為優(yōu)選的，所述柵極與所述漏極、源極之間均無隔離絕緣介質層。

進一步的，所述漏極可以包括漏極接觸環(huán)c1，該漏極接觸環(huán)c1可以通過漏極連接線c3與漏極引線盤c2電連接。

進一步的，所述柵極可以包括柵極接觸環(huán)e1，該柵極接觸環(huán)e1可以通過柵極連接線e3與柵極引線盤e2電連接。

進一步的，所述源極可以包括源極接觸環(huán)g1，該源極接觸環(huán)g1可以通過源極連接線g3與源極引線盤g2電連接。

進一步的，前述半導體溝道的材質可以是GaN等III～V族半導體材料等。

進一步的，前述柵極、源極、漏極的材質可以選自業(yè)界已知的合適金屬材料。

進一步的，前述絕緣介質的材質可以是Si₃N₄等或者各類適用的金屬氧化物等。

本發(fā)明一典型實施例中的一種制備所述VC-MISFET器件的方法可以包括如下步驟：

(1)在選定襯底主平面上形成主要由絕緣介質a和半導體結構b組成的MIS結構。

(2)形成漏極，包括環(huán)繞溝道的漏極接觸環(huán)c1。

(3)沉積柵、漏之間的隔離絕緣介質層。

(4)形成柵極，包括環(huán)繞溝道的柵極接觸環(huán)e1。

(5)沉積柵、源之間的隔離絕緣介質層。

(6)形成源極，包括環(huán)繞溝道的源極接觸環(huán)g1。

(7)去除位于引線盤之外的柵極與漏極、柵極與源極之間的隔離絕緣介質層。

(8)刻蝕形成源極、柵極、漏極引線盤的接觸孔。

(9)制作源極、柵極、漏極引線。

進一步的，前述漏極連接線c3、柵極連接線e3、源極連接線g3皆不平行。

再請參閱圖2-圖4，本發(fā)明一典型實施例中的一種基于垂直溝道的MISFET可以包括襯底3、MIS結構、源極4、柵極5和漏極6等。

進一步的，所述MIS結構包括絕緣介質2和半導體結構1，所述絕緣介質2環(huán)繞所述半導體結構1設置。

進一步的，作為外殼的絕緣介質2與作為核心的半導體結構1共同組成柱狀同軸MIS結構，且在絕緣介質2和半導體結構1的界面處形成有溝道(圖中未示出)，所述溝道垂直設置于襯底主平面。

進一步的，所述源極和漏極分別位于柱狀同軸MIS結構兩端，并與半導體形成歐姆接觸，且通過所述溝道電連接。

進一步的，所述源極、柵極、漏極金屬均與襯底主平面平行，且柵極位于源、漏極之間。

該典型實施案例的MISFET器件中，半導體結構、絕緣介質的材質、直徑、長度、形狀等可以依據(jù)實際需要而定。例如，半導體可以為InP納米線，直徑可以為100nm，而絕緣介質可以為Si₃N₄，厚度可以為約10nm，二者形成同軸MIS結構，并且還可在InP中進行n型摻雜。絕緣介質和半導體的徑向截面可以為圓形等。又及，其中溝道的長度，也即源、漏極之間的距離也可以依據(jù)實際需要而定，例如可以為50nm。其中，該MISFET器件的柵極長度，源、漏極距離，柵、源極距離等也均可以依據(jù)實際需要而定，例如柵極的長度可以為5nm，源、漏極的距離可以為30nm，柵、源極的距離可以為15nm。其中，漏電極可以位于MISFET器件頂側，源電極可以位于MISFET器件底側。又及，源、漏極的厚度可以根據(jù)器件的總輸出電流要求大小給予合理設計。

在本發(fā)明的另一典型實施案例中，一種基于垂直溝道的MISFET(VC-MISFET)器件可以具有圖5～圖7所示的結構，在該圖5～圖7中，各附圖標記的釋義同前所述。

進一步的，該VC-MISFET器件包括襯底、MIS結構、源極以及漏極等。

該MIS結構包括由若干半導體結構b和絕緣介質a，所述絕緣介質環(huán)繞這些半導體結構設置，并使這些半導體結構與絕緣介質形成由若干溝道組成的溝道陣列。這些溝道均垂直于襯底主平面設置。

其中，所述半導體結構b均可以是柱狀結構的。這些半導體結構b均垂直于襯底主平面設置。

其中，該柵極環(huán)繞各溝道設置，且位于源、漏電極之間。

該源極和漏極可分別設置于各溝道的上、下兩端，且與各半導體結構形成歐姆接觸，使得源、漏極可通過各溝道形成電連接。

前述半導體結構可以為沿c軸生長的GaN，其直徑可以依據(jù)實際需要而定，例如可以為0～2μm(不為0)。

前述絕緣介質可以為Si₃N₄，其徑向厚度可以為10～25nm。

前述溝道的長度，也即源、漏極之間的距離可以依據(jù)實際需要而定，例如可以為100nm。

前述溝道陣列可以為點陣形態(tài)的，例如可以分布為3*3正方點陣。

前述絕緣介質和半導體結構的徑向截面可以為圓形等形狀的。

該典型實施案例的MISFET器件中，器件的柵極長度，源、漏極距離，柵、源極距離等也均可以依據(jù)實際需要而定，例如，柵極長度可以為10nm，源、漏極距離可以為60nm，柵、源極距離可以為30nm。其中，漏極可以位于該MISFET器件底側，源極可以位于該MISFET器件頂側。此外，源、漏極的厚度可以根據(jù)器件的總輸出電流要求大小給予合理設計。

本發(fā)明不局限于前述的實施例。事實上，還可以有許多利用本發(fā)明技術特征的不同類型設計的變化實施形式。例如，在前述實施案例中，于柵極與漏極之間和源極與柵極之間還可設置氧化鋁介質層等。

需要說明的是，在本文中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同要素。

應當理解，以上所述僅是本發(fā)明的具體實施方式，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。