技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例屬于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器領(lǐng)域，特別是具有集成在同一電介質(zhì)層中的電容器和金屬布線的半導(dǎo)體結(jié)構(gòu)。

背景技術(shù)：

過去幾十年來，集成電路中特征的縮放已經(jīng)成為不斷發(fā)展的半導(dǎo)體產(chǎn)業(yè)背后的推動(dòng)力?？s放到越來越小的特征能夠增加半導(dǎo)體芯片有限的基板面上的功能單元的密度。例如，縮小晶體管尺寸能夠在芯片上引入更多數(shù)量的存儲(chǔ)器件，從而能制造具有更大容量的產(chǎn)品。然而，為了更大容量的驅(qū)動(dòng)不是沒有問題。優(yōu)化每個(gè)器件的性能的必要性變得日益重要。

在例如DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的半導(dǎo)體器件中，每個(gè)單元由一個(gè)晶體管和一個(gè)電容器構(gòu)成。在DRAM中，單元需要周期性地讀取和刷新。鑒于每單位比特的低價(jià)格、高集成度、以及能夠同時(shí)執(zhí)行讀和寫操作的優(yōu)勢(shì)，DRAM在商業(yè)應(yīng)用中獲得廣泛應(yīng)用。同時(shí)，因外部因素導(dǎo)致存儲(chǔ)于電容器中的電荷的損失會(huì)在DRAM器件中導(dǎo)致被稱為“軟錯(cuò)誤”的現(xiàn)象，從而導(dǎo)致DRAM的故障。為了防止軟錯(cuò)誤的發(fā)生，提出了增強(qiáng)電容器的電容的方法。然而，由于半導(dǎo)體器件集成度的不斷提高，在制定實(shí)際的制造工藝時(shí)面臨挑戰(zhàn)。

此外，金屬布線通常集成到與電容器層分離的層中。在示例中，銅金屬層形成于電容器組之上，而且不與電容器處于相同的層中。在圖1表示的示例中，金屬布線的過孔穿過電容器電介質(zhì)層而形成，從而使上方的金屬層與下方的器件層相連。具體而言，圖1是根據(jù)現(xiàn)有技術(shù)的形成于電介質(zhì)層中的電容器的截面圖，該電介質(zhì)層不同于用于容納金屬布線的電介質(zhì)層。

參考圖1，第一層間絕緣層103形成在具有單元陣列區(qū)102的半導(dǎo)體襯底101上。對(duì)第一層間絕緣層103進(jìn)行構(gòu)圖以形成暴露出單元陣列區(qū)102上的半導(dǎo)體襯底101的接觸孔，并且用導(dǎo)電材料填充接觸孔以形成下電極接觸插塞105A。在所得到的結(jié)構(gòu)上依次形成蝕刻停止層107和第二層間絕緣層109。

在單元陣列區(qū)102中依次蝕刻第二層間絕緣層109和蝕刻停止層107以形成下電極接觸插塞105A和存儲(chǔ)節(jié)點(diǎn)孔111，該存儲(chǔ)節(jié)點(diǎn)孔111暴露下電極接觸插塞周圍的第一層間絕緣層103。在所得到的結(jié)構(gòu)上共形地疊置用于下電極的材料層之后，進(jìn)行平坦化工藝以形成覆蓋存儲(chǔ)節(jié)點(diǎn)孔111的底部和內(nèi)部側(cè)壁的下電極113。在半導(dǎo)體襯底101上對(duì)電介質(zhì)層115和上電極層117進(jìn)行依次疊置并進(jìn)行構(gòu)圖。穿過電容器電介質(zhì)層(例如，電介質(zhì)層109，甚至層間電介質(zhì)層120)形成金屬布線122的過孔124，以便將上金屬布線122層連接到具有單元陣列區(qū)102的半導(dǎo)體襯底101。

附圖說明

圖1是根據(jù)現(xiàn)有技術(shù)的在電介質(zhì)層中形成的電容器的截面圖，該電介質(zhì)層不同于用于容納金屬布線的電介質(zhì)層。

圖2A例示了根據(jù)本發(fā)明實(shí)施例的在容納了金屬布線的單個(gè)電介質(zhì)層中形成的電容器的截面圖。

圖2B例示了根據(jù)本發(fā)明實(shí)施例的在兩個(gè)各自容納金屬布線的電介質(zhì)層中形成的電容器的截面圖。

圖3例示了根據(jù)本發(fā)明實(shí)施例的在容納了第四級(jí)金屬布線的單個(gè)電介質(zhì)層中形成的電容器的截面圖。

圖4例示了根據(jù)本發(fā)明實(shí)施例的在容納了第三級(jí)和第四級(jí)金屬布線的兩個(gè)電介質(zhì)層中形成的電容器的截面圖。

圖5是根據(jù)本發(fā)明實(shí)施例的流程圖，其給出了用以形成具有集成在同一電介質(zhì)層中的電容器和金屬布線的半導(dǎo)體結(jié)構(gòu)的方法中的操作。

具體實(shí)施方式

描述了具有集成在同一電介質(zhì)層中的電容器和金屬布線的半導(dǎo)體結(jié)構(gòu)。在下面的描述中列舉了很多具體細(xì)節(jié)，例如具體的金屬布線層計(jì)數(shù)和材料體系，用以提供對(duì)本發(fā)明實(shí)施例的全面理解。對(duì)于本領(lǐng)域技術(shù)人員來說顯而易見的是，可以在沒有這些具體細(xì)節(jié)的情況下實(shí)施本發(fā)明的實(shí)施例。在其他情況下，沒有對(duì)公知的特征(例如集成電路設(shè)計(jì)布局)進(jìn)行詳細(xì)描述，以便不必要地使本發(fā)明的實(shí)施例難以理解。此外，應(yīng)當(dāng)理解，附圖中所示的各種實(shí)施例是示例性表示而未必是按比例描繪的。

使電容器結(jié)構(gòu)結(jié)合金屬布線層的傳統(tǒng)方法僅僅在電容器層之后和之上引入金屬布線，例如銅線。在這樣的布置中，金屬布線層不與用來容納電容器結(jié)構(gòu)的電介質(zhì)層共用電介質(zhì)層。此外，在傳統(tǒng)架構(gòu)中，具有用來增大下電極高度的方法，作為用于增大下電極的表面積以增大電容量的方法。在一個(gè)這樣的方法中，增大了下電極所處的電介質(zhì)層的厚度。然而，如果該厚度增大，也會(huì)增加工藝負(fù)擔(dān)，因?yàn)楫?dāng)形成金屬接觸孔時(shí)，需要大量的蝕刻。此外，由于金屬布線并未容納在電介質(zhì)層中，這種方法造成金屬布線層和相應(yīng)的器件層之間甚至更大的距離。

根據(jù)本發(fā)明的實(shí)施例，電容器結(jié)構(gòu)，例如用于嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)產(chǎn)品的電容器結(jié)構(gòu)，結(jié)合有金屬布線層以共用容納金屬布線層的一個(gè)或多個(gè)電介質(zhì)層。例如，在一個(gè)實(shí)施例中，電容器結(jié)構(gòu)的高度基本上是兩個(gè)金屬布線電介質(zhì)層的高度，并且電容器結(jié)構(gòu)鄰近兩個(gè)金屬布線層而形成。在另一個(gè)實(shí)施例中，電容器結(jié)構(gòu)的高度基本上是僅一個(gè)金屬布線電介質(zhì)層的高度，并且電容器結(jié)構(gòu)鄰近該一個(gè)金屬布線層而形成。然而，電容器高度可能需要是兩個(gè)或更多個(gè)電介質(zhì)層的高度，以便提供足夠的電容量。電容器結(jié)構(gòu)可以在形成金屬布線層之后形成在金屬布線電介質(zhì)層中。這樣的方法允許將DRAM電容器嵌入到邏輯(CPU)工藝中。與此相比，傳統(tǒng)方法從DRAM工藝開始并在隨后添加邏輯能力以制造嵌入式DRAM。

本文中所描述的嵌入式DRAM可以包含在第一芯片上并用第二芯片上的微處理器封裝?；蛘?，本文中所描述的嵌入式DRAM可以包含在與微處理器相同的芯片上以提供單片制造工藝。

本文中公開了具有集成在同一電介質(zhì)層中的電容器和金屬布線的半導(dǎo)體結(jié)構(gòu)。在一個(gè)實(shí)施例中，半導(dǎo)體結(jié)構(gòu)包括設(shè)置在襯底中或襯底之上的多個(gè)半導(dǎo)體器件。在多個(gè)半導(dǎo)體器件之上設(shè)置有一個(gè)或多個(gè)電介質(zhì)層。在每個(gè)電介質(zhì)層中設(shè)置有金屬布線。金屬布線電耦合至一個(gè)或多個(gè)半導(dǎo)體器件。金屬-絕緣體-金屬(MIM)電容器設(shè)置在電介質(zhì)層中的一個(gè)中，并鄰近至少一個(gè)電介質(zhì)層的金屬布線。MIM電容器電耦合至一個(gè)或多個(gè)半導(dǎo)體器件。

本文中還公開了制造具有集成在同一電介質(zhì)層中的電容器和金屬布線的半導(dǎo)體結(jié)構(gòu)的方法。在一個(gè)實(shí)施例中，方法包括在襯底中或襯底之上形成多個(gè)半導(dǎo)體器件。在所述多個(gè)半導(dǎo)體器件之上形成一個(gè)或多個(gè)電介質(zhì)層。在每個(gè)電介質(zhì)層中形成金屬布線。形成金屬布線包括將金屬布線電耦合至一個(gè)或多個(gè)半導(dǎo)體器件。金屬-絕緣體-金屬(MIM)電容器形成在一個(gè)電介質(zhì)層中并鄰近至少一個(gè)電介質(zhì)層的金屬布線。形成MIM電容器包括將MIM電容器電耦合至一個(gè)或多個(gè)半導(dǎo)體器件。

在本發(fā)明的一方面，嵌入式金屬-絕緣體-金屬(MIM)電容器包含在與金屬布線相同的電介質(zhì)層中。例如，圖2A示例了根據(jù)本發(fā)明實(shí)施例的在容納了金屬布線的單個(gè)電介質(zhì)層中形成的電容器的截面圖。在另一個(gè)示例中，圖2B示例了根據(jù)本發(fā)明實(shí)施例的在各自容納了金屬布線的兩個(gè)電介質(zhì)層中形成的電容器的截面圖。

參考圖2A和2B，半導(dǎo)體結(jié)構(gòu)200A或200B分別包括多個(gè)設(shè)置在襯底202之中或之上的半導(dǎo)體器件。一個(gè)或多個(gè)電介質(zhì)層204設(shè)置在位于襯底202之中或之上的多個(gè)半導(dǎo)體器件之上。金屬布線206，例如銅金屬布線，設(shè)置在每個(gè)電介質(zhì)層204中。金屬布線206電耦合至在襯底202之中或之上的一個(gè)或多個(gè)半導(dǎo)體器件。金屬-絕緣體-金屬(MIM)電容器208A或208B分別設(shè)置在至少一個(gè)電介質(zhì)層204中。MIM電容器208A或208B鄰近至少一個(gè)電介質(zhì)層204的金屬布線206，并電耦合至在襯底202之中或之上的一個(gè)或多個(gè)半導(dǎo)體器件。

應(yīng)當(dāng)理解，金屬布線206是指例如用作互連線的金屬線。金屬布線206將不同于過孔，例如過孔207，其還可以容納在電介質(zhì)層204中，并用于耦合不同電介質(zhì)層204中的金屬布線206或者用于將金屬布線與某些其他電接觸部(例如接觸部210)耦合。接觸部210可代表另一個(gè)過孔，另一個(gè)金屬布線，或形成在過孔207和半導(dǎo)體器件之間的實(shí)際接觸結(jié)構(gòu)。MIM電容器208A或208B可以通過某些電接觸部(例如接觸部212)電耦合至在襯底202之中或之上的一個(gè)或多個(gè)半導(dǎo)體器件。接觸部212可代表另一個(gè)過孔，另一個(gè)金屬布線，或在MIM電容器208A或208B底部和半導(dǎo)體器件之間形成的實(shí)際接觸結(jié)構(gòu)。在實(shí)施例中，金屬布線206的至少一部分電耦合至包含在邏輯電路中的一個(gè)或多個(gè)半導(dǎo)體器件，MIM電容器208A或208B是嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(eDRAM)電容器?？梢杂眠^孔從MIM電容器之上的互連或金屬布線層來連接MIM電容器的頂部電極。在一個(gè)實(shí)施例中，這樣的連接提供了eDRAM的公共連接或接地連接。

參考圖2A，在一個(gè)實(shí)施例中，MIM電容器208A僅設(shè)置在一個(gè)電介質(zhì)層204中。參考圖2B，MIM電容器208B僅設(shè)置在兩個(gè)電介質(zhì)層204中。在該實(shí)施例中，MIM電容器208B鄰近兩個(gè)電介質(zhì)層204中每個(gè)的金屬布線206，還鄰近將兩個(gè)電介質(zhì)層204中的每個(gè)電介質(zhì)層204的金屬布線206耦合的過孔207。在其他實(shí)施例中，MIM電容器設(shè)置在多于兩個(gè)的電介質(zhì)層中并且鄰近所有這多于兩個(gè)的電介質(zhì)層的金屬布線。

再次參考圖2A和2B，半導(dǎo)體結(jié)構(gòu)200A和200B分別進(jìn)一步包括一個(gè)或多個(gè)蝕刻停止層214，例如氮化硅、氧化硅或氮氧化硅蝕刻停止層。例如，蝕刻停止層可以設(shè)置在各電介質(zhì)層204之間，以及直接設(shè)置在最接近襯底202的電介質(zhì)層的下方，如圖2A和2B所示。在實(shí)施例中，MIM電容器208A或208B分別設(shè)置在溝槽216A或216B中，溝槽216A或216B設(shè)置在至少一個(gè)電介質(zhì)層204中。MIM電容器包括沿著溝槽216A或216B的底部和側(cè)壁設(shè)置的杯狀金屬板218。第二電介質(zhì)層220設(shè)置在杯狀的金屬板218上并與其共形。溝槽填充金屬板222設(shè)置在第二電介質(zhì)層220上。第二電介質(zhì)層220將溝槽填充金屬板222與杯狀金屬板218隔離。

在實(shí)施例中，溝槽填充金屬板222主要由銅構(gòu)成。在實(shí)施例中，杯狀金屬板218由緊靠溝槽216A或216B的底部并且遠(yuǎn)離第二電介質(zhì)層220的銅層所構(gòu)成，并且進(jìn)一步由緊靠第二電介質(zhì)層220并且遠(yuǎn)離溝槽216A或216B底部的金屬氮化物層所構(gòu)成。在一個(gè)實(shí)施例中，金屬氮化物層是氮化鉭層或氮化鈦層。在實(shí)施例中，杯狀金屬板218的一個(gè)或多個(gè)銅層或金屬氮化物層、或者溝槽填充金屬板222的銅由例如但不限于下面的技術(shù)形成：電化學(xué)沉積工藝、無電沉積工藝、化學(xué)氣相沉積工藝、原子層沉積(ALD)工藝或回流工藝。應(yīng)當(dāng)理解，上面描述的銅可以用銀，鋁，或銅、銀或鋁的合金替代。同時(shí)，杯狀金屬板218可以是由銅、銀、鋁或它們的合金形成的單層特征。在替代實(shí)施例中，溝槽填充金屬板222包括一多層結(jié)構(gòu)。在實(shí)施例中，杯狀金屬板218由底層金屬層電耦合至下面的半導(dǎo)體器件，底層金屬層可以是接觸部或附加的金屬布線層。

在實(shí)施例中，溝槽的側(cè)壁包括垂直的或接近垂直的輪廓，例如圖2B所示的溝槽216B的垂直的或接近垂直的輪廓。在另一個(gè)實(shí)施例中，溝槽的側(cè)壁從至少一個(gè)電介質(zhì)層204的底部到所述至少一個(gè)電介質(zhì)層204的頂部向外傾斜，例如圖2A所示的溝槽216A的傾斜輪廓。與所示的兩個(gè)實(shí)施例相對(duì)，其他實(shí)施例包括形成在單個(gè)電介質(zhì)層204中的溝槽的垂直輪廓或形成在兩個(gè)或更多電介質(zhì)層204中的溝槽的傾斜輪廓。

在實(shí)施例中，所述至少一個(gè)電介質(zhì)層204是低K電介質(zhì)層(介電常數(shù)小于二氧化硅的介電常數(shù)4的層)。在一個(gè)實(shí)施例中，所述至少一個(gè)電介質(zhì)層204由例如但不限于如下工藝形成：旋涂工藝、化學(xué)氣相沉積工藝或基于聚合物的化學(xué)氣相沉積工藝。在一具體實(shí)施例中，所述至少一個(gè)電介質(zhì)層204由包括將硅烷或有機(jī)硅烷作為前驅(qū)氣體的化學(xué)氣相沉積工藝形成。在實(shí)施例中，所述至少一個(gè)電介質(zhì)層204由這樣一種材料構(gòu)成，其不會(huì)顯著地引起隨后形成在所述至少一個(gè)電介質(zhì)層204中或上的一系列金屬互連之間的漏電流。在一個(gè)實(shí)施例中，所述至少一個(gè)電介質(zhì)層204由在2.5到小于4范圍內(nèi)的材料構(gòu)成。在一特定實(shí)施例中，所述至少一個(gè)電介質(zhì)層204由例如但不限于下面的材料構(gòu)成：具有0-10％孔隙率的碳摻雜氧化物或硅酸鹽。然而，在另一個(gè)實(shí)施例中，所述至少一個(gè)電介質(zhì)層204由二氧化硅構(gòu)成。

在實(shí)施例中，第二電介質(zhì)層220由高K電介質(zhì)層(介電常數(shù)大于二氧化硅的介電常數(shù)4的層)構(gòu)成。在一個(gè)實(shí)施例中，第二電介質(zhì)層220由原子氣相沉積工藝或化學(xué)氣相沉積工藝形成，并且由例如但不限于下面的材料構(gòu)成：氮氧化硅、氧化鉿、氧化鋯、硅酸鉿、氮氧化鉿、氧化鈦或氧化鑭。然而，在另一個(gè)實(shí)施例中，第二電介質(zhì)層220由二氧化硅構(gòu)成。

在實(shí)施例中，襯底202由適合于半導(dǎo)體器件制造的材料構(gòu)成。在一個(gè)實(shí)施例中，襯底202是體襯底，其由包括但不限于下面材料的單晶構(gòu)成：硅、鍺、硅-鍺或III-V族化合物半導(dǎo)體材料。在另一個(gè)實(shí)施例中，襯底202包括具有頂部外延層的體層。在具體實(shí)施例中，體層由包括但不限于下面材料的單晶構(gòu)成：硅、鍺、硅-鍺、III-V族化合物半導(dǎo)體材料或石英，而頂部外延層由包括但不限于下面材料的單晶層構(gòu)成：硅、鍺、硅-鍺或III-V族化合物半導(dǎo)體材料。在另一個(gè)實(shí)施例中，襯底202包括在中間絕緣體層上的頂部外延層，該中間絕緣體層在下體層之上。頂部外延層由可以包括但不限于下面材料的單晶層構(gòu)成：硅(例如用以形成絕緣體上硅(SOI)半導(dǎo)體襯底)、鍺、硅-鍺或III-V族化合物半導(dǎo)體材料。該絕緣體層由包括但不限于下面的材料構(gòu)成：二氧化硅、氮化硅或氮氧化硅。下體層由包括但不限于下面材料的單晶構(gòu)成：硅、鍺、硅-鍺、III-V族化合物半導(dǎo)體材料或石英。襯底202可以進(jìn)一步包括摻雜劑雜質(zhì)原子。

根據(jù)本發(fā)明的實(shí)施例，襯底202在其上或其中具有互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的陣列，該CMOS晶體管制造在硅襯底中并封裝在電介質(zhì)層中。多個(gè)金屬互連可以形成在晶體管之上，并在周圍的電介質(zhì)層上，并用來電連接晶體管以形成集成電路。在一個(gè)實(shí)施例中，該集成電路用于DRAM。

在本發(fā)明的另一方面中，嵌入式金屬-絕緣體-金屬(MIM)電容器，例如如上所述的電容器，被包含在第四金屬布線的電介質(zhì)層中。例如，圖3示例了根據(jù)本發(fā)明實(shí)施例的在容納了第四級(jí)金屬布線的單個(gè)電介質(zhì)層中形成的電容器的截面圖。

參考圖3，半導(dǎo)體結(jié)構(gòu)300包括設(shè)置在襯底302之中或之上的多個(gè)半導(dǎo)體器件304。第一電介質(zhì)層306設(shè)置在多個(gè)半導(dǎo)體器件304之上，并且其內(nèi)設(shè)置有電耦合至所述多個(gè)半導(dǎo)體器件304的接觸部308。

第二電介質(zhì)層310設(shè)置在第一電介質(zhì)層306之上，并且其內(nèi)設(shè)置有第一金屬布線314和一個(gè)或多個(gè)將第一金屬布線314耦合至接觸部308的過孔312。第三電介質(zhì)層316設(shè)置在第二電介質(zhì)層310之上，并且其內(nèi)設(shè)置有第二金屬布線320和一個(gè)或多個(gè)將第二金屬布線320耦合至第一金屬布線314的過孔318。第四電介質(zhì)層322設(shè)置在第三電介質(zhì)層316之上，并且其內(nèi)設(shè)置有第三金屬布線326和一個(gè)或多個(gè)將第三金屬布線326耦合至第二金屬布線320的過孔324。第五電介質(zhì)層328設(shè)置在第四電介質(zhì)層322之上，并且其內(nèi)設(shè)置有第四金屬布線332和一個(gè)或多個(gè)將第四金屬布線332耦合至第三金屬布線326的過孔330。

第五電介質(zhì)層328中還設(shè)置有至少一部分金屬-絕緣體-金屬(MIM)電容器334。MIM電容器334鄰近第四金屬布線332。MIM電容器電耦合至一個(gè)或多個(gè)半導(dǎo)體器件304，例如，通過金屬布線和過孔的疊置體342直到接觸部308。第六電介質(zhì)層336設(shè)置在第五電介質(zhì)層328之上，并且其內(nèi)設(shè)置有第五金屬布線340和一個(gè)或多個(gè)將第五金屬布線340耦合至第四金屬布線332的過孔338。在實(shí)施例中，MIM電容器334設(shè)置在第五電介質(zhì)層328中而不是分別在第四電介質(zhì)層322或第六電介質(zhì)層336中，如圖3所示。同樣如圖3所示，金屬布線344可以設(shè)置在MIM電容器334之上，但不必與MIM電容器334耦合。

在另一個(gè)示例中，圖4示例了根據(jù)本發(fā)明實(shí)施例的在容納了第三級(jí)和第四級(jí)金屬布線的兩個(gè)電介質(zhì)層中形成的電容器的截面圖。

參考圖4，半導(dǎo)體結(jié)構(gòu)400包括設(shè)置在襯底402之中或之上的多個(gè)半導(dǎo)體器件404。第一電介質(zhì)層406設(shè)置在多個(gè)半導(dǎo)體器件404之上，并且其內(nèi)設(shè)置有電耦合至所述多個(gè)半導(dǎo)體器件404的接觸部408。

第二電介質(zhì)層410設(shè)置在第一電介質(zhì)層406之上，并且其內(nèi)設(shè)置有第一金屬布線414和一個(gè)或多個(gè)將第一金屬布線414耦合至接觸部408的過孔412。第三電介質(zhì)層416設(shè)置在第二電介質(zhì)層410之上，并且其內(nèi)設(shè)置有第二金屬布線420和一個(gè)或多個(gè)將第二金屬布線420耦合至第一金屬布線414的過孔418。第四電介質(zhì)層422設(shè)置在第三電介質(zhì)層416之上，并且其內(nèi)設(shè)置有第三金屬布線426和一個(gè)或多個(gè)將第三金屬布線426耦合至第二金屬布線420的過孔424。第五電介質(zhì)層428設(shè)置在第四電介質(zhì)層422之上，并且其內(nèi)設(shè)置有第四金屬布線432和一個(gè)或多個(gè)將第四金屬布線432耦合至第三金屬布線426的過孔430。

第五電介質(zhì)層428中還設(shè)置有至少一部分金屬-絕緣體-金屬(MIM)電容器434。MIM電容器434鄰近第四金屬布線432。MIM電容器電耦合至一個(gè)或多個(gè)半導(dǎo)體器件404，例如，通過金屬布線和過孔的疊置體442直到接觸部408。第六電介質(zhì)層436設(shè)置在第五電介質(zhì)層428之上，并且其內(nèi)設(shè)置有第五金屬布線440和一個(gè)或多個(gè)將第五金屬布線440耦合至第四金屬布線432的過孔438。在實(shí)施例中，MIM電容器434的另一部分設(shè)置在第四電介質(zhì)層422中，并鄰近第三金屬布線426，但是MIM電容器434任何部分都沒有分別設(shè)置在第三電介質(zhì)層416或第六電介質(zhì)層436中，如圖4所示。同樣如圖4所示，金屬布線444可以設(shè)置在MIM電容器434上方，但不必與MIM電容器434耦合。

參考圖3和圖4兩者，在實(shí)施例中，至少一部分第四金屬布線332或432電耦合至包含在邏輯電路中的一個(gè)或多個(gè)半導(dǎo)體器件308或408，并且MIM電容器334或434是嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(eDRAM)電容器。在實(shí)施例中，半導(dǎo)體結(jié)構(gòu)300或400進(jìn)一步分別包括多個(gè)蝕刻停止層350或450。如圖所示，蝕刻停止層可以設(shè)置在第一電介質(zhì)層(306或406)、第二電介質(zhì)層(310或410)、第三電介質(zhì)層(316或416)、第四電介質(zhì)層(322或422)、第五電介質(zhì)層(328或428)和第六電介質(zhì)層(336或436)中的每個(gè)電介質(zhì)層之間。

在實(shí)施例中，MIM電容器334或434分別設(shè)置在溝槽360或460中，溝槽360或460分別至少設(shè)置在第五電介質(zhì)層328或428中。在一個(gè)這樣的實(shí)施例中，MIM電容器334或434包括沿溝槽360或460的底部和側(cè)壁設(shè)置的杯狀金屬板997。第七電介質(zhì)層998設(shè)置在杯狀金屬板997上并與其共形。溝槽填充金屬板999設(shè)置在第七電介質(zhì)層998上。第七電介質(zhì)層998將溝槽填充金屬板999與杯狀金屬板997隔離。在一具體實(shí)施例中，溝槽的側(cè)壁具有垂直的或接近垂直的輪廓，如圖4所示的溝槽460那樣。在另一個(gè)具體實(shí)施例中，溝槽的側(cè)壁從第五電介質(zhì)層328或428的底部到頂部向外傾斜，如圖3所示的溝槽360那樣。

在實(shí)施例中，第二電介質(zhì)層(310或410)，第三電介質(zhì)層(316或416)，第四電介質(zhì)層(322或422)，第五電介質(zhì)層(328或428)和第六電介質(zhì)層(336或436)是低K電介質(zhì)層，而第七電介質(zhì)層998是高K電介質(zhì)層。用于圖3和圖4的半導(dǎo)體結(jié)構(gòu)300和400的特征的其他材料或結(jié)構(gòu)細(xì)節(jié)分別可以是例如上面所描述的用于半導(dǎo)體結(jié)構(gòu)200A和200B的特征的材料或結(jié)構(gòu)細(xì)節(jié)。

應(yīng)當(dāng)理解，在其他實(shí)施例中，附加的電介質(zhì)層和/或金屬線的單個(gè)或多個(gè)層可以形成在MIM電容器334或434之下或之上。同時(shí)，在其他實(shí)施例中，電介質(zhì)層和/或金屬線的單個(gè)或多個(gè)層可以從MIM電容器334或434之下或之上去除。在其他實(shí)施例中，MIM電容器334或434形成在附加的電介質(zhì)層的一個(gè)或多個(gè)層中。在一個(gè)示例性的實(shí)施例中，參考圖4(盡管未示出)，MIM電容器434的另一部分設(shè)置在第四電介質(zhì)層422和第六電介質(zhì)層436兩者中，并鄰近第三金屬布線426和第五金屬布線440。然而，在一個(gè)這樣的實(shí)施例中，MIM電容器的任何部分都沒有設(shè)置在第三電介質(zhì)層416中。

在本發(fā)明的另一方面中，提供了一種制造用于半導(dǎo)體器件的嵌入式金屬-絕緣體-金屬(MIM)電容器的方法。圖5是根據(jù)本發(fā)明實(shí)施例的流程圖500，其給出了用以形成具有集成到同一電介質(zhì)層中的電容器和金屬布線的半導(dǎo)體結(jié)構(gòu)的方法中的操作。

參考流程圖500的操作502，將多個(gè)半導(dǎo)體器件形成于襯底之中或之上。

參考流程圖500的操作504，將一個(gè)或多個(gè)電介質(zhì)層形成于多個(gè)半導(dǎo)體器件之上。

參考流程圖500的操作506，將金屬布線形成在每個(gè)電介質(zhì)層中。在實(shí)施例中，形成金屬布線包括將金屬布線電耦合至一個(gè)或多個(gè)半導(dǎo)體器件。在一個(gè)實(shí)施例中，將金屬布線電耦合至一個(gè)或多個(gè)半導(dǎo)體器件包括耦合至包含在邏輯電路中的一個(gè)或多個(gè)半導(dǎo)體器件。

參考流程圖500的操作508，在至少一個(gè)電介質(zhì)層中并鄰近所述至少一個(gè)電介質(zhì)層的金屬布線形成金屬-絕緣體-金屬(MIM)電容器。在實(shí)施例中，形成MIM電容器包括將MIM電容器電耦合至一個(gè)或多個(gè)半導(dǎo)體器件。在一個(gè)實(shí)施例中，形成MIM電容器包括形成嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(eDRAM)電容器。

根據(jù)本發(fā)明的實(shí)施例，形成MIM電容器包括僅在一個(gè)電介質(zhì)層中形成MIM電容器。在另一個(gè)實(shí)施例中，形成MIM電容器包括僅在兩個(gè)電介質(zhì)層中、鄰近兩個(gè)電介質(zhì)層中的每個(gè)電介質(zhì)層的金屬布線且鄰近將兩個(gè)電介質(zhì)層中的每個(gè)電介質(zhì)層的金屬布線耦合的過孔形成MIM電容器。在一個(gè)這樣的實(shí)施例中，該方法進(jìn)一步包括，在形成兩個(gè)電介質(zhì)層中的第一個(gè)之后且在形成兩個(gè)電介質(zhì)層中的第二個(gè)和MIM電容器之前，在兩個(gè)電介質(zhì)層中的第一個(gè)上形成蝕刻停止層。然后對(duì)蝕刻停止層進(jìn)行構(gòu)圖以打開用于隨后形成MIM電容器的區(qū)域。兩個(gè)電介質(zhì)層中的第二個(gè)形成在已構(gòu)圖的蝕刻停止層上、該區(qū)域中。在又一個(gè)實(shí)施例中，形成MIM電容器包括在多于兩個(gè)電介質(zhì)層中并鄰近所有的這些多于兩個(gè)的電介質(zhì)層的金屬布線形成MIM電容器。

在實(shí)施例中，形成MIM電容器包括：在一個(gè)電介質(zhì)層中形成溝槽，沿著該溝槽的底部和側(cè)壁形成杯狀金屬板，在杯狀金屬板上形成與杯狀金屬板共形的第二電介質(zhì)層，以及在第二電介質(zhì)層上形成溝槽填充金屬板，第二電介質(zhì)層將溝槽填充金屬板與杯狀金屬板相隔離。在一個(gè)這樣的實(shí)施例中，形成溝槽包括形成具有垂直的或接近垂直的輪廓的溝槽側(cè)壁。在另一個(gè)這樣的實(shí)施例中，形成溝槽包括形成這樣的溝槽側(cè)壁，其從至少一個(gè)電介質(zhì)層的底部到所述至少一個(gè)電介質(zhì)層的頂部向外傾斜。在實(shí)施例中，形成第二電介質(zhì)層包括形成高K電介質(zhì)層。

在實(shí)施例中，制造具有集成到同一電介質(zhì)層中的電容器和金屬布線的半導(dǎo)體結(jié)構(gòu)的方法進(jìn)一步包括形成一個(gè)或多個(gè)蝕刻停止層，包括在各電介質(zhì)層之間和直接在最接近襯底的電介質(zhì)層的下方形成蝕刻停止層。在實(shí)施例中，形成一個(gè)或多個(gè)電介質(zhì)層包括形成一個(gè)或多個(gè)高K電介質(zhì)層。用于所制造的半導(dǎo)體結(jié)構(gòu)的特征的其他材料和結(jié)構(gòu)細(xì)節(jié)可以是例如上面所描述的用于半導(dǎo)體結(jié)構(gòu)200A、200B、300和400的特征的材料或結(jié)構(gòu)細(xì)節(jié)。

如此，公開了具有集成在同一電介質(zhì)層中的電容器和金屬布線的半導(dǎo)體結(jié)構(gòu)。在實(shí)施例中，半導(dǎo)體結(jié)構(gòu)包括設(shè)置在襯底之中或之上的多個(gè)半導(dǎo)體器件。半導(dǎo)體結(jié)構(gòu)還包括設(shè)置在多個(gè)半導(dǎo)體器件之上的一個(gè)或多個(gè)電介質(zhì)層。半導(dǎo)體結(jié)構(gòu)還包括設(shè)置在每個(gè)電介質(zhì)層中并且電耦合至一個(gè)或多個(gè)半導(dǎo)體器件的金屬布線。半導(dǎo)體結(jié)構(gòu)還包括設(shè)置在一個(gè)電介質(zhì)層中的金屬-絕緣體-金屬(MIM)電容器，其鄰近所述至少一個(gè)電介質(zhì)層的金屬布線，并且電耦合至一個(gè)或多個(gè)所述半導(dǎo)體器件。在一個(gè)這樣的實(shí)施例中，金屬布線的至少一部分電耦合至包括在邏輯電路中的一個(gè)或多個(gè)半導(dǎo)體器件，并且MIM電容器是嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(eDRAM)電容器。