相關(guān)申請

本申請享有以美國臨時專利申請62/300,949號(申請日：2016年2月29日)及美國專利申請15/267,948號(申請日：2016年9月16日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照這些基礎(chǔ)申請而包含基礎(chǔ)申請的全部內(nèi)容。

實施方式涉及一種半導(dǎo)體存儲裝置及其制造方法。

背景技術(shù)：

近年來，提出有一種使存儲單元三維地集成而成的積層型半導(dǎo)體存儲裝置。在這種積層型半導(dǎo)體存儲裝置中，在半導(dǎo)體襯底上設(shè)置著電極膜與絕緣膜交替地積層而成的積層體，且設(shè)置著貫通積層體的半導(dǎo)體部件。而且，在電極膜與半導(dǎo)體部件的每一交叉部分形成存儲單元。在這種半導(dǎo)體存儲裝置中，也要求更進一步的微細化。

技術(shù)實現(xiàn)要素：

實施方式提供一種容易微細化的半導(dǎo)體存儲裝置及其制造方法。

實施方式的半導(dǎo)體存儲裝置具備：配線，沿第1方向延伸；半導(dǎo)體部件，沿相對于所述第1方向交叉的第2方向延伸；電極，設(shè)置在所述配線與所述半導(dǎo)體部件之間；第1絕緣膜，設(shè)置在所述配線與所述電極之間；第2絕緣膜，設(shè)置在所述第1絕緣膜與所述電極之間；第3絕緣膜，設(shè)置在所述電極與所述半導(dǎo)體部件之間；及含金屬的層，設(shè)置在所述第1絕緣膜與所述第2絕緣膜之間或所述第1絕緣膜的內(nèi)部，且金屬的面濃度為1×10¹⁴cm^-2以上且5×10¹⁵cm^-2以下。

實施方式的半導(dǎo)體存儲裝置的制造方法在襯底上，通過使第1膜與第2膜交替地積層而形成積層體。所述方法是在所述積層體形成沿第1方向延伸的第1溝槽。所述方法是經(jīng)由所述第1溝槽將所述第2膜的一部分去除，由此，在所述第1溝槽的側(cè)面形成沿所述第1方向延伸的第1凹部。所述方法是在所述第1凹部的內(nèi)表面上形成第1絕緣膜。所述方法是通過對所述第1絕緣膜的表面導(dǎo)入金屬，而形成含金屬的層。所述方法是在所述第1絕緣膜的表面上形成第2絕緣膜。所述方法是在所述第1凹部內(nèi)形成電極。所述方法是在所述第1溝槽的側(cè)面上形成第3絕緣膜。所述方法是在所述第1溝槽內(nèi)形成半導(dǎo)體部件。所述方法是將所述半導(dǎo)體部件、所述第3絕緣膜、所述電極、所述第2絕緣膜及所述含金屬的層在所述第1方向上分斷。所述方法是在所述積層體形成沿所述第1方向延伸的第2溝槽。所述方法是經(jīng)由所述第2溝槽將所述第2膜的剩余部分去除，由此，在所述第2溝槽的側(cè)面形成沿所述第1方向延伸的第2凹部。所述方法是在所述第2凹部內(nèi)形成配線。

附圖說明

圖1是表示實施方式的半導(dǎo)體存儲裝置的框圖。

圖2是表示實施方式的半導(dǎo)體存儲裝置的存儲器陣列的立體圖。

圖3是表示圖2的區(qū)域a的剖視圖。

圖4是表示實施方式的半導(dǎo)體存儲裝置的存儲單元的能帶圖。

圖5～圖16是表示實施方式的半導(dǎo)體存儲裝置的制造方法的剖視圖。

具體實施方式

以下，參照附圖，對實施方式進行說明。

圖1是表示實施方式的半導(dǎo)體存儲裝置的框圖。

圖2是表示實施方式的半導(dǎo)體存儲裝置的存儲器陣列的立體圖。

圖3是表示圖2的區(qū)域a的剖視圖。

如圖1所示，在本實施方式的半導(dǎo)體存儲裝置1中，在硅襯底10內(nèi)及硅襯底10上，設(shè)置著存儲數(shù)據(jù)的存儲器陣列ma、及驅(qū)動存儲器陣列ma的控制電路cc。硅襯底10例如由硅的單晶形成。

如圖2所示，在存儲器陣列ma中，在硅襯底10上設(shè)置著積層體12。以下，在本說明書中，為了便于說明，采用xyz正交坐標系。將相對于硅襯底10的上表面10a平行且相互正交的2個方向設(shè)為“x方向”及“y方向”，將相對于硅襯底10的上表面10a垂直的方向設(shè)為“z方向”。另外，也將z方向之中從硅襯底10朝向積層體12的方向稱為“上”，也將它的相反方向稱為“下”，該區(qū)別是為了方便起見，與重力的方向無關(guān)。

如圖2所示，在積層體12中，包含例如硅氧化物的層間絕緣膜14沿著z方向相互隔開地排列。在積層體12，形成著沿y方向延伸的多條存儲溝槽mt、及沿y方向延伸的多條狹縫st。存儲溝槽mt及狹縫st沿著x方向交替地排列。各存儲溝槽mt及各狹縫st貫通積層體12，并到達至硅襯底10。在本說明書中，當某個構(gòu)成部件沿y方向延伸時，該構(gòu)成部件中最長的方向是y方向。關(guān)于其他方向也同樣。在各存儲溝槽mt及狹縫st中，最長的方向是y方向，其次長的方向是z方向，最短的方向是x方向。

在積層體12中，在x方向上的存儲溝槽mt與狹縫st之間且z方向上的層間絕緣層14間的各處，設(shè)置著沿y方向延伸的1根字線wl、及沿著y方向排列的多個浮置柵極電極fg。因此，在積層體12中，字線wl沿著x方向及z方向排列成二維矩陣狀。浮置柵極電極fg沿著x方向、y方向及z方向排列成三維矩陣狀。

字線wl包含導(dǎo)電性材料，例如由包含鎢(w)的主體部(未圖示)、及包含鈦氮化物(tin)的障壁金屬層(未圖示)構(gòu)成。障壁金屬層配置在主體部的上表面上、下表面上及朝向浮置柵極電極fg的側(cè)面上。浮置柵極電極fg包含導(dǎo)電性材料，例如由包含雜質(zhì)的多晶硅形成。

在各存儲溝槽mt內(nèi)，設(shè)置著多個半導(dǎo)體部件20。半導(dǎo)體部件20例如由硅形成。各半導(dǎo)體部件20的形狀為沿z方向延伸的大致四角柱形，下端連接于硅襯底10。多個半導(dǎo)體部件20沿著y方向相互隔開地排列成一列。在y方向上，半導(dǎo)體部件20與浮置柵極電極fg配置在相同位置。因此，浮置柵極電極fg配置在半導(dǎo)體部件20與字線wl之間。另外，各半導(dǎo)體部件20配置在隔著存儲溝槽mt在x方向上隔開的浮置柵極電極fg間。

如圖3所示，在字線wl與浮置柵極電極fg之間，設(shè)置著阻擋絕緣膜21。阻擋絕緣膜21是即使被施加控制電路cc(參照圖1)輸出的規(guī)定的驅(qū)動電壓，實質(zhì)上也不流通電流的膜。在阻擋絕緣膜21中，從字線wl側(cè)朝向浮置柵極電極fg，依次積層有高介電常數(shù)層21a、低介電常數(shù)層21b及高介電常數(shù)層21c。高介電常數(shù)層21a及21c的介電常數(shù)比低介電常數(shù)層21b的介電常數(shù)高。高介電常數(shù)層21a及低介電常數(shù)層21b配置在字線wl的上表面上、下表面上、及朝向浮置柵極電極fg的側(cè)面上。高介電常數(shù)層21a與字線wl相接。

例如，高介電常數(shù)層21a及21c由鉿硅氧化物(hfsio)形成，低介電常數(shù)層21b由硅氧化物(sio)形成。另外，高介電常數(shù)層21a及21c也可由鋯氧化物(zro)或鋯硅氧化物(zrsio)等金屬氧化物形成，低介電常數(shù)層21b也可由鋁氧化物(alo)形成。

在阻擋絕緣膜21與浮置柵極電極fg之間，設(shè)置著電極間絕緣膜22。電極間絕緣膜22配置在浮置柵極電極fg的上表面上、下表面上、及朝向字線wl的側(cè)面上。電極間絕緣膜22由與硅氧化物相比障壁高度較高且介電常數(shù)較高的絕緣材料形成，例如，由硅氮化物(sin)形成。另外，高介電常數(shù)層21c配置在電極間絕緣膜22的上表面上、下表面上、及朝向字線wl的側(cè)面上。

在各半導(dǎo)體部件20與沿著z方向排列成一列的多個浮置柵極電極fg之間，設(shè)置著隧道絕緣膜23。隧道絕緣膜23是通常為絕緣性但如果被施加控制電路cc輸出的規(guī)定的驅(qū)動電壓則流通隧道電流的膜。隧道絕緣膜23例如由硅氧化物形成。另外，隧道絕緣膜23也可為氧化硅層、氮化硅層及氧化硅層堆積而成的ono(oxide-nitride-oxide，氧化物-氮化物-氧化物)膜。隧道絕緣膜23的形狀為沿z方向延伸的帶狀。隧道絕緣膜23整體的平均介電常數(shù)比阻擋絕緣膜21整體的平均介電常數(shù)低。

而且，在阻擋絕緣膜21的高介電常數(shù)層21c中的與電極間絕緣膜22相接的部分，形成著包含金屬例如鉬(mo)的含金屬的層25。在一例中，高介電常數(shù)層21c整體的厚度為5nm(納米)左右，其中，含金屬的層25的厚度為1nm左右。在含金屬的層25中，例如，鉬以單體的點或與鉿的合金的點的形式存在。含金屬的層25中的鉬的面濃度例如為1×10¹⁴cm^-2以上且5×10¹⁵cm^-2以下。另外，在本實施方式中，含金屬的層25形成在阻擋絕緣膜21的內(nèi)部，但也可作為獨立于阻擋絕緣膜21的層而設(shè)置在阻擋絕緣膜21與電極間絕緣膜22之間。

包含半導(dǎo)體部件20、隧道絕緣膜23、浮置柵極電極fg、電極間絕緣膜22及高介電常數(shù)層21c的構(gòu)造體在y方向上相互隔開地排列。另外，含金屬的層25包含在高介電常數(shù)層21c中。該構(gòu)造體間可由絕緣材料填埋，也可形成為氣隙。狹縫st內(nèi)也是可由絕緣材料填埋，也可形成為氣隙。

如圖2所示，在積層體12上設(shè)置著通孔28，在通孔28上設(shè)置著沿x方向延伸的位線bl。位線bl經(jīng)由通孔28連接于半導(dǎo)體部件20的上端。

接下來，對本實施方式的半導(dǎo)體存儲裝置的動作進行說明。

圖4是表示本實施方式的半導(dǎo)體存儲裝置的存儲單元的能帶圖。

另外，為了容易直觀地理解，在圖4中填寫形成各部分的材料例，但各部分的材料并不限定于圖4中填寫的材料。

如圖3所示，在本實施方式的半導(dǎo)體存儲裝置1中，在半導(dǎo)體部件20與字線wl的每一交叉部分形成包含浮置柵極電極fg的存儲單元。存儲單元是場效應(yīng)晶體管，半導(dǎo)體部件20作為通道發(fā)揮功能，字線wl作為柵極發(fā)揮功能，隧道絕緣膜23作為柵極絕緣膜發(fā)揮功能，浮置柵極電極fg作為浮置柵極發(fā)揮功能。

此時，如圖4所示，浮置柵極電極fg及含金屬的層25成為夾在隧道絕緣膜23與阻擋絕緣膜21之間的能級的阱。另外，浮置柵極電極fg與含金屬的層25通過電極間絕緣膜22而電分離。

在對某個存儲單元(稱為“選擇單元”)寫入數(shù)據(jù)時，控制電路cc(參照圖1)向字線wl與半導(dǎo)體部件20之間施加將字線wl設(shè)為正極且將半導(dǎo)體部件20設(shè)為負極的寫入電壓。由此，半導(dǎo)體部件20內(nèi)的電子在隧道絕緣膜23內(nèi)作為隧道電流流動，并注入至浮置柵極電極fg內(nèi)。

注入至浮置柵極電極fg內(nèi)的電子的一部分在浮置柵極電極fg內(nèi)散射而失去能量，并蓄積在浮置柵極電極fg內(nèi)。注入至浮置柵極電極fg內(nèi)的其余電子在浮置柵極電極fg內(nèi)不怎么失去能量，而以保持高能量的狀態(tài)通過電極間絕緣膜22，并碰撞于含金屬的層25。然后，在含金屬的層25散射而失去能量，由此，蓄積在含金屬的層25內(nèi)。因蓄積在浮置柵極電極fg內(nèi)及含金屬的層25的電子而存儲單元的閾值電壓變化，從而寫入數(shù)據(jù)。

接下來，對本實施方式的半導(dǎo)體存儲裝置的制造方法進行說明。

圖5～圖16是表示本實施方式的半導(dǎo)體存儲裝置的制造方法的剖視圖。

圖5～圖16之中，圖14以外的圖表示xz截面。圖5～圖9、圖15、圖16是整體圖，圖10～圖13是局部放大圖。圖14表示xy截面。

首先，如圖5所示，準備硅襯底10。接著，在硅襯底10上，例如通過cvd(chemicalvapordeposition，化學氣相沉積)法使硅氧化物及硅氮化物交替地堆積。由此，沿著z方向交替地積層包含硅氧化物的層間絕緣膜14及氮化硅膜31，形成積層體12。

接著，如圖6所示，例如通過光刻法及rie(reactiveionetching，反應(yīng)性離子蝕刻)法，在積層體12形成多條到達至硅襯底10且沿y方向延伸的存儲溝槽mt。

接著，如圖7所示，經(jīng)由存儲溝槽mt，實施例如使用熱磷酸的濕式蝕刻。由此，將氮化硅膜31中的露出至存儲溝槽mt內(nèi)的部分去除，在存儲溝槽mt的側(cè)面形成凹部32。凹部32沿著存儲溝槽mt沿y方向延伸。

接著，如圖8所示，通過例如cvd法，在整面形成高介電常數(shù)材料例如鉿硅氧化物(hfsio)。由此，在存儲溝槽mt的內(nèi)表面上大致均勻地形成高介電常數(shù)層21c。高介電常數(shù)層21c也形成在凹部32的內(nèi)表面上。高介電常數(shù)層21c的厚度例如設(shè)為5nm。接著，進行熱處理，將高介電常數(shù)層21c結(jié)晶化。

接著，如圖9所示，通過例如等離子體摻雜法，將鉬導(dǎo)入到高介電常數(shù)層21c的表面。具體來說，向腔室內(nèi)導(dǎo)入氬(ar)或氦(he)等稀有氣體，施加高頻電力進行等離子體化，并且導(dǎo)入五氯化鉬(mocl5)或六氟化鉬(mof6)等原料。由此，原料中所包含的鉬原子離子化，并侵入到高介電常數(shù)層21c內(nèi)。但是，由于未對鉬離子施加偏置電壓，所以，鉬離子停留在高介電常數(shù)層21c的極表層部分。

其結(jié)果，如圖10所示，在高介電常數(shù)層21c的露出面的附近，形成極薄的含金屬的層25。例如，含金屬的層25的厚度成為1nm左右，鉬的面濃度例如成為1×10¹⁴cm^-2以上且5×10¹⁵cm^-2以下。多數(shù)情況下，不形成鉬的連續(xù)膜，而以鉬單體的點或鉬鉿合金的點的形式存在于高介電常數(shù)層21c中。

接著，如圖11所示，通過例如cvd法使硅氮化物堆積，在存儲溝槽mt的內(nèi)表面上形成電極間絕緣膜22。接著，使硅堆積，在存儲溝槽mt的內(nèi)表面上形成導(dǎo)電性的硅膜33。硅膜33的堆積量設(shè)為填埋凹部32內(nèi)且未將存儲溝槽mt整體完全填埋的量。

接著，如圖12所示，例如通過實施rie等各向異性蝕刻，而將硅膜33、電極膜絕緣膜22及高介電常數(shù)層21c中的堆積在凹部32的外部的部分去除。由此，硅膜33、電極膜絕緣膜22及高介電常數(shù)層21c殘留在凹部32內(nèi)，且在凹部32間相互隔開。

接著，如圖13所示，在存儲溝槽mt的側(cè)面上，使硅氧化物堆積，而形成隧道絕緣膜23。接著，使硅堆積而在存儲溝槽mt內(nèi)填埋半導(dǎo)體部件34。

接著，如圖14所示，通過將半導(dǎo)體部件34、隧道絕緣膜23、硅膜33、電極間絕緣膜22及高介電常數(shù)層21c選擇性地去除而在y方向上分斷。其結(jié)果，在各存儲溝槽mt內(nèi)，半導(dǎo)體部件34被分斷為多根半導(dǎo)體部件20。另外，硅膜33沿著y方向在每一半導(dǎo)體部件20被分斷而成為浮置柵極電極fg。另外，高介電常數(shù)層21c中的除了含金屬的層25以外的部分也可不被分斷而殘留。接著，利用硅氧化物(未圖示)填埋存儲溝槽mt的剩余部分內(nèi)。

接著，如圖15所示，在積層體12中的存儲溝槽mt間的部分形成沿y方向延伸的狹縫st。狹縫st到達至硅襯底10。

接著，如圖16所示，經(jīng)由狹縫st實施蝕刻，將氮化硅膜31的剩余部分去除。例如，實施使用熱磷酸的濕式蝕刻。此時，高介電常數(shù)層21c作為蝕刻終止層發(fā)揮功能。由此，在狹縫st的側(cè)面形成沿y方向延伸的凹部35。

接著，如圖3所示，使低介電常數(shù)材料例如硅氧化物堆積，而在狹縫st的內(nèi)表面上形成低介電常數(shù)層21b。接著，使高介電常數(shù)材料例如鉿硅氧化物堆積而形成高介電常數(shù)層21a。通過高介電常數(shù)層21c、低介電常數(shù)層21b及高介電常數(shù)層21a，形成阻擋絕緣膜21。

接著，使例如鈦氮化物堆積而在狹縫st的內(nèi)表面上形成障壁金屬層，接著，使鎢堆積。接著，通過實施rie等各向異性蝕刻，而將鎢及障壁金屬層中的堆積在凹部35的外部的部分去除。由此，鎢及障壁金屬層在每一凹部35被分斷，在各凹部35內(nèi)填埋字線wl。另外，阻擋絕緣膜21也在每一凹部35被分斷。

接著，如圖2所示，在積層體12上形成絕緣膜(未圖示)，在該絕緣膜內(nèi)形成通孔28，并使它連接于半導(dǎo)體部件20的上端。接著，在該絕緣膜上形成沿x方向延伸的位線bl，并使它連接于通孔28。像這樣，制造本實施方式的半導(dǎo)體存儲裝置1。

接下來，對本實施方式的效果進行說明。

如圖3所示，在本實施方式的半導(dǎo)體存儲裝置1中，在阻擋絕緣膜21中的與電極間絕緣膜22相接的部分，設(shè)置著含有鉬的含金屬的層25。由此，能夠通過含金屬的層25捕捉從半導(dǎo)體部件20經(jīng)由隧道絕緣膜23注入至浮置柵極電極fg內(nèi)的電子中、已貫通浮置柵極電極fg的電子。因此，本實施方式的半導(dǎo)體存儲裝置1的寫入特性良好。

另外，通過設(shè)置含金屬的層25，可防止在寫入動作時以保持較高能量的狀態(tài)通過浮置柵極電極fg的電子(ballisticelectron，彈道電子)碰撞于阻擋絕緣膜21，而避免阻擋絕緣膜21受損。因此，半導(dǎo)體存儲裝置1的可靠性較高。

一般來說，x方向上的浮置柵極電極fg的厚度越薄，則以保持較高能量的狀態(tài)通過浮置柵極電極fg的電子(ballisticelectron)越多，能夠通過浮置柵極電極fg捕捉電子的概率越低。因此，如果不設(shè)置含金屬的層25，則在伴隨著半導(dǎo)體存儲裝置的微細化而浮置柵極電極fg變薄時，寫入特性降低，并且可靠性降低。

相對于此，根據(jù)本實施方式，由于設(shè)置著含金屬的層25，所以，即使將浮置柵極電極fg設(shè)為較薄，也可通過含金屬的層25捕捉已通過浮置柵極電極fg的電子。因此，可抑制寫入特性降低，并且可提高可靠性。換句話說，可保持所要求的寫入特性及可靠性，并且可將半導(dǎo)體存儲裝置微細化。

進而，在本實施方式中，使含金屬的層25含有鉬。鉬的功函數(shù)為例如4.36～4.95ev，費米能量為例如5.9ev，由于鉬的功函數(shù)與費米能量的合計值相對較大，所以，可相對于阻擋絕緣膜21及電極間絕緣膜22形成較深的能級。其結(jié)果，含金屬的層25蓄積電子的能力較高。

進而，在本實施方式的半導(dǎo)體存儲裝置1中，在浮置柵極電極fg與含金屬的層25之間設(shè)置著電極間絕緣膜22，因此，能夠?qū)⒏≈脰艠O電極fg與含金屬的層25電分離。由此，能夠使經(jīng)由隧道絕緣膜23注入的電子分開蓄積到浮置柵極電極fg及含金屬的層25。其結(jié)果，可防止在浮置柵極電極fg內(nèi)過量地蓄積電子而對隧道絕緣膜23施加過大的電場，并且可防止在含金屬的層25內(nèi)過量地蓄積電子而對阻擋絕緣膜21施加過大的電場。其結(jié)果，能夠使在隧道絕緣膜23流動的泄漏電流及在阻擋絕緣膜21流動的泄漏電流均降低。

另外，在本實施方式中，表示作為使含金屬的層25含有的金屬而使用鉬的例子，但并不限定于此，只要是金屬，便可獲得一定效果。

另外，在本實施方式中，表示如下例子，即，如圖8所示，在存儲溝槽mt的內(nèi)表面上形成高介電常數(shù)層21c后，如圖9及圖10所示，對高介電常數(shù)層21c的最表層導(dǎo)入鉬而形成含金屬的層25，如圖11所示，形成電極間絕緣膜22及硅膜33，如圖12所示，將硅膜33、電極膜絕緣膜22及高介電常數(shù)層21c在每一凹部32分斷。然而，制造半導(dǎo)體存儲裝置1的工藝的順序并不限定于此，而為任意。例如，也可形成高介電常數(shù)層21c，并通過rie在每一凹部32分斷后，使它結(jié)晶化，對高介電常數(shù)層21c及層間絕緣膜14導(dǎo)入鉬，通過使用稀氫氟酸的濕式處理等，將層間絕緣膜14中的導(dǎo)入有鉬的表層部分去除，形成電極間絕緣膜22及硅膜33，并將它們在每一凹部32分斷。

根據(jù)以上所說明的實施方式，能夠?qū)崿F(xiàn)容易微細化的半導(dǎo)體存儲裝置及其制造方法。

已對本發(fā)明的若干實施方式進行了說明，但這些實施方式是作為例子而提出，并不意圖限定發(fā)明的范圍。這些新穎的實施方式能以其他多種方式實施，能夠在不脫離發(fā)明的主旨的范圍內(nèi)進行各種省略、置換、變更。這些實施方式或其變化包含在發(fā)明的范圍或主旨中，并且包含在權(quán)利要求書所記載的發(fā)明及其均等的范圍內(nèi)。