技術(shù)領(lǐng)域

實施方式涉及一種半導(dǎo)體存儲裝置。

背景技術(shù)：

提出有如下三維構(gòu)造的半導(dǎo)體存儲裝置，即，該半導(dǎo)體存儲裝置在將電極層介隔絕緣層積層多個而成的積層體形成有存儲孔洞，且在該存儲孔洞的側(cè)壁介隔電荷蓄積層而設(shè)置有成為通道的硅體。電極層作為存儲單元的控制柵極發(fā)揮功能，通過使存儲孔洞的尺寸變小，或使存儲孔洞的數(shù)量增加，而使半導(dǎo)體存儲裝置的集成度增加。然而，伴隨這種存儲單元的微細(xì)化，有經(jīng)由存儲孔洞連接的配線變得過密而在存儲器動作中產(chǎn)生不良情況的顧慮。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施方式提供一種抑制在存儲器動作中產(chǎn)生不良情況的半導(dǎo)體存儲裝置。

實施方式的半導(dǎo)體存儲裝置具備襯底、積層體、多個柱狀部、配線部、及第一配線。所述積層體設(shè)置在所述襯底上。所述積層體具有多個電極層。所述多個電極層分別隔開而積層。所述多個柱狀部設(shè)置在所述積層體內(nèi)。所述多個柱狀部在所述積層體的積層方向延伸。所述多個柱狀部分別具有：半導(dǎo)體部；及存儲器膜，設(shè)置在所述半導(dǎo)體部與所述電極層之間。所述配線部設(shè)置在所述積層體內(nèi)。所述配線部在第一方向延伸。所述第一配線設(shè)置在所述多個柱狀部上。所述第一配線在與所述第一方向交叉的第二方向延伸。所述多個柱狀部在設(shè)定相對于所述第一方向及所述第二方向交叉的第三方向延伸的假想性的第一直線時被分為：第一組，包含中心軸沿所述第三方向而交替配置在所述第一直線的兩側(cè)的n個(n為3以上的整數(shù))柱狀部；及第二組，包含形成使所述第一組相對于所述第一直線反轉(zhuǎn)的位置關(guān)系的n個柱狀部；且所述第一組及所述第二組交替排列。

附圖說明

圖1是第一實施方式的半導(dǎo)體存儲裝置的示意立體圖。

圖2是第一實施方式的半導(dǎo)體存儲裝置的示意截面圖。

圖3是圖2的區(qū)域A的放大圖。

圖4A是第一實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖4B是表示圖4A的一部分的圖。

圖5是表示柱狀部的配置的參考圖。

圖6是第一實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖7A～圖7D是圖6的A1-A2線、B1-B2線、C1-C2線及D1-D2線的截面圖。

圖8A～圖8D是圖6的E1-E2線、F1-F2線、G1-G2線及H1-H2線的截面圖。

圖9是第二實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖10是第二實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖11A～圖11E是圖10的A1-A2線、B1-B2線、C1-C2線、D1-D2線及E1-E2線的截面圖。

圖12A～圖12E是圖10的F1-F2線、G1-G2線、H1-H2線、I1-I2線及J1-J2線的截面圖。

圖13是第三實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖14是第三實施方式的變化例的半導(dǎo)體存儲裝置的示意平面圖。

圖15是第四實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖16是第五實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖17是實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖18是半導(dǎo)體存儲裝置的比較圖。

圖19是半導(dǎo)體存儲裝置的比較圖。

圖20是半導(dǎo)體存儲裝置的比較圖。

圖21A～圖21D是表示半導(dǎo)體存儲裝置的特性的圖。

圖22是實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖23A～圖23C是表示柱狀部的配置的圖。

圖24A～圖24D是表示半導(dǎo)體存儲裝置的特性的圖。

圖25A～圖25D是表示半導(dǎo)體存儲裝置的特性的圖。

圖26A～圖26D是表示半導(dǎo)體存儲裝置的特性的圖。

圖27是第六實施方式的半導(dǎo)體存儲裝置的示意立體圖。

具體實施方式

以下，參照圖式對實施方式進行說明。另外，各圖式中，對相同要素附上相同符號。

以下，以具有三維構(gòu)造的半導(dǎo)體存儲裝置為例進行說明。

(第一實施方式)

圖1是第一實施方式的半導(dǎo)體存儲裝置的示意立體圖。

圖2是第一實施方式的半導(dǎo)體存儲裝置的示意截面圖。圖3是圖2的區(qū)域A的放大圖。

圖1表示半導(dǎo)體存儲裝置1的存儲單元陣列。圖2及圖3表示存儲單元陣列的截面圖。另外，圖1中未圖示絕緣層31、絕緣層32、絕緣層33及接觸部V1。

圖1中，將相對于襯底10的上表面10a而平行的方向且相互正交的2個方向設(shè)為X方向及Y方向，且將相對于這些X方向及Y方向的雙方而正交的方向設(shè)為Z方向。Z方向為積層方向。

如圖1及圖2所示般，在襯底10上介隔絕緣層30而設(shè)置有積層體15。積層體15具有多個電極層WL、多個絕緣層30、源極側(cè)選擇柵極SGS、及漏極側(cè)選擇柵極SGD。多個電極層WL分別隔開而積層，多個絕緣層30設(shè)置在多個電極層WL之間。多個電極層WL及多個絕緣層30例如是逐層交替積層。另外，圖示的電極層WL的層數(shù)為一例，電極層WL的層數(shù)為任意。

在積層體15的最下層設(shè)置有源極側(cè)選擇柵極SGS。在積層體15的最上層設(shè)置有漏極側(cè)選擇柵極SGD。在積層體15上設(shè)置有絕緣層30。

多個電極層WL包含例如金屬、金屬硅化物或多晶硅。另外，源極側(cè)選擇柵極SGS及漏極側(cè)選擇柵極SGD可包含與上述多個電極層WL相同的材料，也可包含與上述多個電極層WL不同的材料。絕緣層30、絕緣層31、絕緣層32及絕緣層33使用包含例如硅氧化物的絕緣層。

在積層體15內(nèi)設(shè)置有沿Z方向延伸的柱狀部CL。柱狀部CL例如設(shè)置為圓柱或橢圓柱狀。柱狀部CL的配置的詳細(xì)情況將在下文敘述。

如圖3所示般，柱狀部CL具有通道體20A(半導(dǎo)體部)、存儲器膜21A、及核心絕緣部22A。通道體20A為例如硅膜。

存儲器膜21A設(shè)置在積層體15與通道體20A之間。存儲器膜21A從通道體20A側(cè)依序積層有隧道絕緣層21a、電荷蓄積層21b及區(qū)塊絕緣層21c。隧道絕緣層21a為如下層，即，通常為絕緣性，但當(dāng)被施加處于半導(dǎo)體存儲裝置1的驅(qū)動電壓的范圍內(nèi)的特定電壓時流動隧道電流。電荷蓄積層21b為蓄積電荷的層，例如使用包含硅氮化物的層。區(qū)塊絕緣層21c為即便被在半導(dǎo)體存儲裝置1的驅(qū)動電壓的范圍內(nèi)施加電壓實質(zhì)上也不會流動電流的層，且為由高介電常數(shù)材料例如硅氧化物、鋁氧化物或鉿氧化物形成的氧化層，或?qū)⑦@些氧化層積層而成的多層膜。

存儲器膜21A也能以具有浮動?xùn)艠O的方式構(gòu)成。例如，存儲器膜21A也能以如下方式形成，即，挖掘電極層WL，并將浮動?xùn)艠O埋入于其內(nèi)部。

核心絕緣部22A設(shè)置在通道體20A的內(nèi)側(cè)。核心絕緣部22A包含例如硅氧化膜，也可包含氣隙。也可在通道體20A的內(nèi)側(cè)設(shè)置核心絕緣部22A。

在積層體15設(shè)置有在積層體15內(nèi)沿X方向及Z方向延伸的配線部LI。配線部LI經(jīng)由接點(未圖示)而電性連接于其之上的源極線SL。配線部LI由例如鎢等金屬材料形成。配線部LI具有相對于XZ平面而平行的板狀部分。例如，配線部LI也可將多個板狀部分相互連接。例如，在圖1中，將配線部LI的2個板狀部分相互連接。

在配線部LI的側(cè)壁設(shè)置有絕緣膜40。絕緣膜40是與配線部LI相同地沿X方向及Z方向延伸。作為絕緣膜40，使用包含例如硅氧化物的膜。配線部LI在其下表面與柱狀部CL電性連接。

接點部Cb設(shè)置在通道體20A的上端。此外，接點部V1設(shè)置在接點部Cb上。接點部V1比接點部Cb細(xì)。接點部Cb及接點部V1例如為接觸插塞，且是將鎢層及鈦氮化層等含金屬層積層而形成。

在接點部V1上設(shè)置有多個位線BL。多個位線BL分別在X方向隔開，且沿Y方向延伸。多個位線BL例如由金屬膜形成。通道體20A的上端經(jīng)由接點部Cb及接點部V1而連接于位線BL。

從在Y方向隔開的各個區(qū)域分別選擇1個而得的多個柱狀部CL(通道體20A)連接于共通的1個位線BL。各位線BL經(jīng)由1個接點部V1及1個接點部Cb而連接于1個柱狀部CL，該柱狀部CL設(shè)置在分割為特定區(qū)塊的積層體15中。此此，“區(qū)塊”是指相當(dāng)于相鄰的配線部LI間的部分。各位線BL遍及多個區(qū)塊而在Y方向延伸，且在每一區(qū)塊連接于1個柱狀部CL。另外，圖2表示1個位線BL經(jīng)由接點部V1及接點部Cb而連接于區(qū)塊內(nèi)的1個柱狀部CL的狀態(tài)，伴隨柱狀部CL的配置的柱狀部CL及位線BL的連接的詳細(xì)情況將在下文敘述。

在柱狀部CL的上端形成有漏極側(cè)選擇晶體管STD，且在下端形成有源極側(cè)選擇晶體管STS。存儲單元MC、漏極側(cè)選擇晶體管STD及源極側(cè)選擇晶體管STS為在積層體15的積層方向(Z方向)流動電流的立式晶體管。

上述各選擇柵極SGD、SGS作為各選擇晶體管STD、STS的柵極電極(控制柵極)發(fā)揮功能。在各選擇柵極SGD、SGS的各者與通道體20A之間，設(shè)置有作為各選擇晶體管STD、STS的柵極絕緣膜發(fā)揮功能的存儲器膜21A。

在漏極側(cè)選擇晶體管STD與源極側(cè)選擇晶體管STS之間，設(shè)置有將各層的電極層WL作為控制柵極的多個存儲單元MC。

這些多個存儲單元MC、漏極側(cè)選擇晶體管STD及源極側(cè)選擇晶體管STS通過通道體20A串聯(lián)連接而構(gòu)成1個存儲器串。通過將該存儲器串配置在相對于X-Y面而平行的面方向，例如配置為鋸齒格子狀，而將多個存儲單元MC在X方向、Y方向及Z方向三維地設(shè)置。

實施方式的半導(dǎo)體存儲裝置1能夠電性且自由地進行數(shù)據(jù)的刪除·寫入，即便切斷電源也能夠保持存儲內(nèi)容。

以下，對柱狀部CL的配置進行敘述。

在以下的圖式中，存在表示相鄰的柱狀部CL接觸的部分，但能夠以相對柱狀部CL的外側(cè)具有裕度的方式配置柱狀部CL。

圖4A是第一實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖4B是表示圖4A的一部分的圖。

圖5是表示柱狀部的配置的參考圖。

圖6是第一實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖7A～圖7D是圖6的A1-A2、B1-B2線、C1-C2線及D1-D2線的截面圖。

圖8A～圖8D是圖6的E1-E2線、F1-F2線、G1-G2線及H1-H2線的截面圖。

圖4A是存儲單元陣列的俯視圖，且是表示貫通于1個電極層WL的柱狀部CL1～CL4的配置的圖。圖4B是表示圖4A所示的柱狀部CL1～CL4的一部分的圖。圖5是存儲單元陣列的俯視圖，且是表示電極層WL的柱狀部CL1～CL4的配置的參考圖。圖6是存儲單元陣列的俯視圖，且是表示各柱狀部CL1～CL4與位線BL的連接的圖。圖7A～圖7D是表示柱狀部CL1～CL4與位線BL1～BL4的連接的截面圖。圖8A～圖8D是表示柱狀部CL1～CL4與位線BL5～BL8的連接的截面圖。

如圖4A所示般，將多個柱狀部CL1的列即第一列CLA1、多個柱狀部CL2的列即第二列CLA2、多個柱狀部CL3的列即第三列CLA3、及多個柱狀部CL4的列即第四列CLA4形成在電極層WL。雖然以下敘述柱狀部的列為4列的情況，但例如能夠形成n(n為整數(shù)，且為3≦n≦18)列的柱狀部CL的列。

于在電極層WL形成有沿X方向的直線的情況下，第一列CLA1的各柱狀部CL1位于直線D1上。第二列CLA2的第奇數(shù)個的各柱狀部CL2位于直線D2a上。第二列CLA2的第偶數(shù)個的各柱狀部CL2位于直線D2b上。第三列CLA3的各柱狀部CL3位于直線D3上。第四列CLA4的第奇數(shù)個的各柱狀部CL4位于直線D4a上。第四列CLA4的第偶數(shù)個的各柱狀部CL4位于直線D4b上。例如，各柱狀部CL1、CL3排列在沿X方向的直線上，各柱狀部CL2、CL4沿X方向排列為鋸齒狀。另外，第一列CLA1～CLA4的柱狀部CL1～CL4從-X方向朝+X方向依序配置。

柱狀部CL1～CL4在與X方向及Y方向交叉的方向配置為鋸齒狀。例如，在圖4B中，在將與X方向及Y方向交叉的方向設(shè)為方向dr1的情況下，柱狀部CL1～CL4未沿方向dr1配置。此外，柱狀部CL1～CL4在形成有沿與X方向及Y方向交叉的方向dr2的直線Dr的情況下被分為：組50，包含將柱狀部CL的中心交替配置在直線Dr的兩側(cè)的柱狀部CL；及組51，包含形成使組50相對于直線Dr反轉(zhuǎn)的位置關(guān)系的柱狀部CL。即，組50包含將柱狀部CL1～CL4的中心c1～c4交替配置在直線Dr的兩側(cè)的柱狀部CL1～CL4，且組51包含形成使組50相對于直線Dr反轉(zhuǎn)的位置關(guān)系的柱狀部CL1～CL4。在組50及組51中，各柱狀部CL1～CL4的中心軸交替配置在直線Dr的兩側(cè)。組50及組51在X方向交替排列。

柱狀部CL1～CL3配置為將多個正三角形T1在X方向交錯組合而成的形狀。通過柱狀部CL1～CL3以將多個正三角形T1在X方向交錯組合的方式形成配置P1a。在相鄰的正三角形T1中，一正三角形T1為使另一正三角形T1旋轉(zhuǎn)180度而得的正三角形。在相鄰的正三角形T1中，一正三角形T1為使另一正三角形T1上下反轉(zhuǎn)而得的正三角形。正三角形T1例如通過連結(jié)柱狀部CL1的中心c1、及柱狀部CL2的中心c2的直線而形成。正三角形T1例如通過連結(jié)柱狀部CL2的中心c2、及柱狀部CL3的中心c3的直線而形成。

在配置P1a中，例如，柱狀部CL2間的距離d1比柱狀部CL1與柱狀部CL2之間的距離d2、及柱狀部CL2與柱狀部CL3之間的距離d3長。此外，柱狀部CL2間的距離d1比柱狀部CL1與柱狀部CL3之間的距離d4短。距離d1～距離d4相當(dāng)于通過連結(jié)柱狀部CL的中心間的直線而決定的距離。此外，在配置P1a中，例如，相互隔開距離d2的柱狀部CL1及柱狀部CL2、相互隔開距離d3的柱狀部CL2及柱狀部CL3、相互隔開距離d4的柱狀部CL1及柱狀部CL3沿相同方向(方向dr3)配置。

如圖5所示般，在將柱狀部CL1～CL4最密地排列的情況下，最密排列方向為Y方向、及相對Y方向傾斜為±30°的方向的3方向。柱狀部CL1～CL4周期性地排列為正三角格子狀。柱狀部CL1～CL4沿與X方向及Y方向交叉的方向配置。例如，在將與X方向及Y方向交叉的方向設(shè)為方向dr4的情況下，柱狀部CL1～CL4沿方向dr4配置。此外，通過柱狀部CL1～CL3而以將多個正三角形T2在X方向交錯組合的方式形成配置PR。

圖4A的配置P1a是在圖5的配置PR內(nèi)的相鄰的正三角形T2拉大X方向的距離且縮近Y方向的距離的配置。即，圖4A的配置P1a是使圖5的配置PR內(nèi)的相鄰的正三角形T2的位置在X方向及Y方向偏移而配置。圖4A的柱狀部CL1與柱狀部CL4(在圖4A的例中為第奇數(shù)個的柱狀部CL4)之間的Y方向的寬度W1，小于圖5的柱狀部CL1與柱狀部CL4之間的Y方向的寬度W2。通過配置P1a而能夠縮短配置柱狀部CL1～CL4的情況下的Y方向的距離。

柱狀部CL1及柱狀部CL2配置為將多個等腰三角形T3沿X方向排列的形狀。相同地，柱狀部CL2與柱狀部CL3、及柱狀部CL3與柱狀部CL4配置為將多個等腰三角形沿X方向排列的形狀。等腰三角形T3的角度θ1例如為30度以上60度以下。此外，角度θ1為通過方向dr3與X方向形成的角度。

如圖6所示般，第一列CLA1～第四列CLA4的各柱狀部CL1～CL4，經(jīng)由接點部Cb及接點部V1而連接于位線BL。例如，通過將在區(qū)域B所示的配線圖案LP1與在區(qū)域C所示的配線圖案LP2交替重復(fù)，而將各柱狀部CL1～CL4連接于位線BL。配線圖案LP1形成位線BL1～BL4，配線圖案LP2形成位線BL5～BL8。

在區(qū)域B及區(qū)域C內(nèi)分別配置有相同數(shù)量的柱狀部CL。例如，在區(qū)域B及區(qū)域C內(nèi)配置有4個柱狀部CL。在區(qū)域B及區(qū)域C內(nèi)分別延伸有4個位線BL。

如圖7A～圖7D所示般，在配線圖案LP1中，柱狀部CL1、CL2、CL3、CL4經(jīng)由接點部V1而分別連接于位線BL2、BL1、BL3、BL4。另外，圖7A～圖7D未圖示接點部Cb。

如圖8A～圖8D所示般，在配線圖案LP2中，柱狀部CL1、CL2、CL3、CL4經(jīng)由接點部V1而分別連接于位線BL7、BL5、BL6、BL8。另外，圖8A～圖8D未圖示接點部Cb。

以下，敘述柱狀部CL的列為5列的情況。

圖9是第二實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖10是第二實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖11A～圖11E是圖10的A1-A2線、B1-B2線、C1-C2線、D1-D2線及E1-E2線的截面圖。

圖12A～圖12E是圖10的F1-F2線、G1-G2線、H1-H2線、I1-I2線及J1-J2線的截面圖。

圖9是存儲單元陣列的俯視圖，且為表示貫通于1個電極層WL的柱狀部CL1～CL5的配置的圖。圖10是存儲單元陣列的俯視圖，且為表示各柱狀部CL1～CL5與位線BL的連接的圖。圖11A～圖11E是表示柱狀部CL1～CL5與位線BL1～BL5的連接的截面圖。圖12A～圖12D是表示柱狀部CL1～CL5與位線BL6～BL10的連接的截面圖。

如圖9所示般，將多個柱狀部CL1的列即第一列CLA1、多個柱狀部CL2的列即第二列CLA2、多個柱狀部CL3的列即第三列CLA3、多個柱狀部CL4的列即第四列CLA4、及多個柱狀部CL5的列即第五列CLA5形成在電極層WL。

于在電極層WL形成有沿X方向的直線的情況下，第一列CLA1的各柱狀部CL1位于沿X方向的直線D5上。第二列CLA2的第奇數(shù)個的各柱狀部CL2位于沿X方向的直線D6a上。第二列CLA2的第偶數(shù)個的各柱狀部CL2位于沿X方向的直線D6b上。第三列CLA3的各柱狀部CL3位于沿X方向的直線D7上。第四列CLA4的第奇數(shù)個的各柱狀部CL4位于沿X方向的直線D8a上。第四列CLA4的第偶數(shù)個的各柱狀部CL4位于沿X方向的直線D8b上。第五列CLA5的各柱狀部CL5位于沿X方向的直線D9上。例如，各柱狀部CL1、CL3、CL5排列在沿X方向的直線上，各柱狀部CL2、CL4在X方向排列為鋸齒狀。例如，柱狀部CL1～CL5位于相對直線D7而成線對稱的位置。另外，第一列CLA1～第五列CLA5的柱狀部CL1～CL5從-X方向朝+X方向依序配置。

柱狀部CL1～CL5在與X方向及Y方向交叉的方向配置為鋸齒狀。此外，柱狀部CL1～CL5配置為將多個正三角形T1在X方向交錯組合而成的形狀。通過柱狀部CL1～CL3而以將多個正三角形T1在X方向交錯組合的方式形成配置P1a。通過柱狀部CL3～CL5而以將多個正三角形T1在X方向交錯組合的方式形成配置P1b。

配置P1b如圖4A的配置P1a般，為在圖5的配置PR內(nèi)的相鄰的正三角形T2拉大X方向的距離且縮近Y方向的距離的配置。通過配置P1a、P1b而能夠縮短配置柱狀部CL1～CL5的情況下的Y方向的距離。

柱狀部CL1及柱狀部CL2配置為將多個等腰三角形T3沿X方向排列的形狀。相同地，柱狀部CL2與柱狀部CL3、柱狀部CL3與柱狀部CL4、及柱狀部CL4與柱狀部CL5配置為將多個等腰三角形沿X方向排列的形狀。等腰三角形T3的角度θ1例如為30度以上60度以下。

如圖10所示般，第一列CLA1～第五列CLA5的各柱狀部CL1～CL5，經(jīng)由接點部Cb及接點部V1而連接于位線BL。例如，通過將在區(qū)域D所示的配線圖案LP3、與在區(qū)域E所示的配線圖案LP4交替重復(fù)，而將各柱狀部CL1～CL5連接于位線BL。配線圖案LP3形成位線BL1～BL5，配線圖案LP4形成位線BL6～BL10。例如，在區(qū)域D及區(qū)域E內(nèi)配置有5個柱狀部CL。在區(qū)域D及區(qū)域E內(nèi)分別延伸有5個位線BL。

如圖11A～圖11E所示般，在配線圖案LP3中，柱狀部CL1、CL2、CL3、CL4、CL5經(jīng)由接點部V1而分別連接于位線BL2、BL1、BL4、BL5、BL3。另外，圖11A～圖11E未圖示接點部Cb。

如圖12A～圖12E所示般，在配線圖案LP4中，柱狀部CL1、CL2、CL3、CL4、CL5經(jīng)由接點部V1而分別連接于位線BL8、BL6、BL7、BL10、BL9。另外，圖12A～圖12E未圖示接點部Cb。

以下，敘述柱狀部的列為6列的情況。

圖13是第三實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖13是存儲單元陣列的俯視圖，且是表示貫通于1個電極層WL的柱狀部CL1～CL6的配置的圖。

如圖13所示般，將多個柱狀部CL1的列即第一列CLA1、多個柱狀部CL2的列即第二列CLA2、多個柱狀部CL3的列即第三列CLA3、多個柱狀部CL4的列即第四列CLA9、多個柱狀部CL5的列即第五列CLA5、及多個柱狀部CL6的列即第六列CLA6形成在電極層WL。

于在電極層WL形成有沿X方向的直線的情況下，第一列CLA1的各柱狀部CL1位于沿X方向的直線D10上。第二列CLA2的第奇數(shù)個的各柱狀部CL2位于沿X方向的直線D11a上。第二列CLA2的第偶數(shù)個的各柱狀部CL2位于沿X方向的直線D11b上。第三列CLA3的各柱狀部CL3位于沿X方向的直線D12上。第四列CLA4的第奇數(shù)個的各柱狀部CL4位于沿X方向的直線D13a上。第四列CLA4的第偶數(shù)個的各柱狀部CL4位于沿X方向的直線D13b上。第五列CLA5的各柱狀部CL5位于沿X方向的直線D14上。第六列CLA6的第奇數(shù)個的各柱狀部CL6位于沿X方向的直線D15a上。第六列CLA6的第偶數(shù)個的各柱狀部CL6位于沿X方向的直線D15b上。例如，各柱狀部CL1、CL3、CL5排列在沿X方向的直線上，各柱狀部CL2、CL4、CL6在X方向排列為鋸齒狀。另外，第一列CLA1～第六列CLA6的柱狀部CL1～CL6從-X方向朝+X方向依序配置。

柱狀部CL1～CL6在與X方向及Y方向交叉的方向配置為鋸齒狀。

柱狀部CL1～CL5配置為使多個正三角形T1在X方向交錯組合而成的形狀。通過柱狀部CL1～CL3而以將多個正三角形T1在X方向交錯組合的方式形成配置P1a。通過柱狀部CL3～CL5而以將多個正三角形T1在X方向交錯組合的方式形成配置P1b。通過配置P1a、P1b而能夠縮短配置柱狀部CL1～CL6的情況下的Y方向的距離。

柱狀部CL1及柱狀部CL2配置為將多個等腰三角形T3排列在X方向的形狀。相同地，柱狀部CL2與柱狀部CL3、柱狀部CL3與柱狀部CL4、柱狀部CL4與柱狀部CL5、及柱狀部CL5與柱狀部CL6配置為將多個等腰三角形排列在X方向的形狀。等腰三角形T3的角度θ1例如為30度以上60度以下。

以下，敘述柱狀部的列為6列的情況下的變化例。

圖14是第三實施方式的變化例的半導(dǎo)體存儲裝置的示意平面圖。

如圖14所示般，于在電極層WL形成有沿X方向的直線的情況下，第一列CLA1的各柱狀部CL1位于沿X方向的直線D10上。第二列CLA2的第奇數(shù)個的各柱狀部CL2位于沿X方向的直線D11a上。第二列CLA2的第偶數(shù)個的各柱狀部CL2位于沿X方向的直線D11b上。第三列CLA3的各柱狀部CL3位于沿X方向的直線D12上。第四列CLA4的各柱狀部CL4位于沿X方向的直線D16上。第五列CLA5的第奇數(shù)個的各柱狀部CL5位于沿X方向的直線D17a上。第五列CLA5的第偶數(shù)個的各柱狀部CL5位于沿X方向的直線D17b上。第六列CLA6的各柱狀部CL6位于沿X方向的直線D18上。例如，各柱狀部CL1、CL3、CL4、CL6排列在沿X方向的直線上，各柱狀部CL2、CL5在X方向排列為鋸齒狀。另外，第一列CLA1～第六列CLA6的柱狀部CL1～CL6從-X方向朝+X方向依序配置。

柱狀部CL1～CL6在與X方向及Y方向交叉的方向配置為鋸齒狀。此外，柱狀部CL1～CL6配置為將多個正三角形T1在X方向交錯組合而成的形狀。通過柱狀部CL1～CL3而以將多個正三角形T1在X方向交錯組合的方式形成配置P1a。通過柱狀部CL4～CL6而以將多個正三角形T1在X方向交錯組合的方式形成配置P1c。

配置P1c如圖4A的配置P1a般，為在圖5的配置PR內(nèi)的相鄰的正三角形T2拉大X方向的距離且縮近Y方向的距離的配置。通過配置P1a、P1c而能夠縮短配置柱狀部CL1～CL6的情況下的Y方向的距離。

柱狀部CL1及柱狀部CL2配置為將多個等腰三角形T3排列在X方向的形狀。相同地，柱狀部CL2與柱狀部CL3、柱狀部CL4與柱狀部CL5、及柱狀部CL5與柱狀部CL6配置為將多個等腰三角形排列在X方向的形狀。等腰三角形T3的角度θ1例如為30度以上60度以下。

在本實施方式中，柱狀部CL1～CL6位于相對直線D19而成線對稱的位置。直線D19為沿X方向在柱狀部CL3與柱狀部CL4之間延伸的直線。即，以使柱狀部CL1～CL3的配置與柱狀部CL4～CL6的配置成為對稱的方式形成第一列CLA1～第六列CLA6。將柱狀部CL1～CL3的配置以成為對稱的方式在Y方向重復(fù)而形成第一列CLA1～第六列CLA6。

敘述柱狀部的列為6列的情況，柱狀部的列也可為8列以上的偶數(shù)列。例如，在柱狀部的列為8列的情況下，也可將第一實施方式的4列的柱狀部CL1～CL4的配置以成為對稱的方式在Y方向重復(fù)而形成第一列CLA1～第八列CLA8。例如，在柱狀部的列為10列的情況下，也可將第二實施方式的5列的柱狀部CL1～CL5的配置以成為對稱的方式在Y方向重復(fù)而形成第一列CLA1～第十列CLA10。

以下，敘述柱狀部的列為9列的情況。

圖15是第四實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖15是存儲單元陣列的俯視圖，且是表示貫通于1個電極層WL的柱狀部CL1～CL9的配置的圖。

如圖15所示般，將多個柱狀部CL1的列即第一列CLA1、多個柱狀部CL2的列即第二列CLA2、多個柱狀部CL3的列即第三列CLA3、多個柱狀部CL4的列即第四列CLA4、多個柱狀部CL5的列即第五列CLA5、多個柱狀部CL6的列即第六列CLA6、多個柱狀部CL7的列即第七列CLA7、多個柱狀部CL8的列即第八列CLA8、多個柱狀部CL9的列即第九列CLA9形成在電極層WL。

于在電極層WL形成有沿X方向的直線的情況下，第一列CLA1的各柱狀部CL1位于沿X方向的直線D20上。第二列CLA2的第奇數(shù)個的各柱狀部CL2位于沿X方向的直線D21a上。第二列CLA2的第偶數(shù)個的各柱狀部CL2位于沿X方向的直線D21b上。第三列CLA3的各柱狀部CL3位于沿X方向的直線D22上。第四列CLA4的第奇數(shù)個的各柱狀部CL4位于沿X方向的直線D23a上。第四列CLA4的第偶數(shù)個的各柱狀部CL4位于沿X方向的直線D23b上。第五列CLA5的各柱狀部CL5位于沿X方向的直線D24上。第六列CLA6的第奇數(shù)個的各柱狀部CL6位于沿X方向的直線D25a上。第六列CLA6的第偶數(shù)個的各柱狀部CL6位于沿X方向的直線D25b上。第七列CLA7的各柱狀部CL7位于沿X方向的直線D26上。第八列CLA8的第奇數(shù)個的各柱狀部CL8位于沿X方向的直線D27a上。第八列CLA8的第偶數(shù)個的各柱狀部CL8位于沿X方向的直線D27b上。第九列CLA9的各柱狀部CL9位于沿X方向的直線D28上。例如，各柱狀部CL1、CL3、CL5、CL7、CL9排列在沿X方向的直線上，各柱狀部CL2、CL4、CL6、CL8在X方向排列為鋸齒狀。另外，第一列CLA1～第九列CLA9的柱狀部CL1～CL9從-X方向朝+X方向依序配置。

柱狀部CL1～CL9在與X方向及Y方向交叉的方向配置為鋸齒狀。此外，柱狀部CL1～CL9配置為使多個正三角形T1在X方向交錯組合而成的形狀。通過柱狀部CL1～CL3而以將多個正三角形T1在X方向交錯組合的方式形成配置P1a。通過柱狀部CL3～CL5而以將多個正三角形T1在X方向交錯組合的方式形成配置P1b。通過柱狀部CL5～CL7而以將多個正三角形T1在X方向交錯組合的方式形成配置P1d。通過柱狀部CL7～CL9而以將多個正三角形T1在X方向交錯組合的方式形成配置P1e。

配置P1d、P1e如圖4A的配置P1a般，為在圖5的配置PR內(nèi)的相鄰的正三角形T2拉大X方向的距離且縮近Y方向的距離的配置。通過配置P1a、P1b、P1d、P1e而能夠縮短配置柱狀部CL1～CL9的情況下的Y方向的距離。

柱狀部CL1及柱狀部CL2配置為將多個等腰三角形T3排列在X方向的形狀。相同地，柱狀部CL2與柱狀部CL3、柱狀部CL3與柱狀部CL4、柱狀部CL4與柱狀部CL5、柱狀部CL5與柱狀部CL6、柱狀部CL6與柱狀部CL7、柱狀部CL7與柱狀部CL8、及柱狀部CL8與柱狀部CL9配置為將多個等腰三角形排列在X方向的形狀。等腰三角形T3的角度θ1例如為30度以上60度以下。

以下，敘述柱狀部的配置的變化例。

圖16是第五實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖16是存儲單元陣列的俯視圖，且是表示貫通于1個電極層WL的柱狀部CL1～CL3的配置的圖。

如圖16所示般，將多個柱狀部CL1的列即第一列CLA1、多個柱狀部CL2的列即第二列CLA2、及多個柱狀部CL3的列即第三列CLA3形成在電極層WL。以下敘述柱狀部的列為3列的情況，但例如能夠形成n(n為整數(shù)，且為3≦n≦18)列的柱狀部CL的列。

于在電極層WL形成有沿X方向的直線的情況下，第一列CLA1的各柱狀部CL1位于沿X方向的直線D29上。第二列CLA2的第奇數(shù)個的各柱狀部CL2位于沿X方向的直線D30a上。第二列CLA2的第偶數(shù)個的各柱狀部CL2位于沿X方向的直線D30b上。第三列CLA3的各柱狀部CL3位于沿X方向的直線D31上。例如，各柱狀部CL1、CL3排列在沿X方向的直線上，各柱狀部CL2在X方向排列為鋸齒狀。另外，第一列CLA1～CLA3的柱狀部CL1～CL3從-X方向朝+X方向依序配置。

柱狀部CL1～CL3在與X方向及Y方向交叉的方向配置為鋸齒狀。此外，柱狀部CL1～CL3配置為使多個正三角形T1在X方向交錯組合而成的形狀。通過柱狀部CL1～CL3而以將多個正三角形T1在X方向交錯組合的方式形成配置P1f。在相鄰的正三角形T1中，一正三角形T1為使另一正三角形T1旋轉(zhuǎn)180度而得的正三角形。

配置P1f如圖4A的配置P1a般，為在圖5的配置PR內(nèi)的相鄰的正三角形T2拉大X方向的距離且縮近Y方向的距離的配置。通過配置P1f而能夠縮短配置柱狀部CL1～CL3的情況下的Y方向的距離。

此外，當(dāng)對配置P1f與配置P1a進行比較時，配置P1f中的相鄰的正三角形T1間的距離較長。例如，配置P1f的相鄰的柱狀部CL2的中心間的距離(例如距離d5)，長于配置P1a的相鄰的柱狀部CL2的中心間的距離(例如圖4的d1)。在本實施方式中，柱狀部CL1～CL3以使相鄰的正三角形T1間的距離變長的方式定位。

柱狀部CL1及柱狀部CL2配置為將多個等腰三角形T4排列在X方向的形狀。相同地，柱狀部CL2與柱狀部CL3配置為將多個等腰三角形T4排列在X方向的形狀。

以下，對實施方式的效果進行說明。

圖17是實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖18是半導(dǎo)體存儲裝置的比較圖。

圖19是半導(dǎo)體存儲裝置的比較圖。

圖20是半導(dǎo)體存儲裝置的比較圖。

圖17～圖20是存儲單元陣列的俯視圖，且是表示貫通于1個電極層WL的柱狀部CL1～CL5的配置的圖。

圖17是表示第二實施方式的柱狀部CL1～CL5的配置(以下，有時稱為本配置)的圖。圖18是表示圖5所示的將柱狀部CL最密地配置的情況下的柱狀部CL1～CL5的配置(以下，有時稱為參考配置1)的參考圖。圖19是表示從圖5所示的將柱狀部CL最密地配置的狀態(tài)延長各柱狀部間的X方向的距離的情況下的柱狀部CL1～CL5的配置(以下，有時稱為參考配置2)的參考圖。圖20是表示從圖5所示的將柱狀部CL最密地配置的狀態(tài)延長各柱狀部間的X方向的距離之后縮短Y方向的距離的情況下的柱狀部CL1～CL5的配置(以下，有時稱為參考配置3)的參考圖。

圖18中，在將柱狀部CL1～CL5最密地排列的情況下，最密排列方向為Y方向、及相對于Y方向傾斜為±30°的方向的3方向。柱狀部CL1～CL5周期性地排列為正三角格子狀。圖19中，基于參考配置1而延長各柱狀部CL間的X方向的距離。圖20中，基于參考配置2而以使柱狀部CL彼此接近的方式縮短Y方向的距離。

如圖18所示般，將區(qū)域G的X方向及Y方向的寬度分別設(shè)為W3、W4，將各柱狀部CL1～CL5的寬度設(shè)為W5，將相鄰的柱狀部的中心間的距離設(shè)為d6。在這種情況下，位線BL的間距以d6/5表示。此外，位線BL的半間距以d6/10表示。

如圖17所示般，在以成為與區(qū)域G的X方向的寬度W3相同的方式設(shè)定區(qū)域F的X方向的寬度的情況下，區(qū)域F的Y方向的寬度成為W7，各柱狀部CL1～CL5的寬度成為W8。寬度W7為比寬度W4小的值。寬度W8為比寬度W5小的值。

如圖19所示般，在以成為與區(qū)域G的X方向的寬度W3相同的方式設(shè)定區(qū)域H的X方向的寬度的情況下，區(qū)域H的Y方向的寬度成為W9，各柱狀部CL1～CL5的寬度成為W8。寬度W9為比寬度W4小的值且比寬度W7大的值。

如圖20所示般，在以成為與區(qū)域G的X方向的寬度W3相同的方式設(shè)定區(qū)域1的X方向的寬度的情況下，區(qū)域1的Y方向的寬度成為W10，各柱狀部CL1～CL5的寬度成為W8。寬度W10為比寬度W4及寬度W9小的值且比寬度W7大的值。

在參考配置2、參考配置3及本配置的各柱狀部CL1～CL5的寬度W8為參考配置1的各柱狀部CL1～CL5的寬度W5的0.74倍的情況下，區(qū)域F的Y方向的寬度W7為區(qū)域G的Y方向的寬度W4的0.616倍。此外，寬度W7，區(qū)域H的Y方向的寬度W9的0.84倍，區(qū)域1的Y方向的寬度W10的0.95倍。例如，當(dāng)使寬度W3為300納米，且使寬度W4為670納米時，寬度W7為413納米。

當(dāng)對本配置與參考配置2及參考配置3進行比較時，本配置能夠縮小配置柱狀部CL的Y方向的距離。由于能夠以使電極層WL的每單位面積的柱狀部CL的數(shù)量變多的方式配置柱狀部CL，因此能夠抑制半導(dǎo)體存儲裝置1中的形成存儲單元MC的密度的降低。

此外，當(dāng)如參考配置1般配置柱狀部CL時，在柱狀部CL的列增加(存儲孔洞的數(shù)量增加)的情況下，或者在柱狀部CL的尺寸變小的情況下，有位線BL間的間隔變窄而在存儲器動作中產(chǎn)生不良情況的顧慮。另一方面，當(dāng)如本配置般配置柱狀部CL時，即便在柱狀部CL的列增加的情況下，或者在柱狀部CL的尺寸變小的情況下，也可保持位線BL的間隔。由此，能夠抑制在存儲器動作中產(chǎn)生不良情況。

圖21A～圖21D是表示半導(dǎo)體存儲裝置的特性的圖。

圖21A～圖21D是在柱狀部CL的列為3列、4列、5列、9列的情況下，相對于柱狀部CL的縮小率而分別表示配置柱狀部CL的Y方向的距離的縮小率的曲線圖。

圖21A～圖21D的橫軸表示配置柱狀部CL的縮小率CR(％)。隨著縮小率變高，意味著柱狀部CL的尺寸變小。

圖21A～圖21D的縱軸表示配置柱狀部CL的Y方向的距離的縮小率DR(％)。配置柱狀部CL的Y方向的距離是指例如相當(dāng)于圖17的寬度W7、圖19的寬度W9、及圖20的寬度W10。Y方向的距離的縮小率是將從最密地配置柱狀部CL的狀態(tài)延長各柱狀部CL間的X方向的距離的情況下(例如，圖19的參考配置2)的配置柱狀部CL的Y方向的距離設(shè)為100％的相對值。隨著縮小率變低，意味著Y方向的距離變小。

直線L1a～L1d表示從圖5所示的將柱狀部CL最密地配置的狀態(tài)延長各柱狀部CL間的X方向的距離的情況下的配置柱狀部CL的Y方向的距離的縮小率。曲線C1a～C1d表示從圖5所示的將柱狀部CL最密地配置的狀態(tài)延長各柱狀部CL間的X方向的距離之后縮短Y方向的距離的情況下的配置柱狀部CL的Y方向的距離的縮小率。曲線C2a～C2d表示配置實施方式的柱狀部CL的Y方向的距離的縮小率。例如，圖21C表示柱狀部CL的列為5列的情況下的配置柱狀部CL的Y方向的距離的縮小率，直線L1c、曲線C1c及曲線C2c分別表示圖19的參考配置2、圖20的參考配置3、及圖17的本配置中的Y方向的距離的縮小率。

根據(jù)圖21A～圖21D，與曲線C2a～C2d對應(yīng)的實施方式的柱狀部CL的配置，能夠縮小配置柱狀部CL的Y方向的距離。根據(jù)圖21A、圖21C及圖21D，在柱狀部的列為奇數(shù)列的情況下，實施方式的柱狀部CL的配置能夠使配置柱狀部CL的Y方向的距離更小。因此，在實施方式中，能夠以使電極層WL的每單位面積的柱狀部CL的數(shù)量變多的方式配置柱狀部CL。由此，能夠抑制半導(dǎo)體存儲裝置1中的形成存儲單元MC的密度的降低。

圖22是實施方式的半導(dǎo)體存儲裝置的示意平面圖。

圖23A～圖23C是表示柱狀部的配置的圖。

圖24A～圖24D是表示半導(dǎo)體存儲裝置的特性的圖。

圖25A～圖25D是表示半導(dǎo)體存儲裝置的特性的圖。

圖22是表示存儲單元陣列的俯視圖，且是表示貫通于1個電極層WL的柱狀部CL1～CL5的配置的圖。圖22是表示第二實施方式的柱狀部CL1～CL5的配置的圖。圖23A～圖23C是表示柱狀部CL的配置的圖。圖24A～圖24D及圖25A～圖25D是表示形成柱狀部CL的密度的曲線圖。

如圖22所示般，在柱狀部CL的列為5列的情況下，柱狀部CL1～CL5是通過將區(qū)域J重復(fù)排列在X方向，且將區(qū)域J在Y方向重復(fù)旋轉(zhuǎn)180度而配置。另外，區(qū)域J為被實線包圍的部分。

例如，在柱狀部CL的列為奇數(shù)列的情況下，柱狀部CL通過將區(qū)域J重復(fù)排列在X方向，且將區(qū)域J在Y方向重復(fù)旋轉(zhuǎn)180度而配置。即，在柱狀部CL的列為(2m1+1)列(m1為整數(shù)，且為1≦m1≦8)的情況下，柱狀部CL通過將區(qū)域J重復(fù)排列在X方向，且將區(qū)域J在Y方向重復(fù)旋轉(zhuǎn)180度而配置。

例如，在柱狀部CL的列為偶數(shù)列的情況下，柱狀部CL是將區(qū)域J重復(fù)排列在X方向，且將區(qū)域J在Y方向重復(fù)旋轉(zhuǎn)180度，另一方面，將最后的列的柱狀部CL在X方向配置為鋸齒狀。即，在柱狀部CL的列為2m2列(m2為整數(shù)，且為2≦m2≦8)的情況下，柱狀部CL是將區(qū)域J重復(fù)排列在X方向，且將區(qū)域J在Y方向重復(fù)旋轉(zhuǎn)180度，另一方面2m2列的柱狀部CL在X方向配置為鋸齒狀。

此外，在柱狀部CL的列為5列的情況下，實施方式的柱狀部CL通過在X方向重復(fù)形成區(qū)域K而配置。區(qū)域K為被點線包圍的部分，其面積相當(dāng)于單位面積。另外，如圖23A所示般，在將圖5所示的柱狀部CL最密地配置的情況下，柱狀部CL通過在X方向重復(fù)形成區(qū)域L而配置。區(qū)域L的面積相當(dāng)于將柱狀部CL最密地配置的情況下的單位面積。如圖23B所示般，在從將柱狀部CL最密地配置的狀態(tài)延長各柱狀部CL間的X方向的距離的情況下，柱狀部CL通過在X方向重復(fù)形成區(qū)域M而配置。區(qū)域M的面積相當(dāng)于從將柱狀部CL最密地配置的狀態(tài)延長各柱狀部CL間的X方向的距離的情況下的單位面積。如圖23C所示般，在從將柱狀部CL最密地配置的狀態(tài)延長各柱狀部CL間的X方向的距離之后縮短Y方向的距離的情況下，柱狀部CL通過在X方向重復(fù)形成區(qū)域N而配置。區(qū)域N的面積相當(dāng)于從將柱狀部CL最密地配置的狀態(tài)延長各柱狀部間的X方向的距離之后縮短Y方向的距離的情況下的單位面積。

在圖24A～圖24D中，在柱狀部CL的列為3列、4列、5列、9列的情況下，相對于在X方向重復(fù)形成的區(qū)域的X方向的長度而分別表示形成柱狀部CL的密度。

圖24A～圖24D的橫軸表示在X方向重復(fù)形成的區(qū)域的X方向的長度LE(微米)。在X方向重復(fù)形成的區(qū)域的X方向的長度，相當(dāng)于例如區(qū)域K、區(qū)域L、區(qū)域M及區(qū)域N等的X方向的長度。

圖24A～圖24D的縱軸表示形成柱狀部CL的密度DE(％)。形成柱狀部CL的密度以每單位面積的柱狀部CL的個數(shù)表示。

曲線C3a～C3d表示從將柱狀部最密地配置的狀態(tài)延長各柱狀部間的X方向的距離的情況下的形成柱狀部CL的密度的值。曲線C4a～C4d表示從將柱狀部最密地配置的狀態(tài)延長各柱狀部間的X方向的距離之后縮短Y方向的距離的情況下的形成柱狀部CL的密度的值。曲線C5a～C5d表示形成實施方式的柱狀部CL的密度的值。例如，圖24C表示柱狀部CL的列為5列的情況下的形成柱狀部CL的密度的值，曲線C3c、曲線C4c及曲線C5c分別表示形成圖19的參考配置2、圖20的參考配置3、及圖17的本配置中的柱狀部CL的密度的值。

例如，在曲線C3a～C3d中，形成柱狀部CL的密度是從將在X方向重復(fù)的區(qū)域內(nèi)的柱狀部CL的個數(shù)除以在X方向重復(fù)的區(qū)域的面積所得的值算出。例如，在曲線C3c中，形成柱狀部CL的密度是從將圖23B的區(qū)域M內(nèi)的柱狀部CL的個數(shù)(10個)除以區(qū)域M的面積所得的值算出。

例如，在曲線C4a～C4d中，形成柱狀部CL的密度是從將在X方向重復(fù)的區(qū)域內(nèi)的柱狀部CL的個數(shù)除以在X方向重復(fù)的區(qū)域的面積所得的值而算出。例如，在曲線C4c中，形成柱狀部CL的密度是從將圖23C的區(qū)域N內(nèi)的柱狀部CL的個數(shù)(10個)除以區(qū)域N的面積所得的值而算出。

例如，在曲線C5a～C5d中，形成柱狀部CL的密度是從將在X方向重復(fù)的區(qū)域內(nèi)的柱狀部CL的個數(shù)除以在X方向重復(fù)的區(qū)域的面積所得的值而算出。例如，在曲線C5c中，形成柱狀部CL的密度是從將圖22的區(qū)域K內(nèi)的柱狀部CL的個數(shù)(10個)除以區(qū)域K的面積所得的值而算出。

隨著密度變低，意味著每單位面積的柱狀部CL的數(shù)量變少。另外，在將柱狀部CL最密地配置的情況下，形成柱狀部CL的密度是將圖23A的區(qū)域L內(nèi)的柱狀部CL的個數(shù)(10個)除以區(qū)域L的面積而算出，其值為28.87％。另外，與形成柱狀部CL的列的數(shù)量無關(guān)，將柱狀部CL最密地配置的情況下的形成柱狀部CL的密度均為固定的值(28.87％)。

在圖25A～圖25D中，在柱狀部的列為3列、4列、5列、9列的情況下，相對于在X方向重復(fù)形成的區(qū)域的X方向的長度而分別表示形成柱狀部CL的密度。圖25A～圖25D相當(dāng)于在圖24A～圖24D中改變橫軸的值所得的曲線圖。圖25A～圖25D的橫軸以圖24A～圖24D的橫軸的值即4.0為基準(zhǔn)值(1.0)而相對性地表示圖24A～圖24D的橫軸的值。

曲線C6a～C6d對應(yīng)于圖24A～圖24D的曲線C3a～C3d。曲線C7a～C7d對應(yīng)于圖24A～圖24D的曲線C4a～C4d。曲線C8a～C8d對應(yīng)于圖24A～圖24D的曲線C5a～C5d。

根據(jù)圖24A～圖24D及圖25A～圖25D，通過與曲線C5a～C5d(曲線C8a～C8d)對應(yīng)的實施方式的柱狀部CL的配置而能夠提高形成柱狀部CL的密度。根據(jù)圖24A、圖24C、圖24D、圖25A、圖25C及圖25D，在柱狀部CL的列為奇數(shù)列的情況下，通過實施方式的柱狀部CL的配置而能夠使形成柱狀部CL的密度更高。因此，在實施方式中，能夠以使電極層WL的每單位面積的柱狀部CL的數(shù)量變多的方式配置柱狀部CL。由此，能夠抑制半導(dǎo)體存儲裝置1的形成存儲單元MC的密度的降低。

圖26A～圖26D是表示半導(dǎo)體存儲裝置的特性的圖。

圖26A～圖26D是表示形成柱狀部CL的密度的曲線圖，且是在柱狀部CL的列為3列、4列、5列、9列的情況下，相對于格子間的角度而分別表示形成柱狀部CL的密度。

圖26A～圖26D的橫軸表示格子間的角度θ(度)。格子間的角度θ相當(dāng)于例如圖22的區(qū)域K內(nèi)的等腰三角形T3的角度θ1、及圖23C的區(qū)域N內(nèi)的等腰三角形T5的角度θ2。

圖26A～圖26D的縱軸表示形成柱狀部CL的密度DE(任意單位)。形成柱狀部CL的密度以每單位面積的柱狀部CL的面積表示。隨著密度變低，意味著每單位面積的柱狀部CL的數(shù)量變少。另外，將柱狀部CL的半徑設(shè)為1而算出。

曲線C9a～C9d表示在從將柱狀部CL最密地配置的狀態(tài)延長各柱狀部CL間的X方向的距離之后縮短Y方向的距離的情況下的形成柱狀部CL的密度的值。曲線C10a～C10d表示形成實施方式的柱狀部CL的密度的值。例如，圖26C表示在柱狀部CL的列為5列的情況下的形成柱狀部CL的密度的值，因此曲線C9c及曲線C10c分別表示圖20的參考配置3及圖17的本配置的形成柱狀部CL的密度的值。

例如，在曲線C9a～C9d中，形成柱狀部CL的密度為將在X方向重復(fù)的區(qū)域內(nèi)的柱狀部CL的面積除以在X方向重復(fù)的區(qū)域的面積而得的值。例如，在曲線C9c中，形成柱狀部CL的密度為將從圖23C的區(qū)域N內(nèi)的柱狀部CL的個數(shù)(10個)算出的面積除以區(qū)域N的面積而得的值。

例如，在曲線C10a～C10d中，形成柱狀部CL的密度為將在X方向重復(fù)的區(qū)域內(nèi)的柱狀部CL的面積除以在X方向重復(fù)的區(qū)域的面積而得的值。例如，在曲線C10c中，形成柱狀部CL的密度為將從圖22的區(qū)域K內(nèi)的柱狀部CL的個數(shù)(10個)算出的面積除以區(qū)域K的面積而得的值。

另外，區(qū)域N的X方向的長度、及區(qū)域K的X方向的長度根據(jù)格子間的角度θ而變化。當(dāng)格子間的角度變大時，各區(qū)域的X方向的長度變小。

當(dāng)比較曲線C9a～C9d及曲線C10a～C10d時，在格子間的角度θ為從30度至60度的范圍，通過實施方式的柱狀部CL的配置而能夠提高形成柱狀部CL的密度。因此，在實施方式中，能夠以使電極層WL的每單位面積的柱狀部CL的數(shù)量變多的方式配置柱狀部CL。由此，能夠抑制半導(dǎo)體存儲裝置1的形成存儲單元MC的密度的降低。

以下，對半導(dǎo)體存儲裝置1的變化例進行說明。

(第六實施方式)

圖27是第六實施方式的半導(dǎo)體存儲裝置的示意立體圖。

圖27是相當(dāng)于圖1的立體視，且是表示變化例的半導(dǎo)體存儲裝置100。

如圖27所示般，半導(dǎo)體存儲裝置100當(dāng)與半導(dǎo)體存儲裝置1比較時，還具有導(dǎo)電層60及絕緣層34。絕緣層34設(shè)置在襯底10之上。在絕緣層34內(nèi)設(shè)置有未圖示的配線層及晶體管等電路元件。導(dǎo)電層60設(shè)置在絕緣層34之上。絕緣層30設(shè)置在導(dǎo)電層60之上。關(guān)于比絕緣層30更靠上側(cè)的構(gòu)成，例如與半導(dǎo)體存儲裝置1相同。另外，配線部LI經(jīng)由導(dǎo)電層60而與柱狀部CL電性連接。

以下，對實施方式的半導(dǎo)體存儲裝置的制造方法進行說明。

首先，在襯底10上形成將絕緣層30及犧牲層交替積層而成的積層體之后，形成貫通積層體并到達(dá)襯底10的多個存儲孔洞。多個存儲孔洞例如以RIE(Reactive Ion Etching，反應(yīng)性粒子蝕刻)法形成。例如，使用特定掩膜形成多個存儲孔洞。多個存儲孔洞的至少一部分配置為使多個正三角形在X方向交錯組合而成的形狀。多個存儲孔洞的一部分未沿X方向配置。

其次，在存儲孔洞內(nèi)依序形成存儲器膜21A、通道體20A、及核心絕緣部22A。由此，形成柱狀部CL。

繼而，在積層體形成狹縫，經(jīng)由狹縫而將犧牲層除去之后，在已除去犧牲層的空洞內(nèi)形成導(dǎo)電層。由此，形成具有多個電極層WL、多個絕緣層30、源極側(cè)選擇柵極SGS、及漏極側(cè)選擇柵極SGD的積層體15。

其次，于在狹縫內(nèi)形成絕緣膜40之后，形成導(dǎo)電膜。由此，形成配線部LI。例如，在配線部LI間配置多個柱狀部CL。多個柱狀部CL的至少一部分配置為使多個正三角形在X方向交錯組合而成的形狀。多個柱狀部CL的一部分未沿X方向配置。

繼而，于在柱狀部CL之上形成接點部Cb及V1之后，形成位線BL。

如此般制造實施方式的半導(dǎo)體存儲裝置1。

根據(jù)以上說明的實施方式，能夠?qū)崿F(xiàn)抑制形成存儲單元的密度的降低且抑制在存儲器動作中產(chǎn)生不良情況的半導(dǎo)體存儲裝置。

對本發(fā)明的若干實施方式進行了說明，但這些實施方式是作為例而提出的，并未意圖限定發(fā)明的范圍。這些新穎的實施方式能夠以其他各種方式實施，且可在不脫離發(fā)明的要旨的范圍進行各種省略、替換、變更。這些實施方式及其變化包含在發(fā)明的范圍及要旨中，并且包含在技術(shù)方案的范圍中所記載的發(fā)明及其均等的范圍。