大體上，本發(fā)明是關(guān)于集成電路與半導(dǎo)體裝置的領(lǐng)域，并且更特別的是，是關(guān)于具有放大通道區(qū)的finfet裝置。

背景技術(shù)

諸如cpu、存儲裝置、asic(特定應(yīng)用集成電路)及其類似的先進集成電路在制作時，需要根據(jù)已指定電路布局，在給定芯片面積上形成大量電路元件。在各式各樣的電子電路中，場效晶體管代表一種重要類型的電路元件，其實質(zhì)決定此集成電路的效能。大體上，目前經(jīng)實踐用于形成場效晶體管(fet)的制程技術(shù)有多種，其中，就許多類型的復(fù)雜電路系統(tǒng)而言，金屬氧化物半導(dǎo)體(mos)技術(shù)鑒于操作速度及/或功率消耗及/或成本效益，由于特性優(yōu)越，是目前最有前途的方法其中一者。于使用例如cmos技術(shù)制作復(fù)雜集成電路期間，數(shù)百萬個n通道晶體管及/或p通道晶體管是在包括結(jié)晶半導(dǎo)體層的襯底上形成。

雖然尖端平面型晶體管架構(gòu)就效能及控制性方面可獲得顯著優(yōu)點，但鑒于進一步裝置擴縮，已提出新的晶體管組態(tài)，其中可提供“三維”架構(gòu)以嘗試獲得所欲通道寬度，而同一時間，仍對流經(jīng)通道區(qū)的電流維持優(yōu)越的控制性。為此，已提供所謂的finfet，其可在絕緣體上硅(soi)襯底的薄主動層中形成硅的薄片或鰭片，其中至少可在鰭片的兩側(cè)壁上、且可能在其頂端表面上，提供柵極介電材料及柵極電級材料，從而實現(xiàn)“雙柵”或“三柵”晶體管，其通道區(qū)可全空乏。一般而言，在尖端應(yīng)用中，硅鰭的寬度等級為10nm至20nm，且其高度等級為30nm至40nm。

因此，finfet晶體管架構(gòu)在本文中亦可稱為多柵極晶體管，可就提升柵極電極連至各個通道區(qū)的有效耦合提供優(yōu)點，但不需要對應(yīng)縮減柵極介電材料的厚度。此外，通過提供此非平面型晶體管架構(gòu)，亦可增加有效通道寬度，以使得對于給定的整體晶體管尺寸，可實現(xiàn)增強電流驅(qū)動能力?；谶@些理由，為了以非平面型晶體管架構(gòu)為基礎(chǔ)提供增強的晶體管效能，已下了很大的努力。

注意到的是，平面型及三維晶體管裝置兩者都可根據(jù)取代柵極方法或柵極先制方法來形成。在取代柵極技術(shù)中，所謂的“虛設(shè)”或犧牲柵極結(jié)構(gòu)在初始時形成，并且在進行用以形成裝置的許多程序操作中留在原位，例如形成摻雜源極/漏極區(qū)，進行退火程序以修復(fù)因離子布植程序?qū)σr底所造成的破壞，并且活化植入的摻質(zhì)材料。在程序流程中的一些制點，移除犧牲柵極結(jié)構(gòu)以界定就裝置形成最終hk/mg柵極結(jié)構(gòu)處的柵極凹穴。另一方面，使用柵極先制技術(shù)涉及跨布襯底形成材料層堆疊，其中材料堆疊包括高k柵極絕緣層(具有大于5的介電常數(shù)k)、一或多個金屬層、多晶硅層、以及保護性覆蓋層，例如氮化硅。進行一或多個蝕刻程序以圖型化材料堆疊，從而就晶體管裝置界定基本柵極結(jié)構(gòu)。根據(jù)本發(fā)明的電熔絲的形成可輕易地在取代柵極與柵極先制兩程序流程中整合。

圖1a至1c繪示制造finfet裝置的現(xiàn)有程序。在所示實施例中，描述的是柵極先制方法。如圖1a所示，半導(dǎo)體鰭片110是在基礎(chǔ)層102上形成?；A(chǔ)層102可以是在soi晶圓的半導(dǎo)體主體襯底101上形成的埋置型氧化物層。替代地，基礎(chǔ)層102可以是半導(dǎo)體層，舉例而言，其可代表半導(dǎo)體主體襯底101的部分。鰭片110的半導(dǎo)體材料可基于復(fù)雜的磊晶生長技術(shù)來形成。鰭片110可根據(jù)整體設(shè)計規(guī)則形成有側(cè)向尺寸。若不將鰭片110的頂端表面當(dāng)作通道區(qū)使用，可在圖型化鰭片110前先提供覆蓋層112。覆蓋層112舉例而言，可包含或由氧化硅或氮化硅所組成。再者，舉例來說，關(guān)于界定鰭片的基本傳導(dǎo)性類型及類似者，可在圖型化鰭片110前或之后，建立基本摻質(zhì)分布。這可在磊晶生長程序期間，通過布植技術(shù)及/或通過并入所欲摻質(zhì)種類來完成，用于形成鰭片110的材料。其次，柵極電極結(jié)構(gòu)舉例來說，是通過形成適當(dāng)?shù)臇艠O介電材料121來形成(請參閱圖1b)，諸如二氧化硅或高k介電材料，其可通過尖端的氧化作用技術(shù)及類似者，然后通過沉積諸如多晶硅的柵極電極材料120來完成。柵極電極結(jié)構(gòu)可具有適當(dāng)?shù)膫?cè)向尺寸，以便包覆鰭片110的中央部分，并從而就各該鰭片110界定對應(yīng)的通道長度。

平坦化電極材料(其亦可包含提供適用于形成硬罩的材料、以抗反射涂層(arc)材料為基礎(chǔ)而調(diào)整整體光學(xué)特性、以及類似者)之后，可通過使用以微影獲得的阻劑遮罩、并進行適當(dāng)?shù)奈g刻序列來圖型化電極材料，其中柵極電極材料與柵極介電材料之間的高度蝕刻選擇性可提供鰭片110的末端部分的完整性。舉例而言，建置良好卻又復(fù)雜的程序技術(shù)可用于選擇性地將多晶硅材料蝕刻至二氧化硅。

形成包含柵極電極材料120及柵極介電材料121的柵極電極結(jié)構(gòu)之后，漏極與源極區(qū)舉例來說，可通過離子布植來形成，其可包括沉積并圖型化間隔物材料，若需要，在其它例子中，還可先形成半導(dǎo)體材料，以便在柵極電極結(jié)構(gòu)的兩側(cè)電連接鰭片的末端部分，為的是要提供各別的漏極與源極區(qū)。為此，鰭片110未遭由柵極電極結(jié)構(gòu)包覆的末端部分可通過移除柵極介電材料121來曝露，其舉例來說，可基于氫氟酸及類似者，通過建置良好的蝕刻配方來完成。其后，鰭片110的曝露表面部分可就后續(xù)選擇性磊晶生長程序來制備，其涉及建置良好的清潔程序及類似者。

圖1c以3d視圖展示產(chǎn)生的finfet裝置100。各該鰭片110與共柵極電極結(jié)構(gòu)120組合可代表裝置100的單一晶體管胞元。原則上，鰭片110可呈現(xiàn)適當(dāng)?shù)膿劫|(zhì)濃度，以便在各該鰭片110中界定對應(yīng)的漏極與源極區(qū)，而在其它策略中，對應(yīng)的漏極與源極區(qū)可于較晚階段中，在通過生長進一步半導(dǎo)體材料來連接鰭片110的末端部分之后形成，以便填充介于個別鰭片110之間的間隔。

然而，按照現(xiàn)有形成的finfet的有效通道長度，且尤其是通道高度延展部(在與上有形成finfet的襯底垂直的方向)，且從而驅(qū)動電流，是受限制的。一般來說，有需要改善本領(lǐng)域的finfet的整體效能，尤其是鑒于尺寸縮減的持續(xù)性需求。

鑒于上述情況，本發(fā)明提供相比于現(xiàn)有技術(shù)finfet裝置可在效能特性上呈現(xiàn)改善的finfet裝置。

技術(shù)實現(xiàn)要素：

以下介紹本發(fā)明的簡化概要，以便對本發(fā)明的一些態(tài)樣有基本的了解。本概要并非本發(fā)明的詳盡概述。用意不在于指認(rèn)本發(fā)明的重要或關(guān)鍵要素，或敘述本發(fā)明的范疇。目的僅在于以簡化形式介紹一些概念，作為下文更詳細(xì)說明的引言。

大體上，本文中所揭示的主題是關(guān)于finfet裝置、以及制造finfet裝置的方法。特別的是，本文中所揭示的方法可用于制造可因放大通道區(qū)而使效能呈現(xiàn)提升的finfet裝置。在一項說明性具體實施例中，裝置的柵極電極與半導(dǎo)體層上面或上方所形成的半導(dǎo)體鰭片平行。

在一項說明性具體實施例中，本文中所揭示的一種半導(dǎo)體裝置可包括半導(dǎo)體層、半導(dǎo)體層的表面上所形成的多個半導(dǎo)體鰭片、以及半導(dǎo)體層的表面上方所形成的多個柵極電極。在這項實施例中，半導(dǎo)體鰭片具有軸向長度，其中鰭片沿著與鰭片的軸向長度對應(yīng)的第一方向彼此平行延展或安置，其中第一方向平行于半導(dǎo)體層的表面。鰭片亦在垂直于第一(水平)方向的第二(垂直)方向具有第一高度，以及柵極電極包含沿著第一方向平行于半導(dǎo)體鰭片延展的縱向部分，并且特別的是，第二方向具有比第一高度更低的第二高度。

再者，提供一種finfet裝置，其包括半導(dǎo)體層的表面上與半導(dǎo)體層的表面平行的第一(水平)方向彼此平行延展所形成的多個半導(dǎo)體鰭片，其中各該半導(dǎo)體鰭片包含晶體管通道區(qū)及柵極電極層，其沿著第一方向在該多個半導(dǎo)體鰭片之間部分延展，并且特別的是，垂直于第一方向的第二方向具有比第二方向的半導(dǎo)體鰭片的高度更低的高度。

除了半導(dǎo)體裝置，還提供制造半導(dǎo)體裝置的方法。根據(jù)一項實施例，一種制造半導(dǎo)體裝置的方法包括提供半導(dǎo)體層，形成半導(dǎo)體層的表面上沿著與半導(dǎo)體層的表面平行的第一方向彼此平行延展的多個半導(dǎo)體鰭片，以及形成多個柵極電極，其包含沿著第一方向平行于半導(dǎo)體鰭片延展的縱向部分。

根據(jù)另一實施例，一種形成finfet裝置的方法包括蝕刻半導(dǎo)體主體襯底以形成彼此平行的多個半導(dǎo)體鰭片，在半導(dǎo)體主體襯底上方形成柵極電極層，以及蝕刻柵極電極層以相鄰于半導(dǎo)體鰭片形成所具高度比半導(dǎo)體鰭片的高度更低的柵極電極。

要注意的是，原則上，根據(jù)例示性方法，可在柵極先制的程序流程、或取代柵極制造技術(shù)中形成finfet裝置。

附圖說明

本發(fā)明可搭配附圖參照以下說明來了解，其中相似的附圖標(biāo)記表示相似的元件，并且其中：

圖1a至1c繪示本領(lǐng)域finfet裝置的制造程序；

圖2a至2c根據(jù)本發(fā)明，繪示finfet裝置的例示性制造程序；以及

圖3a至3c繪示可根據(jù)圖2a至2c所示程序流程來制造的finfet裝置。

盡管本文所揭示的主題易受各種修改和替代形式所影響，其特定具體實施例仍已通過附圖中的實施例予以表示并且在本文中予以詳述。然而，應(yīng)了解的是，本文中特定具體實施例的說明用意不在于將本發(fā)明限制于所揭示的特定形式，相反地，如隨附權(quán)利要求所界定，用意在于涵蓋落于本發(fā)明的精神及范疇內(nèi)的所有修改、等同物、及替代方案。

具體實施方式

下面說明本發(fā)明的各項說明性具體實施例。為了澄清，本說明書中并未說明實際實作態(tài)樣的所有特征。當(dāng)然，將會領(lǐng)會旳是，在開發(fā)任何此實際具體實施例時，必須做出許多實作態(tài)樣特定決策才能達(dá)到開發(fā)者的特定目的，例如符合系統(tǒng)有關(guān)及業(yè)務(wù)有關(guān)的限制條件，這些限制條件會隨實作態(tài)樣不同而變。此外，將會領(lǐng)會的是，此一開發(fā)努力可能復(fù)雜且耗時，雖然如此，仍會是受益于本發(fā)明的本領(lǐng)域技術(shù)人員的例行工作。

以下具體實施例是經(jīng)充分詳述而使本領(lǐng)域技術(shù)人員能夠利用本發(fā)明。要理解的是，其它具體實施例基于本發(fā)明將顯而易見，并且可施作系統(tǒng)、結(jié)構(gòu)、程序或機械變更而不脫離本發(fā)明的范疇。在以下說明中，提出特定數(shù)值細(xì)節(jié)是為了得以透徹理解本發(fā)明。然而，將顯而易見的是，本發(fā)明的具體實施例無需此等特定細(xì)節(jié)也可予以實踐。為了避免混淆本發(fā)明，一些眾所周知的電路、系統(tǒng)組態(tài)、結(jié)構(gòu)組態(tài)以及程序步驟不詳細(xì)揭示。

本發(fā)明現(xiàn)將參照附圖來說明。各種結(jié)構(gòu)、系統(tǒng)及裝置在附圖中只是為了闡釋而繪示，為的是不要因本領(lǐng)域技術(shù)人員眾所周知的細(xì)節(jié)而混淆本發(fā)明。雖然如此，仍將附圖包括進來以說明并闡釋本發(fā)明的說明性實施例。本文中使用的字組及詞組應(yīng)了解并詮釋為與本領(lǐng)域技術(shù)人員了解的字組及詞組具有一致的意義。與本領(lǐng)域技術(shù)人員了解的通?；驊T用意義不同的詞匯或詞組(即定義)的特殊定義，用意不在于通過本文詞匯或詞組的一致性用法提供暗示。就一詞匯或詞組用意在于具有特殊意義的方面來說，即有別于本領(lǐng)域技術(shù)人員了解的意義，此一特殊定義應(yīng)會按照為此詞匯或詞組直接且不含糊地提供此特殊定義的定義方式，在本說明書中明確提出。

空間參考“頂端”、“底端”、“上”、“下”、“垂直”、“水平”及類似者于本文中使用時，若涉及finfet的結(jié)構(gòu)，可為求便利性而使用。這些參考的用意在于僅為了教示目的而以與附圖一致的方式加以使用，而且用意不在于當(dāng)作finfet結(jié)構(gòu)的絕對參考。舉例而言，finfet可按照與附圖所示方位不同的任何方式予以空間定向。提及附圖時，“垂直”是用于指稱為正交于半導(dǎo)體層表面的方向，而“水平”是用于指稱為平行于半導(dǎo)體層表面的方向?！吧稀笔怯糜谥阜Q為遠(yuǎn)離半導(dǎo)體層的垂直方向。安置于另一元件“上面”(“下面”)的一元件是相比于該另一元件，位于較遠(yuǎn)離(較靠近)半導(dǎo)體層表面處。

如本領(lǐng)域技術(shù)人員完整閱讀本申請書后將輕易了解的是，本方法適用于例如nmos、pmos、cmos等各種技術(shù)，并且原則上輕易適用于各種裝置，包括但不限于邏輯裝置、記憶體裝置、sram裝置等。本文中所述的技巧與技術(shù)可用于制作mos集成電路裝置，包括nmos集成電路裝置、pmos集成電路裝置、以及cmos集成電路裝置。尤其是，本文中所述的程序步驟是搭配形成集成電路用柵極結(jié)構(gòu)的任何半導(dǎo)體裝置制作程序來利用，此集成電路包括平面型及非平面型這兩種集成電路。雖然用語“mos”適當(dāng)?shù)厥侵妇哂薪饘贃艠O電極及氧化物柵極絕緣體的裝置，該用語全文是用于意指包括傳導(dǎo)柵極電極(金屬或其它傳導(dǎo)材料都可以)的任何半導(dǎo)體裝置，該傳導(dǎo)柵極電極是置于柵極絕緣體(氧化物或其它絕緣體都可以)上方，進而是置于半導(dǎo)體主體襯底上方。

本發(fā)明大體上揭示用于形成finfet裝置的各種方法與技術(shù)，以及finfet裝置包含半導(dǎo)體鰭片、及半導(dǎo)體鰭片周圍所形成并全部沿著半導(dǎo)體鰭片的縱向(長度方向)延展的柵極電極。相比于本申請書

背景技術(shù)：
中所述的現(xiàn)有技術(shù)裝置，鰭片的較大部分可用于個別finfet的通道區(qū)。從而，可提升操作穩(wěn)定性及驅(qū)動電流能力。此外，在本文中所揭示的一些說明性具體實施例中，相比于現(xiàn)有技術(shù)裝置，個別finfet的柵極電極結(jié)構(gòu)之間可達(dá)到更小的距離(間距)。特別的是，本文中所揭示的finfet裝置在制造方面，相比于取代柵極方法，就程序步驟，可在復(fù)雜度更小的柵極先制方法背景下來達(dá)成。積極縮小的組態(tài)(舉例而言，縮小到甚至是7nm技術(shù))亦可降低短通道效應(yīng)，而且可顯著降低寄生電容，尤其是重疊電容。

圖2a至2c繪示本文中所揭示用于制造finfet裝置的一項說明性具體實施例。如圖2a所示，提供半導(dǎo)體層201。半導(dǎo)體層201提供待形成finfet裝置的通道區(qū)，并且可由任何適當(dāng)?shù)陌雽?dǎo)體材料所構(gòu)成，例如：硅、硅/鍺、硅/碳、其它ii-vi族或iii-v族半導(dǎo)體化合物及類似者。半導(dǎo)體層201可以是主體半導(dǎo)體襯底的部分，其中可形成絕緣區(qū)域，例如淺溝槽絕緣物。主體半導(dǎo)體襯底可以是硅襯底，尤其是單晶硅襯底。可使用其它材料來形成半導(dǎo)體襯底，舉例如鍺、硅鍺、磷酸鎵、砷化鎵等。絕緣區(qū)域可界定主動區(qū)，并且將待形成finfet裝置與相同襯底上所形成的其它主動或被動裝置電隔離。絕緣區(qū)域可以是相連溝槽隔離結(jié)構(gòu)的部分，并且可通過蝕刻主體半導(dǎo)體襯底并以例如氧化硅的一些介電材料填充所形成的溝槽來形成。原則上，半導(dǎo)體層201可包含于soi晶圓中。在這種情況下，半導(dǎo)體層201是在絕緣/埋置型氧化物層上形成，其是在主體半導(dǎo)體襯底上形成。舉例而言，埋置型氧化物層可包括諸如二氧化硅的介電材料，并且可以是所具厚度范圍自約10nm至20nm的超薄埋置型氧化物(ut-box)。

在圖2b所示的制造階段中，形成半導(dǎo)體鰭片202。半導(dǎo)體鰭片202可通過蝕刻而由半導(dǎo)體層201所形成，或可通過磊晶生長來形成。半導(dǎo)體鰭片202可通過任何合適的微影程序組合來形成，其可涉及形成圖型及選擇性蝕刻材料。舉例而言，鰭片202可使用雙圖型化程序來形成，例如阻劑上置阻劑圖型化技術(shù)(其可包括微影-蝕刻-微影-蝕刻(lele)程序或微影-凍結(jié)-微影-蝕刻(lfle)程序)。在其它具體實施例中，鰭片可使用干涉微影、壓模微影、光微影、極紫外線(euv)微影、或x射線微影來形成。半導(dǎo)體鰭片202沿著半導(dǎo)體層201的水平表面，在長度方向平行延伸，并且垂直延展，即與半導(dǎo)體層201的表面垂直的高度方向延展。

半導(dǎo)體鰭片202可與長度方向垂直的水平方向具有小于50nm的窄寬度。氧化物層(圖未示)可在半導(dǎo)體層201上形成，在這種情況下，鰭片穿過氧化物層連至半導(dǎo)體層201。應(yīng)領(lǐng)會的是，鰭片202可呈現(xiàn)適當(dāng)?shù)膿劫|(zhì)濃度，以便在各該鰭片202中界定對應(yīng)的漏極與源極區(qū)。替代地，源極/漏極區(qū)可通過在鰭片202上的半導(dǎo)體材料磊晶生長，并且適度摻雜磊晶生長材料來形成。另外，待形成finfet裝置的通道區(qū)可通過適度摻雜半導(dǎo)體鰭片202的各別區(qū)域來形成。在替代實施例中，通道區(qū)可能維持未摻雜。

介電層203是在半導(dǎo)體鰭片202的曝露表面及半導(dǎo)體層201的表面上形成。介電層203可由高k材料(k>5)所形成，并且可包含諸如氧化鉿、二氧化鉿及氮氧化鉿硅其中至少一者的過渡金屬氧化物。高k材料層203可直接在半導(dǎo)體層201上形成。

如圖2b所示，柵極電極層204是在介電層203上及半導(dǎo)體鰭片202與半導(dǎo)體層201上方形成。柵極電極層204可包含與介電層203接觸的功函數(shù)調(diào)整層。功函數(shù)調(diào)整層可包含氮化鈦(tin)或本領(lǐng)域已知的任何其它適當(dāng)?shù)墓瘮?shù)調(diào)整金屬或金屬氧化物。柵極電極層204可包含多晶硅。柵極電極層204可包含金屬柵極。金屬柵極的材料可取決于待形成晶體管裝置屬于p通道晶體管還是n通道晶體管。在晶體管裝置為n通道晶體管的具體實施例中，此金屬可包括la、lan或tin。在晶體管裝置為p通道晶體管的具體實施例中，此金屬可包括al、aln或tin。在柵極電極層204沉積之后，舉例而言，可通過化學(xué)機械研磨來進行其自由水平表面的平坦化。

另外，可在半導(dǎo)體層201中形成氧化物區(qū)205，其當(dāng)作隔離區(qū)用于將待形成finfet裝置與其它主動或被動裝置隔離。區(qū)域205舉例而言，可包含或由二氧化硅所組成。

在圖2c所示的制造階段中，蝕刻柵極電極層204。在蝕刻程序期間，介電層203可在半導(dǎo)體鰭片202的頂端及半導(dǎo)體層201的表面上當(dāng)作蝕刻終止層使用。替代地，可在介電層203上提供單獨的蝕刻終止層。如圖2c所示，柵極電極層204通過蝕刻程序使厚度在垂直方向縮減至比半導(dǎo)體鰭片202的高度位準(zhǔn)更低的高度。尤其是，通過在蝕刻程序期間移除柵極電極材料的部分，半導(dǎo)體鰭片202的上部分是曝露于柵極電極層204的已凹陷上表面上面。

柵極電極層204及/或半導(dǎo)體鰭片202的至少部分(即包含源極/漏極區(qū)的部分)可進行硅化。產(chǎn)生的金屬硅化物區(qū)可由舉例如硅化鎳、鎳鉑硅化物、硅化鈷等各種不同材料所構(gòu)成，并且此類金屬硅化物區(qū)的厚度可隨特定應(yīng)用而變。為形成金屬硅化物區(qū)而進行的典型步驟涉及沉積一層耐火金屬，進行造成耐火金屬與下層半導(dǎo)體材料(例如含硅材料)起反應(yīng)的初始加熱程序，進行用以將耐火金屬層未反應(yīng)部分移除的蝕刻程序，以及進行用以形成金屬硅化物最終相的另外的加熱程序。層間介電質(zhì)可在圖2c中所示的結(jié)構(gòu)上方形成，并且用于將漏極/源極區(qū)與柵極電極電接觸的接觸部可在層間介電質(zhì)中形成。

一般來說，注意到的是，個別半導(dǎo)體鰭片202的漏極及/或源極區(qū)可通過層間介電質(zhì)中所形成經(jīng)適當(dāng)設(shè)計的接觸結(jié)構(gòu)來個別接觸，以便將半導(dǎo)體鰭片的各該對應(yīng)的漏極及/源極區(qū)與可控制互連結(jié)構(gòu)連接，其可組配成能夠(至少一次)控制末端部分與共用節(jié)點的連接，諸如晶體管的漏極端或源極端。在一些說明性態(tài)樣中，可控制互連結(jié)構(gòu)可包含舉例來說，相比于尖端finfet裝置以更少關(guān)鍵限制條件為基礎(chǔ)所形成的晶體管元件，從而提供反復(fù)重新組配尖端晶體管元件的可能性?？煽刂苹ミB結(jié)構(gòu)可包含諸如電阻性結(jié)構(gòu)的導(dǎo)體及類似者，其可至少一次從低阻抗?fàn)顟B(tài)切換到高阻抗?fàn)顟B(tài)，以便能夠?qū)?yīng)的半導(dǎo)體鰭片與共用電路節(jié)點斷開。舉例而言，可控制互連結(jié)構(gòu)可連接至外部測試設(shè)備，以便根據(jù)所思特定晶體管的要求，適當(dāng)?shù)卦O(shè)定晶體管組態(tài)，例如電流驅(qū)動能力，而在其它實例中，可條件性判定所思晶體管的實際功能狀態(tài)，并且可基于偵檢到的功能狀態(tài)，進行互連結(jié)構(gòu)的對應(yīng)控制。再者，可形成柵極與本體互連件，以提供連至finfet裝置的柵極與本體的電連接。

圖3a至3c繪示可根據(jù)上述程序來制造的finfet裝置300。圖3a表示包含半導(dǎo)體鰭片302與柵極電極層304的finfet裝置300的部分展開3d視圖，圖3b表示平行于半導(dǎo)體鰭片302的平面圖，而圖3c表示相同半導(dǎo)體鰭片的俯視圖。finfet裝置300包含半導(dǎo)體層301，其可以是半導(dǎo)體主體襯底的部分，如以上所述。個別半導(dǎo)體鰭片302是在半導(dǎo)體層301上形成。如在圖3b可看出，半導(dǎo)體鰭片302在氧化物側(cè)壁303中終結(jié)。柵極電極層304的柵極邊界304a部分重疊氧化物側(cè)壁303。如尤其可由圖3c領(lǐng)會，柵極電極層304是在個別半導(dǎo)體鰭片302周圍形成。如可由圖3c看出，在所揭示的實施例中，個別半導(dǎo)體鰭片302是在水平平面中通過柵極電極層304所圍蔽。u形柵極電極層304的主要部分(腿部)沿著半導(dǎo)體鰭片302的長度方向并與其平行延伸。絕緣氧化物層305是在半導(dǎo)體層301中形成，用于使finfet裝置300與相同晶圓上所形成的其它裝置電絕緣。

如可由圖3a至3c領(lǐng)會，相比于本領(lǐng)域(對照圖1c)，可放大具備有效通道長度(當(dāng)finfet裝置正在主動操作時，沿著由圖3b的箭號所指的電流方向)及寬度(高度)weff的有效通道區(qū)。相比于本領(lǐng)域的finfet裝置，此放大通道區(qū)使操作穩(wěn)定性更高，并且改善驅(qū)動電流能力。

如亦可在圖3a及3b中看出，半導(dǎo)體鰭片302中形成的接面306是通過氧化物層307(例如：包含二氧化硅)彼此分開，并且可垂直形成比柵極電極304更高的磊晶生長源極/漏極區(qū)308及介于通道區(qū)與源極/漏極區(qū)308之間的接面306。從而，有助于通過位于柵極電極304上面的接觸部309來接觸源極/漏極區(qū)308，并且源極/漏極區(qū)與柵極電極304之間的電氣短路風(fēng)險得以通過形成接觸部309來降低，如與本領(lǐng)域?qū)φ?，其中源極/漏極區(qū)與接面是如柵極電極層在相同平面中實質(zhì)形成(對照圖1c)。

以上所揭示的特定具體實施例僅屬描述性，正如本發(fā)明可用本領(lǐng)域技術(shù)人員所明顯知道的不同但均等方式予以修改并且實踐而具有本文教示的效益。舉例而言，以上所提出的程序步驟可按照不同順序來進行。再者，除了如權(quán)利要求中所述除外，未意圖限制于本文所示構(gòu)造或設(shè)計的細(xì)節(jié)。因此，證實可改變或修改以上揭示的特定具體實施例，而且所有此類變例全都視為在本發(fā)明的范疇及精神內(nèi)。要注意的是，本說明書及所附權(quán)利要求中如“第一”、“第二”、“第三”或“第四”之類用以說明各個程序/結(jié)構(gòu)的術(shù)語，僅當(dāng)作此些步驟/結(jié)構(gòu)節(jié)略參考，并且不必然暗喻此些步驟/結(jié)構(gòu)的進行/形成序列。當(dāng)然，取決于精準(zhǔn)的權(quán)利要求語言，可能或可能不需要此類程序的排定順序。因此，本文尋求的保護是如權(quán)利要求書中所提。