本發(fā)明實(shí)施例涉及半導(dǎo)體技術(shù)領(lǐng)域,特別涉及半導(dǎo)體技術(shù)領(lǐng)域中的3dic結(jié)構(gòu)。
背景技術(shù):
半導(dǎo)體工業(yè)因多種電子組件(例如,晶體管、二極管、電阻器、電容器等)的集成密度的持續(xù)改進(jìn)已經(jīng)歷迅速發(fā)展。在極大程度上,集成密度的此改進(jìn)是來自最小構(gòu)件大小的反復(fù)減小(例如,朝向低于20nm節(jié)點(diǎn)而縮小半導(dǎo)體工藝節(jié)點(diǎn)),此允許將較多組件集成到給定區(qū)中。隨著近期對(duì)小型化、更高速度及更大帶寬以及更低電力消耗及延時(shí)的需求的增長,已產(chǎn)生對(duì)半導(dǎo)體裸片的較小且較具創(chuàng)造性封裝技術(shù)的需要。
隨著半導(dǎo)體技術(shù)進(jìn)一步發(fā)展,經(jīng)堆疊半導(dǎo)體裝置(例如,3d集成電路(3dic))已作為用以進(jìn)一步減小半導(dǎo)體裝置的物理大小的有效替代方案應(yīng)運(yùn)而生。在經(jīng)堆疊半導(dǎo)體裝置中,在不同半導(dǎo)體晶片上制作有源電路,例如邏輯電路、存儲(chǔ)器電路、處理器電路等等。兩個(gè)或兩個(gè)以上半導(dǎo)體晶片可彼此上下地安裝以進(jìn)一步減小半導(dǎo)體裝置的尺寸架構(gòu)。
兩個(gè)半導(dǎo)體晶片可經(jīng)由適合接合技術(shù)而接合在一起。常用接合技術(shù)包含直接接合、化學(xué)活化接合、等離子體活化接合、陽極接合、共晶接合、玻璃介質(zhì)接合、粘合劑接合、熱壓縮接合、反應(yīng)性接合等等。在經(jīng)堆疊半導(dǎo)體晶片之間可提供電連接。經(jīng)堆疊半導(dǎo)體裝置可伴隨以較小尺寸架構(gòu)而提供較高密度且允許經(jīng)增加性能及較低電力消耗。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明的一實(shí)施例為提供一種結(jié)構(gòu),其包括:
第一電介質(zhì)層,其上覆在第一襯底上;
第一連接墊,其放置在第一電介質(zhì)層的頂部表面中且接觸放置在第一電介質(zhì)層中的第一導(dǎo)體,導(dǎo)體的主要表面在平行于第一電介質(zhì)層的頂部表面的方向上延伸;
第一虛擬墊,其放置在第一電介質(zhì)層的頂部表面中,第一虛擬墊接觸第一導(dǎo)體;
第二電介質(zhì)層,其上覆在第二襯底上;及
第二連接墊及第二虛擬墊,其放置在第二電介質(zhì)層的頂部表面中,第二連接墊接合到第一連接墊,且第一虛擬墊以與第二虛擬墊偏離的方式定位,使得第一虛擬墊與第二虛擬墊彼此不接觸。
附圖說明
當(dāng)隨著附圖一起閱讀時(shí),依據(jù)以下詳細(xì)說明最佳地理解本發(fā)明實(shí)施例的方面。注意,根據(jù)產(chǎn)業(yè)的標(biāo)準(zhǔn)慣例,各種構(gòu)件未按比例繪制。事實(shí)上,為論述的清晰起見,可任意地增加或減小各種構(gòu)件的尺寸。
圖1描繪根據(jù)一些示范性實(shí)施例的在兩個(gè)經(jīng)接合晶片或裸片之間形成互連結(jié)構(gòu)的中間階段的橫截面圖;
圖2描繪根據(jù)一些示范性實(shí)施例的在兩個(gè)經(jīng)接合晶片或裸片之間形成互連結(jié)構(gòu)的中間階段的橫截面圖;
圖3描繪根據(jù)一些示范性實(shí)施例的兩個(gè)經(jīng)接合晶片或裸片之間的互連結(jié)構(gòu)的橫截面圖;
圖4描繪根據(jù)一些示范性實(shí)施例的兩個(gè)晶片的頂部表面的平面圖;且
圖5描繪根據(jù)一些示范性實(shí)施例的兩個(gè)晶片的頂部表面的平面圖。
具體實(shí)施方式
以下揭示內(nèi)容提供用于實(shí)施本揭示的不同構(gòu)件的許多不同實(shí)施例或?qū)嵗?。下文描述組件及布置的特定實(shí)例以簡化本揭示。當(dāng)然,這些特定實(shí)例僅是實(shí)例且并非打算為限制性的。舉例來說,以下說明中的在第二構(gòu)件上方或第二構(gòu)件上形成第一構(gòu)件可包含其中第一構(gòu)件及第二構(gòu)件以直接接觸方式形成的實(shí)施例,且還可包含其中可在第一構(gòu)件與第二構(gòu)件之間形成額外構(gòu)件使得第一構(gòu)件與第二構(gòu)件可不直接接觸的實(shí)施例。另外,本揭示可在各種實(shí)例中重復(fù)參考編號(hào)及/或字母。此重復(fù)是出于簡化及清晰目的且本質(zhì)上并不指定所論述的各種實(shí)施例及/或配置之間的關(guān)系。
此外,為便于說明,本文中可使用空間相對(duì)術(shù)語(例如,“下面”、“下方”、“下部”、“上方”、“上部”等等)來描述一個(gè)元件或構(gòu)件與另一(其它)元件或構(gòu)件的關(guān)系,如各圖中所圖解說明。除各圖中所描繪的定向之外,所述空間相對(duì)術(shù)語還打算囊括裝置在使用或操作中的不同定向。設(shè)備可以其它方式定向(旋轉(zhuǎn)90°或處于其它定向),且同樣可據(jù)此解釋本文中所使用的空間相對(duì)描述符。
圖1到3圖解說明根據(jù)一些實(shí)施例的在兩個(gè)經(jīng)接合晶片或裸片之間形成互連結(jié)構(gòu)的各種中間步驟。首先參考圖1,展示根據(jù)各種實(shí)施例的在進(jìn)行接合工藝之前的第一晶片100及第二晶片200。在一些實(shí)施例中,第二晶片200與第一晶片100具有類似構(gòu)件,且出于以下論述的目的,第二晶片200的具有“2xx”形式的參考編號(hào)的構(gòu)件類似于第一晶片100的具有“1xx”形式的參考編號(hào)的構(gòu)件,所述“xx”對(duì)于第一晶片100及第二晶片200為相同編號(hào)。第一晶片100及第二晶片200的各種元件將分別稱為“第一<元件>1xx”及“第二<元件>2xx”。
在本文中所描述的一些實(shí)施例中,第二晶片200表示為類似于第一晶片100。然而,所屬領(lǐng)域的技術(shù)人員將了解,本文中所描述的實(shí)例僅出于說明性目的而提供以進(jìn)一步闡釋一些說明性實(shí)施例的應(yīng)用且并不意味著以任何方式限制本揭示。在一些實(shí)施例中,第二晶片200可包括不同于第一晶片100的裝置與電路。舉例來說,在其它實(shí)施例中,第一晶片100可使用cmos工藝而制作,而第二晶片200可使用mems工藝而制造。作為另一實(shí)例,在一些實(shí)施例中,第一晶片100可是專用集成電路(asic)晶片,且第二晶片200可是cmos圖像傳感器(cis)晶片。針對(duì)第一晶片100及第二晶片200中的每一者可使用適合于特定應(yīng)用的任何類型的晶片。
在一些實(shí)施例中,第一晶片100包括其上形成有第一電路104的第一襯底102。舉例來說,第一襯底102可包括經(jīng)摻雜或無摻雜的塊狀硅或者絕緣體上覆半導(dǎo)體(soi)襯底的有源層。通常,soi襯底包括形成于絕緣體層上的半導(dǎo)體材料層(例如硅)。舉例來說,絕緣體層可為埋入式氧化物(box)層或氧化硅層。絕緣體層提供于襯底(通常為硅或玻璃襯底)上。還可使用其它襯底,例如多層襯底或梯度襯底。
形成于第一襯底102上的第一電路104可是適合于特定應(yīng)用的任何類型的電路。在一些實(shí)施例中,第一電路104包含形成于襯底上的電裝置,其中一或多個(gè)電介質(zhì)層上覆在所述電裝置上。金屬層可形成于電介質(zhì)層之間以在電裝置之間路由電信號(hào)。電裝置還可形成于一或多個(gè)電介質(zhì)層中。
舉例來說,第一電路104可包含經(jīng)互連以執(zhí)行一或多個(gè)功能的各種n型金屬氧化物半導(dǎo)體(nmos)及/或p型金屬氧化物半導(dǎo)體(pmos)裝置,例如晶體管、電容器、電阻器、二極管、光電二極管、熔絲等等。所述功能可包含存儲(chǔ)器結(jié)構(gòu)、處理結(jié)構(gòu)、傳感器、放大器、電力分配、輸入/輸出電路等等。所屬領(lǐng)域的技術(shù)人員將了解,以上實(shí)例僅出于說明性目的而提供以進(jìn)一步闡釋本揭示的應(yīng)用且并不意味著以任何方式限制本揭示。視情況針對(duì)給定應(yīng)用可使用其它電路。
圖1中還展示第一層間電介質(zhì)(ild)/金屬間電介質(zhì)(imd)層106。舉例來說,第一ild層106可通過此項(xiàng)技術(shù)中已知的任何適合方法(例如旋涂、化學(xué)氣相沉積(cvd)及等離子體增強(qiáng)cvd(pecvd))由低k電介質(zhì)材料形成,所述低k電介質(zhì)材料例如磷硅酸鹽玻璃(psg)、硼磷硅酸鹽玻璃(bpsg)、fsg、sioxcy、旋涂玻璃、旋涂聚合物、硅碳材料、其化合物、其復(fù)合材料、其組合等等。還應(yīng)注意,第一ild層106可包括多個(gè)電介質(zhì)層。
穿過第一ild層106形成第一接點(diǎn)108以提供到第一電路104的電接點(diǎn)。舉例來說,第一接點(diǎn)108可通過以下方式形成:使用光學(xué)光刻技術(shù)在第一ild層106上沉積并圖案化光致抗蝕劑材料以暴露第一ild層106的將變成第一接點(diǎn)108的部分??墒褂梦g刻工藝(例如非等向性干法蝕刻工藝)來產(chǎn)生第一ild層106中的開口。所述開口可襯有擴(kuò)散阻障層及/或粘合層(未展示),且填充有導(dǎo)電材料。擴(kuò)散阻障層包括tan、ta、tin、ti、cow等一或多個(gè)層,且導(dǎo)電材料包括銅、鎢、鋁、銀及其組合等等,借此形成如圖1中所圖解說明的第一接點(diǎn)108。
一或多個(gè)第一額外ild層110及第一互連線112在第一ild層106上方形成金屬化層。通常,使用一或多個(gè)第一額外ild層110及相關(guān)聯(lián)金屬化層來使電路彼此互連并提供外部電連接。第一額外ild層110可由低k電介質(zhì)材料(例如通過pecvd技術(shù)或高密度等離子體化學(xué)氣相沉積(hdpcvd)等形成的氟硅酸鹽玻璃(fsg))形成,且可包含中間蝕刻停止層。
一或多個(gè)蝕刻停止層(未展示)可定位于ild層中的鄰近者(例如,第一ild層106與第一額外ild層110)之間。通常,蝕刻停止層提供在形成通路及/或接點(diǎn)時(shí)用以停止蝕刻工藝的機(jī)構(gòu)。蝕刻停止層由與鄰近層(例如,下伏第一襯底102與上覆ild層106/110)具有不同蝕刻選擇性的電介質(zhì)材料形成。在實(shí)施例中,蝕刻停止層可由通過cvd或pecvd技術(shù)而沉積的sin、sicn、sico、cn、其組合等等形成。
在第一晶片100的頂部表面上形成第一外部接點(diǎn)114,且在第二晶片200的頂部表面上形成第二外部接點(diǎn)214。在一些實(shí)施例中,第一晶片100與第二晶片200布置成其中第一襯底102與第二襯底202的裝置側(cè)面向彼此(圖2及3中所描繪)的面對(duì)面配置。第一外部接點(diǎn)114及第二外部接點(diǎn)214可定位于相應(yīng)晶片的頂部表面上,使得在第一晶片100與第二晶片200以裝置側(cè)面向彼此而布置時(shí),所述特定接點(diǎn)以物理方式接觸,且因此提供在第一晶片100與第二晶片200布置成面對(duì)面配置之后用于第一晶片100與第二晶片200之間的電連接的構(gòu)件。
在一些實(shí)施例中,第一外部接點(diǎn)114使用上文連同第一互連線112一起所描述的相同或類似程序而形成。舉例來說,可使用光學(xué)光刻技術(shù)在第一額外ild層110上沉積并圖案化光致抗蝕劑材料以暴露最上部第一額外ild層110的將變成第一外部接點(diǎn)114的部分??墒褂梦g刻工藝(例如非等向性干法蝕刻工藝)來產(chǎn)生最上部第一額外ild層110中的開口。所述開口可襯有擴(kuò)散阻障層及/或粘合層(未展示),且填充有導(dǎo)電材料。擴(kuò)散阻障層包括tan、ta、tin、ti、cow等一或多個(gè)層,且導(dǎo)電材料包括銅、鎢、鋁、銀及其組合等等,借此形成如圖1中所圖解說明的第一外部接點(diǎn)114。
第一外部接點(diǎn)114可包含第一連接墊114a及第一虛擬墊114b。第一連接墊114a是如上文所論述在第一晶片100與第二晶片200布置成面對(duì)面配置時(shí)提供所述晶片之間的電連接的墊。第一虛擬墊114b是不用于電連接的浮動(dòng)接點(diǎn),但經(jīng)包含以減小第一晶片100的頂部表面上的由在第一晶片100的頂部表面上執(zhí)行的平面化工藝造成的金屬碟陷(metaldishing)及不均勻侵蝕效應(yīng)。舉例來說,為使第一晶片100與第二晶片200具有牢固接合,每一晶片的頂部表面均經(jīng)歷平面化工藝,例如化學(xué)機(jī)械拋光工藝(cmp)。如果僅存在第一連接墊114a,那么cmp工藝可導(dǎo)致第一晶片100的頂部表面的顯著金屬碟陷及/或顯著不均勻侵蝕。因此,第一虛擬墊114b經(jīng)包含以提供用于cmp工藝的較均勻表面,此減小第一晶片100的頂部表面上的由cmp工藝造成的金屬碟陷及不均勻侵蝕效應(yīng)。
為減小因平面化工藝而產(chǎn)生的金屬碟陷及侵蝕效應(yīng),可均勻地或大體上均勻地分布第一外部接點(diǎn)114。(大體上)均勻分布的第一外部接點(diǎn)114可分布在第一晶片100的整個(gè)或大體上整個(gè)(舉例來說,超過90%或95%)頂部表面內(nèi)。(大體上)均勻分布的第一外部接點(diǎn)114可一直延伸到第一晶片100的頂部表面的邊緣。此外,整個(gè)第一晶片100內(nèi)的全部或大體上全部第一外部接點(diǎn)114可具有相同俯視圖形狀、相同俯視圖大小及/或相同間距。在一些實(shí)施例中,第一外部接點(diǎn)可具有不同俯視圖大小或俯視圖形狀。在一些實(shí)施例中,第一外部接點(diǎn)可具有圓形、方形、多邊形等俯視圖形狀。第一外部接點(diǎn)114在整個(gè)第一晶片100內(nèi)可具有均勻圖案密度。
如圖1中所描繪,第一外部接點(diǎn)114可直接連接到第一晶片100中的一或多個(gè)下伏第一互連線112。第一連接墊114a布置在第一晶片100的頂部表面上且第二連接墊214a布置在第二晶片200的頂部表面上,使得在第一晶片100與第二晶片200布置成其中第一襯底102與第二襯底202的裝置側(cè)面向彼此(圖2及3中所描繪)的面對(duì)面配置時(shí),第一晶片100上的對(duì)應(yīng)第一連接墊114a與第二晶片200上的第二連接墊214a將以物理方式連接。因此,第一連接墊114a及第二連接墊214a提供在所述晶片布置成面對(duì)面配置之后用于第一互連線112與第二互連線212之間的電連接的構(gòu)件。
如圖1中所描繪,第一虛擬墊114b還可直接連接到第一晶片100中的一或多個(gè)第一互連線112。因此,如果在第一晶片100與第二晶片200布置成面對(duì)面配置時(shí),第一虛擬墊114b與第二虛擬墊214b以物理方式接觸,那么在第一晶片100中的第一互連線112與第二晶片200中的第二互連線212之間將產(chǎn)生不期望或意外短路。當(dāng)前,特定封裝經(jīng)形成使得頂部互連層遠(yuǎn)離外部接點(diǎn)而凹陷到襯底中。這些封裝中的每一連接墊通過導(dǎo)電通路而連接到頂部互連層。這些封裝中的虛擬墊不通過導(dǎo)電通路連接到頂部互連層。因此,虛擬墊在這些封裝中為浮動(dòng)連接件。在這些封裝中,虛擬墊及連接墊可置于第一晶片及第二晶片中的對(duì)應(yīng)位置中,使得在第一晶片與第二晶片布置成面對(duì)面配置時(shí),第一晶片上的連接墊以物理方式接觸第二晶片上的對(duì)應(yīng)連接墊,且第一晶片上的虛擬墊將以物理方式接觸第二晶片中的虛擬墊。虛擬墊因以下事實(shí)而防止產(chǎn)生電短路:虛擬墊是浮動(dòng)連接件且不連接到最上部互連層。
注意,以上構(gòu)造需要在第一晶片及第二晶片中的每一者中形成導(dǎo)電通路層,此需要額外處理時(shí)間、成本且消耗封裝中的額外空間。在一些實(shí)施例中,第一虛擬墊114b及第二虛擬墊214b可分別定位于第一晶片100及第二晶片200的頂部表面上,使得第一晶片100中的第一虛擬墊114b與第二晶片200中的第二虛擬墊214b彼此偏離,如圖1中所展示,而第一晶片100中的第一連接墊114a與第二晶片200中的第二連接墊214a定位于對(duì)應(yīng)位置中。如果第一晶片100中的第一虛擬墊114b與第二晶片200中的第二虛擬墊214b以彼此偏離的方式定位,那么在第一晶片100接合到第二晶片200時(shí),在所述虛擬墊之間不產(chǎn)生物理連接或電連接。第一晶片100中的第一虛擬墊114b與第二晶片200中的第二虛擬墊214b的偏離定位可防止產(chǎn)生短路。因此,第一虛擬墊114b與第二虛擬墊214b的偏離定位可使得能夠在不具有將第一連接墊114a連接到頂部第一互連線112的任何導(dǎo)電通路及/或不具有將第二連接墊214a連接到頂部第二互連線212的任何導(dǎo)電通路的情況下形成封裝,此可減少用于封裝的成本及處理時(shí)間。
接下來,參考圖2,第一晶片100與第二晶片200布置成用于接合的面對(duì)面配置。如上文所論述,在進(jìn)行布置之前,第一晶片100及第二晶片200可經(jīng)歷平面化工藝以確保在第一晶片100及第二晶片200中的每一者的頂部表面處存在均勻接合表面。
接下來,參考圖3,第一晶片100接合到第二晶片200。為制備用于接合的第一晶片100及第二晶片200,可執(zhí)行第一晶片100及第二晶片200的表面清潔及表面活化。執(zhí)行表面清潔以從第一晶片100及第二晶片200的表面移除cmp漿料及原生氧化物層。表面清潔工藝可包含與第一晶片100及第二晶片200的表面具有直接及非直接接觸的方法,例如低溫清潔、機(jī)械擦拭及擦洗、在氣體、等離子體或液體中進(jìn)行蝕刻、超聲波及兆聲波清潔、激光清潔等等。隨后,第二晶片200可在去離子(di)水中進(jìn)行沖洗并使用自旋干燥器或異丙醇(ipa)干燥器進(jìn)行干燥。在其它實(shí)施例中,第一晶片100及第二晶片200可使用rca清潔等進(jìn)行清潔。
參考圖3,第一晶片100接合到第二晶片200。在一些實(shí)施例中,第一晶片100與第二晶片200可使用(舉例來說)直接接合工藝進(jìn)行接合,所述直接接合工藝?yán)缃饘倥c金屬接合(例如,銅與銅接合)、電介質(zhì)與電介質(zhì)接合(例如,氧化物與氧化物接合)、金屬與電介質(zhì)接合(例如,氧化物與銅接合)、混合接合(例如,同時(shí)金屬與金屬及電介質(zhì)與電介質(zhì)接合)、其任何組合等等??蓤?zhí)行表面活化以制備用于接合的第一晶片100與第二晶片200。表面活化工藝可包含用以從第一晶片100及第二晶片200的表面移除在晶片清潔工藝之后可形成的原生氧化物的適合工藝,例如等離子體蝕刻或濕法蝕刻工藝。隨后,第一晶片可在去離子(di)水中進(jìn)行沖洗并使用自旋干燥器或異丙醇(ipa)干燥器進(jìn)行干燥。
舉例來說,第一晶片100與第二晶片200可使用混合接合進(jìn)行接合。第一晶片100的第一連接墊114a分別對(duì)準(zhǔn)到第二晶片200的第二連接墊214a。舉例來說,在一些實(shí)施例中,第一晶片100及第二晶片200的表面可在室溫、大氣壓及環(huán)境空氣下放成物理接觸狀態(tài),且第一連接墊114a與第二連接墊214a可使用直接金屬與金屬接合進(jìn)行接合。同時(shí),第一晶片100的最上部第一額外ild層110與第二晶片200的最上部第二額外ild層210可使用直接電介質(zhì)與電介質(zhì)接合進(jìn)行接合。隨后,可執(zhí)行退火以增強(qiáng)第一晶片100與第二晶片200之間的接合強(qiáng)度。
應(yīng)注意,可以晶片級(jí)執(zhí)行接合,其中第一晶片100與第二晶片200接合在一起,且接著單?;山?jīng)分離裸片。另一選擇為,可以裸片對(duì)裸片級(jí)或裸片對(duì)晶片級(jí)執(zhí)行接合。
參考圖4,根據(jù)一些實(shí)施例展示第一晶片100及第二晶片200的頂部表面的平面圖。第一晶片100的圖1到3的橫截面圖是沿著第一晶片100的線x-x截取的,且第二晶片200的圖1到3的橫截面圖是沿著第二晶片200的線y-y截取的。如圖4中所展示,第一晶片100上的第一連接墊114a與第二晶片200上的第二連接墊214a定位于對(duì)應(yīng)位置中,使得在第一晶片100與第二晶片200布置成面對(duì)面配置時(shí),相應(yīng)第一連接墊114a與第二連接墊214a以物理方式接觸。
如圖4中所展示,第一晶片100與第二晶片200的頂部表面還分別包含第一虛擬墊114b及第二虛擬墊214b。第一晶片100上的第一虛擬墊114b經(jīng)定位使得第一虛擬墊114b與第二晶片200上的第二虛擬墊214b的位置偏離。圖4中在第一晶片100上描繪了第二虛擬墊214b的位置以圖解說明第一虛擬墊114b與第二虛擬墊214b的偏離定位,但第二虛擬墊214b的物理位置是在第二晶片200的頂部表面上且并非在第一晶片100上。類似地,圖5中在第一晶片100上描繪了第二虛擬墊214b的位置以圖解說明第一虛擬墊114b與第二虛擬墊214b的偏離定位,但第二虛擬墊214b的物理位置是在第二晶片200的頂部表面上且并非在第一晶片100上。
如圖4中所展示,在一些實(shí)施例中,第一虛擬墊114b定位于第一晶片100的頂部表面上,使得四個(gè)鄰近第一虛擬墊114b形成菱形形狀。第二晶片200上的第二虛擬墊214b也以互補(bǔ)方式定位,使得第二晶片200的頂部表面上的四個(gè)鄰近第二虛擬墊214b形成菱形形狀。當(dāng)?shù)谝痪?00接合到第二晶片200時(shí),由鄰近第一虛擬墊114形成的菱形形狀可與由鄰近第二虛擬墊214b形成的菱形形狀交錯(cuò)。第一晶片100的頂部表面上的鄰近第一虛擬墊114b之間的距離可根據(jù)第一晶片100及第二晶片200的大小而變化。在一些實(shí)施例中,沿著第一晶片100的頂部表面的鄰近第一虛擬墊114b之間的距離可為約0.05μm到約10.0μm。類似地,第二晶片200的頂部表面上的鄰近第二虛擬墊214b之間的距離可根據(jù)第一晶片100及第二晶片200的大小而變化。在一些實(shí)施例中,沿著第二晶片200的頂部表面的鄰近第二虛擬墊214b之間的距離可為約0.05μm到約10.0μm。
在一些實(shí)施例中,第一連接墊114a可包含為第一晶片100的頂部表面上的菱形形狀的一或多個(gè)點(diǎn)。然而,在一些實(shí)施例中,第一連接墊114a的定位是取決于下伏電路的布局,且第一連接墊114a可定位在菱形形狀外部。類似地,在一些實(shí)施例中,第二連接墊214a可包含為第二晶片200的頂部表面上的菱形形狀的一或多個(gè)點(diǎn)。然而,在一些實(shí)施例中,第二連接墊214a的定位是取決于下伏電路的布局,且第二連接墊214a可定位在菱形形狀外部。
在一些實(shí)施例中,第一虛擬墊114b的定位可受最上部第一互連線112的設(shè)計(jì)影響。舉例來說,在一些實(shí)施例中,第一虛擬墊114b與第二虛擬墊214b可以不上覆在第一互連線112的最上部互連線上的方式定位。在一些實(shí)施例中,如圖1到3中所展示,第一虛擬墊114b上覆在第一互連線112上且接觸第一互連線112。在一些實(shí)施例中,特定第一虛擬墊114b的位置可上覆在第一互連線112的一個(gè)以上互連線上。因此,可能地,第一虛擬墊114b可在第一互連線112的兩個(gè)鄰近互連線之間產(chǎn)生不期望短路。在此情況中,可稍微移動(dòng)或移除特定第一虛擬墊114b以避免在最上部第一互連線112的兩個(gè)鄰近互連線之間產(chǎn)生短路。
由于第一虛擬墊114b與第二虛擬墊214b的偏離定位,因此在一些實(shí)施例中,在所述晶片布置成面對(duì)面配置時(shí),在第一晶片100上的第一虛擬墊114b與第二虛擬墊214b之間不產(chǎn)生物理連接,且可避免意外短路。由于第一虛擬墊114b與第二虛擬墊214b的偏離定位,因此在一些實(shí)施例中,第一晶片100中的第一連接墊114a與最上部第一互連線112之間的一或多個(gè)導(dǎo)電通路是不必要的,以電隔離第一虛擬墊114b且避免短路。類似地,在一些實(shí)施例中,由于第一虛擬墊114b與第二虛擬墊214b的偏離定位,因此在一些實(shí)施例中,第二晶片200中的第二連接墊214a與最上部第二互連線212之間的一或多個(gè)導(dǎo)電通路是不必要的,以電隔離第二虛擬墊214b且避免短路。因此,可避免形成導(dǎo)電通路的成本及處理時(shí)間。
其它實(shí)施例是可能的。圖5描繪根據(jù)一些實(shí)施例的第一晶片100及第二晶片200的頂部表面的平面圖。第一晶片100的圖1到3的橫截面圖是沿著第一晶片100的線x-x截取的,且第二晶片200的圖1到3的橫截面圖是沿著第二晶片200的線y-y截取的。
如圖5中所展示,在一些實(shí)施例中,第一虛擬墊114b及第二虛擬墊214b可分別在第一晶片100及第二晶片200的頂部表面上布置成交錯(cuò)直線。所述直線是交錯(cuò)的,在此意義上,在第一晶片100與第二晶片200布置成面對(duì)面配置時(shí),第一虛擬墊114b的直線與第二虛擬墊214b的直線偏離且與第二虛擬墊214b的直線交錯(cuò)。
如圖4及5中所展示的第一晶片100上的第一虛擬墊114b與第二晶片200上的第二虛擬墊214b的實(shí)例性布局僅打算為實(shí)例??墒褂眠m合于特定應(yīng)用的其它圖案及設(shè)計(jì)。
第一晶片100的頂部表面上的直線中的鄰近第一虛擬墊114b之間的距離可根據(jù)第一晶片100及第二晶片200的大小而變化。在一些實(shí)施例中,沿著第一晶片100的頂部表面的直線中的鄰近第一虛擬墊114b之間的距離可為約0.05μm到約10.0μm。類似地,第二晶片200的頂部表面上的直線中的鄰近第二虛擬墊214b之間的距離可根據(jù)第一晶片100及第二晶片200的大小而變化。在一些實(shí)施例中,沿著第二晶片200的頂部表面的直線中的鄰近第二虛擬墊214b之間的距離可為約0.05μm到約10.0μm。
第一晶片100的頂部表面上的第一虛擬墊114b的鄰近直線之間的距離可根據(jù)第一晶片100及第二晶片200的大小而變化。在一些實(shí)施例中,沿著第一晶片100的頂部表面的第一虛擬墊114b的鄰近直線之間的距離可為約0.05μm到約10.0μm。類似地,沿著第二晶片200的頂部表面的第二虛擬墊214b的鄰近直線之間的距離可根據(jù)第一晶片100及第二晶片200的大小而變化。在一些實(shí)施例中,沿著第二晶片200的頂部表面的第二虛擬墊214b的鄰近直線之間的距離可為約0.05μm到約10.0μm。
在一些實(shí)施例中,第一連接墊114a可包含為第一晶片100的頂部表面上的第一虛擬墊114b的直線的一或多個(gè)點(diǎn)。然而,在一些實(shí)施例中,第一連接墊114a的定位是取決于下伏電路的布局,且第一連接墊114a可定位在第一虛擬墊114b的直線外部。類似地,在一些實(shí)施例中,第二連接墊214a可包含為第二晶片200的頂部表面上的第二虛擬墊214b的直線的一或多個(gè)點(diǎn)。然而,在一些實(shí)施例中,第二連接墊214a的定位是取決于下伏電路的布局,且第二連接墊214a可定位在第二虛擬墊214b的直線外部。
由于交錯(cuò)直線的偏離定位,因此在一些實(shí)施例中,在第一晶片100與第二晶片200布置成面對(duì)面配置時(shí),在第一晶片100上的第一虛擬墊114b與第二晶片200上的第二虛擬墊214b之間不產(chǎn)生物理連接,且可避免意外短路。由于第一虛擬墊114b與第二虛擬墊214b的偏離定位,因此在一些實(shí)施例中,第一晶片100中的第一連接墊114a與最上部第一互連線112之間的一或多個(gè)導(dǎo)電通路是不必要的,以電隔離第一虛擬墊114b且避免短路。類似地,在一些實(shí)施例中,由于第一虛擬墊114b與第二虛擬墊214b的偏離定位,因此在一些實(shí)施例中,第二晶片200中的第二連接墊214a與最上部第二互連線212之間的一或多個(gè)導(dǎo)電通路是不必要的,以電隔離第二虛擬墊214b且避免短路。因此,可避免形成導(dǎo)電通路的成本及處理時(shí)間。
一實(shí)施例為一種包含上覆在第一襯底上的第一電介質(zhì)層的結(jié)構(gòu)。第一連接墊放置在所述第一電介質(zhì)層的頂部表面中且接觸放置在所述第一電介質(zhì)層中的第一導(dǎo)體。所述導(dǎo)體的主要表面在平行于所述第一電介質(zhì)層的所述頂部表面的方向上延伸。第一虛擬墊放置在所述第一電介質(zhì)層的所述頂部表面中,所述第一虛擬墊接觸所述第一導(dǎo)體。第二電介質(zhì)層上覆在第二襯底上。第二連接墊及第二虛擬墊放置在所述第二電介質(zhì)層的頂部表面中,所述第二連接墊接合到所述第一連接墊,且所述第一虛擬墊以與所述第二虛擬墊偏離的方式定位,使得所述第一虛擬墊與所述第二虛擬墊彼此不接觸。
另一實(shí)施例為一種方法。所述方法包含提供第一晶片,所述第一晶片在所述第一晶片的頂部表面上具有多個(gè)第一虛擬墊。所述第一虛擬墊接觸所述第一晶片的第一金屬化層。所述金屬化層在平行于所述第一晶片的主要表面的方向上延伸。所述方法還包含提供第二晶片,所述第二晶片在所述第二晶片的頂部表面上具有多個(gè)第二虛擬墊。所述第二虛擬墊接觸所述第二晶片的第二金屬化層。所述方法還包含以如下方式將所述第一晶片接合到所述第二晶片:所述第一晶片的所述頂部表面接觸所述第二晶片的所述頂部表面,且所述多個(gè)第一虛擬墊與所述多個(gè)第二虛擬墊交錯(cuò)但不接觸所述多個(gè)第二虛擬墊。
另一實(shí)施例為一種結(jié)構(gòu)。所述結(jié)構(gòu)包含第一晶片,所述第一晶片包含第一襯底。第一電介質(zhì)層上覆在所述第一襯底上。第一金屬化層放置在所述第一電介質(zhì)層中,所述第一金屬化層在平行于所述第一襯底的主要表面的方向上延伸。第一連接墊放置在所述第一電介質(zhì)層的頂部表面中且接觸所述第一金屬化層。多個(gè)第一虛擬墊放置在所述第一電介質(zhì)層的所述頂部表面中。所述多個(gè)第一虛擬墊中的一或多者接觸所述第一金屬化層。所述結(jié)構(gòu)還包含第二晶片,所述第二晶片包含第二襯底。第二電介質(zhì)層上覆在所述第二襯底上。第二金屬化層放置在所述第二電介質(zhì)層中。第二連接墊放置在所述第二電介質(zhì)層的頂部表面中且接觸所述第二金屬化層。多個(gè)第二虛擬墊放置在所述第二電介質(zhì)層的所述頂部表面中且接觸所述第二金屬化層。所述第二金屬化層在平行于所述第二襯底的主要表面的方向上延伸。所述第一晶片以所述第一連接墊接觸所述第二連接墊的方式接合到所述第二晶片。所述多個(gè)第一虛擬墊以與所述多個(gè)第二虛擬墊偏離的方式定位。
前述內(nèi)容概述了幾個(gè)實(shí)施例的構(gòu)件,使得所屬領(lǐng)域的技術(shù)人員可更好地理解本揭示的方面。所屬領(lǐng)域的技術(shù)人員應(yīng)了解,所屬領(lǐng)域的技術(shù)人員可容易地使用本揭示作為用于設(shè)計(jì)或修改用于實(shí)施本文中所介紹的實(shí)施例的相同目的及/或?qū)崿F(xiàn)本文中所介紹的實(shí)施例的相同優(yōu)點(diǎn)的其它過程及結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員還應(yīng)認(rèn)識(shí)到,此些等效構(gòu)造并不背離本揭示的精神及范圍,且在不背離本揭示的精神及范圍的情況下,此些等效構(gòu)造在本文中可做出各種改變、替代及變更。