本公開(kāi)涉及集成電路器件及其制造方法,更具體地,涉及包括場(chǎng)效應(yīng)晶體管的集成電路器件及其制造方法。
背景技術(shù):
在快速發(fā)展的電子產(chǎn)業(yè)中,對(duì)于半導(dǎo)體器件來(lái)說(shuō)對(duì)高速度、高可靠性和多功能性能的需求不斷增加。為了滿(mǎn)足此需求,半導(dǎo)體器件的結(jié)構(gòu)變得更加復(fù)雜并且半導(dǎo)體器件的尺寸被高度小型化。近來(lái),由于半導(dǎo)體器件需要快的操作速度,也需要操作精度,所以用于優(yōu)化半導(dǎo)體器件中包括的晶體管的結(jié)構(gòu)的各種各樣的研究正被開(kāi)展。具體地,隨著柵長(zhǎng)度被越發(fā)減小,用于電絕緣柵線(xiàn)的層的耐蝕刻性對(duì)泄漏電流特性有越來(lái)越大的影響。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明構(gòu)思提供一種集成電路器件,其具有能夠通過(guò)在集成電路器件的制造工藝期間提供所需的耐蝕刻性實(shí)現(xiàn)高度按比例縮小的晶體管中的優(yōu)化的可靠性和性能的結(jié)構(gòu)。
本發(fā)明構(gòu)思還提供一種制造集成電路器件的方法,其能夠通過(guò)在集成電路器件的制造工藝期間提供所需的耐蝕刻性實(shí)現(xiàn)高度按比例縮小的晶體管中的優(yōu)化的可靠性和性能。
根據(jù)本發(fā)明構(gòu)思的一方面,提供一種器件,其包括:在襯底的有源區(qū)上的柵線(xiàn);在柵線(xiàn)兩側(cè)的有源區(qū)中的一對(duì)源/漏區(qū)域;在所述對(duì)源/漏區(qū)域當(dāng)中的至少一個(gè)源/漏區(qū)域上的接觸插塞;以及在柵線(xiàn)和接觸插塞之間的多層結(jié)構(gòu)絕緣間隔物,其中多層結(jié)構(gòu)絕緣間隔物包括:氧化物層;第一含碳絕緣層,其覆蓋氧化物層的鄰近于柵線(xiàn)的第一表面;以及第二含碳絕緣層,其覆蓋氧化物層的鄰近于接觸插塞的第二表面,第二表面與氧化物層的第一表面相反,其中第一含碳絕緣層和第二含碳絕緣層具有不同碳含量。
根據(jù)本發(fā)明構(gòu)思的另一方面,提供一種器件,該器件包括:在襯底上的柵絕緣間隔物,柵絕緣間隔物包括第一含碳絕緣層;在由柵絕緣間隔物限定的空間中的柵線(xiàn);氧化物層,其覆蓋柵線(xiàn)的側(cè)壁,同時(shí)柵絕緣間隔物被插置在氧化物層和柵線(xiàn)之間;在柵線(xiàn)的一側(cè)的接觸孔,接觸孔穿透氧化物層并且暴露襯底的有源區(qū)域;在接觸孔中的接觸絕緣間隔物,接觸絕緣間隔物包括具有與第一含碳絕緣層的碳含量不同的碳含量的第二含碳絕緣層;以及在接觸孔中的接觸插塞,接觸插塞被接觸絕緣間隔物圍繞。
根據(jù)本發(fā)明構(gòu)思的另一方面,提供一種器件,其包括:在襯底的有源區(qū)上的柵線(xiàn);在柵線(xiàn)的兩側(cè)于有源區(qū)中的一對(duì)源/漏區(qū)域;在所述對(duì)源/漏區(qū)域當(dāng)中的至少一個(gè)源/漏區(qū)域上的接觸插塞;在柵線(xiàn)和接觸插塞之間的氧化物層;第一含碳絕緣層,其覆蓋氧化物層的鄰近于柵線(xiàn)的第一側(cè)壁;以及第二含碳絕緣層,其覆蓋氧化物層的鄰近于接觸插塞的第二側(cè)壁,第二側(cè)壁與氧化物層的第一側(cè)壁相反,其中第一含碳絕緣層和第二含碳絕緣層具有不同碳含量。
根據(jù)本發(fā)明構(gòu)思制造的集成電路器件包括在柵線(xiàn)和接觸插塞之間的多層結(jié)構(gòu)絕緣間隔物。該多層結(jié)構(gòu)絕緣間隔物具有被優(yōu)化以提供足以防止柵線(xiàn)和接觸插塞之間的電短路的耐蝕刻性的碳含量。因此,柵線(xiàn)和接觸插塞之間的多層結(jié)構(gòu)絕緣間隔物能提供足夠低的介電常數(shù)并且能防止柵線(xiàn)和接觸插塞之間的泄漏電流的出現(xiàn)。
附圖說(shuō)明
由以下結(jié)合附圖的詳細(xì)描述,本發(fā)明構(gòu)思的實(shí)施方式將被更清楚地理解,其中:
圖1a到1c是用于解釋根據(jù)示例性實(shí)施方式的集成電路器件的示意圖,圖1a是集成電路器件的布局示意圖,圖1b是沿圖1a的線(xiàn)b-b'截取的集成電路器件的剖視圖,圖1c是沿圖1a的線(xiàn)c-c'截取的集成電路器件的剖視圖;
圖2是根據(jù)示例性實(shí)施方式的集成電路器件的俯視圖,其由沿圖1b的線(xiàn)ii-ii'截取的剖面得到;
圖3a和3b是用于解釋根據(jù)另外的示例性實(shí)施方式的集成電路器件的示意圖,圖3a是集成電路器件的與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)的剖視圖,圖3b是示出圖3a中由3b標(biāo)出的虛線(xiàn)區(qū)域中包括的集成電路器件的一些部件的放大視圖;
圖4a和4b是用于解釋根據(jù)更進(jìn)一步的示例性實(shí)施方式的集成電路器件的示意圖,圖4a是集成電路器件的與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)的剖視圖,圖4b是集成電路器件的與沿圖1a的線(xiàn)c-c'截取的剖面相應(yīng)的剖視圖;
圖5是根據(jù)示例性實(shí)施方式的集成電路器件的俯視圖,其由沿圖4a的線(xiàn)v-v'截取的剖面得到;
圖6a和6b是用于解釋根據(jù)再另外的示例性實(shí)施方式的集成電路器件的示意圖,圖6a是集成電路器件的與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)的剖視圖,圖6b是集成電路器件的與沿圖1a的線(xiàn)c-c'截取的剖面相應(yīng)的剖視圖;
圖7a和7b是用于解釋根據(jù)再另外的示例性實(shí)施方式的集成電路器件的示意圖,圖7a是集成電路器件的與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)的剖視圖,圖7b是集成電路器件的與沿圖1a的線(xiàn)c-c'截取的剖面相應(yīng)的剖視圖;
圖8是用于解釋根據(jù)再另外的示例性實(shí)施方式的集成電路器件的剖視圖;
圖9a和9b是用于解釋根據(jù)再另外的示例性實(shí)施方式的集成電路器件的示意圖,圖9a是集成電路器件的布局示意圖,圖9b是沿圖9a的線(xiàn)c-c'截取的集成電路器件的剖視圖;
圖10a到21b是根據(jù)示例性實(shí)施方式的根據(jù)工藝順序示出的剖視圖,以解釋制造集成電路器件的方法,圖10a、11a、……、21a是集成電路器件的與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)并且根據(jù)工藝順序被示出的剖視圖,圖10b、11b、……、21b是集成電路器件的與沿圖1a的線(xiàn)c-c'截取的剖面相應(yīng)并且根據(jù)工藝順序被示出的剖視圖;以及
圖22是根據(jù)示例性實(shí)施方式的電子系統(tǒng)的示意框圖。
具體實(shí)施方式
現(xiàn)在將在下文中參考附圖更充分地描述本公開(kāi),其中各種各樣的實(shí)施方式被示出。然而,本發(fā)明可以以許多不同的形式被實(shí)施并且不應(yīng)被解釋為限于此處闡釋的示例實(shí)施方式。這些示例實(shí)施方式僅是示例,并且許多實(shí)施方式和變化是可能的,其不需要這里提供的細(xì)節(jié)。還應(yīng)強(qiáng)調(diào),本公開(kāi)提供了替換示例的細(xì)節(jié),但是這樣的對(duì)替換物的列舉不是窮盡性的。此外,各種各樣的示例之間細(xì)節(jié)的任何一致性不應(yīng)被解釋為需要這樣的細(xì)節(jié),對(duì)這里描述的每個(gè)特征列出每種可能的變化是不切實(shí)際的。在確定本發(fā)明的要求時(shí)應(yīng)參考權(quán)利要求的語(yǔ)言。
在圖中,為了清晰,層和區(qū)域的尺寸和相對(duì)尺寸可以被夸大。相同附圖標(biāo)記始終指代相同元件。盡管不同的圖示出示例實(shí)施方式的變化,但是這些圖不必然地是要彼此相互排斥。更確切地,如同將由以下詳細(xì)描述的上下文見(jiàn)到的那樣,當(dāng)將圖及其描述作為整體考慮時(shí),不同圖中繪示和描述的某些特征能與來(lái)自另外的圖的另外的特征組合以導(dǎo)致各種各樣的實(shí)施方式。
盡管可以使用諸如“一種實(shí)施方式”或“某些實(shí)施方式”的語(yǔ)言提及這里描述的圖,但是這些圖及其相應(yīng)描述不是要與另外的圖或描述相互排斥,除非上下文如此表示。因此,來(lái)自某些圖的某些方面可以與另外的圖中的某些特征相同,以及/或者某些圖可以是具體示例性實(shí)施方式的不同的表現(xiàn)或不同的部分。
將理解,盡管術(shù)語(yǔ)第一、第二、第三等可以在此被用來(lái)描述各種元件、部件、區(qū)域、層和/或部分,但是這些元件、部件、區(qū)域、層和/或部分不應(yīng)被這些術(shù)語(yǔ)限制。除非上下文另行指示,這些術(shù)語(yǔ),例如作為命名約定,僅用來(lái)將一元件、部件、區(qū)域、層或部分與另外的元件、部件、區(qū)域、層或部分區(qū)分開(kāi)。因此,以下在本說(shuō)明書(shū)的一個(gè)部分中討論的第一元件、部件、區(qū)域、層或部分能在說(shuō)明書(shū)的另外的部分中或在權(quán)利要求中被稱(chēng)為第二元件、部件、區(qū)域、層或部分,而不背離本發(fā)明的教導(dǎo)。此外,在某些情況下,即使在本說(shuō)明書(shū)中術(shù)語(yǔ)不使用“第一”、“第二”等被描述,在權(quán)利要求中它仍可以被稱(chēng)為“第一”或“第二”以便于將不同的被要求的元件彼此區(qū)分開(kāi)。
這里描述的實(shí)施方式將參考借助于理想示意視圖的俯視圖和/或剖視圖被描述。因此,示例性視圖可以根據(jù)制造技術(shù)和/或公差被修改。因此,所公開(kāi)的實(shí)施方式不限于圖中示出的那些,而是包括基于制造工藝形成的構(gòu)造上的修改。因此,圖中例示的區(qū)域可以具有示意圖的性質(zhì),并且圖中示出的區(qū)域的形狀可以例示元件的區(qū)域的具體形狀,本發(fā)明的方面不限于此。
為了描述的容易,空間關(guān)系術(shù)語(yǔ),諸如“在……之下”、“在……下面”、“下部”、“在……之上”、“上部”等,可以在此被用來(lái)描述如圖中示出的一元件或特征的與另外的元件(們)或特征(們)的關(guān)系。將理解,除圖中描繪的取向之外,空間關(guān)系術(shù)語(yǔ)還旨在涵蓋裝置在使用或操作中的不同的取向。例如,如果圖中的裝置被翻轉(zhuǎn),則被描述為“在”另外的元件或特征“下面”或“之下”的元件將取向“在”所述另外的元件或特征“之上”。因此,術(shù)語(yǔ)“在……下面”能涵蓋上下兩取向。裝置可以被另外取向(旋轉(zhuǎn)90度或處于另外的取向),且此處使用的空間關(guān)系描述語(yǔ)被相應(yīng)地解釋。
此外,如這里使用的諸如“在……之上”和“在……下面”的這些空間關(guān)系術(shù)語(yǔ)具有它們的通常廣泛的含義,例如即使當(dāng)向下看兩個(gè)元件時(shí)在其之間沒(méi)有重疊,元件a也能在元件b之上(如同通??罩械哪澄镌诘厣系哪澄镏希词顾辉谡戏侥菢?。
接觸插塞可以例如是由諸如金屬的導(dǎo)電材料形成的導(dǎo)電插塞。以上描述的布線(xiàn)圖案也可以由例如金屬的導(dǎo)電材料形成,并且每個(gè)布線(xiàn)圖案可以被水平地形成在管芯中。
將理解,當(dāng)一元件被稱(chēng)為“連接到”或“聯(lián)接到”另外的元件,或“在”另外的元件“上”時(shí),它能直接連接到或聯(lián)接到所述另外的元件或直接在所述另外的元件上,或者可以存在居間元件。相反,當(dāng)一元件被稱(chēng)為“直接連接到”或“直接聯(lián)接到”另外的元件,或被稱(chēng)為“接觸”另外的元件或“與”另外的元件“接觸”時(shí),沒(méi)有居間元件存在。用于描述元件之間的關(guān)系的另外的詞語(yǔ)應(yīng)當(dāng)以同樣的方式被解釋(例如“在……之間”與“直接在……之間”,“相鄰”與“直接相鄰”等)。
諸如“大約”或“大致”的術(shù)語(yǔ)可以反映僅以小的相對(duì)方式和/或以不顯著改變某些元件的操作、功能或結(jié)構(gòu)的方式變化的量、尺寸、取向或布局。例如,“約0.1至約1”的范圍可以覆蓋諸如圍繞0.1的0%到5%的偏差以及圍繞1的0%到5%的偏差的范圍,特別是如果這樣的偏差維持了與所列范圍相同的效果。
當(dāng)在此處使用時(shí),術(shù)語(yǔ)“硅氧化物層”可以指sio2層,除非另有定義。當(dāng)在此處使用時(shí),術(shù)語(yǔ)“硅氮化物層”可以指si3n4層,除非另有定義。當(dāng)在此處使用時(shí),術(shù)語(yǔ)“寬度”可以指沿鰭型有源區(qū)fa的長(zhǎng)度方向(x方向)的尺寸,除非另有定義。
圖1a到1c是用于解釋根據(jù)示例性實(shí)施方式的集成電路器件的示意圖,圖1a是根據(jù)示例性實(shí)施方式的集成電路器件100的布局圖,圖1b是沿圖1a的線(xiàn)b-b'截取的集成電路器件100的剖視圖,圖1c是沿圖1a的線(xiàn)c-c'截取的集成電路器件100的剖視圖。
參考圖1a到1c,集成電路器件100包括具有在第一方向(x方向)上延伸的鰭型有源區(qū)fa的襯底110。在圖1b中,鰭型有源區(qū)fa的底表面(例如底部邊界或界限)的水平面由虛線(xiàn)bl標(biāo)記。
襯底110可以包括諸如si或ge的半導(dǎo)體,或者諸如sige、sic、gaas、inas或inp的化合物半導(dǎo)體。在一些實(shí)施方式中,襯底110可以包括iii-v族材料和iv族材料中的至少一種。iii-v族材料可以是包括至少一種iii族元素和至少一種v族元素的二元、三元或四元化合物。iii-v族材料可以是包括in、ga和al中的至少一種元素作為iii族元素和包括as、p和sb中的至少一種元素作為v族元素的化合物。例如,iii-v族材料可以選自inp、inzga1-zas(0≤z≤1)和alzga1-zas(0≤z≤1)。二元化合物可以是例如inp、gaas、inas、insb和gasb中的一種。三元化合物可以是例如ingap、ingaas、alinas、ingasb、gaassb和gaasp中的一種。iv族材料可以是si或ge。然而,能被用于根據(jù)本發(fā)明構(gòu)思的集成電路器件的iii-v族材料和iv族材料不限于以上闡述的示例。iii-v族材料和諸如ge的iv族材料可以被用作低功耗高速度晶體管由其制成的溝道材料。高性能cmos可以通過(guò)使用包括具有比si更高的電子遷移率的例如gaas的iii-v族材料的半導(dǎo)體襯底和使用包括具有比si更高的空穴遷移率的例如ge的半導(dǎo)體材料的半導(dǎo)體襯底來(lái)形成。在一些實(shí)施方式中,當(dāng)nmos晶體管被形成在襯底110上時(shí),襯底110可以包括以上闡述的示例性iii-v族材料中的一種。在一些另外的實(shí)施方式中,當(dāng)pmos晶體管被形成在襯底110上時(shí),襯底110的至少一部分可以包括ge。在另外的實(shí)施方式中,襯底110可以具有絕緣體上硅(soi)結(jié)構(gòu)。襯底110可以包括導(dǎo)電區(qū)域,例如雜質(zhì)摻雜的阱或雜質(zhì)摻雜的結(jié)構(gòu)。
襯底110上的鰭型有源區(qū)fa的下部側(cè)壁以器件隔離層112覆蓋,鰭型有源區(qū)fa沿垂直于襯底110的主平面(x-y平面)的第三方向(z方向)從器件隔離層112向上以鰭形狀突出。
多個(gè)界面層116、多個(gè)柵絕緣層118和多個(gè)柵線(xiàn)gl在與第一方向(x方向)交叉的第二方向(y方向)上在襯底110上的鰭型有源區(qū)fa上延伸。
所述多個(gè)柵絕緣層118和所述多個(gè)柵線(xiàn)gl可以在覆蓋每個(gè)鰭型有源區(qū)fa的頂表面和兩個(gè)側(cè)壁并且覆蓋器件隔離層112的頂表面的同時(shí)延伸。多個(gè)晶體管tr可以形成在鰭型有源區(qū)fa與所述多個(gè)柵線(xiàn)gl交叉的位置處。所述多個(gè)晶體管tr中的每個(gè)可以包括三維結(jié)構(gòu)金屬氧化物半導(dǎo)體(mos)晶體管,其中溝道被形成在鰭型有源區(qū)fa的頂表面和兩個(gè)側(cè)壁上。
所述多個(gè)界面層116和所述多個(gè)柵絕緣層118中的每個(gè)的兩側(cè)壁以柵絕緣間隔物124覆蓋。在一些實(shí)施方式中,柵絕緣間隔物124可以包括第一含碳絕緣層124a和在第一含碳絕緣層124a上的硅氮化物層124b,第一含碳絕緣層124a接觸每個(gè)柵線(xiàn)gl的側(cè)壁上的柵絕緣層118,并且硅氮化物層124b覆蓋每個(gè)第一含碳絕緣層124a的側(cè)壁。當(dāng)在此處使用時(shí),術(shù)語(yǔ)“硅氮化物層”可以指si3n4層。
盡管柵絕緣間隔物124在圖1b中被示為具有包括第一含碳絕緣層124a和硅氮化物層124b的雙層結(jié)構(gòu),但是本發(fā)明構(gòu)思不限于此。在一些實(shí)施方式中,硅氮化物層124b可以被省略。在這種情況下,柵絕緣間隔物124可以具有包括第一含碳絕緣層124a的單層結(jié)構(gòu)。
所述多個(gè)界面層116中的每個(gè)可以通過(guò)氧化鰭型有源區(qū)fa的被暴露的表面得到,并且可以防止鰭型有源區(qū)fa和柵絕緣層118之間的界面缺陷。在一些實(shí)施方式中,所述多個(gè)界面層116可以包括具有9或更小的介電常數(shù)的低k材料層,例如硅氧化物層、硅氮氧化物層、ga氧化物層、ge氧化物層或其組合。在一些其它實(shí)施方式中,所述多個(gè)界面層116可以包括硅酸鹽或硅酸鹽和以上闡述的示例性低k材料層的組合。
所述多個(gè)柵絕緣層118可以包括硅氧化物層、高k電介質(zhì)層或其組合。高k電介質(zhì)層可以包括具有比硅氧化物層更大的介電常數(shù)的材料。例如,柵絕緣層118可以具有約10到約25的介電常數(shù)。高k電介質(zhì)層可以包括選自鉿氧化物、鉿氮氧化物、鉿硅氧化物、鑭氧化物、鑭鋁氧化物、鋯氧化物、鋯硅氧化物、鉭氧化物、鈦氧化物、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、釔氧化物、鋁氧化物、鉛鈧鉭氧化物、鈮鋅酸鉛和其組合中的材料,但是高k電介質(zhì)層中包括的材料不限于以上闡述的示例。柵絕緣層118可以通過(guò)原子層沉積(ald)工藝、化學(xué)氣相沉積(cvd)工藝或物理氣相沉積(pvd)工藝形成。
所述多個(gè)柵線(xiàn)gl在覆蓋每個(gè)鰭型有源區(qū)fa的頂表面和兩個(gè)側(cè)壁的同時(shí)在與鰭型有源區(qū)fa交叉的方向上在柵絕緣層118上延伸。
柵線(xiàn)gl可以包括第一含金屬層mga和第二含金屬層mgb。
第一含金屬層mga可以調(diào)整功函數(shù)。第二含金屬層mgb可以填充形成在第一含金屬層mga之上的空間。在一些實(shí)施方式中,第一含金屬層mga可以包括包含ti、ta、al或其組合的金屬。在一些實(shí)施方式中,第一含金屬層mga可以包括ti層、tin層、tion層、tio層、ta層、tan層、taon層、氧摻雜的tialn(在下文中被稱(chēng)作tialn(o))層、氧摻雜的taaln(在下文中被稱(chēng)作taaln(o))層或其組合。在一些另外的實(shí)施方式中,第一含金屬層mga可以包括tion層、tio層、taon層、tialn(o)層、taaln(o)層或其組合。在一些實(shí)施方式中,第一含金屬層mga可以包括單層或多層。
第二含金屬層mgb可以包括上部功函數(shù)調(diào)整層、導(dǎo)電阻擋層、間隙填充金屬層或其組合。上部功函數(shù)調(diào)整層可以包括tial、tialc、tialn、tic、tac、hfsi或其組合,但是不限于此。導(dǎo)電阻擋層可以包括金屬氮化物,例如tin、tan或其組合,但是不限于此。間隙填充金屬層可以填充留在導(dǎo)電阻擋層上的柵空間。間隙填充金屬層可以包括鎢(w)。上部功函數(shù)調(diào)整層、導(dǎo)電阻擋層和間隙填充金屬層中的每個(gè)可以通過(guò)ald、cvd或pvd工藝形成。在一些實(shí)施方式中,上部功函數(shù)調(diào)整層、導(dǎo)電阻擋層和間隙填充金屬層中的至少一個(gè)可以被省略。
在一些實(shí)施方式中,柵線(xiàn)gl可以包括tialc/tin/w的堆疊結(jié)構(gòu)、tin/tan/tialc/tin/w的堆疊結(jié)構(gòu)或tin/tan/tin/tialc/tin/w的堆疊結(jié)構(gòu)。在以上闡述的堆疊結(jié)構(gòu)中,tialc層或tin層可以用作用于調(diào)整功函數(shù)的含金屬層。
源/漏區(qū)域120被形成在每個(gè)柵線(xiàn)gl的一側(cè)的鰭型有源區(qū)fa上。源/漏區(qū)域120可以包括在鰭型有源區(qū)fa上外延生長(zhǎng)的半導(dǎo)體層。在一些實(shí)施方式中,源/漏區(qū)域120可以具有包括多個(gè)外延生長(zhǎng)的sige層的嵌入sige結(jié)構(gòu)。所述多個(gè)sige層可以具有不同的ge含量。在一些另外的實(shí)施方式中,源/漏區(qū)域120可以包括外延生長(zhǎng)的si層或外延生長(zhǎng)的sic層。凹陷區(qū)域120r可以被形成在源/漏區(qū)域120的頂表面中。
柵間電介質(zhì)132被形成在所述多個(gè)柵線(xiàn)gl之間。柵間電介質(zhì)132可以被形成在兩相鄰柵線(xiàn)gl之間并且覆蓋源/漏區(qū)域120。柵間電介質(zhì)132可以包括氧化物層,例如硅氧化物層,但是不限于此。
阻擋絕緣層134被形成在所述多個(gè)柵線(xiàn)gl和柵間電介質(zhì)132上。層間電介質(zhì)136被形成在阻擋絕緣層134上。
源/漏區(qū)域120被連接到接觸插塞160。接觸插塞160在垂直于襯底110的主平面(x-y平面)的第三方向(z方向)上從源/漏區(qū)域120的凹陷區(qū)域120r延伸。
接觸插塞160可以穿透層間電介質(zhì)136、阻擋絕緣層134和柵間電介質(zhì)132并且被電連接到源/漏區(qū)域120。
接觸插塞160包括導(dǎo)電阻擋層162和導(dǎo)電插塞164,導(dǎo)電阻擋層162和導(dǎo)電插塞164以此陳述的順序被形成在源/漏區(qū)域120上。導(dǎo)電阻擋層162可以共形地圍繞導(dǎo)電插塞164的外表面。接觸插塞160的根據(jù)x-y平面的剖面形狀可以是圓形形狀、橢圓形形狀或多邊形形狀,但是接觸插塞160的剖面形狀不限于此。
接觸插塞160中包括的導(dǎo)電阻擋層162可以包括導(dǎo)電金屬氮化物層。例如,導(dǎo)電阻擋層162可以包括tin、tan、aln、wn或其組合。接觸插塞160中包括的導(dǎo)電插塞164可以包括w、cu、al、其合金或其組合。
然而,導(dǎo)電阻擋層162和導(dǎo)電插塞164的材料不限于以上闡述的示例。
接觸絕緣間隔物144被形成在源/漏區(qū)域120上并且圍繞接觸插塞160的下部。接觸絕緣間隔物144可以包括與接觸插塞160的導(dǎo)電阻擋層162接觸的第二含碳絕緣層144a。盡管接觸絕緣間隔物144在圖1b和1c中被示為具有僅包括第二含碳絕緣層144a的單層結(jié)構(gòu),但是本發(fā)明構(gòu)思不限于圖1b和1c中示出的示例。接觸絕緣間隔物144可以具有包括包含不同絕緣材料的多個(gè)絕緣層的多層結(jié)構(gòu)。
柵間電介質(zhì)132在接觸絕緣間隔物144和柵絕緣間隔物124之間。
接觸插塞160被接觸絕緣間隔物144、柵間電介質(zhì)132、柵絕緣間隔物124、阻擋絕緣層134和層間電介質(zhì)136圍繞,從而可以與其它周?chē)膶?dǎo)電層絕緣。
柵絕緣間隔物124、柵間電介質(zhì)132和接觸絕緣間隔物144按此敘述的順序位于柵線(xiàn)gl的側(cè)壁上,并且在柵線(xiàn)gl和接觸插塞160之間,并且可以構(gòu)成多層結(jié)構(gòu)絕緣間隔物msp1。在一些實(shí)施方式中,第一含碳絕緣層124a可以覆蓋柵間電介質(zhì)132的面向柵線(xiàn)gl而遠(yuǎn)離接觸插塞160的表面并且第二含碳絕緣層144a可以覆蓋柵間電介質(zhì)132的面向接觸插塞160而遠(yuǎn)離柵線(xiàn)gl的表面。例如,在一些實(shí)施方式中,柵間電介質(zhì)132可以按柵絕緣間隔物124的第一含碳絕緣層124a可以接觸柵間電介質(zhì)132的鄰近于柵線(xiàn)gl的第一側(cè)壁并且第二含碳絕緣層144a可以接觸柵間電介質(zhì)132的鄰近于接觸插塞160的第二側(cè)壁的方式,被設(shè)置在第一含碳絕緣層124a和第二含碳絕緣層144a之間,柵間電介質(zhì)132的第二側(cè)壁與柵間電介質(zhì)132的第一側(cè)壁相反。絕緣間隔物msp1在柵線(xiàn)gl和接觸插塞160之間,從而絕緣間隔物msp1可以防止其間的電短路,提供足夠低的介電常數(shù),并且抑制其間的泄漏電流的出現(xiàn)。
在一些實(shí)施方式中,柵絕緣間隔物124的第一含碳絕緣層124a和接觸絕緣間隔物144的第二含碳絕緣層144a可以具有不同的碳含量。在一些實(shí)施方式中,第一含碳絕緣層124a可以具有第一碳含量,第二含碳絕緣層144a可以具有大于第一碳含量的第二碳含量。例如,第一含碳絕緣層124a可以具有選自約5原子百分比(atom%)到約15原子百分比的范圍的碳含量,第二含碳絕緣層144a可以具有選自約10原子百分比到約25原子百分比的范圍并且比第一含碳絕緣層124a中的碳含量更大的碳含量。例如,在一些實(shí)施方式中,第一含碳絕緣層124a的碳含量與第二含碳絕緣層144a的碳含量的比可以是范圍從約0.5到約0.6的值。
在一些實(shí)施方式中,第一含碳絕緣層124a和第二含碳絕緣層144a中的每個(gè)可以包括sicn、siocn或其組合。sicn指的是含有硅(si)、碳(c)和氮(n)的材料。siocn指的是含有硅(si)、氧(o)、碳(c)和氮(n)的材料。
在一實(shí)施方式中,第一含碳絕緣層124a可以包括siocn層,其具有選自約5原子百分比到約15原子百分比的范圍的第一碳含量,第二含碳絕緣層144a可以包括siocn層或sicn層,其具有大于第一碳含量的第二碳含量。
在另一實(shí)施方式中,第一含碳絕緣層124a可以包括siocn層,其具有選自約25原子百分比到約50原子百分比的范圍的第一氧含量,第二含碳絕緣層144a可以包括siocn層或sicn層,其具有比第一氧含量更小的第二氧含量。
阻擋絕緣層134和層間電介質(zhì)136可以在覆蓋柵線(xiàn)gl和多層結(jié)構(gòu)絕緣間隔物msp1的同時(shí)圍繞接觸插塞160。在一些實(shí)施方式中,阻擋絕緣層134可以包括與第一含碳絕緣層124a和第二含碳絕緣層144a中的一個(gè)的材料相同的材料。在一實(shí)施方式中,阻擋絕緣層134可以包括與第一含碳絕緣層124a相同的材料。在另一實(shí)施方式中,阻擋絕緣層134可以包括與第二含碳絕緣層144a相同的材料。
在一些實(shí)施方式中,第二含碳絕緣層144a的寬度小于第一含碳絕緣層124a的寬度。柵間電介質(zhì)132的最窄部分的寬度可以小于第一含碳絕緣層124a的寬度,柵間電介質(zhì)132的所述最窄部分在接觸絕緣間隔物144和柵絕緣間隔物124之間。例如,第一含碳絕緣層124a和硅氮化物層124b中的每個(gè)可以具有約2nm到約10nm的寬度。在一些實(shí)施方式中,第一含碳絕緣層124a的寬度可以等于硅氮化物層124b的寬度。在一些另外的實(shí)施方式中,第一含碳絕緣層124a的寬度可以大于硅氮化物層124b的寬度。在一些實(shí)施方式中,第一含碳絕緣層124a和硅氮化物層124b的寬度的總和可以在從約5nm到約20nm的范圍內(nèi)變動(dòng)。第二含碳絕緣層144a的寬度可以在從約1nm到約5nm的范圍內(nèi)。柵間電介質(zhì)132的所述最窄部分的寬度可以在從約1nm到約5nm的范圍內(nèi),柵間電介質(zhì)132的所述最窄部分在接觸絕緣間隔物144和柵絕緣間隔物124之間。然而,以上闡述的寬度的值僅是示例并且可以被各種各樣地修改和改變而不背離本發(fā)明構(gòu)思的精神和范圍。
圖2是集成電路器件100的俯視圖,其由沿圖1b的線(xiàn)ii-ii'截取的剖面得到,并且示出圖1a到1c的集成電路器件100的一些部件的平面形狀。
如圖2所示,第一含碳絕緣層124a可以沿柵線(xiàn)gl的長(zhǎng)度方向在柵線(xiàn)gl的側(cè)壁上直線(xiàn)延伸。此外,第二含碳絕緣層144a在源/漏區(qū)域120上可以具有環(huán)形形狀,所述環(huán)形形狀圍繞接觸插塞160的下部。
盡管圖2示出一示例,其中接觸插塞160大致具有圓形的剖面形狀并且圍繞接觸插塞160的第二含碳絕緣層144a大致具有圓環(huán)的剖面形狀,但是本發(fā)明構(gòu)思不限于圖2中示出的形狀。例如,接觸插塞160可以具有橢圓或多邊形的剖面形狀,相應(yīng)地,第二含碳絕緣層144a可以具有橢圓環(huán)或多邊形環(huán)的剖面形狀。在一些實(shí)施方式中,從接觸插塞160的上表面向襯底110延伸,第二含碳絕緣層144a可以具有變化的厚度,使得第二含碳絕緣層144a的第一側(cè)壁相對(duì)于接觸插塞160的側(cè)壁可以是凹的并且第二含碳絕緣層144a的第二側(cè)壁相對(duì)于接觸插塞160的相同側(cè)壁可以是凸的,第二側(cè)壁比第一側(cè)壁更遠(yuǎn)離接觸插塞160。
再參考圖1a到1c,金屬硅化物層140可以被形成在源/漏區(qū)域120和接觸插塞160之間。金屬硅化物層140可以沿凹陷區(qū)域120r的內(nèi)壁形成。
隨著逐漸增大的在向上方向(例如z方向-垂直于襯底110的主平面)上距襯底110的距離,金屬硅化物層140可以具有逐漸減小的厚度。在一些實(shí)施方式中,金屬硅化物層140可以包括含有摻雜劑的金屬硅化物層。摻雜劑可以包括選自碳族元素和惰性元素中的至少一種元素。例如,金屬硅化物層140可以由組成式msixdy代表。在這里,m是金屬,d是不同于m和si的元素,0<x≤3并且0<y≤1。在一些實(shí)施方式中,m可以包括ti、w、ru、nb、mo、hf、ni、co、pt、yb、tb、dy、er、pd或其組合。在一些實(shí)施方式中,d可以包括ge、c、ar、kr、xe或其組合。
在一些實(shí)施方式中,如圖1b所示,金屬硅化物層140可以接觸導(dǎo)電阻擋層162。然而,本發(fā)明構(gòu)思不限于此。在一些另外的實(shí)施方式中,金屬層(未示出)可以在金屬硅化物層140和導(dǎo)電阻擋層162之間,該金屬層包括與金屬硅化物層140中包括的金屬相同的材料。例如,當(dāng)金屬硅化物層140包括鈦硅化物時(shí),金屬層可以包括鈦。
源/漏區(qū)域120可以具有凸起的源/漏(rsd)結(jié)構(gòu),該結(jié)構(gòu)具有相比鰭型有源區(qū)fa的頂表面處于更高的高度的頂表面。
柵間電介質(zhì)132可以被形成在兩相鄰柵線(xiàn)gl之間并且覆蓋源/漏區(qū)域120。
阻擋絕緣層134防止諸如氧的不需要的外來(lái)物質(zhì)穿透到所述多個(gè)柵線(xiàn)gl中,從而防止柵線(xiàn)gl中閾值電壓上的不需要的改變,或者防止可能在柵線(xiàn)gl和接觸插塞160之間出現(xiàn)的短路。阻擋絕緣層134被形成,從而維持柵線(xiàn)gl中的恒定的閾值電壓并且防止包括柵線(xiàn)gl的晶體管的電特性上的劣化。在一些實(shí)施方式中,阻擋絕緣層134可以包括含有硅和氮的層。例如,阻擋絕緣層134可以包括硅氮化物層、硅氮氧化物(sion)層、硅碳氮化物(sicn)層、含碳的硅氮氧化物(siocn)層或其組合。在一些實(shí)施方式中,阻擋絕緣層134可以具有約
層間電介質(zhì)136可以包括硅氧化物層,但是不限于此。
在一些實(shí)施方式中,柵間電介質(zhì)132和層間電介質(zhì)136中的至少一個(gè)可以包括正硅酸乙酯(teos)層。在一些另外的實(shí)施方式中,柵間電介質(zhì)132和層間電介質(zhì)136中的至少一個(gè)可以包括具有約2.2到約2.4的超低介電常數(shù)k的超低k(ulk)層,例如自sioc層和sicoh層選出的一個(gè)層。
圖3a和3b是用于解釋根據(jù)另外的示例性實(shí)施方式的集成電路器件的示圖,圖3a是集成電路器件的與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)的剖視圖,圖3b是示出圖3a中的3b標(biāo)出的虛線(xiàn)區(qū)域中包括的集成電路器件的一些部件的放大視圖。在圖3a和3b中,與圖1a到1c中相同的附圖標(biāo)記指代相同的構(gòu)件,并且其描述將被省略。
圖3a和3b中示出的集成電路器件200具有與參考圖1a到1c描述的集成電路器件100大部分相同的配置。然而,圖3a和3b中示出的集成電路器件200與圖1a到1c的集成電路器件100的不同在于圍繞接觸插塞260的下部的接觸絕緣間隔物244中包括的第二含碳絕緣層244a的形狀與圖1b和1c中示出的接觸絕緣間隔物144中包括的第二含碳絕緣層144a的形狀不同。
參考圖3a和3b,接觸絕緣間隔物244被形成在源/漏區(qū)域120上并且圍繞接觸插塞260的下部。接觸絕緣間隔物244包括與接觸插塞260的導(dǎo)電阻擋層262接觸的第二含碳絕緣層244a。
第二含碳絕緣層244a的底表面的寬度w1小于第二含碳絕緣層244a的中間部分的最大寬度,第二含碳絕緣層244a的底表面最靠近襯底110。例如,底表面的寬度w1小于第二含碳絕緣層244a的由柵間電介質(zhì)132圍繞的部分的最大寬度w2。
此外,接觸插塞260包括導(dǎo)電阻擋層262和導(dǎo)電插塞264,導(dǎo)電阻擋層262和導(dǎo)電插塞264按此敘述的順序形成在源/漏區(qū)域120上。導(dǎo)電阻擋層262的一部分可以沿第二含碳絕緣層244a的表面輪廓延伸,導(dǎo)電阻擋層262的所述部分接觸第二含碳絕緣層244a。因此,如圖3b中bb標(biāo)記的虛線(xiàn)區(qū)域中所示,導(dǎo)電阻擋層262可以具有突起262p,其隨著逐漸減小的距第二含碳絕緣層244a的底表面的距離在遠(yuǎn)離導(dǎo)電插塞264的方向上突出。此外,與導(dǎo)電阻擋層262類(lèi)似地,導(dǎo)電插塞264也可以具有突起,其隨著逐漸減小的距第二含碳絕緣層244a的底表面的距離向外突出。
第二含碳絕緣層244a、導(dǎo)電阻擋層262和導(dǎo)電插塞264的更多細(xì)節(jié)與已經(jīng)參考圖1a到1c描述的第二含碳絕緣層144a、導(dǎo)電阻擋層162和導(dǎo)電插塞164的細(xì)節(jié)基本上相同。
盡管接觸絕緣間隔物244在圖3a和3b中被示為具有僅包括第二含碳絕緣層244a的單層結(jié)構(gòu),但是本發(fā)明構(gòu)思不限于圖3a和3b中示出的示例。接觸絕緣間隔物244可以具有多層結(jié)構(gòu),所述多層結(jié)構(gòu)包括含有不同絕緣材料的多個(gè)絕緣層。
在圖3a和3b中示出的集成電路器件200中,多層結(jié)構(gòu)絕緣間隔物msp2在柵線(xiàn)gl和接觸插塞260之間,多層結(jié)構(gòu)絕緣間隔物msp2包括柵絕緣間隔物124、柵間電介質(zhì)132和接觸絕緣間隔物244,柵絕緣間隔物124、柵間電介質(zhì)132和接觸絕緣間隔物244以此敘述的順序位于柵線(xiàn)gl的側(cè)壁上。絕緣間隔物msp2在柵線(xiàn)gl和接觸插塞260之間,從而絕緣間隔物msp2可以防止其間的電短路,提供足夠低的介電常數(shù),并抑制其間泄漏電流的出現(xiàn)。
圖4a和4b是用于解釋根據(jù)進(jìn)一步的示例性實(shí)施方式的集成電路器件的示圖,圖4a是集成電路器件的與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)的剖視圖,圖4b是集成電路器件的與沿圖1a的線(xiàn)c-c'截取的剖面相應(yīng)的剖視圖。在圖4a和4b中,與圖1a到1c中相同的附圖標(biāo)記指代相同的構(gòu)件,并且其描述將被省略。
圖4a和4b中示出的集成電路器件300具有與參考圖1a到1c描述的集成電路器件100大部分相同的配置。然而,在圖4a和4b中示出的集成電路器件300中,圍繞接觸插塞160的下部的接觸絕緣間隔物344包括硅氮化物層344a和第二含碳絕緣層344b,硅氮化物層344a覆蓋導(dǎo)電阻擋層162,第二含碳絕緣層344b在導(dǎo)電阻擋層162和硅氮化物層344a之間并且接觸導(dǎo)電阻擋層162。硅氮化物層344a在柵間電介質(zhì)132和第二含碳絕緣層344b之間并且可以圍繞接觸插塞160的下部。柵絕緣間隔物124、柵間電介質(zhì)132和接觸絕緣間隔物344可以構(gòu)成多層結(jié)構(gòu)絕緣間隔物msp3。
在一些實(shí)施方式中,第二含碳絕緣層344b的厚度可以小于硅氮化物層344a的厚度。在一些另外的實(shí)施方式中,第二含碳絕緣層344b的厚度可以等于或大于硅氮化物層344a的厚度。硅氮化物層344a和第二含碳絕緣層344b中的每個(gè)可以具有選自約1nm到約5nm的范圍的厚度,但是不限于此。
圖5是集成電路器件300的俯視圖,其由沿圖4a的線(xiàn)v-v'截取的剖面得到,并且示出圖4a和4b的集成電路器件300的一些部件的平面形狀。
如圖5所示,第一含碳絕緣層124a可以沿柵線(xiàn)gl的長(zhǎng)度方向在柵線(xiàn)gl的側(cè)壁上直線(xiàn)延伸。此外,包括硅氮化物層344a和第二含碳絕緣層344b的接觸絕緣間隔物344在源/漏區(qū)域120上可以具有環(huán)形形狀,所述環(huán)型形狀圍繞接觸插塞160的下部。
盡管圖5示出一示例,其中接觸插塞160大致具有圓形的剖面形狀并且圍繞接觸插塞160的接觸絕緣間隔物344大致具有圓環(huán)的剖面形狀,但是剖面形狀不限于圖5中示出的形狀。例如,接觸插塞160可以具有橢圓或多邊形的剖面形狀,相應(yīng)地,接觸絕緣間隔物344可以具有橢圓環(huán)或多邊形環(huán)的剖面形狀。
圖6a和6b是用于解釋根據(jù)再另外的示例性實(shí)施方式的集成電路器件的示圖,圖6a是集成電路器件的與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)的剖視圖,圖6b是集成電路器件的與沿圖1a的線(xiàn)c-c'截取的剖面相應(yīng)的剖視圖。在圖6a和6b中,與圖1a到1c中相同的附圖標(biāo)記指代相同的構(gòu)件,并且其描述將被省略。
圖6a和6b中示出的集成電路器件400具有與參考圖1a到1c描述的集成電路器件100大部分相同的配置。然而,在圖6a和6b中示出的集成電路器件400中,接觸插塞460包括導(dǎo)電阻擋層462和導(dǎo)電插塞464。圍繞接觸插塞460的下部的接觸絕緣間隔物444包括與接觸插塞460的導(dǎo)電阻擋層462接觸的第二含碳絕緣層444a。柵絕緣間隔物124、柵間電介質(zhì)132和接觸絕緣間隔物444可以構(gòu)成多層結(jié)構(gòu)絕緣間隔物msp4。
第二含碳絕緣層444a的接觸導(dǎo)電阻擋層462的表面具有凹凸不平的結(jié)構(gòu)444p。此外,凹凸不平的結(jié)構(gòu)462p也被形成在導(dǎo)電阻擋層462的面對(duì)第二含碳絕緣層444a的凹凸不平的結(jié)構(gòu)444p的部分中。在一些實(shí)施方式中,像導(dǎo)電阻擋層462中那樣,凹凸不平的結(jié)構(gòu)464p也可以被形成在導(dǎo)電插塞464的面對(duì)第二含碳絕緣層444a的凹凸不平的結(jié)構(gòu)444p的部分中。在一些另外的實(shí)施方式中,與導(dǎo)電阻擋層462中不同,導(dǎo)電插塞464的所述部分可以具有相對(duì)平坦的表面而非具有凹凸不平的結(jié)構(gòu),導(dǎo)電插塞464的所述部分面對(duì)第二含碳絕緣層444a的凹凸不平的結(jié)構(gòu)444p。在一些實(shí)施方式中,第二含碳絕緣層444a的表面的凹凸不平的結(jié)構(gòu)444p可以從第二含碳絕緣層444a的最下面表面延伸到柵間電介質(zhì)132的最上面表面,但是本公開(kāi)不限于此。例如,在一些實(shí)施方式中,第二含碳絕緣層444a的表面的凹凸不平的結(jié)構(gòu)444p可以從第二含碳絕緣層444a的最下面表面延伸到阻擋絕緣層134的最上面表面。
盡管接觸絕緣間隔物444在圖6a和6b中被示為具有僅包括第二含碳絕緣層444a的單層結(jié)構(gòu),但是本公開(kāi)不限于圖6a和6b中示出的示例。接觸絕緣間隔物444可以具有多層結(jié)構(gòu),所述多層結(jié)構(gòu)包括包含不同絕緣材料的多個(gè)絕緣層。
第二含碳絕緣層444a、導(dǎo)電阻擋層462和導(dǎo)電插塞464的更多細(xì)節(jié)與已經(jīng)參考圖1a到1c描述的第二含碳絕緣層144a、導(dǎo)電阻擋層162和導(dǎo)電插塞164的細(xì)節(jié)基本上相同。
盡管未示出,但在圖4a和4b中示出的集成電路器件300的接觸絕緣間隔物344中包括的第二含碳絕緣層344b中,如同圖6a和6b中示出的第二含碳絕緣層444a中那樣,第二含碳絕緣層344b的接觸導(dǎo)電阻擋層162的表面也可以具有凹凸不平的結(jié)構(gòu)。在這種情況下,硅氮化物層344a和/或?qū)щ娮钃鯇?62由于第二含碳絕緣層344b的表面的凹凸不平的結(jié)構(gòu)的形狀的傳遞也可以包括類(lèi)似的凹凸不平的結(jié)構(gòu),或者由于第二含碳絕緣層344b的表面的凹凸不平的結(jié)構(gòu)造成的變形可以具有非平坦表面。
圖7a和7b是用于解釋根據(jù)再另外的示例性實(shí)施方式的集成電路器件的示圖,圖7a是集成電路器件的與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)的剖視圖,圖7b是集成電路器件的與沿圖1a的線(xiàn)c-c'截取的剖面相應(yīng)的剖視圖。在圖7a和7b中,與圖1a到1c中相同的附圖標(biāo)記指代相同的構(gòu)件,并且其描述將被省略。
圖7a和7b中示出的集成電路器件500具有與參考圖1a到1c描述的集成電路器件100大部分相同的配置。然而,在圖7a和7b中示出的集成電路器件500中,接觸插塞560包括導(dǎo)電阻擋層562和導(dǎo)電插塞564。圍繞接觸插塞560的下部的接觸絕緣間隔物544包括與接觸插塞560的導(dǎo)電阻擋層562接觸的第二含碳絕緣層544a。柵絕緣間隔物124、柵間電介質(zhì)132和接觸絕緣間隔物544可以構(gòu)成多層結(jié)構(gòu)絕緣間隔物msp5。
第二含碳絕緣層544a的至少一部分沿接觸插塞560的延伸方向或沿與襯底110的主平面垂直的第三方向(z方向)斷續(xù)地延伸。
凹凸不平的結(jié)構(gòu)562p被形成在導(dǎo)電阻擋層562的面對(duì)第二含碳絕緣層544a的斷續(xù)結(jié)構(gòu)的部分中。在一些實(shí)施方式中,如同導(dǎo)電阻擋層562中那樣,凹凸不平的結(jié)構(gòu)564p可以被形成在導(dǎo)電插塞564的面對(duì)第二含碳絕緣層544a的斷續(xù)結(jié)構(gòu)的部分中。在一些實(shí)施方式中,導(dǎo)電阻擋層562的凹凸不平的結(jié)構(gòu)562p和導(dǎo)電插塞564的凹凸不平的結(jié)構(gòu)564p可以從第二含碳絕緣層544a的最下面表面延伸到柵間電介質(zhì)132的最上面表面,但是本公開(kāi)不限于此。例如,在一些實(shí)施方式中,導(dǎo)電阻擋層562的凹凸不平的結(jié)構(gòu)562p和導(dǎo)電插塞564的凹凸不平的結(jié)構(gòu)564p可以從第二含碳絕緣層544a的最下面表面延伸到阻擋絕緣層134的最上面表面。在一些另外的實(shí)施方式中,與圖7a和7b中示出的示例中不同,導(dǎo)電插塞564的所述部分可以具有相對(duì)平坦的表面而非具有凹凸不平的結(jié)構(gòu),導(dǎo)電插塞564的所述部分面對(duì)第二含碳絕緣層544a的斷續(xù)結(jié)構(gòu)。
盡管接觸絕緣間隔物544在圖7a和7b中被示為具有僅包括第二含碳絕緣層544a的單層結(jié)構(gòu),但是本發(fā)明構(gòu)思不限于圖7a和7b中示出的示例。接觸絕緣間隔物544可以具有包括含有不同絕緣材料的多個(gè)絕緣層的多層結(jié)構(gòu)。
第二含碳絕緣層544a、導(dǎo)電阻擋層562和導(dǎo)電插塞564的更多細(xì)節(jié)與已經(jīng)參考圖1a到1c描述的第二含碳絕緣層144a、導(dǎo)電阻擋層162和導(dǎo)電插塞164的細(xì)節(jié)基本上相同。
盡管未示出,但是與圖7a和7b中示出的第二含碳絕緣層544a類(lèi)似地,硅氮化物層344a和第二含碳絕緣層344b中的至少一個(gè)可以沿接觸插塞160的延伸方向或沿與襯底110的主平面垂直的第三方向(z方向)斷續(xù)延伸,硅氮化物層344a和第二含碳絕緣層344b構(gòu)成圖4a和4b中示出的集成電路器件300的接觸絕緣間隔物344。
圖8是用于解釋根據(jù)再另外的示例性實(shí)施方式的集成電路器件的剖視圖。在圖8中,與圖1a到1c中相同的附圖標(biāo)記指代相同的構(gòu)件,并且其描述將被省略。
圖8中示出的集成電路器件600具有與圖6a和6b中示出的集成電路器件400非常類(lèi)似的配置。然而,在圖8中示出的集成電路器件600中,接觸絕緣間隔物444的凹凸不平的結(jié)構(gòu)的不平坦程度隨接觸插塞的寬度變化,接觸絕緣間隔物444圍繞接觸插塞的下部。
具體示例將被詳細(xì)描述。集成電路器件600的襯底110具有第一器件區(qū)域i和第二器件區(qū)域ii。
在一些實(shí)施方式中,第一器件區(qū)域i和第二器件區(qū)域ii可以是執(zhí)行不同功能的區(qū)域。在一些另外的實(shí)施方式中,第一器件區(qū)域i可以是以低功率模式工作的器件被形成于其中的區(qū)域,第二器件區(qū)域ii可以是以高功率模式工作的器件被形成在其中的區(qū)域。在一些另外的實(shí)施方式中,第一器件區(qū)域i可以是存儲(chǔ)器件或邏輯電路被形成在其中的區(qū)域,第二器件區(qū)域ii可以是諸如輸入/輸出(i/o)器件的外圍電路被形成在其中的區(qū)域。
在圖8中示出的集成電路器件600中,第一器件區(qū)域i和第二器件區(qū)域ii可以具有基本上相同的配置。然而,第二器件區(qū)域ii中的圖案形成密度可以小于第一器件區(qū)域i中的圖案形成密度。因此,第二器件區(qū)域ii中源/漏區(qū)域120的寬度可以大于第一器件區(qū)域i中源/漏區(qū)域120的寬度。此外,第二器件區(qū)域ii中接觸插塞460的寬度cw2可以大于第一器件區(qū)域i中接觸插塞460的寬度cw1。在這種情況下,第二器件區(qū)域ii中圍繞接觸插塞460的第二含碳絕緣層444a的凹凸不平的結(jié)構(gòu)444p的不平坦程度可以大于第一器件區(qū)域i中圍繞接觸插塞460的第二含碳絕緣層444a的凹凸不平的結(jié)構(gòu)444p的不平坦程度,第二器件區(qū)域ii中的接觸插塞460具有相對(duì)大的寬度cw2,第一器件區(qū)域i中的接觸插塞460具有相對(duì)小的寬度cw1。
在一些實(shí)施方式中,如同參考圖6a和6b描述的示例中那樣,第一器件區(qū)域i和第二器件區(qū)域ii中的每個(gè)中的第二含碳絕緣層444a的凹凸不平的結(jié)構(gòu)444p可以沿接觸插塞460的延伸方向(z方向)連續(xù)延伸,而不是沿接觸插塞460的延伸方向(z方向)局部地?cái)嗬m(xù)延伸。在一些另外的實(shí)施方式中,盡管第一器件區(qū)域i中的第二含碳絕緣層444a的凹凸不平的結(jié)構(gòu)444p可以像參考圖6a和6b描述的示例中那樣連續(xù)延伸,但是第二器件區(qū)域ii中第二含碳絕緣層444a的凹凸不平的結(jié)構(gòu)444p可以像參考圖7a和7b描述的示例中那樣斷續(xù)延伸。
圖9a和9b是用于解釋根據(jù)再另外的示例性實(shí)施方式的集成電路器件的示圖,圖9a是集成電路器件700的布局示圖,圖9b是沿圖9a的線(xiàn)c-c'截取的集成電路器件700的剖視圖。在圖9a和9b中,與圖1a到1c中相同的附圖標(biāo)記指代相同的構(gòu)件,并且其描述將被省略。
圖9a和9b中示出的集成電路器件700具有與參考圖1a到1c描述的集成電路器件100大部分相同的配置。然而,集成電路器件700包括在襯底110上彼此平行地延伸的多個(gè)鰭型有源區(qū)fa。多個(gè)柵線(xiàn)gl在與所述多個(gè)鰭型有源區(qū)fa交叉的方向(y方向)上延伸為彼此平行。
源/漏區(qū)域120被形成在所述多個(gè)鰭型有源區(qū)fa的每個(gè)中位于所述多個(gè)柵線(xiàn)gl的每個(gè)的兩側(cè)。
接觸插塞160在第二方向(y方向)上跨過(guò)所述多個(gè)鰭型有源區(qū)fa當(dāng)中的兩相鄰鰭型有源區(qū)fa延伸。接觸插塞160被形成在源/漏區(qū)域120上以被連接到源/漏區(qū)域120中的每個(gè),所述源/漏區(qū)域120分別形成在所述兩相鄰鰭型有源區(qū)fa中。
接觸插塞160在垂直于襯底110的主平面的第三方向(z方向)上從在源/漏區(qū)域120的頂表面上的凹陷區(qū)域120r延伸。接觸插塞160可以穿透層間電介質(zhì)136、阻擋絕緣層134和柵間電介質(zhì)132并且可以被電連接到兩相鄰源/漏區(qū)域120。
接觸絕緣間隔物144被形成在所述兩相鄰源/漏區(qū)域120上并且圍繞接觸插塞160的下部。
接觸插塞160包括導(dǎo)電阻擋層162和導(dǎo)電插塞164,導(dǎo)電阻擋層162和導(dǎo)電插塞164按此敘述的順序被形成在所述兩相鄰源/漏區(qū)域120上。金屬硅化物層140被形成在導(dǎo)電阻擋層162和所述兩相鄰源/漏區(qū)域120上。
圖9a和9b中示出的集成電路器件700在沿鰭型有源區(qū)fa的延伸方向(x方向)上截取的剖視圖中,可以具有與圖1b中示出的配置相同或類(lèi)似的配置。
在圖9a和9b中示出的集成電路器件700中,盡管接觸插塞160被示為跨過(guò)兩個(gè)鰭型有源區(qū)fa中的兩個(gè)源/漏區(qū)域120延伸,但是本發(fā)明構(gòu)思不限于此。例如,當(dāng)需要時(shí),一個(gè)接觸插塞160可以跨三個(gè)或更多鰭型有源區(qū)fa延伸,且相應(yīng)地,該一個(gè)接觸插塞160可以被電連接到三個(gè)或更多源/漏區(qū)域120。
圖10a到21b是為了解釋根據(jù)示例性實(shí)施方式的制造集成電路器件的方法而按照工藝順序示出的剖視圖。更具體地,圖10a、11a、……、21a是集成電路器件的剖視圖,其與沿圖1a的線(xiàn)b-b'截取的剖面相應(yīng)并且按照工藝順序被示出。圖10b、11b、……、21b是集成電路器件的剖視圖,其與沿圖1a的線(xiàn)c-c'截取的剖面相應(yīng)并且按照工藝順序被示出。制造圖1a到1c中示出的集成電路器件100的方法將參考圖10a到21b被詳細(xì)描述。在圖10a到21b中,與圖1a到1c中相同的附圖標(biāo)記指代相同的構(gòu)件,并且其描述將被省略。
參考圖10a和10b,襯底110被準(zhǔn)備。
在一些實(shí)施方式中,襯底110可以具有某金屬氧化物半導(dǎo)體(mos)區(qū)域。例如,襯底110可以具有pmos區(qū)域或nmos區(qū)域。
鰭型有源區(qū)fa通過(guò)蝕刻襯底110的一些區(qū)域被形成,鰭型有源區(qū)fa從襯底110的主平面(x-y平面)向上(z方向)突出并且在一個(gè)方向(x方向)上延伸。
在一些實(shí)施方式中,襯底110的被示于圖10a和10b中的部分可以是用于形成pmos晶體管和nmos晶體管中的一個(gè)的區(qū)域。根據(jù)打算在鰭型有源區(qū)fa中被形成的mos晶體管的溝道類(lèi)型,鰭型有源區(qū)fa可以包括p型或n型雜質(zhì)擴(kuò)散區(qū)域(未示出)。
絕緣層被形成在襯底110上以覆蓋鰭型有源區(qū)fa,然后通過(guò)進(jìn)行絕緣層的回蝕刻形成器件隔離層112。鰭型有源區(qū)fa從器件隔離層112的頂表面向上突出以被暴露。
器件隔離層112可以包括硅氧化物層、硅氮化物層、硅氮氧化物層或其組合。器件隔離層112可以包括含有熱氧化物層的絕緣襯層(未示出)以及形成在絕緣襯層上的掩埋絕緣層(未示出)。
參考圖11a和11b,多個(gè)虛設(shè)柵結(jié)構(gòu)dgs被形成在鰭型有源區(qū)fa上并且延伸為與鰭型有源區(qū)fa交叉。
所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs中的每個(gè)可以包括虛設(shè)柵絕緣層d114、虛設(shè)柵線(xiàn)d116和虛設(shè)柵蓋層d118,這些層以此敘述的順序被堆疊在鰭型有源區(qū)fa上。在一些實(shí)施方式中,虛設(shè)柵絕緣層d114可以包括硅氧化物。虛設(shè)柵線(xiàn)d116可以包括多晶硅。虛設(shè)柵蓋層d118可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一種。
然后,柵絕緣間隔物124被形成在每個(gè)虛設(shè)柵結(jié)構(gòu)dgs的兩側(cè)壁上。柵絕緣間隔物124可以包括第一含碳絕緣層124a和在第一含碳絕緣層124a上的硅氮化物層124b,第一含碳絕緣層124a和硅氮化物層124b覆蓋虛設(shè)柵結(jié)構(gòu)dgs的側(cè)壁。
在一些實(shí)施方式中,柵絕緣間隔物124的第一含碳絕緣層124a可以具有選自約5原子百分比到約15原子百分比的范圍的碳含量。在一些實(shí)施方式中,第一含碳絕緣層124a可以包括sicn、siocn或其組合。在一實(shí)施方式中,第一含碳絕緣層124a可以包括具有選自約5原子百分比到約15原子百分比的范圍的碳含量的siocn層。第一含碳絕緣層124a可以具有約5nm到約20nm的寬度。
為了形成柵絕緣間隔物124,ald或cvd工藝可以被使用。具體地,為了形成第一含碳絕緣層124a,等離子體增強(qiáng)ald(peald)工藝可以被使用。用于形成第一含碳絕緣層124a的沉積工藝可以在約600℃或更低的相對(duì)低溫度被執(zhí)行。根據(jù)所使用的碳前驅(qū)體的種類(lèi),用于形成第一含碳絕緣層124a的沉積工藝可以在約500℃或更低的更低溫度被執(zhí)行。
在用于形成第一含碳絕緣層124a的ald工藝期間,選自c1到c10烷烴、c2到c10烯烴、c1到c15烷基胺、c4到c15含氮雜環(huán)化合物、c1到c20烷基硅烷、c1到c20烷氧基硅烷和c1到c20烷基硅氧烷中的至少一種可以被用作碳前驅(qū)體。
c1到c10烷烴可以包括甲烷、乙烷、丙烷、丁烷、戊烷、己烷、庚烷、辛烷、壬烷、癸烷或其混合物。
c2到c10烯烴可以包括乙烯、丙烯、丁烯、戊烯、己烯、庚稀、辛烯、壬烯、癸烯或其混合物。
c1到c15烷基胺可以包括一甲胺、二甲胺、三甲胺、一乙胺、二乙胺、三乙胺、一丙胺、二丙胺、三丙胺、一丁胺、二丁胺、三丁胺、一戊胺、二戊胺、三戊胺、一己胺、二己胺、一庚胺、二庚胺、一辛胺、一壬胺、一癸胺、單十一胺、單十二胺、單十三胺、單十四胺、單十五胺、二甲基(乙基)胺、二甲基(丙基)胺、二甲基(丁基)胺、二甲基(戊基)胺、二甲基(己基)胺、二甲基(庚基)胺、二甲基(辛基)胺、二甲基(壬基)胺、二甲基(癸基)胺、二甲基(十一基)胺、二甲基(十二烷基)胺、二甲基(十三烷基)胺、二乙基(甲基)胺、二乙基(丙基)胺、二乙基(丁基)胺、二乙基(戊基)胺、二乙基(己基)胺、二乙基(庚基)胺、二乙基(辛基)胺、二乙基(壬基)胺、二乙基(癸基)胺、二乙基(十一烷基)胺、二丙基(甲基)胺、二丙基(乙基)胺、二丙基(丁基)胺、二丙基(戊基)胺、二丙基(己基)胺、二丙基(庚基)胺、二丙基(辛基)胺、二丙基(壬基)胺、二丁基(甲基)胺、二丁基(乙基)胺、二丁基(丙基)胺、二丁基(戊基)胺、二丁基(己基)胺、二丁基(庚基)胺、二戊基(甲基)胺、二戊基(乙基)胺、二戊基(丙基)胺、二戊基(丁基)胺、二己基(甲基)胺、二己基(乙基)胺、二己基(丙基)胺、二庚基(甲基)胺、二甲基(丁烯基)胺、二甲基(戊烯基)胺、二甲基(己烯基)胺、二甲基(庚烯基)胺、二甲基(辛烯基)胺、二甲基(環(huán)戊基)胺、二甲基(環(huán)己基)胺、二甲基(環(huán)庚基)胺、雙(甲基環(huán)戊基)胺、(二甲基環(huán)戊基)胺、雙(二甲基環(huán)戊基)胺、(乙基環(huán)戊基)胺、雙(乙基環(huán)戊基)胺、(甲基乙基環(huán)戊基)胺、雙(甲基乙基環(huán)戊基)胺、n-甲基乙二胺、n-乙基乙二胺、n-丙基乙二胺、n-丁基乙二胺、n-戊基乙二胺、n-己基乙二胺、n-庚基乙二胺、n-辛基乙二胺、n-壬基乙二胺、n-癸基乙二胺、n-十一烷基乙二胺、n-十二烷基乙二胺等。
c1到c20烷基硅烷可以包括甲基硅烷、四甲基硅烷(tms)、四乙基硅烷(tes)、四丙基硅烷、四丁基硅烷、二甲基硅烷(dms)、二乙基硅烷(des),二甲基二氟硅烷(dmdfs)、二甲基二氯硅烷(dmdcs)、二乙基二氯硅烷(dedcs)、六甲基二硅烷、十二甲基環(huán)己硅烷、二甲基二苯基硅烷、二乙基二苯基硅烷、甲基三氯硅烷、甲基三苯基硅烷、二甲基二乙基硅烷等。
c1到c20烷氧基硅烷可以包括三甲氧基硅烷、二甲氧基硅烷、甲氧基硅烷、甲基二甲氧基硅烷、二乙氧基甲基硅烷、二甲基乙氧基硅烷、二甲基胺基甲氧基硅烷、二甲基甲氧基硅烷、甲基三甲氧基硅烷、二甲基二甲氧基硅烷、苯基三甲氧基硅烷、二苯基二甲氧基硅烷、二苯基二乙氧基硅烷、三苯基甲氧基硅烷、三苯基乙氧基硅烷等。
c1到c20烷基硅氧烷可以包括六甲基環(huán)三硅氧烷、四甲基環(huán)四硅氧烷、四乙基環(huán)四硅氧烷、八甲基環(huán)四硅氧烷、六甲基二硅氧烷等。
在用于形成第一含碳絕緣層124a的ald工藝期間,氧反應(yīng)物可以被使用。氧反應(yīng)物可以包括o3、h2o、o2、no2、no、n2o、h2o、乙醇、金屬醇鹽、等離子體o2、遠(yuǎn)程等離子體o2、等離子體n2o、等離子體h2o或其組合。
在用于形成第一含碳絕緣層124a的ald工藝期間,氮反應(yīng)物可以被使用。氮反應(yīng)物可以包括n2、nh3、聯(lián)氨(n2h4)、等離子體n2、遠(yuǎn)程等離子體n2或其組合。
然后,通過(guò)外延生長(zhǎng)工藝,在每個(gè)虛設(shè)柵結(jié)構(gòu)dgs的兩側(cè)暴露的鰭型有源區(qū)fa上形成半導(dǎo)體層,從而形成源/漏區(qū)域120。源/漏區(qū)域120可以具有相比鰭型有源區(qū)fa的頂表面處于更高高度的頂表面。
盡管源/漏區(qū)域120在圖11a和11b中被示為具有特定的剖面形狀,但是根據(jù)被公開(kāi)的發(fā)明的源/漏區(qū)域120的剖面形狀不限于圖11a和11b中示出的示例。例如,源/漏區(qū)域120的沿y-z平面截取的剖面形狀可以是圓形形狀、橢圓形形狀或諸如四邊形、五邊形和六邊形的多邊形形狀。
源/漏區(qū)域120可以包括雜質(zhì)摻雜半導(dǎo)體層。在一些實(shí)施方式中,源/漏區(qū)域120可以包括雜質(zhì)摻雜si、sige或sic。
然后,柵間電介質(zhì)132被形成為覆蓋源/漏區(qū)域120、所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs和柵絕緣間隔物124。
在一些實(shí)施方式中,為了形成柵間電介質(zhì)132,絕緣層可以被形成至足夠的厚度并且覆蓋源/漏區(qū)域120、所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs和柵絕緣間隔物124。然后,包括該絕緣層的所得產(chǎn)物可以被平坦化以暴露所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs,從而形成具有平坦化的頂表面的柵間電介質(zhì)132。
參考圖12a和12b,由柵間電介質(zhì)132暴露的所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs被去除,從而形成多個(gè)柵空間gh。
柵絕緣間隔物124和鰭型有源區(qū)fa可以由所述多個(gè)柵空間gh暴露。
為了去除所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs,濕法蝕刻工藝可以被使用。例如,為了進(jìn)行濕法蝕刻工藝,包括硝酸(hno3)、稀氫氟酸(dhf)、nh4oh、四甲基氫氧化銨(tmah)、氫氧化鉀(koh)或其組合的蝕刻溶液可以被使用,但是不限于此。
在濕法蝕刻工藝被執(zhí)行以去除所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs的同時(shí),由于所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs被蝕刻溶液去除,所以第一含碳絕緣層124a可以被暴露于蝕刻溶液。相對(duì)用于去除所述多個(gè)虛設(shè)柵結(jié)構(gòu)dgs的蝕刻溶液,第一含碳絕緣層124a可以具有相對(duì)好的抵抗力。
參考圖13a和13b,多個(gè)界面層116、柵絕緣層118和柵線(xiàn)gl以此敘述的順序被形成從而填充所述多個(gè)柵空間gh(見(jiàn)圖12a和12b)的內(nèi)部。
形成所述多個(gè)界面層116的工藝可以包括氧化鰭型有源區(qū)fa的在所述多個(gè)柵空間gh(見(jiàn)圖12a和12b)中被暴露的部分的工藝。所述多個(gè)界面層116可以防止所述多個(gè)界面層116上的多個(gè)柵絕緣層118與下面的鰭型有源區(qū)fa之間的界面缺陷。在一些實(shí)施方式中,所述多個(gè)界面層116可以包括硅氧化物層、硅氮氧化物層、硅酸鹽層或其組合。
柵絕緣層118和柵線(xiàn)gl可以被形成為在填充所述多個(gè)柵空間gh(見(jiàn)圖12a)的內(nèi)部的同時(shí)覆蓋柵間電介質(zhì)132的頂表面。
柵絕緣層118可以包括硅氧化物層、高k電介質(zhì)層或其組合。高k電介質(zhì)層可以包括具有比硅氧化物層更大的介電常數(shù)的材料。例如,柵絕緣層118可以具有約10到約25的介電常數(shù),但是本公開(kāi)不限于此。
柵線(xiàn)gl可以包括第一含金屬層mga和第二含金屬層mgb。在一些實(shí)施方式中,第一含金屬層mga和第二含金屬層mgb中的每個(gè)可以通過(guò)ald、金屬有機(jī)物ald(moald)或金屬有機(jī)物cvd(mocvd)工藝形成,但是不限于此。
參考圖14a和14b,不需要的部分通過(guò)對(duì)圖13a和13b的所得產(chǎn)物執(zhí)行平坦化工藝被去除,從而柵線(xiàn)gl和柵絕緣層118分別被分離成留在所述多個(gè)柵空間gh(見(jiàn)圖12a)中的多個(gè)柵線(xiàn)gl和多個(gè)柵絕緣層118。
作為平坦化工藝的結(jié)果,柵絕緣間隔物124和柵間電介質(zhì)132從其各自的頂表面被消耗達(dá)某厚度,從而柵絕緣間隔物124和柵間電介質(zhì)132的z方向厚度,也就是垂直厚度可以被減小,且所述多個(gè)柵絕緣層118的頂表面、多個(gè)柵絕緣間隔物124的頂表面和柵間電介質(zhì)132的頂表面可以在所述多個(gè)柵線(xiàn)gl的頂表面附近被暴露。
參考圖15a和15b,阻擋絕緣層134和層間電介質(zhì)136以此敘述的順序被形成在所述多個(gè)柵線(xiàn)gl、柵絕緣間隔物124和柵間電介質(zhì)132上。
層間電介質(zhì)136可以具有平坦化的頂表面。
盡管阻擋絕緣層134被示為平坦地覆蓋圖15a和15b中的所述多個(gè)柵線(xiàn)gl的頂表面,但是本公開(kāi)不限于此。例如,阻擋絕緣層134可以覆蓋柵線(xiàn)gl的頂表面和每個(gè)柵線(xiàn)gl的兩側(cè)壁的至少一部分,并且相應(yīng)地,臺(tái)階可以被形成在阻擋絕緣層134的至少一些區(qū)域中。
參考圖16a和16b,掩模圖案(未示出)被形成在層間電介質(zhì)136上,然后通過(guò)使用掩模圖案作為蝕刻掩模將層間電介質(zhì)136、阻擋絕緣層134和柵間電介質(zhì)132按此敘述的順序蝕刻,從而形成穿透層間電介質(zhì)136、阻擋絕緣層134和柵間電介質(zhì)132的接觸孔ch。
為了形成接觸孔ch,干法蝕刻工藝可以被使用。
在一些實(shí)施方式中,在接觸孔ch被形成之后,源/漏區(qū)域120可以被接觸孔ch暴露。在一些另外的實(shí)施方式中,與圖16a和16b示出的示例中不同,在接觸孔ch被形成時(shí),柵間電介質(zhì)132可以通過(guò)僅蝕刻?hào)砰g電介質(zhì)132的一部分在接觸孔ch的底表面處被暴露,因此源/漏區(qū)域120可以不被接觸孔ch暴露。
參考圖17a和17b,用于在接觸孔ch中形成接觸絕緣間隔物144的初始間隔物層p144被形成。
在一些實(shí)施方式中,初始間隔物層p144可以具有比構(gòu)成柵絕緣間隔物124的第一含碳絕緣層124a的碳含量更大的碳含量。例如,初始間隔物層p144可以具有選自約10原子百分比到約25原子百分比的范圍的碳含量。
在一些實(shí)施方式中,初始間隔物層p144可以包括sicn、siocn或其組合。在一實(shí)施方式中,初始間隔物層p144可以包括siocn層或sicn層。
在一些實(shí)施方式中,為了形成初始間隔物層p144,ald或cvd工藝可以被使用。具體地,peald工藝可以被用來(lái)形成初始間隔物層p144。在一些實(shí)施方式中,用于形成初始間隔物層p144的沉積工藝可以在約450℃或更低的低溫度下被執(zhí)行。用于形成初始間隔物層p144的沉積工藝可以在一溫度被執(zhí)行,該溫度低于參考圖11a和11b描述的用于形成第一含碳絕緣層124a的沉積工藝被執(zhí)行的溫度。例如,用于形成初始間隔物層p144的沉積工藝可以在約400℃到約450℃的溫度被執(zhí)行,用于形成第一含碳絕緣層124a的沉積工藝可以在約600℃到約650℃的溫度被執(zhí)行。
在一些實(shí)施方式中,在用于形成初始間隔物層p144的沉積工藝中,不同前驅(qū)體可以分別被用作硅前驅(qū)體和碳前驅(qū)體。在這種情況下,能夠分別被用作硅前驅(qū)體和碳前驅(qū)體的材料與關(guān)于第一含碳絕緣層124a的形成參考圖11a和11b描述的示例性材料基本上相同。
在一些另外的實(shí)施方式中,在用于形成初始間隔物層p144的沉積工藝中,代替分別使用單獨(dú)的前驅(qū)體作為硅前驅(qū)體和碳前驅(qū)體,包括含有硅原子和碳原子兩者的化合物的前驅(qū)體可以被使用。
在用于形成初始間隔物層p144的沉積工藝中,當(dāng)需要時(shí),氧反應(yīng)物和/或氮反應(yīng)物可以被使用。氧反應(yīng)物和氮反應(yīng)物的示例與關(guān)于第一含碳絕緣層124a的形成參考圖11a和11b描述的示例相同。
在一些實(shí)施方式中,初始間隔物層p144可以具有約5nm到約25nm的厚度,但是不限于此。
參考圖18a和18b,初始間隔物層p144遭受回蝕刻,從而在接觸孔ch的側(cè)壁上形成接觸絕緣間隔物144,接觸絕緣間隔物144包括第二含碳絕緣層144a。
在一些實(shí)施方式中,初始間隔物層p144的回蝕刻之后得到的第二含碳絕緣層144a可以具有約1nm到約5nm的寬度。
如參考圖16a和16b所述,在接觸孔ch的形成之后,當(dāng)源/漏區(qū)域120以柵間電介質(zhì)132覆蓋并且不在接觸孔ch的底表面處被暴露時(shí),用于形成接觸絕緣間隔物144的回蝕刻工藝如參考圖18a和18b描述那樣被執(zhí)行,然后留在接觸孔ch中的源/漏區(qū)域120上的柵間電介質(zhì)132可以通過(guò)濕法蝕刻工藝被去除直到源/漏區(qū)域120在接觸孔ch的底表面處被暴露。在這里,由于第二含碳絕緣層144a具有有相對(duì)高碳含量的致密結(jié)構(gòu),所以在用于去除留在接觸孔ch中的柵間電介質(zhì)132的濕法蝕刻工藝期間,歸因于第二含碳絕緣層144a相對(duì)于蝕刻溶液的優(yōu)良的耐蝕刻性,第二含碳絕緣層144a的消耗可以被最小化。因此,在用于去除留在接觸孔ch中的柵間電介質(zhì)132的濕法蝕刻工藝期間,即使接觸絕緣間隔物144的第二含碳絕緣層144a被暴露于蝕刻溶液,在留在接觸孔ch中的柵間電介質(zhì)132被去除直到源/漏區(qū)域120被暴露的同時(shí),第二含碳絕緣層144a也可以留在接觸孔ch的側(cè)壁上而沒(méi)有第二含碳絕緣層144a的大量消耗。因此,不必?fù)?dān)心蝕刻溶液沿接觸孔ch的側(cè)壁滲透直到柵間電介質(zhì)132,并且歸因于這樣的問(wèn)題的短路或泄漏電流的出現(xiàn)能被抑制。
參考圖19a和19b,源/漏區(qū)域120的被接觸孔ch暴露的部分被去除,從而在源/漏區(qū)域120的頂表面上形成凹陷區(qū)域120r。
凹陷區(qū)域120r可以被形成為與接觸孔ch連通。在凹陷區(qū)域120r的形成中,凹陷區(qū)域120r的深度可以被確定使得凹陷區(qū)域120r具有相比鰭型有源區(qū)fa的頂表面處于更低高度的底表面。
參考圖20a和20b,金屬硅化物層140形成在凹陷區(qū)域120r中源/漏區(qū)域120的表面上,導(dǎo)電阻擋層162被形成在金屬硅化物層140上并且覆蓋接觸孔ch中暴露的接觸絕緣間隔物144(見(jiàn)圖19a和19b),導(dǎo)電層160p被形成在導(dǎo)電阻擋層162上并且填充接觸孔ch。
在一些實(shí)施方式中,導(dǎo)電層160p可以包括w、cu、al、其合金或其組合。
導(dǎo)電層160p可以被形成為在填充接觸孔ch和凹陷區(qū)域120r的內(nèi)部的同時(shí)覆蓋層間電介質(zhì)136的頂表面上的導(dǎo)電阻擋層162。
在一些實(shí)施方式中,為了形成金屬硅化物層140和導(dǎo)電阻擋層162,以下工藝可以被執(zhí)行。首先,通過(guò)經(jīng)被接觸孔ch暴露的凹陷區(qū)域120r將非晶化元素離子注入到源/漏區(qū)域120中,源/漏區(qū)域120的一部分可以遭受非晶化,從而形成非晶半導(dǎo)體區(qū)域。非晶化元素離子可以包括選自ge、si、c、ar、kr、xe及其組合中的摻雜劑。然后,在凹陷區(qū)域120r中金屬層可以被形成為覆蓋源/漏區(qū)域120。金屬層可以包括ti、w、ru、nb、mo、hf、ni、co、pt、yb、tb、dy、er、pd或其組合。然后,導(dǎo)電阻擋層162可以被形成為覆蓋金屬層的暴露表面和接觸孔ch的內(nèi)壁。導(dǎo)電阻擋層162可以包括導(dǎo)電金屬氮化物層。例如,導(dǎo)電阻擋層162可以包括tin、tan、aln、wn或其組合。導(dǎo)電阻擋層162可以通過(guò)pvd、cvd或ald工藝形成。然后,通過(guò)執(zhí)行包括金屬層和導(dǎo)電阻擋層162的所得產(chǎn)物的熱處理,可以引起構(gòu)成源/漏區(qū)域120的半導(dǎo)體材料和構(gòu)成金屬層的金屬之間的反應(yīng),從而在凹陷區(qū)域120r中形成覆蓋源/漏區(qū)域120的金屬硅化物層140。在金屬硅化物層140的形成中,在源/漏區(qū)域120中局部形成的非晶半導(dǎo)體區(qū)域可以與金屬層反應(yīng)。
在一些實(shí)施方式中,在金屬硅化物層140的形成之后,金屬層可以部分地留在金屬硅化物層140和導(dǎo)電阻擋層162之間。在一些另外的實(shí)施方式中,在金屬硅化物層140的形成期間,金屬層被全部用于形成金屬硅化物層140,從而金屬層可以不留在金屬硅化物層140和導(dǎo)電阻擋層162之間。在這種情況下,如圖20a和20b中所示,金屬硅化物層140和導(dǎo)電阻擋層162可以彼此接觸。
導(dǎo)電層160p可以通過(guò)將金屬沉積到包括金屬硅化物層140和導(dǎo)電阻擋層162的所得產(chǎn)物上至足以填充接觸孔ch和凹陷區(qū)域120r的厚度來(lái)形成。
參考圖21a和21b,導(dǎo)電阻擋層162和導(dǎo)電層160p的不需要的部分被去除直到層間電介質(zhì)136的頂表面為止,從而導(dǎo)電阻擋層162和導(dǎo)電層160p可以?xún)H留在接觸孔ch和凹陷區(qū)域120r內(nèi)。結(jié)果,接觸孔ch中包括導(dǎo)電插塞164和導(dǎo)電阻擋層162的接觸插塞160可以被得到,導(dǎo)電插塞164是導(dǎo)電層160p的填充接觸孔ch和凹陷區(qū)域120r的內(nèi)部的部分,并且接觸孔ch中的導(dǎo)電阻擋層162圍繞導(dǎo)電插塞164。
為了去除導(dǎo)電阻擋層162和導(dǎo)電層160p的不需要的部分,諸如化學(xué)機(jī)械拋光(cmp)工藝等的平坦化工藝可以被執(zhí)行。
作為以上方法的結(jié)果,包括各種各樣實(shí)施方式中描述的各種各樣部件和特征的集成電路器件可以被提供。
直到此時(shí),盡管制造圖1a到1c中示出的集成電路器件100的方法已經(jīng)被描述,但是本領(lǐng)域技術(shù)人員將理解,根據(jù)本發(fā)明構(gòu)思的集成電路器件200、300、400、500、600和700以及修改和改變自其的各種各樣的集成電路器件可以通過(guò)各種各樣地修改和改變參考圖10a到21b描述的方法來(lái)制造而不背離本發(fā)明構(gòu)思的精神和范圍。
具體地,為了制造圖3a和3b中示出的集成電路器件200,在參考圖18a和18b描述的初始間隔物層p144的回蝕刻期間,cf4氣體和o2氣體可以被使用。在這里,cf4氣體被用作蝕刻氣體,o2氣體可以活化氟(f)基。在初始間隔物層p144的回蝕刻期間,與接觸孔ch的其它部分中相比,接觸孔ch的底表面附近的初始間隔物層p144的暴露表面上,f離子或含f材料可以以更大的量保留。結(jié)果,相比于初始間隔物層p144的其它部分,在接觸孔ch的底表面附近的初始間隔物層p144可以被更多地蝕刻。結(jié)果,如圖3a和3b中所示,第二含碳絕緣層244a的底表面的寬度w1可以小于第二含碳絕緣層244a的中間部分的最大寬度,第二含碳絕緣層244a的底表面最靠近襯底110。
為了制造圖4a和4b中示出的集成電路器件300,在參考圖18a和18b描述的形成接觸絕緣間隔物144的階段,代替接觸絕緣間隔物144,硅氮化物層344a和第二含碳絕緣層344b可以按此敘述的順序被形成,從而形成具有雙層結(jié)構(gòu)的接觸絕緣間隔物344。
為了制造圖6a和6b中示出的集成電路器件400,在參考圖18a和18b描述的形成接觸絕緣間隔物144的階段,代替接觸絕緣間隔物144,包括含有凹凸不平的結(jié)構(gòu)444p的第二含碳絕緣層444a的接觸絕緣間隔物444可以被形成。
為了形成包括凹凸不平的結(jié)構(gòu)444p的第二含碳絕緣層444a,在參考圖18a和18b描述的初始間隔物層p144的回蝕刻期間,cf4氣體和o2氣體可以被使用。在這里,cf4氣體和o2氣體中的每個(gè)的流速可以根據(jù)與關(guān)于制造圖3a和3b中示出的集成電路器件200的方法描述的方式類(lèi)似的方式被控制,從而在第二含碳絕緣層444a中形成的凹凸不平的結(jié)構(gòu)444p的形狀和不平坦尺寸可以被控制。
為了制造圖7a和7b中示出的集成電路器件500,如關(guān)于制造圖6a和6b中示出的集成電路器件400的方法描述的方式可以被使用。例如,為了第二含碳絕緣層544a的至少一部分沿接觸插塞560的延伸方向(z方向)斷續(xù)延伸,在圖17a和17b中示出的初始間隔物層p144通過(guò)如參考圖18a和18b所述的方法遭受回蝕刻時(shí),cf4氣體和o2氣體可以被使用,并且具有所需形狀的第二含碳絕緣層544a可以通過(guò)控制cf4氣體和o2氣體中的每個(gè)的流速被形成。
為了制造圖8中示出的集成電路器件600,在圖17a和17b中示出的初始間隔物層p144通過(guò)如參考圖18a和18b所述的方法遭受回蝕刻時(shí),cf4氣體和o2氣體可以被使用,并且一方式可以被使用,通過(guò)所述方式不同量的cf4氣體和o2氣體根據(jù)接觸孔ch的寬度cw1和cw2提供給初始間隔物層p144的回蝕刻。
盡管包括具有三維結(jié)構(gòu)的溝道的鰭型場(chǎng)效應(yīng)晶體管(finfet)的集成電路器件及其制造方法已經(jīng)參考圖1a到21b被描述,但是本發(fā)明構(gòu)思不限于此。例如,本領(lǐng)域技術(shù)人員將理解,包括具有根據(jù)本發(fā)明構(gòu)思的特征的平面金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(mosfet)的集成電路器件及其制造方法可以通過(guò)本發(fā)明構(gòu)思的各種各樣的修改和改變被提供而不背離本發(fā)明構(gòu)思的精神和范圍。
圖22是根據(jù)示例性實(shí)施方式的電子系統(tǒng)2000的框圖。
電子系統(tǒng)2000包括控制器2010、輸入/輸出(i/o)裝置2020、存儲(chǔ)器2030和接口2040,這些部件通過(guò)總線(xiàn)2050被彼此連接。
控制器2010可以包括微處理器、數(shù)字信號(hào)處理器和與其類(lèi)似的處理器中的至少一種。輸入/輸出裝置2020可以包括小鍵盤(pán)、鍵盤(pán)和顯示器中的至少一種。存儲(chǔ)器2030可以被用于存儲(chǔ)由控制器2010執(zhí)行的命令。例如,存儲(chǔ)器2030可以被用于存儲(chǔ)用戶(hù)數(shù)據(jù)。
電子系統(tǒng)2000可以構(gòu)成無(wú)線(xiàn)通信裝置或者能夠在無(wú)線(xiàn)環(huán)境中發(fā)送和/或接收信息的裝置。在電子系統(tǒng)2000中,為了通過(guò)無(wú)線(xiàn)通信網(wǎng)絡(luò)發(fā)送/接收數(shù)據(jù),接口2040可以被配置成無(wú)線(xiàn)接口。接口2040可以包括天線(xiàn)和/或無(wú)線(xiàn)收發(fā)器。在一些實(shí)施方式中,電子系統(tǒng)2000可以被用于第三代通信系統(tǒng)的通信接口協(xié)議,諸如碼分多址(cdma)、全球移動(dòng)通信系統(tǒng)(gsm)、北美數(shù)字蜂窩(nadc)、擴(kuò)展時(shí)分多址(e-tdma)和/或?qū)拵Тa分多址(wcdma)。電子系統(tǒng)2000可以包括圖1a到9b中示出的集成電路器件100、200、300、400、500、600和700以及具有改變和修改自其而不背離本發(fā)明構(gòu)思的精神和范圍的各種各樣的結(jié)構(gòu)的集成電路器件中的至少一種。
盡管本發(fā)明構(gòu)思已經(jīng)參考其實(shí)施方式被具體示出和描述,但是將理解,可以對(duì)其進(jìn)行形式和細(xì)節(jié)上的各種各樣的改變而不背離所附權(quán)利要求的精神和范圍。
本申請(qǐng)要求享有2016年2月1日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專(zhuān)利申請(qǐng)第10-2016-0012452號(hào)的優(yōu)先權(quán)權(quán)益,其公開(kāi)通過(guò)引用全文合并于此。