本發(fā)明涉及半導(dǎo)體制作領(lǐng)域技術(shù)，特別涉及一種氣敏層的材料為nb2o5的cmos氣體傳感器。

背景技術(shù)：

氣體傳感器是一種將氣體中特定的成分通過某種原理檢測出來，并且把檢測出來的某種信號轉(zhuǎn)換成適當(dāng)?shù)碾妼W(xué)信號的器件。隨著人類對環(huán)保、污染及公共安全等問題的日益重視，以及人們對于生活水平的要求的不斷提高，氣體傳感器在工業(yè)、民用和環(huán)境監(jiān)測三大主要領(lǐng)域內(nèi)取得了廣泛的應(yīng)用。

根據(jù)氣體傳感器檢測氣體的原理的不同，氣體傳感器主要包括催化燃燒式、電化學(xué)式、熱導(dǎo)式、紅外吸收式和半導(dǎo)體式氣體傳感器等。其中，半導(dǎo)體式氣體傳感器包括電阻式氣體傳感器和非電阻式氣體傳感器，由于電阻式氣體傳感器具有靈敏度高、操作方便、體積小、成本低廉、響應(yīng)時間短和恢復(fù)時間短等優(yōu)點，使得電阻式氣體傳感器得到了廣泛應(yīng)用，例如在對易燃易爆氣體(如ch4，h2等)和有毒有害氣體(如co、nox等)的探測中起著重要的作用。

一般的，需要提供信號處理電路使氣體傳感器正常工作，現(xiàn)有技術(shù)常用的方法為：分別單獨形成氣體傳感器以及信號處理器件，然后將氣體傳感器以及信號處理器件進(jìn)行封裝組合。

若采用兼容的標(biāo)準(zhǔn)cmos(complementarymetaloxidesemiconductor)工藝來進(jìn)行氣體傳感器的制作，則能夠?qū)怏w傳感器與cmos信號處理器件集成在同一芯片上，從而提高產(chǎn)品性能、縮小芯片面積、提高集成化、提高產(chǎn)量、降低生產(chǎn)成本等。因此，亟需提供一種新的氣體傳感器的形成方法，同時將氣體傳感器和cmos信號處理器件集成在同一芯片上，且形成氣體傳感器的工藝不會對cmos信號處理器件造成不良影響。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種氣敏層的材料為nb2o5的cmos氣體傳感器，氣體傳感器的形成工藝與mos器件的形成工藝兼容性高，縮小芯片面積、提高集成度和產(chǎn)量，降低功耗和生產(chǎn)成本。

為解決上述問題，本發(fā)明提供一種氣敏層的材料為nb2o5的cmos氣體傳感器，包括：襯底，所述襯底包括mos器件區(qū)以及傳感器區(qū)；位于所述mos器件區(qū)部分襯底表面的多晶硅柵；位于所述傳感器區(qū)部分襯底表面的多晶硅加熱層；位于所述mos器件區(qū)以及傳感器區(qū)襯底上的介質(zhì)層，且所述介質(zhì)層覆蓋于多晶硅柵表面以及多晶硅加熱層表面；位于所述介質(zhì)層內(nèi)的mos器件互連結(jié)構(gòu)以及傳感器互連結(jié)構(gòu)；其中，所述mos器件互連結(jié)構(gòu)位于mos器件區(qū)上方，所述mos器件互連結(jié)構(gòu)與多晶硅柵電連接，所述mos器件互連結(jié)構(gòu)至少包括2層金屬互連層，且所述mos器件區(qū)的金屬互連層中包括第一頂層金屬互連層，所述第一頂層金屬互連層頂部與介質(zhì)層頂部齊平；所述傳感器互連結(jié)構(gòu)位于傳感器區(qū)上方，所述傳感器互連結(jié)構(gòu)與多晶硅加熱層電連接，所述傳感器互連結(jié)構(gòu)至少包括2層金屬互連層，傳感器區(qū)的金屬互連層中包括第二頂層金屬互連層，且所述傳感器互連結(jié)構(gòu)中至少有1層金屬互連層還位于mos器件區(qū)上方，所述第二頂層金屬互連層頂部與介質(zhì)層頂部齊平；位于所述介質(zhì)層表面以及第一頂層金屬互連層表面的鈍化層；位于所述第二頂層金屬互連層表面的氣敏層，所述氣敏層的材料為nb2o5；環(huán)繞所述氣敏層且位于傳感器區(qū)上方的溝槽，所述溝槽貫穿傳感器區(qū)上方的鈍化層以及介質(zhì)層，且所述溝槽暴露出傳感器區(qū)的部分襯底表面；被所述溝槽環(huán)繞的懸空結(jié)構(gòu)，所述懸空結(jié)構(gòu)與傳感器區(qū)的襯底之間具有隔熱區(qū)域，且所述懸空結(jié)構(gòu)底部與介質(zhì)層底部齊平。

可選的，所述介質(zhì)層包括：位于mos器件區(qū)和傳感器區(qū)的襯底表面的第一介質(zhì)層、位于第一介質(zhì)層表面的第二介質(zhì)層、位于第二介質(zhì)層表面的第三介質(zhì)層、位于第三介質(zhì)層表面的第四介質(zhì)層、以及位于第四介質(zhì)層表面的頂層介質(zhì)層。

可選的，所述mos器件互連結(jié)構(gòu)包括4層金屬互連層，所述mos器件互連結(jié)構(gòu)包括：位于mos器件區(qū)第一介質(zhì)層表面的第一金屬互連層、位于mos器件區(qū)第二介質(zhì)層表面的第二金屬互連層、位于mos器件區(qū)第三介質(zhì)層表面的第三金屬互連層、位于mos器件區(qū)第四介質(zhì)層表面的第一頂層金屬互連層。

可選的，所述mos器件互連結(jié)構(gòu)還包括：位于第一介質(zhì)層內(nèi)的第一導(dǎo)電插塞，所述第一導(dǎo)電插塞與多晶硅柵以及第一金屬互連層電連接；位于第二介質(zhì)層內(nèi)的第二導(dǎo)電插塞，所述第二導(dǎo)電插塞與第一金屬互連層以及第二金屬互連層電連接；位于第三介質(zhì)層內(nèi)的第三導(dǎo)電插塞，所述第三導(dǎo)電插塞與第二金屬互連層以及第三金屬互連層電連接；位于第四介質(zhì)層內(nèi)的第四導(dǎo)電插塞，所述第四導(dǎo)電插塞與第三金屬互連層以及第一頂層金屬互連層電連接。

可選的，所述傳感器互連結(jié)構(gòu)包括4層金屬互連層，所述傳感器互連結(jié)構(gòu)包括：位于傳感器區(qū)第一介質(zhì)層表面的第一金屬互連層、位于傳感器區(qū)第二介質(zhì)層表面的第二金屬互連層、位于傳感器區(qū)第三介質(zhì)層表面的第三金屬互連層、位于傳感器區(qū)第四介質(zhì)層表面的若干相互電絕緣的第二頂層金屬互連層。

可選的，所述傳感器互連結(jié)構(gòu)還包括：位于第一介質(zhì)層內(nèi)的第一導(dǎo)電插塞，所述第一導(dǎo)電插塞與多晶硅加熱層以及第一金屬互連層電連接，且與所述多晶硅加熱層電連接的第一金屬互連層相互電絕緣；位于第二介質(zhì)層內(nèi)的第二導(dǎo)電插塞，所述第二導(dǎo)電插塞與第一金屬互連層以及部分第二金屬互連層電連接；位于第三介質(zhì)層內(nèi)的第三導(dǎo)電插塞，所述第三導(dǎo)電插塞與部分第二金屬互連層以及第三金屬互連層電連接，且第三金屬互連層與多晶硅加熱層之間電絕緣；位于第四介質(zhì)層內(nèi)的第四導(dǎo)電插塞，所述第四導(dǎo)電插塞與第三金屬互連層以及第二頂層金屬互連層電連接。

可選的，所述傳感器互連結(jié)構(gòu)中具有若干相互電絕緣的第二金屬互連層，所述傳感器互連結(jié)構(gòu)中的第二金屬互連層還位于mos器件區(qū)的第二介質(zhì)層表面，其中，傳感器互連結(jié)構(gòu)中的部分第二金屬互連層與多晶硅加熱層電連接，傳感器互連結(jié)構(gòu)中的另一部分第二金屬互連層與第二頂層金屬互連層電連接；所述傳感器互連結(jié)構(gòu)中的第二金屬互連層為懸空結(jié)構(gòu)的支撐臂。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

本發(fā)明提供的cmos氣體傳感器的形成方法的技術(shù)方案中，在形成mos器件區(qū)的多晶硅柵的同時，在傳感器區(qū)部分襯底上形成多晶硅加熱層；在mos器件區(qū)和傳感器區(qū)襯底上形成介質(zhì)層，且介質(zhì)層還覆蓋于多晶硅柵表面以及多晶硅加熱層表面；然后在介質(zhì)層內(nèi)形成mos器件互連結(jié)構(gòu)以及傳感器互連結(jié)構(gòu)，其中，mos器件互連結(jié)構(gòu)位于mos器件區(qū)上方且與多晶硅柵電連接，傳感器互連結(jié)構(gòu)位于傳感器區(qū)上方且與多晶硅加熱層電連接；然后在介質(zhì)層表面以及第一頂層金屬互連層表面形成鈍化層，在所述鈍化層暴露出的第二頂層金屬互連層表面形成氣敏層；接著，采用干法刻蝕工藝，依次刻蝕位于氣敏層周圍的鈍化層、介質(zhì)層以及部分厚度的襯底，在傳感器區(qū)形成環(huán)繞氣敏層的溝槽；采用采用各向同性刻蝕工藝，沿所述溝槽暴露出的位于傳感器區(qū)的襯底側(cè)壁表面進(jìn)行刻蝕，刻蝕去除位于多晶硅加熱層下方的部分厚度襯底，在所述傳感器區(qū)上方形成懸空結(jié)構(gòu)，且所述懸空結(jié)構(gòu)與傳感器區(qū)的襯底之間具有隔熱區(qū)域，其中，懸空結(jié)構(gòu)包括多晶硅加熱層、部分介質(zhì)層、傳感器互連結(jié)構(gòu)以及氣敏層。本發(fā)明中氣體傳感器的形成工藝與mos器件的形成工藝完全兼容，能夠?qū)os器件與氣體傳感器集成在同一芯片上，縮小了芯片面積，提高了集成度和產(chǎn)量，降低功耗以及生產(chǎn)成本。

進(jìn)一步，本發(fā)明在采用磁控濺射工藝形成氣敏層時，濺射腔室內(nèi)的氧分壓適中，具體的，ar和o2的氣體流量比值為2:1至5:1，避免氣敏層氧化過于充分或氧化程度過低，使的形成的氣敏層中的氧含量適中，從而使氣敏層對氣體的靈敏度較大。

更進(jìn)一步，本發(fā)明中干法刻蝕工藝刻蝕去除的襯底厚度為5微米至10微米，使得后續(xù)形成的隔熱區(qū)域的尺寸適中，避免由于懸空結(jié)構(gòu)與襯底之間的距離過小而導(dǎo)致的多晶硅加熱層中的熱量不易釋放；并且，還能夠避免各向同性刻蝕工藝刻蝕去除的襯底的厚度過厚，防止多晶硅加熱層受到過大的應(yīng)力作用，避免多晶硅加熱層發(fā)生形變。

相應(yīng)的，本發(fā)明還提供一種結(jié)構(gòu)性能優(yōu)越的cmos氣體傳感器。

附圖說明

圖1至圖15為本發(fā)明一實施例提供的cmos氣體傳感器形成過程的剖面結(jié)構(gòu)示意圖。

具體實施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)氣體傳感器的制作工藝與cmos工藝兼容性差，難以采用標(biāo)準(zhǔn)的cmos工藝制作氣體傳感器。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)的說明。

圖1至圖15為本發(fā)明一實施例提供的cmos氣體傳感器形成過程的剖面結(jié)構(gòu)示意圖。

參考圖1，提供襯底100，所述襯底100包括mos器件區(qū)i以及傳感器區(qū)ii。

所述襯底100的材料為硅、鍺、鍺化硅、碳化硅或砷化鎵，所述襯底100還可以為絕緣體上的硅、絕緣體上的鍺或者絕緣體上的鍺化硅。所述襯底100表面還可以形成若干外延界面層或應(yīng)變層，以提高cmos氣體傳感器的電學(xué)性能。

本實施例中，所述襯底100為硅襯底。所述mos器件區(qū)i為待形成mos信號處理器件的區(qū)域，后續(xù)形成pmos晶體管、nmos晶體管或cmos晶體管提供信號處理電路平臺，用于檢測或采集氣體傳感器中的電信號；所述傳感器區(qū)ii為待形成氣體傳感器的區(qū)域，為后續(xù)形成氣體傳感器提供工作平臺。所述mos器件區(qū)i襯底100內(nèi)還可以形成隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)可以為淺溝槽隔離結(jié)構(gòu)(sti，shallowtrenchisolation)，隔離結(jié)構(gòu)的填充材料為氧化硅、氮化硅或氮氧化硅等絕緣材料。

還可以在mos器件區(qū)i襯底100內(nèi)形成若干阱區(qū)，所述阱區(qū)的類型根據(jù)待形成的mos器件的類型確定，所述阱區(qū)的摻雜類型為n型摻雜或p型摻雜。例如，在部分mos器件區(qū)i上形成nmos晶體管時，則相應(yīng)的mos器件區(qū)i襯底100內(nèi)形成p型阱區(qū)，所述p型阱區(qū)的摻雜離子為b、ga或in；在部分mos器件區(qū)i上形成pmos晶體管時，則相應(yīng)的mos器件區(qū)i襯底100內(nèi)形成n型阱區(qū)，所述n型阱區(qū)的摻雜離子為p、as或sb。

本實施例以一個mos器件區(qū)i、一個傳感器區(qū)ii作為示例，相應(yīng)后續(xù)形成氣體傳感器的數(shù)量為1，在平行于襯底100表面方向上，所述傳感器區(qū)i的尺寸為10微米×10微米至50微米×50微米。在其他實施例中，mos器件區(qū)的數(shù)量可以為大于等于1的任一自然數(shù)，傳感器區(qū)的數(shù)量也可以為大于等于1的任一自然數(shù)，則相應(yīng)形成的氣體傳感器的數(shù)量與傳感器區(qū)的數(shù)量相同。

本實施例中，后續(xù)以在mos器件區(qū)i內(nèi)形成pmos晶體管作為示例。

參考圖2，在所述mos器件區(qū)i和傳感器區(qū)ii的襯底100表面形成氧化層101；在所述氧化層101表面形成多晶硅層102。

位于mos器件區(qū)i的氧化層101后續(xù)還用于形成nmos晶體管中的柵介質(zhì)層。所述氧化層101的材料為氧化硅；采用化學(xué)氣相沉積、物理氣相沉積或原子層沉積工藝形成所述氧化層101。

位于mos器件區(qū)i的多晶硅層102后續(xù)用于形成pmos晶體管中的多晶硅柵；位于傳感器區(qū)ii的多晶硅層102后續(xù)用于形成氣體傳感器的多晶硅加熱層。所述多晶硅層102的材料為多晶硅或摻雜的多晶硅，例如，摻雜p或b的多晶硅；采用化學(xué)氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝形成所述多晶硅層102。

本實施例中，所述氧化層101的材料為氧化硅，采用化學(xué)氣相沉積工藝形成所述氧化層101；所述多晶硅層102的材料為多晶硅，采用化學(xué)氣相沉積工藝形成所述多晶硅層102。

參考圖3，圖形化所述mos器件區(qū)i的多晶硅層102(參考圖2)以及氧化層101(參考圖2)，形成位于mos器件區(qū)i部分襯底100表面的第一氧化層111、以及位于第一氧化層111表面的多晶硅柵112；圖形化所述傳感器區(qū)ii的多晶硅層102以及氧化層101，形成位于傳感器區(qū)ii部分襯底100表面的第二氧化層121、以及位于第二氧化層121表面的多晶硅加熱層122。

本實施例中，在同一道工藝中，進(jìn)行所述圖形化mos器件區(qū)i和傳感器區(qū)ii的多晶硅層102和氧化層101。

具體的，圖形化mos器件區(qū)i和傳感器區(qū)ii的多晶硅層102和氧化層101的工藝步驟包括：在所述多晶硅層102表面形成圖形層，所述圖形層的材料可以為光刻膠或者硬掩膜材料，所述圖形層覆蓋的區(qū)域?qū)?yīng)于后續(xù)待形成多晶硅柵112以及多晶硅加熱層122的區(qū)域；然后，以所述圖形層為掩膜，刻蝕去除所述多晶硅層102以及氧化層101，直至暴露出襯底100表面；接著，去除所述圖形層。

本實施例中，在所述mos器件區(qū)i部分襯底100表面形成多晶硅柵112，且所述多晶硅柵112與襯底100之間形成有第一氧化層111；在形成所述多晶硅柵112的同時，在所述傳感器區(qū)ii部分襯底100表面形成多晶硅加熱層122，且所述多晶硅加熱層122與襯底100之間形成有第二氧化層121。

所述第一氧化層111和多晶硅柵112構(gòu)成mos器件的柵極結(jié)構(gòu)。所述多晶硅加熱層122作為氣體傳感器的加熱電阻，后續(xù)電流流經(jīng)多晶硅加熱層122時多晶硅加熱層122內(nèi)產(chǎn)生焦耳熱量，從而對后續(xù)形成的氣敏層進(jìn)行加熱，提高氣敏層感應(yīng)氣體的靈敏度、縮短氣體傳感器的響應(yīng)時間。

在平行于襯底100表面的方向上，所述多晶硅加熱層112的剖面形狀為方形、方波形、鋸齒波形、環(huán)形或者螺旋形，其中，螺旋形可以為方形螺旋。

本實施例中，所述多晶硅加熱層122的形狀為方形，多晶硅加熱層122的厚度為2納米至300納米。

在形成mos器件的柵極結(jié)構(gòu)之后，還包括步驟：對柵極結(jié)構(gòu)兩側(cè)的襯底100進(jìn)行摻雜，相應(yīng)形成mos器件的源區(qū)和漏區(qū)。

參考圖4，在所述mos器件區(qū)i以及傳感器區(qū)ii襯底100表面形成第一介質(zhì)層103，且所述第一介質(zhì)層103覆蓋于多晶硅柵112表面以及多晶硅加熱層122表面。

所述第一介質(zhì)層103不僅覆蓋于多晶硅柵112側(cè)壁表面、多晶硅加熱層122側(cè)壁表面，還覆蓋于多晶硅柵112頂部表面、多晶硅加熱層122頂部表面。所述第一介質(zhì)層103的材料為絕緣材料，第一介質(zhì)層103的材料可以為氧化硅、氮化硅或氮氧化硅。

本實施例中，采用化學(xué)氣相沉積工藝形成所述第一介質(zhì)層103，第一介質(zhì)層103的材料為氧化硅。

后續(xù)會在mos器件區(qū)i以及傳感器區(qū)ii襯底100上形成介質(zhì)層，然后在介質(zhì)層內(nèi)形成mos器件互連結(jié)構(gòu)以及傳感器互連結(jié)構(gòu)，所述mos器件互連結(jié)構(gòu)位于mos器件區(qū)i上方，且所述mos器件互連結(jié)構(gòu)與多晶硅柵112電連接；所述傳感器互連結(jié)構(gòu)位于傳感器區(qū)ii上方，且所述傳感器互連結(jié)構(gòu)與多晶硅加熱層122電連接，其中，所述mos器件互連結(jié)構(gòu)至少包括2層金屬互連層，所述傳感器互連結(jié)構(gòu)至少包括2層金屬互連層。

本實施例后續(xù)以mos器件互連結(jié)構(gòu)包括4層金屬互連層，傳感器互連結(jié)構(gòu)包括4層互連結(jié)構(gòu)作為示例。

參考圖5，在所述第一介質(zhì)層103內(nèi)形成若干第一導(dǎo)電插塞301，一部分第一導(dǎo)電插塞301的位于mos器件區(qū)i上方，另一部分第一導(dǎo)電插塞301位于傳感器區(qū)ii上方。

本實施例中，所述第一導(dǎo)電插塞301頂部與第一介質(zhì)層103頂部齊平；mos器件區(qū)i上方的第一導(dǎo)電插塞301與mos器件中的晶體管電連接，例如與晶體管的源極、漏極或多晶硅柵112電連接，mos器件區(qū)i上方的第一導(dǎo)電插塞301還與mos器件區(qū)i后續(xù)形成的第一金屬互連層電連接。

傳感器區(qū)ii上方的第一導(dǎo)電插塞301與多晶硅加熱層122電連接，通過第一導(dǎo)電插塞301向多晶硅加熱層122提供電流，以使多晶硅加熱層122內(nèi)產(chǎn)生焦耳熱量，傳感器區(qū)ii上方的第一導(dǎo)電插塞301還與傳感器區(qū)ii后續(xù)形成的第一金屬互連層電連接。

形成所述第一導(dǎo)電插塞301的工藝步驟包括：在所述第一介質(zhì)層103表面形成圖形層；以所述圖形層為掩膜刻蝕所述第一介質(zhì)層103，在所述第一介質(zhì)層103內(nèi)形成多個第一導(dǎo)電通孔，位于mos器件區(qū)i的第一導(dǎo)電通孔底部暴露出晶體管的源極、漏極和多晶硅柵112表面，位于傳感器區(qū)ii的第一導(dǎo)電通孔底部暴露出多晶硅加熱層122表面；形成填充滿所述第一導(dǎo)電通孔的第一導(dǎo)電插塞301，且所述第導(dǎo)電插塞301頂部與第一介質(zhì)層103頂部齊平。

所述第一導(dǎo)電插塞301的材料為金屬，例如第一導(dǎo)電插塞301的材料可以為銅、鋁或鎢。

參考圖6，在所述第一介質(zhì)層103表面形成若干第一金屬互連層401，所述第一金屬互連層401與第一導(dǎo)電插塞301電連接；形成覆蓋于所述第一金屬互連層401表面以及第一介質(zhì)層103表面的第二介質(zhì)層104。

本實施例中，一部分第一金屬互連層401位于mos器件區(qū)i上方，且mos器件區(qū)i上方的第一金屬互連層401與多晶硅柵112電連接，具體的通過第一導(dǎo)電插塞301使第一金屬互連層401與多晶硅柵112電連接。另一部分第一金屬互連層位于傳感器區(qū)ii上方，且位于傳感器區(qū)ii上方的第一金屬互連層401通過第一導(dǎo)電插塞301與多晶硅加熱層122電連接，且所述與多晶硅加熱層122電連接的第一金屬互連層401相互電絕緣，從而使得后續(xù)電流經(jīng)由一第一金屬互連層401流入多晶硅加熱層122中，然后經(jīng)由另一第一金屬互連層401流出。

所述第一金屬互連層401的材料為金屬，例如第一金屬互連層401的材料為銅、鋁或鎢。

所述第一金屬互連層401通過沉積、刻蝕工藝制作。具體的，形成所述第一金屬互連層401的工藝步驟包括：在所述第一介質(zhì)層103表面、以及第一導(dǎo)電插塞301表面沉積第一金屬互連膜；在所述第一金屬互連膜表面形成圖形層；以所述圖形層為掩膜，刻蝕所述第一金屬互連膜，在所述第一介質(zhì)層103表面形成若干第一金屬互連層401。

本實施例中，所述傳感器區(qū)ii上方的第一金屬互連層401僅位于傳感器區(qū)ii的上方。在其他實施例中，傳感器區(qū)上方的第一金屬互連層除位于傳感器區(qū)上方外，還可以位于部分mos器件區(qū)上方的第一介質(zhì)層表面。

所述第二介質(zhì)層104的材料為絕緣材料，可采用化學(xué)氣相沉積、物理氣相沉積或原子層沉積工藝形成所述第二介質(zhì)層104。所述第二介質(zhì)層104頂部表面高于第一金屬互連層401頂部表面。

接著，在所述第二介質(zhì)層104內(nèi)形成第二導(dǎo)電插塞302。

一部分所述第二導(dǎo)電插塞302的位于mos器件區(qū)i上方，所述第二導(dǎo)電插塞302與mos器件區(qū)i上方的第一金屬互連層401電連接；另一部分所述第二導(dǎo)電插塞302位于傳感器區(qū)ii上方，所述第二導(dǎo)電插塞302與傳感器區(qū)ii上方的第一金屬互連層401電連接。

所述第二導(dǎo)電插塞302的形成方法可參考前述第一導(dǎo)電插塞301的形成方法。

參考圖7，在所述第二介質(zhì)層104表面形成若干相互電絕緣的第二金屬互連層402，部分所述第二金屬互連層402與第二導(dǎo)電插塞302電連接；形成覆蓋于所述第二金屬互連層402表面以及第二介質(zhì)層104表面的第三介質(zhì)層105。

本實施例中，一部分第二金屬互連層402位于mos器件區(qū)i上方，且位于mos器件區(qū)i上方的第二金屬互連層402與多晶硅柵112電連接。另一部分第二金屬互連層402位于傳感器區(qū)ii上方，且位于傳感器區(qū)ii上方的部分第二金屬互連層402與多晶硅加熱層122電連接，所述部分第二金屬互連層402與傳感器區(qū)ii上方的第二導(dǎo)電插塞302電連接，從而實現(xiàn)多晶硅加熱層122與傳感器互連結(jié)構(gòu)中的部分第二金屬互連層402電連接，后續(xù)形成的第二頂層金屬互連層會與另一部分第二金屬互連層402電連接。

所述第二金屬互連層402的形成方法可參考前述第一金屬互連層401的形成方法。在其他實施例中，所述第二金屬互連層402和第二導(dǎo)電插塞302也可以采用大馬士革工藝形成。

本實施例中，傳感器區(qū)ii上方的第二金屬互連層402部分位于傳感器區(qū)ii上方，傳感器區(qū)ii上方的第二金屬互連層402還部分位于mos器件區(qū)i的第二介質(zhì)層104表面，從而使得后續(xù)在形成懸空結(jié)構(gòu)時，第二金屬互連層402可以作為懸空結(jié)構(gòu)的支撐臂，使得懸空結(jié)構(gòu)穩(wěn)定的懸掛在傳感器區(qū)ii上方。當(dāng)?shù)诙饘倩ミB層402的數(shù)量為4時，可以認(rèn)為懸空結(jié)構(gòu)具有4根支撐臂。

所述第三介質(zhì)層105的材料為絕緣材料，本實施例中，第三介質(zhì)層105的材料為氧化硅。

參考圖8，在所述第三介質(zhì)層105內(nèi)形成第三導(dǎo)電插塞303；在所述第三介質(zhì)層105表面形成若干第三金屬互連層403，所述第三金屬互連層403與第三導(dǎo)電插塞303電連接；形成覆蓋于所述第三金屬互連層403表面以及第三介質(zhì)層105表面的第四介質(zhì)層106；在所述第四介質(zhì)層106內(nèi)形成第四導(dǎo)電插塞304；在所述mos器件區(qū)i上方的第四介質(zhì)層106表面形成第一頂層金屬互連層413，在所述傳感器區(qū)ii上方的第四介質(zhì)層106表面形成若干相互電絕緣的第二頂層金屬互連層423；在所述第四介質(zhì)層106表面、第一頂層金屬互連層413表面、以及第二頂層金屬互連層423表面形成頂層介質(zhì)層107，且所述頂層介質(zhì)層107頂部與第一頂層金屬互連層413、第二頂層金屬互連層423頂部齊平。

有關(guān)第三導(dǎo)電插塞303、第四導(dǎo)電插塞304的形成方法可參考前述第二導(dǎo)電插塞302的形成方法，有關(guān)第三金屬互連層403的形成方法可參考前述第二金屬互連層402的形成方法，有關(guān)第四介質(zhì)層106的形成方法可參考前述第三介質(zhì)層105的形成方法。

一部分第三金屬互連層403位于mos器件區(qū)i上方，且位于mos器件區(qū)i上方的第三金屬互連層403與多晶硅柵112電連接。另一部分第三金屬互連層403位于傳感器區(qū)ii上方，位于傳感器區(qū)ii上方的第三金屬互連層403與部分第二金屬互連層402電連接，且傳感器區(qū)ii上方的第三金屬互連層403與多晶硅加熱層122之間電絕緣。

一部分第三導(dǎo)電插塞303位于mos器件區(qū)i上方，且mos器件區(qū)i上方的第三導(dǎo)電插塞303與mos器件區(qū)i上方的第二金屬互連層402以及第三金屬互連層403電連接。另一部分第三導(dǎo)電插塞303位于傳感器區(qū)ii上方，且傳感器區(qū)ii上方的第三導(dǎo)電插塞303與傳感器區(qū)ii上方的部分第二金屬互連層402以及第三金屬互連層403電連接，其中，部分第二金屬互連層402指的是，未與多晶硅加熱層122電連接的第二金屬互連層402。

一部分第四導(dǎo)電插塞304位于mos器件區(qū)i上方，且mos器件區(qū)i上方的第四導(dǎo)電插塞304與mos器件區(qū)i上方的第三金屬互連層403以及第一頂層金屬互連層413電連接。另一部分第四導(dǎo)電插塞304位于傳感器區(qū)ii上方，且傳感器區(qū)ii上方的第四導(dǎo)電插塞304與傳感器區(qū)ii上方的第三金屬互連層403以及第二頂層金屬互連層423電連接。

在其他實施例中，所述第三導(dǎo)電插塞303和第三金屬互連層403的形成工藝還可以為大馬士革工藝。

本實施例中，傳感器區(qū)ii上方的第三金屬互連層403僅位于傳感器區(qū)ii的上方。在其他實施例中，傳感器區(qū)ii上方的第三金屬互連層403還可以位于mos器件區(qū)i上方。所述第一頂層金屬互連層413與第二頂層金屬互連層423利用同一道工藝形成。具體的，形成所述第一頂層金屬互連層413和第二頂層金屬互連層423的工藝步驟包括：在第四介質(zhì)層106表面形成頂層金屬互連膜；在所述頂層金屬互連膜表面形成圖形層；以所述圖形層為掩膜刻蝕所述頂層金屬互連膜，在mos器件區(qū)i形成第一頂層金屬互連層413，在傳感器區(qū)ii形成第二頂層金屬互連層423。

在其他實施例中，第一頂層金屬互連層413、第二頂層金屬互連層423、第四導(dǎo)電插塞304可采用大馬士革工藝形成。

本實施例中，傳感器互連結(jié)構(gòu)中的部分第二金屬互連層402與多晶硅加熱層122電連接，傳感器互連結(jié)構(gòu)中的另一部分第二金屬互連層402與第二頂層金屬互連層423電連接。本實施例以第二頂層金屬互連層423的數(shù)量為4作為示例，由于圖8為剖面結(jié)構(gòu)示意圖，因此圖8中僅示出了2個第二頂層金屬互連層423。接著，形成覆蓋于所述頂層介質(zhì)層107表面、第一頂層金屬互連層413表面、第二頂層金屬互連層423表面的鈍化層108。

所述鈍化層108用于保護(hù)第一頂層金屬互連層413、第二頂層金屬互連層423，避免第一頂層金屬互連層413、第二頂層金屬互連層423被氧化或受到損傷。

本實施例中，在mos器件區(qū)i以及傳感器區(qū)ii襯底100上形成介質(zhì)層，所述介質(zhì)層包括：第一介質(zhì)層103、位于第一介質(zhì)層103表面的第二介質(zhì)層104、位于第二介質(zhì)層104表面的第三介質(zhì)層105、位于第三介質(zhì)層105表面的第四介質(zhì)層106、以及位于第四介質(zhì)層106表面的頂層介質(zhì)層107。

本實施例中，mos器件互連結(jié)構(gòu)位于mos器件區(qū)上方，且mos器件互連結(jié)構(gòu)與多晶硅柵112電連接，mos器件互連結(jié)構(gòu)包括4層金屬互連層。具體的，mos器件互連結(jié)構(gòu)包括：位于mos器件區(qū)i上方第一介質(zhì)層103表面的第一金屬互連層401、位于第二介質(zhì)層104表面的第二金屬互連層402、位于第三介質(zhì)層105表面的第三金屬互連層403、位于第四介質(zhì)層106表面的第一頂層金屬互連層413；mos器件互連結(jié)構(gòu)還包括：位于mos器件區(qū)i上方第一介質(zhì)層103中的第一導(dǎo)電插塞301、位于第二介質(zhì)層104中的第二導(dǎo)電插塞302、位于第三介質(zhì)層105中的第三導(dǎo)電插塞303、以及位于第四介質(zhì)層106中的第四導(dǎo)電插塞304。

在其他實施例中，mos器件互連結(jié)構(gòu)可以包括2層、3層、5層或6層任一數(shù)量層金屬互連層。

本實施例中，傳感器互連結(jié)構(gòu)位于傳感器區(qū)ii上方，且部分所述傳感器互連結(jié)構(gòu)與多晶硅加熱層122電連接，傳感器互連結(jié)構(gòu)包括4層金屬互連層。具體的，傳感器互連結(jié)構(gòu)包括：位于傳感器區(qū)ii上方第一介質(zhì)層103表面的第一金屬互連層401、位于第二介質(zhì)層104表面的第二金屬互連層402、位于第三介質(zhì)層105表面的第三金屬互連層403、位于第四介質(zhì)層106表面的第二頂層金屬互連層423；傳感器互連結(jié)構(gòu)還包括：位于傳感器區(qū)ii上方第一介質(zhì)層103中的第一導(dǎo)電插塞301、位于第二介質(zhì)層104中的第二導(dǎo)電插塞302、位于第三介質(zhì)層105中的第三導(dǎo)電插塞303、以及位于第四介質(zhì)層106中的第四導(dǎo)電插塞304。

在其他實施例中，傳感器互連結(jié)構(gòu)可以包括2層、3層、5層或6層任一數(shù)量層金屬互連層，且傳感器互連結(jié)構(gòu)的金屬互連層的層數(shù)與mos器件互連結(jié)構(gòu)的金屬互連層的層數(shù)相等。

本實施例中，傳感器互連結(jié)構(gòu)中至少有1層金屬互連層還位于mos器件區(qū)i上方，從而使得后續(xù)在形成懸空結(jié)構(gòu)之后，傳感器互連結(jié)構(gòu)中的所述金屬互連層能夠作為懸空結(jié)構(gòu)的支撐臂，從而起到支撐懸空結(jié)構(gòu)的作用，防止懸空結(jié)構(gòu)掉落。例如，位于傳感器區(qū)ii上方的第一金屬互連層401、第二金屬互連層402、第三金屬互連層403或者第二頂層金屬互連層423中的一層或多層金屬互連層位于mos器件區(qū)i上方。

本實施例中，考慮到懸空結(jié)構(gòu)的平衡問題，使得懸空結(jié)構(gòu)更穩(wěn)定的支撐在傳感器區(qū)ii的襯底100上方，傳感器互連結(jié)構(gòu)中的第二金屬互連層402還位于mos器件區(qū)i上方，即傳感器互連結(jié)構(gòu)中的第二金屬互連層402部分覆蓋于mos器件區(qū)i的第二介質(zhì)層104表面。

參考圖9，在所述鈍化層108表面形成第一光刻膠層109，所述第一光刻膠層109暴露出第二頂層金屬互連層423正上方的鈍化層108表面。

所述第一光刻膠層109為后續(xù)刻蝕去除位于第二頂層金屬互連層423表面的鈍化層108的掩膜，使得位于第二頂層金屬互連層423表面的鈍化層108被刻蝕去除，從而使第二頂層金屬互連層423表面被暴露出來，以便在第二頂層金屬互連層423表面形成氣敏層。

在一個具體實施例中，形成所述第一光刻膠層109的工藝步驟包括：在所述鈍化層108表面形成初始光刻膠層；對所述初始光刻膠層進(jìn)行曝光工藝以及顯影工藝，形成所述第一光刻膠層109。

參考圖10，以所述第一光刻膠層109為掩膜，刻蝕去除位第二頂層金屬互連層423正上方的鈍化層108，使第二頂層金屬互連層423表面被暴露出來。

可以采用反應(yīng)離子刻蝕工藝或等離子體刻蝕工藝等干法刻蝕工藝，刻蝕去除位于第二頂層金屬互連層423正上方的鈍化層108。

參考圖11，在所述第二頂層金屬互連層423表面形成氣敏層110。

氣敏層110用于吸附環(huán)境中的氣體，在氣體傳感器處于工作狀態(tài)時，氣敏層110吸附氣體后電阻發(fā)生變化，氣體濃度不同時相應(yīng)的氣敏層110電阻值不同，通過檢測氣敏層110的電阻值的大小能夠獲知環(huán)境中氣體的濃度。

所述氣敏層110的材料可以為sno2、zno2、ga2o3、tio2或nb2o5。根據(jù)所需待檢測的氣體的類型不同，選擇不同的氣敏材料作為氣敏層110的材料。

為了提高氣敏層110對氣體的選擇性和靈敏度，縮短氣體傳感器的反應(yīng)時間，還可以向氣敏層110中添加催化劑材料，催化劑材料難以改變氣敏層110吸附氣體的反應(yīng)自由能，但是能夠降低氣敏層110吸附氣體的活化能，從而加速氣體吸附化學(xué)反應(yīng)發(fā)生的速率。所述催化劑材料為ag、pt或pd等貴金屬或者過渡金屬。

本實施例中，所述氣敏層110的材料為添加有pt的sno2。采用溶膠凝膠法或濺射法形成所述氣敏層110。

本實施例中，采用磁控濺射法形成所述氣敏層110，具體的，首先采用磁控濺射法形成材料為sno2的氣敏層110，磁控濺射法的工藝參數(shù)為：提供sn靶材，濺射氣體為ar和o2，其中，ar和o2的氣體流量比值為2:1至5:1，濺射腔室壓強為1pa至5pa，提供的工作電壓為500v至1000v，提供的射頻源功率為100瓦至200瓦，襯底100的溫度為20攝氏度至50攝氏度。

氣敏層110的比表面積越大，相應(yīng)氣敏層110感應(yīng)氣體的靈敏度越高。而采用磁控濺射法形成材料為sno2的氣敏層110時，氣敏層110具有較大的比表面積。當(dāng)濺射腔室壓強為3pa至4pa，提供的工作電壓為620v至710v，提供的射頻源功率為140瓦至160瓦時，采用磁控濺射形成氣敏層110過程中提供了具有很高的能量，使得sn原子和o原子具有足夠的能量，從而使得sn原子和o原子在第二頂層金屬互連層423表面進(jìn)行充分的遷移運動，從而使得氣敏層110表面分布均勻，使氣敏層110中的sno2顆粒均勻成核，從而使得形成的氣敏層110具有更大的比表面積。

并且，在磁控濺射過程中，若濺射腔室內(nèi)氧分壓過大，則會使形成的氣敏層110氧化過于充分，氣敏層110中的氧空位過少；若濺射腔室內(nèi)氧分壓過小，則形成的氣敏層110材料的氧化程度低。氧化過于充分或者氧化程度低均會導(dǎo)致氣敏層110對氣體的靈敏度低，為此，在一個實施例中，ar和o2的氣體流量比值為3:1至4:1，從而使形成的氣敏層110被氧化的程度適中，氣敏層110對氣體的靈敏度較大。

接著，采用磁控濺射法在材料為sno2的氣敏層110表面形成pt膜；然后，采用灰化工藝去除所述第一光刻膠層109。

最后，對表面形成有pt膜的氣敏層110進(jìn)行退火處理，所述退火處理一方面能夠使pt擴(kuò)散進(jìn)入氣敏層110內(nèi)，另一方面還可以進(jìn)一步提高形成的氣敏層110的質(zhì)量。

所述退火處理的退火溫度為200攝氏度至300攝氏度，例如退火溫度可以為240攝氏度、260攝氏度或280攝氏度。

參考圖12，在所述鈍化層108表面以及氣敏層110表面形成第二光刻膠層111，所述第二光刻膠層111具有位于傳感器區(qū)ii上方的環(huán)形開口112，所述環(huán)形開口112暴露出氣敏層110周圍的鈍化層108表面。

由于退火處理的退火溫度為200攝氏度至300攝氏度，在所述退火溫度下進(jìn)行的退火處理對mos器件區(qū)i無不良影響。

所述第二光刻膠層111為后續(xù)刻蝕鈍化層108、介質(zhì)層以及部分厚度的襯底100的掩膜，為形成懸空結(jié)構(gòu)做準(zhǔn)備。

所述環(huán)形開口112的尺寸與后續(xù)形成的隔熱區(qū)域大小有關(guān)，若環(huán)形開口112的尺寸過大，則后續(xù)形成的隔熱區(qū)域所占的體積較大，造成形成cmos氣體傳感器所需的芯片面積大；若環(huán)形開口112的尺寸過小，則后續(xù)形成的隔熱區(qū)域所占的體積小，導(dǎo)致多晶硅加熱層122產(chǎn)生的熱量容易傳遞至不期望區(qū)域，cmos氣體傳感器的響應(yīng)時間延遲。

并且，若環(huán)形開口112的尺寸過小，則相應(yīng)后續(xù)形成的溝槽的尺寸也較小，當(dāng)采用各向同性刻蝕工藝刻蝕溝槽暴露出的襯底100側(cè)壁表面時，刻蝕氣體到達(dá)所述襯底100側(cè)壁表面的難度增加。

為此，本實施例中，在平行于襯底100表面方向上，所述環(huán)形開口112的尺寸為3微米至5微米。

參考圖13，以所述第二光刻膠層111為掩膜，沿所述環(huán)形開口112(參考圖12)暴露出的鈍化層108進(jìn)行刻蝕，直至刻蝕去除部分厚度的襯底100。

具體的，采用干法刻蝕工藝，依次刻蝕位于所述氣敏層110周圍的鈍化層108、介質(zhì)層以及部分厚度的襯底100，在傳感器區(qū)ii形成環(huán)繞所述氣敏層110的溝槽113。

所述干法刻蝕工藝對金屬互連層的刻蝕速率很小，而對介質(zhì)層的刻蝕速率較大。由于傳感器區(qū)ii的第二金屬互連層402橫跨mos器件區(qū)i和傳感器區(qū)ii，干法刻蝕工藝對傳感器區(qū)ii的第二金屬互連層402的刻蝕速率很小，使得干法刻蝕工藝不會對第二金屬互連層402下方的第二介質(zhì)層104、第三介質(zhì)層103、以及多晶硅加熱層122造成刻蝕，且后續(xù)的各向同性刻蝕工藝僅對襯底100進(jìn)行刻蝕，因此實際上懸空結(jié)構(gòu)的支撐臂為：至少由第二金屬互連層402、第二介質(zhì)層104、第一介質(zhì)層103組成的疊層結(jié)構(gòu)，懸空結(jié)構(gòu)的支撐臂還可以包括多晶硅加熱層122。

所述采用干法刻蝕工藝刻蝕去除的襯底100的厚度與后續(xù)形成的隔熱區(qū)域的尺寸有關(guān)，若襯底100被刻蝕去除的厚度過小，則相應(yīng)后續(xù)形成的隔熱區(qū)域的尺寸過小，后續(xù)形成的懸空結(jié)構(gòu)與襯底100之間的距離過小，所述多晶硅加熱層122中的熱量不易釋放；若襯底100被刻蝕去除的厚度過大，則相應(yīng)剩余的襯底100的厚度很小，容易造成多晶硅加熱層122受到應(yīng)力作用過強，導(dǎo)致多晶硅加熱層122發(fā)生嚴(yán)重形變。并且，若襯底100被刻蝕去除的厚度過大，則相應(yīng)后續(xù)在進(jìn)行各向同性刻蝕工藝時傳感器區(qū)ii的襯底100會被刻穿。

綜合上述因素考慮，襯底100被刻蝕去除的厚度為襯底100初始厚度的1/30至1/3，例如，襯底100被刻蝕去除的厚度可以為襯底100初始厚度的1/10或1/5。

本實施例中，所述采用干法刻蝕工藝刻蝕去除的襯底100厚度為5微米至10微米，例如可以為6微米或8微米；也可以認(rèn)為，在垂直于襯底100表面方向上，所述溝槽113暴露出的襯底100側(cè)壁尺寸為5微米至10微米。

本實施例中，介質(zhì)層的厚度為8微米至12微米，所述介質(zhì)層為：第一介質(zhì)層103、位于第一介質(zhì)層103表面的第二介質(zhì)層104、位于第二介質(zhì)層104表面的第三介質(zhì)層105、位于第三介質(zhì)層105表面的第四介質(zhì)層106、以及位于第四介質(zhì)層106表面的頂層介質(zhì)層107；在平行于襯底100表面方向上，所述溝槽113的尺寸為3微米至5微米。

本實施例中，所述溝槽113的側(cè)壁表面垂直于襯底100表面；在其他實施例中，在垂直于襯底100表面方向上，所述溝槽113的剖面形狀還可以為倒梯形，使得溝槽113頂部尺寸大于溝槽113底部尺寸，從而使得后續(xù)的各向同性刻蝕工藝的刻蝕氣體更容易進(jìn)入溝槽113的底部，從而對溝槽113暴露出的襯底100側(cè)壁表面進(jìn)行刻蝕。

參考圖14，采用各向同性刻蝕工藝，沿所述溝槽113暴露出的襯底100側(cè)壁表面進(jìn)行刻蝕，在傳感器區(qū)ii上方形成懸空結(jié)構(gòu)，所述懸空結(jié)構(gòu)與襯底100之間具有隔熱區(qū)域114。

所述懸空結(jié)構(gòu)包括：多晶硅加熱層122、部分介質(zhì)層、傳感器互連結(jié)構(gòu)以及氣敏層110。

具體到本實施例中，所述懸空結(jié)構(gòu)包括：第二氧化層121、位于第二氧化層121表面的多晶硅加熱層122、位于多晶硅加熱層122表面的第一介質(zhì)層103、位于第一介質(zhì)層103內(nèi)的第一導(dǎo)電插塞301、位于第一導(dǎo)電插塞301表面以及部分第一介質(zhì)層103表面的第一金屬互連層401、位于第一金屬互連層401表面以及第一介質(zhì)層103表面的第二介質(zhì)層104、位于第二介質(zhì)層104內(nèi)的第二導(dǎo)電插塞302、位于第二導(dǎo)電插塞302表面以及部分第二介質(zhì)層104表面的第二金屬互連層402、位于第二金屬互連層402表面以及第二介質(zhì)層104表面的第三介質(zhì)層105、位于第三介質(zhì)層105表面的第三導(dǎo)電插塞303、位于第三導(dǎo)電插塞303表面以及部分第三介質(zhì)層105表面的第四介質(zhì)層106、位于第四介質(zhì)層106內(nèi)的第四導(dǎo)電插塞304、位于第四導(dǎo)電插塞304表面以及部分第四介質(zhì)層106表面的第二頂層金屬互連層423、位于第二頂層金屬互連層423側(cè)壁表面以及第四介質(zhì)層106表面的頂層介質(zhì)層107、以及位于頂層介質(zhì)層107表面的鈍化層108。

懸空結(jié)構(gòu)中的第一金屬互連層401部分或全部側(cè)壁表面被介質(zhì)層所覆蓋，懸空結(jié)構(gòu)中的第二金屬互連層402部分或全部側(cè)壁表面被介質(zhì)層所覆蓋，懸空結(jié)構(gòu)中的第三金屬互連層403部分或全部側(cè)壁表面被介質(zhì)層覆蓋，從而降低第一金屬互連層401、第二金屬互連層402以及第三金屬互連層403被氧化或腐蝕的概率。在其他實施例中，懸空結(jié)構(gòu)中的第二頂層金屬互連層423側(cè)壁表面也可以被介質(zhì)層覆蓋。

本實施例中，采用xef2進(jìn)行所述各向同性刻蝕工藝，由于xef2為干法刻蝕，且xef2刻蝕工藝為化學(xué)性刻蝕，可以避免離子轟擊所帶來的離子損傷和電荷積累的問題。并且，xef2僅對襯底100進(jìn)行刻蝕，而對介質(zhì)層、金屬互連層的刻蝕速率非常小甚至可以忽略不計，因此所述各向同性刻蝕工藝對mos器件區(qū)i無不良影響，因此本實施例中形成懸空結(jié)構(gòu)的工藝與標(biāo)準(zhǔn)cmos工藝完全兼容。

在平行于襯底100表面方向上，所述隔熱區(qū)域114的尺寸為10微米至50微米，例如為15微米、20微米、25微米或35微米。

在一個具體實施例中，采用xef2進(jìn)行各向同性刻蝕工藝的工藝參數(shù)為：循環(huán)進(jìn)行向刻蝕腔室內(nèi)通入xef2和抽取xef2的動作，刻蝕腔室內(nèi)xef2壓強為100pa至180pa，且向刻蝕腔室內(nèi)通入xef2后維持10秒至50秒，循環(huán)次數(shù)為5至15次。

例如，刻蝕腔室內(nèi)xef2壓強可以為120pa、140pa或150pa，向刻蝕腔室內(nèi)通入xef2后維持15秒、20秒或30秒。

由于xef2為各向同性刻蝕工藝，因此在刻蝕形成懸空結(jié)構(gòu)的過程中，所述各向同性刻蝕工藝既會刻蝕多晶硅加熱層122正下方的襯底100，還會刻蝕位于器件區(qū)i的襯底100。

本實施例中，傳感器互連結(jié)構(gòu)中的第二金屬互連層402為懸空結(jié)構(gòu)的支撐臂，由于所述第二金屬互連層402下方的第二介質(zhì)層104、第一介質(zhì)層103均不會被刻蝕，因此支撐臂實際上為第二金屬互連層402、第二介質(zhì)層104以及第一介質(zhì)層103的疊層結(jié)構(gòu)，所述疊層結(jié)構(gòu)還可以包括第一金屬互連層401或多晶硅加熱層122。在其他實施例中，傳感器互連結(jié)構(gòu)中的第一金屬互連層402、第三金屬互連層403或者第二頂層金屬互連層423中的一層或多層均可以作為懸空結(jié)構(gòu)的支撐臂。

參考圖15，去除所述第二光刻膠層111(參考圖14)。

采用灰化工藝，去除所述第二光刻膠層111。

后續(xù)還包括進(jìn)行封裝工藝。

相應(yīng)的，請參考圖15，本發(fā)明還提供一種cmos氣體傳感器，包括：

襯底100，所述襯底100包括mos器件區(qū)i以及傳感器區(qū)ii；

位于所述mos器件區(qū)i部分襯底表面的多晶硅柵112；

位于所述傳感器區(qū)ii部分襯底100表面的多晶硅加熱層122；

位于所述mos器件區(qū)i以及傳感器區(qū)ii襯底100上的介質(zhì)層，且所述介質(zhì)層覆蓋于多晶硅柵112表面以及多晶硅加熱層122表面；

位于所述介質(zhì)層內(nèi)的mos器件互連結(jié)構(gòu)以及傳感器互連結(jié)構(gòu)；

其中，所述mos器件互連結(jié)構(gòu)位于mos器件區(qū)i上方，所述mos器件互連結(jié)構(gòu)與多晶硅柵112電連接，所述mos器件互連結(jié)構(gòu)至少包括2層金屬互連層，且所述mos器件區(qū)i的金屬互連層中包括第一頂層金屬互連層413，所述第一頂層金屬互連層413頂部與介質(zhì)層頂部齊平；

所述傳感器互連結(jié)構(gòu)位于傳感器區(qū)ii上方，所述傳感器互連結(jié)構(gòu)與多晶硅加熱層122電連接，所述傳感器互連結(jié)構(gòu)至少包括2層金屬互連層，傳感器區(qū)的金屬互連層中包括第二頂層金屬互連層423，且所述傳感器互連結(jié)構(gòu)中至少有1層金屬互連層還位于mos器件區(qū)i上方，所述第二頂層金屬互連層423頂部與介質(zhì)層頂部齊平；

位于所述介質(zhì)層表面以及第一頂層金屬互連層413表面的鈍化層；

位于所述第二頂層金屬互連層423表面的氣敏層110；

環(huán)繞所述氣敏層110且位于傳感器區(qū)ii上方的溝槽113，所述溝槽113貫穿傳感器區(qū)ii上方的鈍化層108以及介質(zhì)層，且所述溝槽113暴露出傳感器區(qū)ii的部分襯底100表面；

被所述溝槽113環(huán)繞的懸空結(jié)構(gòu)，所述懸空結(jié)構(gòu)與傳感器區(qū)ii的襯底100之間具有隔熱區(qū)域114，且所述懸空結(jié)構(gòu)底部與介質(zhì)層底部齊平。

本實施例中，所述介質(zhì)層包括：位于mos器件區(qū)i和傳感器區(qū)ii的襯底100表面的第一介質(zhì)層103、位于第一介質(zhì)層103表面的第二介質(zhì)層104、位于第二介質(zhì)層104表面的第三介質(zhì)層105、位于第三介質(zhì)層105表面的第四介質(zhì)層106、以及位于第四介質(zhì)層106表面的頂層介質(zhì)層107。

所述mos器件互連結(jié)構(gòu)包括4層金屬互連層，所述mos器件互連結(jié)構(gòu)包括：位于mos器件區(qū)i第一介質(zhì)層103表面的第一金屬互連層401、位于mos器件區(qū)i第二介質(zhì)層104表面的第二金屬互連層402、位于mos器件區(qū)i第三介質(zhì)層105表面的第三金屬互連層403、位于mos器件區(qū)i第四介質(zhì)層106表面的第一頂層金屬互連層413。

所述mos器件互連結(jié)構(gòu)還包括：位于第一介質(zhì)層103內(nèi)的第一導(dǎo)電插塞301，所述第一導(dǎo)電插塞301與多晶硅柵112以及第一金屬互連層401電連接；位于第二介質(zhì)層104內(nèi)的第二導(dǎo)電插塞302，所述第二導(dǎo)電插塞302與第一金屬互連層401以及第二金屬互連層402電連接；位于第三介質(zhì)層105內(nèi)的第三導(dǎo)電插塞303，所述第三導(dǎo)電插塞303與第二金屬互連層402以及第三金屬互連層403電連接，且第三金屬互連層403與多晶硅加熱層122之間電絕緣；位于第四介質(zhì)層106內(nèi)的第四導(dǎo)電插塞304，所述第四導(dǎo)電插塞304與第三金屬互連層403以及第一頂層金屬互連層413電連接。

所述傳感器互連結(jié)構(gòu)包括4層金屬互連層，所述傳感器互連結(jié)構(gòu)包括：位于傳感器區(qū)ii第一介質(zhì)層103表面的第一金屬互連層401、位于傳感器區(qū)ii第二介質(zhì)層104表面的第二金屬互連層402、位于傳感器區(qū)ii第三介質(zhì)層105表面的第三金屬互連層403、位于傳感器區(qū)ii第四介質(zhì)層106表面的若干相互絕緣的第二頂層金屬互連層423。

本實施例中，傳感器互連結(jié)構(gòu)中的第二金屬互連層402還位于mos器件區(qū)i的第二介質(zhì)層104表面，使得第二金屬互連層402作為懸空結(jié)構(gòu)的支撐臂，防止懸空結(jié)構(gòu)掉落；實際上，支撐臂為第二金屬互連層402、第二介質(zhì)層104、第一金屬互連層401、第一介質(zhì)層103的疊層結(jié)構(gòu)，支撐臂還可以包括多晶硅加熱層122。所述傳感器互連結(jié)構(gòu)中具有若干相互電絕緣的第二金屬互連層402，所述傳感器互連結(jié)構(gòu)中的第二金屬互連層402還位于mos器件區(qū)i的第二介質(zhì)層104表面，其中，傳感器互連結(jié)構(gòu)中的部分第二金屬互連層402與多晶硅加熱層122電連接，傳感器互連結(jié)構(gòu)中的另一部分第二金屬互連層402與第二頂層金屬互連層423電連接。

所述傳感器互連結(jié)構(gòu)還包括：位于第一介質(zhì)層103內(nèi)的第一導(dǎo)電插塞301，所述第一導(dǎo)電插塞301與多晶硅加熱層122以及第一金屬互連層401電連接，且與所述多晶硅加熱層122電連接的第一金屬互連層401相互電絕緣；位于第二介質(zhì)層104內(nèi)的第二導(dǎo)電插塞302，所述第二導(dǎo)電插塞302與第一金屬互連層401以及部分第二金屬互連層402電連接；位于第三介質(zhì)層105內(nèi)的第三導(dǎo)電插塞303，所述第三導(dǎo)電插塞303與部分第二金屬互連層402以及第三金屬互連層403電連接；位于第四介質(zhì)層106內(nèi)的第四導(dǎo)電插塞304，所述第四導(dǎo)電插塞304與第三金屬互連層403以及第二頂層金屬互連層423電連接。在其他實施例中，mos器件互連結(jié)構(gòu)也可以包括2層、3層、5層或6層金屬互連層，相應(yīng)的，傳感器互連結(jié)構(gòu)的金屬互連層的層數(shù)與mos器件互連結(jié)構(gòu)的層數(shù)相同。

由于與多晶硅加熱層122電連接的第一金屬互連層401相互電絕緣，從而使得電流經(jīng)由一第一金屬互連層401流入多晶硅加熱層122后，經(jīng)由另一第一金屬互連層401流出，從而使得電流從多晶硅加熱層122中流過，進(jìn)而使多晶硅加熱層122中產(chǎn)生焦耳電流。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。