各種實(shí)施例的方面涉及靜電放電(electrostaticdischarge，esd)保護(hù)電路和包括用于設(shè)置突返保持電壓(snapbackholdingvoltage)或其它屬性的集成二極管的電路。

背景技術(shù)：

靜電放電(esd)是可能因?yàn)殡娊佑|的兩個(gè)裝置之間的靜電積累導(dǎo)致的突然電流。當(dāng)物體足夠靠近使其之間的電介質(zhì)破裂時(shí)，可能發(fā)生esd事件。esd事件是集成電路(ic)裝置和芯片的許多故障的原因。使用多種不同電路解決方案可以提供esd保護(hù)。esd保護(hù)的操作特性可能受到ic芯片間隙、制造過程和成本以及技術(shù)局限性的限制。隨著裝置能力的變化，esd保護(hù)技術(shù)解決方案可能不再能夠與裝置能力相配。

對(duì)于多種應(yīng)用，這些和其它事項(xiàng)給esd保護(hù)的實(shí)施效率造成難題。

技術(shù)實(shí)現(xiàn)要素：

各種實(shí)施例涉及一種靜電放電(esd)保護(hù)電路，其在斷開狀態(tài)時(shí)不在兩個(gè)節(jié)點(diǎn)之間傳導(dǎo)(主要僅僅是結(jié)泄漏電流)。所述esd保護(hù)裝置包括雙極晶體管的串聯(lián)堆疊和二極管。響應(yīng)于esd事件，觸發(fā)電流傳導(dǎo)通過雙極晶體管的串聯(lián)堆疊和二極管。可以響應(yīng)于觸發(fā)電流形成觸發(fā)電壓事件(例如一旦襯底接收到足以激活二極管pn結(jié)的電流)，激活嵌入硅可控整流器(escr)。接著通過雙極晶體管的串聯(lián)堆疊和二極管分流電流。

各種實(shí)例實(shí)施例涉及一種設(shè)備，其包括第一電路，所述第一電路被配置成相對(duì)于第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間施加的靜電放電脈沖提供靜電放電(esd)保護(hù)。所述第一電路可以包括雙極晶體管的串聯(lián)堆疊，其被配置成響應(yīng)于esd脈沖分流第一和第二節(jié)點(diǎn)之間的電流。所述第一電路還可以包括二極管，其與雙極晶體管的堆疊串聯(lián)連接。二極管的連接可以得到一種配置，該配置相對(duì)于不包括二極管的配置在分流第一和第二節(jié)點(diǎn)之間的電流時(shí)降低第一電路的突返保持電壓。

在一個(gè)或多個(gè)實(shí)施例中，所述串聯(lián)堆疊的所述雙極晶體管是pnp雙極晶體管。

在一個(gè)或多個(gè)實(shí)施例中，所述設(shè)備進(jìn)一步包括導(dǎo)電跡線，所述導(dǎo)電跡線將所述二極管的陽極連接到來自所述串聯(lián)堆疊的特定雙極晶體管的集電極。

在一個(gè)或多個(gè)實(shí)施例中，所述第一電路被配置成使用電流路徑分流所述第一和第二節(jié)點(diǎn)之間的電流，所述電流路徑繞過所述特定雙極晶體管的發(fā)射極到集電極的結(jié)。

在一個(gè)或多個(gè)實(shí)施例中，所述設(shè)備進(jìn)一步包括p+摻雜條，所述p+摻雜條將所述特定雙極晶體管的發(fā)射極與所述特定雙極晶體管的基極物理上隔開，并且被配置成降低所述突返保持電壓。

在一個(gè)或多個(gè)實(shí)施例中，所述特定pnp雙極晶體管占據(jù)的面積小于所述串聯(lián)堆疊中的另一pnp雙極晶體管的面積的一半。

在一個(gè)或多個(gè)實(shí)施例中，所述串聯(lián)堆疊中的每個(gè)雙極晶體管包括相應(yīng)發(fā)射極和基極之間的物理空隙，并且其中所述空隙降低所述突返保持電壓。

在一個(gè)或多個(gè)實(shí)施例中，所述雙極晶體管的串聯(lián)堆疊包括三個(gè)pnp雙極晶體管，并且其中所述突返保持電壓超過30伏。

在一個(gè)或多個(gè)實(shí)施例中，所述第一電路被配置成用大約39伏的觸發(fā)電壓工作。

在一個(gè)或多個(gè)實(shí)施例中，所述雙極晶體管的串聯(lián)堆疊包括四個(gè)pnp雙極晶體管，并且所述突返保持電壓超過30伏，所述第一電路被配置成用40伏與50伏之間的觸發(fā)電壓工作。

在一個(gè)或多個(gè)實(shí)施例中，所述雙極晶體管的串聯(lián)堆疊包括兩個(gè)pnp雙極晶體管，并且其中所述突返保持電壓在20伏與25伏之間。

在一個(gè)或多個(gè)實(shí)施例中，所述設(shè)備進(jìn)一步包括與同所述雙極晶體管的堆疊串聯(lián)連接的所述二極管串聯(lián)連接的至少一個(gè)額外二極管，并且所述觸發(fā)電壓在30v以上。

在一個(gè)或多個(gè)實(shí)施例中，所述串聯(lián)堆疊中的每個(gè)雙極晶體管不包括相應(yīng)發(fā)射極和基極之間的物理空隙。

根據(jù)本發(fā)明的一些實(shí)施例，遵循一種方法，其中在第一節(jié)點(diǎn)上接收到靜電放電(esd)脈沖。響應(yīng)于esd脈沖并且在esd保護(hù)電路處于斷開狀態(tài)時(shí)，可以使觸發(fā)電流通過esd保護(hù)電路內(nèi)的觸發(fā)路徑，該觸發(fā)路徑包括雙極晶體管的串聯(lián)堆疊和與雙極晶體管的串聯(lián)堆疊串聯(lián)連接的二極管。響應(yīng)于所述觸發(fā)電流，可以通過啟用嵌入硅可控整流器(escr)組件而使所述esd保護(hù)電路轉(zhuǎn)變成接通狀態(tài)，所述嵌入硅可控整流器組件包括來自所述雙極晶體管的串聯(lián)堆疊的特定雙極晶體管與所述二極管的組合。響應(yīng)于轉(zhuǎn)變成接通狀態(tài)，可以通過雙極晶體管的串聯(lián)堆疊和二極管分流來自esd脈沖的電流。

在一個(gè)或多個(gè)實(shí)施例中，所述觸發(fā)路徑包括：

穿過n型阱區(qū)域并且從所述特定雙極晶體管的發(fā)射極到所述特定雙極晶體管的集電極的部分，以及

將所述特定雙極晶體管的所述集電極連接到所述二極管的陽極的部分。

在一個(gè)或多個(gè)實(shí)施例中，所述分流包括通過escr電流路徑分流所述電流，所述escr電流路徑穿過n型阱區(qū)域并且是從所述特定雙極晶體管的發(fā)射極到陰極。

在一個(gè)或多個(gè)實(shí)施例中，所述雙極晶體管的串聯(lián)堆疊中的所述雙極晶體管是pnp晶體管。

在一個(gè)或多個(gè)實(shí)施例中，所述轉(zhuǎn)變成所述接通狀態(tài)進(jìn)一步包括誘發(fā)所述雙極晶體管的串聯(lián)堆疊中的雪崩。

在一個(gè)或多個(gè)實(shí)施例中，所述轉(zhuǎn)變成所述接通狀態(tài)進(jìn)一步包括將所述esd保護(hù)電路兩端的電壓降低成突返保持電壓。

在一個(gè)或多個(gè)實(shí)施例中，所述方法進(jìn)一步包括使用包圍所述雙極晶體管的串聯(lián)堆疊的基極的p+區(qū)域防止從所述雙極晶體管的串聯(lián)堆疊的基極到襯底的dc崩潰。

以上論述/概述并不旨在描述本公開的每個(gè)實(shí)施例或每個(gè)實(shí)施方案。附圖和以下詳細(xì)描述還舉例說明各種實(shí)施例。

附圖說明

考慮結(jié)合附圖的以下詳細(xì)描述可更全面地理解各種實(shí)例實(shí)施例，在附圖中：

圖1描繪符合本發(fā)明的實(shí)施例的包括esd保護(hù)電路的系統(tǒng)的框圖；

圖2示出了符合本發(fā)明的實(shí)施例的配置有escr組件的esd保護(hù)電路的電路圖；

圖3a描繪符合本發(fā)明的實(shí)施例的pnp晶體管的串聯(lián)堆疊的布局圖；

圖3b描繪符合本發(fā)明的實(shí)施例的來自圖3a的區(qū)部302內(nèi)的摻雜的放大視圖；

圖3c描繪符合本發(fā)明的實(shí)施例的用從x到x'的虛線箭頭指示的位置處的來自圖3b的布局的橫截面圖；

圖4示出了符合本發(fā)明的實(shí)施例的兩個(gè)堆疊的pnpesd保護(hù)電路和兩個(gè)堆疊的pnp-escresd保護(hù)電路的tlp測(cè)量值的曲線圖；

圖5示出了符合本發(fā)明的實(shí)施例的具有escr的組件之間的不同物理間隔的兩個(gè)堆疊的pnp-escresd保護(hù)電路的tlp測(cè)量值的曲線圖；

圖6描繪符合本發(fā)明的實(shí)施例的形成escr組件的一部分的pnp晶體管的大小減小的pnp晶體管的串聯(lián)堆疊的布局圖；以及

圖7示出了符合本發(fā)明的實(shí)施例的用于分流esd電流的流程圖。

雖然本文中所論述的各種實(shí)施例能夠接受各種修改及替代形式，但在圖式中已借助于實(shí)例示出了實(shí)施例的多個(gè)方面，且將詳細(xì)描述實(shí)施例的多個(gè)方面。然而，應(yīng)理解，不意圖將本發(fā)明限于所描述的特定實(shí)施例。相反，意圖是涵蓋落入本發(fā)明的范圍內(nèi)的包括權(quán)利要求書中限定的方面的所有修改、等效物和替代方案。另外，貫穿本申請(qǐng)案所使用的術(shù)語“例子”僅作為說明且不加以限制。

具體實(shí)施方式

本公開的各方面被認(rèn)為適用于各種不同類型的涉及esd保護(hù)的設(shè)備、系統(tǒng)和方法。在某些實(shí)施方案中，本發(fā)明的各方面已經(jīng)顯示出在用于相對(duì)高電壓節(jié)點(diǎn)的esd保護(hù)的情境中是有益的。在一些實(shí)施例中，esd保護(hù)可以包括嵌入硅可控整流器(embeddedsiliconcontrolledrectifier，escr)組件，其便于用于高電壓節(jié)點(diǎn)?？蓪?shí)施這些和其它方面以解決包括上面背景技術(shù)中所論述的那些難題。盡管未必如此受到限制，但是通過使用此類示例性情境的實(shí)例的論述可了解各種方面。

本公開的各種實(shí)施例涉及雙極(基于pnp的)晶體管的串聯(lián)堆疊，其尤其可以用于高電壓應(yīng)用(例如20v、30v乃至更高)。具體實(shí)施例涉及一種用于高電壓應(yīng)用的面積高效并且防閂鎖pnp-escr(pnp-嵌入scr)esd保護(hù)電路，其具有可調(diào)諧的觸發(fā)電壓和突返保持電壓。鑒于用于高電壓驅(qū)動(dòng)器的小esd設(shè)計(jì)窗口，這樣的esd保護(hù)屬性尤其適用。

如本文所論述，esd設(shè)計(jì)窗口限定了用于esd保護(hù)電路的可接受的操作參數(shù)。更具體來說，esd設(shè)計(jì)窗口可以設(shè)置成使得esd保護(hù)電路在受保護(hù)裝置被永久損壞的電壓(裝置的故障電壓)以下的電壓被激活(觸發(fā)電壓)。esd設(shè)計(jì)窗口還可以設(shè)置成通過確保esd保護(hù)電路的突返保持電壓在受保護(hù)裝置的工作電壓以上，借此避免閂鎖狀況。舉例來說，如果esd保護(hù)電路可能在30v的電壓域中工作，則esd設(shè)計(jì)窗口可以規(guī)定在30v以上的突返保持電壓。如果受保護(hù)裝置在40v以上遇到故障，則觸發(fā)電壓應(yīng)當(dāng)?shù)陀?0v。突返保持電壓高于工作電壓的量可以增加以提供容限(例如為了考慮到處理變化所導(dǎo)致的輕微差異)。相對(duì)于裝置故障電壓可以實(shí)施觸發(fā)電壓的類似容限。

本發(fā)明的實(shí)施例涉及使用雙極晶體管和二極管的串聯(lián)組合，其用作escr。因此，一旦已達(dá)到esd保護(hù)電路的觸發(fā)電壓，escr組件就能進(jìn)入導(dǎo)通(接通)狀態(tài)。一旦維持電流下降到閾值以下，esd保護(hù)電路接著就可以離開導(dǎo)通狀態(tài)(斷開)。在導(dǎo)通狀態(tài)中，escr以低壓降和低導(dǎo)通電阻(相對(duì)于僅僅pnp晶體管)工作。相對(duì)于使用堆疊雙極晶體管配置而沒有通過晶體管和串聯(lián)二極管組合形成的escr的類似esd保護(hù)電路，低壓降尤其能用于形成突返保持電壓降低的esd保護(hù)電路。

根據(jù)各種實(shí)施例，可以結(jié)合互補(bǔ)金屬-氧化物半導(dǎo)體(cmos)制造工藝和結(jié)構(gòu)形成雙極晶體管，其中雙極晶體管由cmos結(jié)構(gòu)內(nèi)的寄生組件形成。

現(xiàn)在轉(zhuǎn)向附圖，圖1描繪符合本發(fā)明的實(shí)施例的包括esd保護(hù)電路的系統(tǒng)的框圖。系統(tǒng)可以包括控制電路102，其鏈接到驅(qū)動(dòng)電路104。驅(qū)動(dòng)電路104可以被配置成驅(qū)動(dòng)節(jié)點(diǎn)114和116，并且節(jié)點(diǎn)114(正節(jié)點(diǎn))和116(接地/負(fù)節(jié)點(diǎn))可能存在esd事件的風(fēng)險(xiǎn)。舉例來說，控制電路102和驅(qū)動(dòng)電路104可以位于共同襯底(例如ic芯片的一部分)上，并且節(jié)點(diǎn)114和116可以電連接到外部可接入的襯墊或引腳。在某些實(shí)施方案中，控制電路102可以在一或多個(gè)低電壓域(例如在5v以下)中工作，而驅(qū)動(dòng)電路104可以在相對(duì)高的電壓域(例如20伏或更高)中工作。

本發(fā)明的各方面認(rèn)識(shí)到，相對(duì)高的電壓域的esd保護(hù)可能很難，這是因?yàn)橛糜谔峁〆sd保護(hù)的電路組件的屬性。舉例來說，據(jù)估計(jì)由兩個(gè)堆疊pnp晶體管制成的esd保護(hù)電路不足以符合在25v工作的驅(qū)動(dòng)電路的要求。更具體來說，使用2個(gè)pnp的串聯(lián)堆疊(每個(gè)500μm寬，采用發(fā)射極/基極鄰接布局形式以實(shí)現(xiàn)小突返行為)的100ns傳輸線脈沖(transmissionlinepulse，tlp)特性實(shí)驗(yàn)地測(cè)試正esd脈沖對(duì)節(jié)點(diǎn)114和116的影響。測(cè)試假設(shè)柵電壓(vg)＝0v和5v的25v驅(qū)動(dòng)器(1000μm寬)。結(jié)果顯示，pnp的此串聯(lián)堆疊將不能在0.6a以上的tlp電流提供充分保護(hù)。esd設(shè)計(jì)窗口僅僅是6v(vbd＝25v<esd設(shè)計(jì)窗口<vfail＝31v)，因而不符合2kv人體模型(hbm)(～1atlp)。在此情境中，不認(rèn)為通過使得它更寬來降低保護(hù)導(dǎo)通電阻有很大用處。已認(rèn)識(shí)到，可使用突返保持電壓的降低來幫助符合高電壓驅(qū)動(dòng)電路的esd設(shè)計(jì)窗口。

本公開的各種方面涉及一種esd保護(hù)電路106，其經(jīng)配置以相對(duì)于雙極晶體管的串聯(lián)堆疊降低突返保持電壓。esd保護(hù)電路106包括雙極晶體管108、110的串聯(lián)堆疊。雙極晶體管108可以包括串聯(lián)連接的一或多個(gè)雙極晶體管?？苫陔娐泛退鼙Ｗo(hù)的裝置選擇晶體管的數(shù)目。舉例來說，添加另外的雙極晶體管可以提高提供esd保護(hù)的電壓。這可以包括提高觸發(fā)電壓和突返保持電壓兩者。

如本文所使用，雙極晶體管108、110的堆疊的串聯(lián)連接使得當(dāng)雙極晶體管接通(導(dǎo)通)時(shí)，在節(jié)點(diǎn)114、116之間分流的電流依次穿過雙極晶體管中的每一者的發(fā)射極和集電極。根據(jù)本發(fā)明的實(shí)施例，esd保護(hù)電路106包括集成二極管112。雙極晶體管110與二極管112的集成式組合被配置成相對(duì)于不存在二極管112時(shí)提供降低的突返保持電壓。在具體實(shí)施例中，雙極晶體管110和二極管112的組合被配置成作為escr工作，使得當(dāng)從潛在地有害的esd事件分流電流時(shí)所述組合具有低壓降。

圖2示出了符合本發(fā)明的實(shí)施例的配置有escr組件的esd保護(hù)電路的電路圖。圖2中所描繪的電路符合圖1的一或多個(gè)實(shí)施例，并且具體來說，符合圖1的esd保護(hù)電路106的一或多個(gè)實(shí)施例。pnp晶體管202的基極和發(fā)射極可以連接到節(jié)點(diǎn)210，節(jié)點(diǎn)210可以是正電壓節(jié)點(diǎn)，例如來自圖1的節(jié)點(diǎn)114。pnp晶體管202的集電極可以連接到pnp晶體管204的基極和發(fā)射極。pnp晶體管204的集電極可以接著連接到pn二極管206的陽極。pn二極管的陰極可以接著連接到節(jié)點(diǎn)212，節(jié)點(diǎn)212可以是負(fù)節(jié)點(diǎn)或接地電壓節(jié)點(diǎn)，例如來自圖1的節(jié)點(diǎn)116。

根據(jù)各種實(shí)施例，可以串聯(lián)地添加一或多個(gè)額外pnp晶體管202。舉例來說，可以添加額外pnp晶體管202以便相對(duì)于電路和受保護(hù)裝置的工作電壓提高觸發(fā)和突返保持電壓。

當(dāng)向節(jié)點(diǎn)210施加正esd脈沖時(shí)，如果esd脈沖超出esd保護(hù)電路的觸發(fā)電壓，則esd保護(hù)電路將把esd電流從節(jié)點(diǎn)210分流到節(jié)點(diǎn)212。觸發(fā)電壓對(duì)應(yīng)于esd保護(hù)電路的電路組件中的雪崩狀況。由于下部pnp204的集電極中的沖擊離子化電流的一部分到達(dá)裝置的襯底并且通過對(duì)應(yīng)的襯底接觸離開，esd保護(hù)電路接通。這樣在襯底中形成相對(duì)于二極管的陰極的電勢(shì)/電壓差。當(dāng)電勢(shì)差足夠大時(shí)，npn區(qū)域(形成于二極管106和晶體管204的兩個(gè)ndrift區(qū)域之間)將接通。一旦接通，二極管206和pnp晶體管204的組合就形成scr，這樣得到降低的突返保持電壓。應(yīng)注意，二極管206使觸發(fā)電壓升高大約1v，這(例如)是由于npn區(qū)域接通之前存在的正向二極管電壓降。根據(jù)某些實(shí)施例，通過在二極管206與節(jié)點(diǎn)212之間添加串聯(lián)的一或多個(gè)額外二極管，借此可以擴(kuò)展觸發(fā)電壓。舉例來說，兩個(gè)pnp晶體管4個(gè)總串聯(lián)二極管的堆疊可以得到30v以上的觸發(fā)電壓。相比于添加額外pnp晶體管，額外二極管可以占據(jù)更少的面積。然而，應(yīng)認(rèn)識(shí)到，使用這樣的二極管可能產(chǎn)生更高的泄漏電流。

圖3a描繪符合本發(fā)明的實(shí)施例的pnp晶體管的串聯(lián)堆疊的布局圖。所述布局圖示出了第一和第二pnp晶體管和二極管的串聯(lián)連接。布局圖還示出了可以用于在escr處于接通狀態(tài)時(shí)便于電流傳導(dǎo)的任選的p+條的位置。所述布局描繪了多個(gè)交替的集電極和發(fā)射極條帶，其顯示了發(fā)射體和負(fù)極如何電連接到彼此和電連接到其它電路組件。各種實(shí)施例可以包括不同數(shù)目的這樣的條帶。每個(gè)pnp晶體管的發(fā)射極和集電極條帶可以被對(duì)應(yīng)的底環(huán)(圖3a中未描繪)包圍。以此方式，連接到esd事件的來源的發(fā)射極可以位于底環(huán)內(nèi)部。添加額外p+條的益處可以包括形成平整的scr路徑，因此，在esd保護(hù)電路活動(dòng)時(shí)將實(shí)現(xiàn)更低的電壓降。因此，對(duì)于低工作電壓(例如大約16v)，額外p+條能降低突返保持電壓，還不犧牲總結(jié)構(gòu)大小。應(yīng)認(rèn)識(shí)到，雖然所描繪的布局拓?fù)渖婕暗骄唧w使用p+條，但是不同的布局拓?fù)鋵⒌玫讲煌膃sd性能特性，其可以用于其它變化形式和布局方案。

圖3b描繪符合本發(fā)明的實(shí)施例的來自圖3a的區(qū)部302內(nèi)的摻雜的放大視圖。為了便于escr路徑的電流流動(dòng)，可以在第2個(gè)pnp與底環(huán)306之間插入額外p+條304，如圖3(c)中所示。在某些實(shí)施例中，額外p+條通過布線層電連接到第2個(gè)pnp的發(fā)射極。根據(jù)實(shí)施例，pnp晶體管可以每個(gè)配置有發(fā)射極和基極之間的空隙。這個(gè)非鄰接發(fā)射極/基極布局形式可以用于相對(duì)于鄰接發(fā)射極/基極布局形式降低突返保持電壓。舉例來說，基極和發(fā)射極之間的空隙可以引入大n型阱電阻，其得到更小的突返保持電壓。

根據(jù)一些實(shí)施例，p+區(qū)域304還可以包圍pnp晶體管的基極306。p+區(qū)域304可以用作pnp晶體管的基極與襯底中的p阱之間的p阱阻擋層。這可以尤其用于防止從基極到襯底的dc崩潰。應(yīng)認(rèn)識(shí)到，可以從escr內(nèi)的電流路徑省略掉這個(gè)p+區(qū)域阻擋層。相對(duì)于電流路徑中存在p阱阻擋層的情況，沒有p阱阻擋層可以用于提供escr的更快響應(yīng)。

圖3c描繪符合本發(fā)明的實(shí)施例的通過從x到x'的虛線箭頭指示的位置處的來自圖3b的布局的橫截面圖。在正esd事件期間，當(dāng)esd電壓足夠高能觸發(fā)pnp時(shí)，將發(fā)生觸發(fā)機(jī)構(gòu)。這個(gè)機(jī)制包括依次流過串聯(lián)pnp裝置并流過pn二極管的esd電流。通過標(biāo)記為觸發(fā)路徑或僅標(biāo)記為“tp.”的箭頭指示通過下部pnp和二極管的路徑。這條路徑從發(fā)射極(e)通過ndrift區(qū)域流到集電極(c)。雖然所描繪的實(shí)施例示出了ndrift區(qū)域，但是各種實(shí)施例容許不同類型的n型阱區(qū)域。舉例來說，下面的表1和相應(yīng)的論述容許使用不同的摻雜濃度產(chǎn)生相應(yīng)的n型阱區(qū)域。

集電極連接到二極管的陽極(p)。電流從陽極經(jīng)過ndrift區(qū)域流到陰極(n)。根據(jù)各種實(shí)施例，第2個(gè)pnp的集電極可以使用布線層中的跡線電連接到pn二極管的陽極(p部分)。

觸發(fā)機(jī)構(gòu)使下部pnp的集電極中的沖擊離子化電流的一部分到達(dá)襯底并且通過襯底接觸離開。當(dāng)p襯底(p-sub)與二極管的陰極(n)之間累積了充分的電勢(shì)差時(shí)，escr組件將開始導(dǎo)通圖3c中標(biāo)記為escr路徑的電流路徑。

實(shí)驗(yàn)測(cè)試顯示，符合圖3的pnp-escr的觸發(fā)機(jī)構(gòu)通過第2個(gè)pnp和二極管確定。具體來說，就在突返以分流主esd電流之后激活escr。這個(gè)發(fā)現(xiàn)受到escr觸發(fā)之前和escr觸發(fā)之后的相應(yīng)沖擊離子化和電流分布的支持。

圖4示出了符合本發(fā)明的實(shí)施例的兩個(gè)堆疊的pnpesd保護(hù)電路和兩個(gè)堆疊的pnp-escresd保護(hù)電路的tlp測(cè)量值的曲線圖。使用100nstlp特性執(zhí)行測(cè)試。兩個(gè)堆疊的pnpesd保護(hù)電路的跡線404顯示出大約30v的突返保持電壓408。比較起來，兩個(gè)堆疊的pnp-escresd保護(hù)電路的跡線402顯示出20v以下的突返保持電壓406，這符合預(yù)期的escr響應(yīng)。觸發(fā)電壓410和412各自稍微超過30v，其中兩個(gè)堆疊的pnp-escresd保護(hù)電路的觸發(fā)電壓412在兩個(gè)堆疊的pnpesd保護(hù)電路的相應(yīng)觸發(fā)電壓410以上(～1v)。據(jù)信，這個(gè)電壓差異是兩個(gè)堆疊的pnp-escresd保護(hù)電路中的額外二極管的結(jié)果。

各種實(shí)施例涉及使用不同摻雜劑變化形式以調(diào)諧觸發(fā)電壓(vt1)和崩潰電壓(vbd)。舉例來說，可以通過減少pnp晶體管的n基極部分中的摻雜分別提高觸發(fā)電壓和崩潰電壓。表1示出了對(duì)于不同摻雜濃度的崩潰電壓和觸發(fā)電壓的實(shí)例。

表1

本公開的某些實(shí)施例涉及使用一或多個(gè)可調(diào)參數(shù)和配置，其可能改變突返保持電壓(vh)。能得到提高的突返保持電壓的三個(gè)這樣的參數(shù)是：移除額外的水平p+條；使兩個(gè)pnp的發(fā)射極/基極鄰接；以及增加從下部pnp的發(fā)射極到二極管的陰極的pn間隙。這些參數(shù)可以單獨(dú)使用或者以各種組合使用。表2示出了幾個(gè)這樣的組合的比較。

表2

圖5示出了符合本發(fā)明的實(shí)施例的具有escr的組件之間的不同物理間隔的兩個(gè)堆疊的pnp-escresd保護(hù)電路的tlp測(cè)量值的曲線圖。根據(jù)本發(fā)明的各種實(shí)施例，可以通過改變下部pnp的發(fā)射極到二極管的陰極之間的pn間隔來調(diào)整突返保持電壓(vh)，其中更大間隙使得突返保持電壓提高。跡線502、504和506分別對(duì)于5μm、6μm和7μm的pn間隔顯示出tlp特性。相應(yīng)跡線中的最后一個(gè)點(diǎn)表示相應(yīng)電路的熱限值(it2)。應(yīng)認(rèn)識(shí)到，提高突返保持電壓可能使得熱限值和相應(yīng)電流(it2)略微減小。

某種程度上出人意料的是，已認(rèn)識(shí)到熱限值(it2)可能對(duì)于作為escr組件的一部分的pnp晶體管明顯更高。據(jù)信，這是因?yàn)榻油顟B(tài)下escr電流傳導(dǎo)路徑引起的更高故障電流密度。因而，這個(gè)屬性能用于相對(duì)于it2值改善esd保護(hù)電路使用的面積(例如表達(dá)為it2/面積(ma/μm²))。如表3中所示，對(duì)于2個(gè)pnp晶體管的堆疊，第1個(gè)pnp晶體管的寬度的增加使得it2值相應(yīng)增加。這一點(diǎn)不適用于第2個(gè)pnp晶體管的寬度大小的增加。

表3

根據(jù)各種實(shí)施例，可以將額外pnp晶體管添加到堆疊以便提高觸發(fā)電壓和突返保持電壓?？梢允褂帽疚闹姓撌龅母鞣N技術(shù)調(diào)整堆疊pnp晶體管的配置和布局以進(jìn)一步優(yōu)化觸發(fā)電壓和突返保持電壓。作為一實(shí)例，三個(gè)堆疊的pnp晶體管(其中一個(gè)pnp用作pnp-escr)可以設(shè)計(jì)成用于這樣的驅(qū)動(dòng)電路：該驅(qū)動(dòng)電路設(shè)計(jì)成使用30v工作電壓并且具有40v或更高的故障電壓。tlp表征顯示，此配置可以用于實(shí)現(xiàn)超過30v的觸發(fā)電壓(例如39v)和大約35v的突返保持電壓。本文中指出的可調(diào)諧的特性可以用于相對(duì)于這個(gè)具體實(shí)例調(diào)整觸發(fā)電壓和突返保持電壓。舉例來說，實(shí)驗(yàn)測(cè)試顯示，可以結(jié)合大約37v的突返保持電壓實(shí)現(xiàn)40v與50v之間的觸發(fā)電壓。還可以實(shí)現(xiàn)觸發(fā)電壓和突返保持電壓的其它組合。

圖6描繪符合本發(fā)明的實(shí)施例的形成escr組件的一部分的pnp晶體管的大小減小的pnp晶體管的串聯(lián)堆疊的布局圖。在圖6中所示的布局中，第2個(gè)pnp晶體管的寬度已減小到100μm，這是第1個(gè)pnp晶體管的寬度(500μm)的1/5。發(fā)現(xiàn)圖6的布局的it2值與pnp晶體管的寬度相同的布局的it2值基本上相同。因此，各種實(shí)施例尤其可以用于通過減小作為escr組件的一部分的pnp晶體管的寬度來改善面積效率(相對(duì)于晶體管串聯(lián)堆疊中的其它pnp晶體管)。不受理論或具體制造過程的限制，相對(duì)于非escr堆疊pnp晶體管方案，可以使相對(duì)效率(it2/面積)改善多達(dá)60％。

具體測(cè)試結(jié)果為相應(yīng)特征的相對(duì)比較(例如it2或vh的相對(duì)值)提供了根據(jù)。然而，這些測(cè)試結(jié)果未必將任何具體實(shí)施例限制成測(cè)試結(jié)果中發(fā)現(xiàn)的具體值。舉例來說，具體晶體管布局大小、摻雜濃度和基本制造工藝可以改變?cè)谶@些測(cè)試結(jié)果中發(fā)現(xiàn)的具體值。

圖7示出了符合本發(fā)明的實(shí)施例的用于分流esd電流的流程圖。根據(jù)框702，當(dāng)在連接到esd保護(hù)電路的第一節(jié)點(diǎn)上接收到靜電放電(esd)脈沖時(shí)開始該流程。如本文所論述，這個(gè)節(jié)點(diǎn)可以是通過高電壓驅(qū)動(dòng)電路驅(qū)動(dòng)的正節(jié)點(diǎn)。在一些實(shí)施例中，所述節(jié)點(diǎn)可以位于ic芯片上，并且可能通過例如觸板、線接合和類似連接點(diǎn)之類的外部連接而暴露于潛在的esd脈沖。根據(jù)框704，當(dāng)?shù)诙?jié)點(diǎn)上存在esd脈沖時(shí)，它可以使觸發(fā)電流流動(dòng)。觸發(fā)電流可以包括作為escr組件的一部分的雙極晶體管的集電極中的沖擊離子化電流。因此，觸發(fā)電流可以穿過esd保護(hù)電路內(nèi)的觸發(fā)路徑。在本公開的各種實(shí)施例中，觸發(fā)電流流過的觸發(fā)路徑可以穿過雙極晶體管的串聯(lián)堆疊中的雙極晶體管的一部分到達(dá)與雙極晶體管的串聯(lián)堆疊串聯(lián)連接的二極管。更具體來說，并且如圖3c中所示，觸發(fā)路徑的第一部分可以穿過漂移區(qū)并且可以從特定雙極晶體管的發(fā)射極流到特定雙極晶體管的集電極。觸發(fā)路徑的第二部分可以在特定雙極晶體管的集電極與二極管的陽極之間流動(dòng)。這個(gè)第二部分可以包括具有低電阻值的一或多個(gè)導(dǎo)電跡線。

觸發(fā)電流可能使襯底中相對(duì)于二極管的陰極形成電壓電勢(shì)。根據(jù)框706，如果電壓電勢(shì)不超出閾值，則esd保護(hù)電路可以保持?jǐn)嚅_，并且觸發(fā)電流可以繼續(xù)通過，直到esd脈沖耗散或電勢(shì)超出閾值水平為止。如果電壓電勢(shì)超出閾值，則npn區(qū)域(形成于二極管和雙極晶體管的兩個(gè)ndrift區(qū)域之間)可以接通。根據(jù)框708，這樣使得esd保護(hù)電路響應(yīng)于觸發(fā)路徑而轉(zhuǎn)變成接通狀態(tài)。具體來說，該轉(zhuǎn)變可以包括使得escr組件能夠通過電流路徑(例如圖3c中所描繪的escr路徑)傳導(dǎo)電流。根據(jù)實(shí)施例，escr組件可以包括來自雙極晶體管的串聯(lián)堆疊的特定雙極晶體管與二極管的組合。根據(jù)框710，esd保護(hù)電路可以接著響應(yīng)于轉(zhuǎn)變成接通狀態(tài)而開始分流來自esd脈沖通過雙極晶體管的串聯(lián)堆疊和二極管的電流。這個(gè)分流可以繼續(xù)到esd脈沖提供的電壓和電流降低到esd保護(hù)電路的相應(yīng)保持值以下為止。

基于以上論述和說明，本領(lǐng)域的技術(shù)人員將易于認(rèn)識(shí)到可以對(duì)各種實(shí)施例作出各種修改和改變，而無需嚴(yán)格地遵循在本文中所說明且描述的示例性實(shí)施例和應(yīng)用。舉例來說，設(shè)備可以包括布局圖案和配置不同于附圖所示的雙極晶體管。此類修改不脫離本發(fā)明的各個(gè)方面的真實(shí)精神和范圍，包括在權(quán)利要求書中闡述的各方面。