本申請涉及高速高功率半導體晶體管和由這種晶體管構造成的放大器。

背景技術：

近年來，氮化鎵半導體材料由于其令人滿意的電子和光電性能，已經獲得了相當的關注。gan具有約3.4ev的寬的直接帶隙，其對應于可見光譜的藍色波長區(qū)域。已經開發(fā)出并且能夠在市場上買到基于gan及其合金的發(fā)光二極管(led)和激光二極管(ld)。這些器件能夠發(fā)射可見光譜的從紫色到紅色區(qū)域的可見光。

由于其較寬的帶隙，gan比其它半導體(例如硅)更耐雪崩擊穿，并且能夠在更高的溫度下保持電學性能。與硅相比，gan還具有更高的載流子飽和速度。此外，gan具有纖鋅礦型晶體結構，是非常穩(wěn)定和堅硬的材料，具有較高的熱傳導性，并且具有比其它常規(guī)半導體(例如硅、鍺和砷化鎵)更高得多的熔點。因此，gan對于高速、高電壓和高功率的應用而言是有用的。例如，氮化鎵材料在用于射頻(rf)通信、雷達、rf能量和微波應用的半導體放大器中是有用的。

在目前和所提出的通信標準(例如wimax、4g、5g)下支持移動通信和無線因特網接入的應用可能對rf功率晶體管有嚴格的性能要求。這些晶體管可能需要滿足與輸出功率、信號線性度、信號增益、帶寬和效率相關的性能規(guī)定。

技術實現要素：

描述了用于改進高速高功率半導體晶體管的性能的方法和結構。在一些實施例中，所述晶體管可以包括氮化鎵材料，但是在其他實施例中，可以使用其他半導體材料。在一些實施方式中，晶體管由沉積在不同材料的襯底上的氮化鎵半導體材料的一個或更多個層形成?？梢园ㄐ酒系碾娐罚哉{整該器件的性能，從而抑制第二諧波產生并匹配該器件的輸入阻抗。根據一些實施例，雙電容器輸入網絡被結合到晶體管封裝中，以改善該器件的性能。

在一些實施例中，一種用于對具有雙電容器輸入網絡的半導體晶體管進行調諧的方法可以包括以下動作：改變第一電容性分路中的第一電容器的值，直到晶體管的s11散射參數曲線的諧振回路在大約為半導體晶體管的目標頻率兩倍的頻率處具有峰值為止。第一電容性分路可以連接到半導體晶體管的至少一個柵極觸點。一種用于對該半導體晶體管進行調諧的方法可以還包括改變第二電容性分路中的第二電容器的值，直到第二電容性分路的輸入處的輸入阻抗約等于目標阻抗值為止。在所述第一電容器的值已經被改變之后，所述第二電容性分路可以被添加到第一電容性分路。

在一些方面，半導體晶體管可以在晶體管的有源區(qū)域中包括氮化鎵。目標頻率可以從約1ghz到約6ghz。根據一些實施方式，改變第一電容器的值可以包括在從約5pf到約60pf的范圍內選擇第一電容器的值。在一些方面，改變第二電容器的值可以包括在從約5pf到約60pf的范圍內選擇第二電容器的值。

根據一些實施方式，通過朝向半導體晶體管看第一電容性分路來確定s11散射參數曲線。在一些方面，通過數值模擬確定s11散射參數曲線。在一些實施方式中，s11散射參數曲線包括柵-源電容cgs的影響。

根據一些實施方式，一種用于調諧半導體晶體管的方法可以還包括利用多個接合線連接件將第一電容器的電極連接到半導體晶體管的柵極墊。在一些方面，第一電容器為條形電容器。在一些實施方式中，一種方法還包括利用多條接合線將第二電容器的電極連接到第一電容器的電極。一種方法可以還包括將第二電容器的電極連接到封裝柵極引線。在一些方面，第二電容器是條形電容器。一種用于調諧半導體晶體管的方法可以還包括以下動作：選擇第一電容器的第一值；選擇第二電容器的第二值；和將半導體晶體管與具有第一值的第一電容器和具有第二值的第二電容器組裝到封裝中。

在一些實施方式中，一種調諧半導體晶體管的目標阻抗值包括在0歐姆到100歐姆之間的實數阻抗。在一些方面，半導體晶體管包括以線性陣列設置在半導體管芯上的一個或更多個耗盡型晶體管。

前述實施方式、特征和方面可以以任何合適的組合被包括在用于調諧半導體晶體管的方法的實施例中。

在一些實施例中，調諧的半導體晶體管可以包括與半導體晶體管的至少一個柵極觸點相連的第一電容性分路和與第一電容性分路相連的第二電容性分

路，其中在第二電容性分路未連接的情況下在第一電容性分流處朝向半導體晶體管看地確定的s11散射參數曲線的諧振回路的峰值位于大約為半導體晶體管的目標頻率兩倍的頻率處。

在一些方面，半導體晶體管包括集成到管芯上的一個或更多個氮化鎵晶體管。所述一個或更多個氮化鎵晶體管可以以線性陣列布置。在一些情況下，所述一個或更多個氮化鎵晶體管包括耗盡型晶體管。根據一些方面，所述一個或更多個氮化鎵晶體管包括高電子遷移率晶體管。在一些實施方式中，所述一個或更多個氮化鎵晶體管以線性陣列布置并且半導體晶體管的每單位長度的額定功率密度為約1w/mm到約15w/mm。在一些方面，所述一個或更多個氮化鎵晶體管包括形成在硅襯底之上的氮化鎵層。根據一些實施方式，調諧的半導體晶體管在目標頻率下的漏極效率為約50％到約80％。

在一些實施方式中，調諧的半導體晶體管可以包括形成在硅襯底和氮化鎵層之間的至少一個過渡層。在一些方面，第一電容性分路可以包括：電容從約5pf到約60pf的第一條形電容器；和連接在第一條形電容器的電極和該一個或更多個晶體管的柵極墊之間的第一多條接合線。接合線可以由金制成并且可以以約100微米到約500微米的間距間隔開。在一些情況下，第二電容性分路包括：電容為約5pf到約60pf的第二條形電容器；和連接在第二條形電容器的電極和第一條形電容器的電極之間的第二多條接合線。所述第一多條接合線和第二多條接合線可以由金制成并且可以以從約100微米到約500微米的間距間隔開。

根據一些方面，調諧的半導體晶體管可以還包括：容置半導體晶體管、第一電容性分路和第二電容性分路的封裝。所述封裝可以包括與第二電容性分路相連的金屬引線，其提供了與晶體管的該至少一個柵極觸點的柵極連接。在一些實施方式中，封裝可以包括陶瓷氣腔、塑料氣腔或者塑料包覆成型封裝。在一些方面，半導體晶體管的實數輸入阻抗在0歐姆到約100歐姆之間。晶體管的目標頻率可以為從約1ghz到約6ghz。在一些情況下，多個調諧的半導體晶體管可以被組裝到電路板上以作為單個功率晶體管并聯地工作。

前述裝置和方法實施例可以具有上述或者以下進一步詳細描述的方面、特征和動作地被包括在任何合適的組合中。根據以下結合附圖的描述，能夠更充分地理解本教示的這些和其他方面、實施例和特征。

附圖說明

本領域技術人員將理解，本文中描述的附圖僅用于圖示目的。應理解，在一些情況下，可能會夸大地或者放大地示出所述實施例的各方面，以方便對所述實施例的理解。附圖不一定是成比例的，而是將重點放在圖示本教示的原理。在附圖中，在各幅附圖中，相似的附圖標記通常表示相似的特征、功能上相似和/或結構上相似的元件。在附圖涉及微制造電路時，可能會僅示出一個器件和/或電路，以簡化附圖。在實踐中，大量器件或電路可以并聯地制造在襯底的大區(qū)域上或者整個襯底上。此外，描繪的器件或電路可以集成到更大的電路內。

當在以下的詳細描述中提及附圖時，可能會使用“頂部”、“底部”、“上”、“下”、“垂直”、“水平”和類似的空間參照。這些參照用于教示目的，而不旨在作為對于具體化器件的絕對參考。具體化器件可以以可能與附圖中示出的取向不同的任何合適的方式在空間上取向。附圖并非旨在以任何方式限制本教示的范圍。

圖1a是根據一些實施例，包括氮化鎵材料的場效應晶體管的結構的正視圖；

圖1b描繪了根據一些實施例，包括氮化鎵材料的場效應晶體管的平面圖；

圖2a描繪了根據一些實施例，包括氮化鎵材料的功率晶體管的平面圖；

圖2b是描繪了根據一些實施例，包括氮化鎵材料的封裝功率晶體管的剖視平面圖；

圖2c描繪了根據一些實施例的封裝功率晶體管的平面圖；

圖2d描繪了根據一些實施例的封裝功率晶體管的端視正視圖；

圖3a為圖示了根據一些實施例，針對半導體晶體管的第二諧波調諧曲線的史密斯圓圖；

圖3b為示出了根據一些實施例，與圖3a的調諧曲線對應的輸入網絡和半導體晶體管的粗略電路示意圖；

圖4a為圖示了根據一些實施例，針對功率晶體管的阻抗匹配曲線的史密斯圓圖；

圖4b為示出了根據一些實施例，用于與圖4a的調諧曲線對應的晶體管的雙電容器輸入網絡的電路示意圖；

圖5描繪了根據一些實施例，用于調諧功率晶體管的方法；

圖6a示出了在第一調諧階段，從封裝外部向用于氮化鎵晶體管的器件的柵極引線看到的柵極端子輸入阻抗軌跡的示例；

圖6b示出了從ganfet源極端子212向上通過fet的柵極墊255向具有封裝的器件柵極端子的單電容器網絡看到的阻抗軌跡，其中所述封裝的器件柵極端子終止于50歐姆的負載；

圖7a示出了在第二調諧階段，從封裝外部向用于氮化鎵晶體管的器件的柵極引線看到的柵極端子211的輸入阻抗軌跡的示例；和

圖7b示出了從ganfet源極端子212向上通過fet的柵極墊255，向具有封裝的器件柵極端子的雙電容器網絡看到的阻抗軌跡，其中所述封裝的器件柵極端子終止于50歐姆的負載。

根據以下給出的詳細描述并且結合附圖，所圖示的實施例的特征和優(yōu)點會變得更加明顯。

具體實施方式

如上所述，由于氮化鎵的有利材料性能，包括氮化鎵材料的晶體管對于高速、高電壓和高功率的應用是有用的。這些應用中的一些可能會對包括氮化鎵晶體管的器件有嚴格的性能要求。本申請發(fā)明人已經意識并且領會到，在晶體管的輸入處的適當的第二諧波終止能夠提高器件的峰值漏極效率(de)并且可能增大峰值輸出功率。此外，經由輸入網絡，合適的第二諧波終止能夠改進晶體管對于功率放大器構架的有用性，所述功率放大器構架包括但不限于j類、f類、逆f類、ab類放大器和多爾蒂(doherty)放大器。本申請發(fā)明人已經意識并且領會到，輸入網絡能夠與晶體管一起被集成到封裝中，并且能夠使用雙階段的方法來更好地抑制第二諧波產生并且使器件的輸入阻抗與目標值匹配。

作為介紹性解釋，圖1a和圖1b描繪了能夠被包括在以下描述的實施例中的單個場效應晶體管100的示例。晶體管可以由襯底105上的一個或更多個氮化鎵層114、112形成。晶體管100可以包括一個或更多個源極觸點120、一個或更多個柵極觸點130、以及一個或更多個漏極觸點140?？梢栽诰w管上沉積有一個或更多個鈍化層150。柵極的寬度wg可以從約10微米(μm)到約2毫米(mm)。溝道的長度lg可以從約0.02μm到約1.0μm。

當使用術語“上”、“相鄰”或者“之上”以描述層或者結構的位置時，在所描述的層與該層被描述為在其上、與其相鄰或在其之上的基礎層之間可能存在或者不存在一個或更多個材料層。當層被描述為“直接”或者“緊接”地在另一層上、與其相鄰或者在其之上時，不存在中間層。當層被描述為在另一層或者襯底“上”或者“之上”時，其可以覆蓋該整個層或襯底，或者該層或襯底的一部分。術語“上”和“之上”用于方便關于圖示的解釋，而不旨在作為絕對的方向參考。器件可以以與附圖中示出的取向不同的取向制造和實施(例如，繞水平軸轉動超過90度)。

在一些實施方式中，晶體管100形成為耗盡型高電子遷移率晶體管(hemt)。在一些實施例中，晶體管100可以形成為結型場效應晶體管(jfet)。在其他實施例中可以使用其他晶體管構架。其他晶體管構架可以包括但不限于金屬氧化物半導體場效應晶體管(mosfet)和金屬絕緣體半導體場效應晶體管(misfet)。

根據一些實施例，襯底105可以包括塊狀gan，盡管塊狀gan可能制造起來是昂貴的。在優(yōu)選的實施方式中，襯底可以包括硅。例如，襯底可以為塊狀單晶硅襯底或絕緣體上單晶硅(soi)。在一些實施例中，襯底105可以包括藍寶石或碳化硅。襯底105可以以晶片(例如硅半導體晶片)的形式，并且具有從約50mm到約450mm的直徑。在各實施例中，襯底的表面是單晶的，使得iii氮材料可以從襯底的表面外延地生長。根據一些實施例，硅襯底可以包括高電阻率的硅層或者區(qū)域。如本文中使用的，高電阻率被定義為大于100歐姆-厘米，大于1000歐姆-厘米或者甚至大于10000歐姆-厘米。在其他實施例中，硅襯底可以由漂浮區(qū)硅(111)組成，或者由磁直拉(mcz)硅(111)組成。襯底105的厚度可以約為1mm，小于725微米，小于675微米，小于625微米，小于約150微米，或者小于約50微米。

由于襯底和氮化鎵層114之間的晶格失配，可以在襯底上形成一個或更多個過渡層112。過渡層112可以包括直接沉積在襯底105上或者之上的緩沖層(例如ain)，接著是沉積在該緩沖層上的一個或更多個氮化鎵材料層。在美國專利第7,135,720號和美國專利第9,064,775號中描述了過渡層112的示例，通過引用的方式將這兩個專利的全部內容包括在本文中。

如本文中所用的，短語“氮化鎵材料”是指氮化鎵(gan)及其任何合金，例如氮化鋁鎵(alxga(1-x)n)、氮化銦鎵(inyga(1-y)n)、氮化鋁銦鎵(alxinyga(1-x-y)n)、氮磷砷化鎵(gaasxpyn(1-x-y))、氮磷砷化鋁銦鎵(alxinyga(1-x-y)asapbn(1-a-b))等。通常，在存在時，砷和/或磷處于低濃度(即，小于重量的5％)。在一些優(yōu)選實施例中，氮化鎵材料具有高濃度的鎵并且包括少量或者不包括鋁和/或銦。在高鎵濃度的實施例中，x+y的總和可以在一些實施方式中小于0.4，在一些實施方式中小于0.2，在一些實施方式中小于0.1，或者甚至在其他實施方式中更低。在一些情況下，優(yōu)選的是，至少一個氮化鎵材料層具有gan成分(即，x＝y(tǒng)＝a＝b＝0)。例如，其中形成有晶體管溝道的有源層可以具有gan成分。氮化鎵材料可以是n型或p型摻雜的，或者可以是本征的。在美國專利第6,649,287號中描述了合適的氮化鎵材料，該專利的全部內容通過引用被包括在本文中。在一些實施方式中，優(yōu)選的是，至少一個氮化鎵層由一個或更多個器件層構成，包括例如溝道層，形成在溝道層之上的阻擋層，形成在溝道層之下的后阻擋層，形成在阻擋層和溝道層之間的間隔層或者中間層，和/或形成在阻擋層之上的一個或更多個封蓋層。還可以優(yōu)選的是，器件層形成位于阻擋(后阻擋)和溝道器件層的界面區(qū)域處的、包括二維電子氣(2deg)和/或二維空穴氣(2dhg)的高電子遷移率晶體管(hemt)。在一些情況下，該hemt可以是耗盡型(常開)或者增強型(常關)晶體管。

根據一些實施例，晶體管100包括氮化鎵材料層114，所述氮化鎵材料層114包括源極、溝道和在源極、柵極和漏極觸點之下的漏極區(qū)域。在氮化鎵材料層114中的源極和漏極之間的載流子傳輸由施加到柵極觸點130的電壓來控制。由于氮化鎵材料層114包括器件的有源區(qū)域，因此其可能具有對于集成電路級gan而言常見的低缺陷密度。例如，缺陷密度可能在一些實施方式中小于約10⁹cm^-2，并且在一些實施方式中小于約10⁸cm^-2。過渡層112中的缺陷密度可能更高。氮化鎵材料層114的厚度可以從約50nm到約1500nm。在一些實施方式中，氮化鎵材料層114具有gan成分。

每個都像圖1a到1b中圖示的晶體管的多個晶體管100可以被包括在如圖2a所描繪的形成在半導體管芯上的功率晶體管200中。例如，多個源極觸點120、柵極觸點130、漏極觸點140可以以線性陣列形成在基礎的氮化鎵材料層上。陣列中源極、柵極、漏極觸點的數量可以決定功率晶體管的有源區(qū)域的長度ld。例如，根據一些實施例，有源區(qū)域的長度ld可以從約1mm到約50mm。增加源極、柵極、漏極觸點的數量使功率晶體管能夠處理的功率大小近似線性地增加。此外，增加柵極寬度wg能夠增加器件能夠處理的功率大小。在一些實施例中，可以在外周值方面對功率晶體管的每單位長度的額定功率密度進行規(guī)定，所述外周值約等于在晶體管中使用的柵極的數量與其相應的柵極寬度wg的乘積。根據一些實施方式，本實施例的晶體管的額定功率密度為約1瓦特每毫米(w/mm)到約15w/mm，其中，長度是就外周值而言的。

在一些情況下，還可以在施加至晶體管的漏極電壓vdd方面對功率晶體管進行限定。例如，功率晶體管可以被設計為在介于0v和約28v之間的vdd下安全地工作。在一些情況下，功率晶體管可以被設計為在介于0v和約50v之間的vdd下安全地工作。在其他情況下，功率晶體管可以被設計為在約等于50v或者更大的vdd下安全地工作。在一些實施例中，可以在外周值和施加到功率晶體管的工作漏極電壓方面對功率晶體管的每單位長度的額定功率密度進行規(guī)定。

可以存在在襯底105之上圖案化的一定數量的金屬互連件270，其將源極、柵極、漏極觸點連接到位于管芯上的相應柵極墊255、源極墊250以及漏極墊260?？梢栽诙鄠€層面上形成互連件270。可以存在沿著功率晶體管的長度方向形成的、與各晶體管的源極、柵極、漏極觸點相鄰的多個柵極墊、源極墊和漏極墊。柵極墊、源極墊和漏極墊的尺寸可以被確定為允許線焊接到其他電路部件。例如，所述墊在一側上的長度可以為至少20微米。所述墊、互連件和觸點可以含有金屬(例如金、銅、鋁)或者金屬的組合。在一些實施例中，對于墊，可以在沉積更導電的材料(例如金、銅、鎳或鋁)之前在層上沉積薄的粘附層(例如鈦或鉻)。在一些實施方式中，電極可以連接到導電元件。例如，源極、漏極和/或柵極電極可以連接到場板。此外，在一些情況下，墊或電極可以電連接到穿過晶圓的導電通孔，例如，以通過形成于襯底后側的導電源極通孔和背金屬層使晶體管的源極接地。

封裝功率晶體管可以包括如圖2a所示連接到柵極墊的多條接合線225?？梢源嬖谂c源極墊和漏極墊相連的另外的接合線。與一個墊相連的可以有多于一條的接合線。例如，如圖2b所示，可以存在與漏極墊260相連并且以規(guī)則的間距間隔開的多條接合線264。在一些情況下，接合線可以以不規(guī)則的間距間隔開。與墊相連的接合線的間距可以為約100微米到約0.5mm。與柵極墊相連的接合線的間距可以與連接到源極墊和漏極墊的接合線的間距相同或者不同。接合線可以含有金或者任何其他合適的金屬，并且可以提供到將功率晶體管容置在其中的封裝的相應源極、漏極或者柵極引線的電連接。在一些實施方式中，接合線可以例如利用球焊或者楔形焊接連接到接合墊。在一些情況下，還可以代替接合線或者在接合線之外額外地使用帶狀連結件。

根據一些實施例，封裝功率晶體管206可以包括功率晶體管200和輸入匹配網絡202，所述輸入匹配網絡202被配置為在功率晶體管的基本工作頻率下轉換阻抗，并且在基本頻率的第二諧振下減小或終止功率?？梢酝ㄟ^針對特定工作頻率調節(jié)輸入匹配網絡來對封裝功率晶體管206進行調諧。工作頻率根據一些實施方式可以從約500mhz到約6ghz，或者可以從約1ghz到約6ghz。

在一些實施例中，如圖2a到2b所示，輸入匹配網絡202可以包括與功率晶體管200的柵極墊255相連的第二電容器c2220和第一電容器c1210。在一些實施方式中，電容器可以包括在硅上形成的集成電容器。在一些實施方式中，電容器可以包括在砷化鎵上形成的集成電容器。施加到封裝功率晶體管206的柵極端子211的射頻信號(或者其他高頻信號)可以通過第一和第二電容器和互連接合線耦接到柵極墊255。在一些實施方式中，可以在輸入匹配網絡中包括另外的部件(例如，集成無源器件)。此外，來自于封裝材料的寄生阻抗和封裝的幾何結構和部件布局可能影響并且有助于輸入匹配網絡202。

可以存在具有相關聯的電感的多條接合線215，其將第二電容器220的電極連接到第一電容器210的電極。此外，可以存在將第二電容器220連接到功率晶體管封裝的輸入端子(例如連接到柵極引線或者引腳)的多條接合線225。與柵極墊相連的接合線225的間距可以與連接兩個電容器的接合線215的間距以及將第二電容器連接到封裝引線的接合線205的間距相同或者不同。

圖2a示出了根據一些實施例的功率晶體管的僅一部分。功率晶體管可以沿長度方向ld比圖示的延伸得更遠。例如，可以重復圖示結構。第一和第二電容器可以沿著器件的柵極墊和源極墊比圖示的延伸得更遠。電容器的長度可以大于、約等于或小于晶體管有源區(qū)域的長度ld。根據一些實施方式，第一和第二電容器210、220的電容與有源區(qū)域長度ld大約線性地成比例。根據一些實施例，第一電容器的每單位長度(在ld方向上)的電容可以從約1皮法/毫米(pf/mm)到約10pf/mm。根據一些實施例，第二電容器的每單位長度的電容可以從約1pf/mm到約20pf/mm。在一些情況下，第一電容器210的值可以從約5pf到約60pf。在一些情況下，第二電容器220的值可以從約5pf到約60pf。

圖2b描繪了根據一些實施例的封裝功率晶體管206的剖視圖。根據一些實施例，第二電容器220可以通過接合線205連接到功率晶體管的第一鰭形柵極輸入端子211。導電安裝件212可以充當源極觸點，并且通過接合線或者導電的穿過晶圓的源極通孔(未示出)連接到源極墊250。漏極墊260可以通過接合線264連接到封裝功率晶體管206的漏極端子213。漏極端子也可以是鰭形的。在一些實施例中，封裝功率晶體管206可以還包括連接在一個或更多個漏極墊260和漏極端子213之間的輸出匹配網絡(未示出)。輸出匹配網絡可以包括分路電容器和使該電容器的電極連接到漏極墊260和漏極端子的接合線或者帶狀連結件。根據一些實施例，包括功率晶體管200和雙電容器輸入匹配網絡的管芯可以被封裝在金屬陶瓷套204中。在一些情況下，套204可以含有塑料，或者封裝可以含有塑料包覆成型套。在一些實施方式中，封裝可以包括陶瓷氣腔、塑料氣腔或者塑料包覆成型封裝。

圖2c到2d描繪了根據一些實施例的封裝功率晶體管206的另外的視圖。應注意，雖然圖2c表示了本發(fā)明的一個示例性實施例，但是可以實施含有每個都具有其相應匹配網絡202(元件210、220和接合線)的兩個或更多個氮化鎵基晶體管200的其他封裝配置，以將封裝產品增加到更高的輸出功率水平。

如上所述，可以通過調節(jié)輸入匹配網絡202的部件(例如通過為至少第一和第二電容器c1和c2選擇電容值)而為所期望的應用對封裝功率晶體管206進行調諧。在一些實施例中，應用可以具有期望或目標工作頻率或者頻率范圍(例如，對于無線通信或者雷達的載波頻率)和目標工作功率。目標功率的實現可以包括選擇有源區(qū)域長度ld和/或單晶體管柵極寬度wg。在一些實施方式中，可以通過將多個封裝功率晶體管206組裝到同一器件板上來滿足目標工作功率。例如，多個功率晶體管(封裝或者未封裝的)可以被組裝到同一電路板上并且被配置為作為單個功率晶體管在輸入信號上并聯地工作。

本申請發(fā)明人已經意識并且領會到，能夠利用在其中對第一和第二電容器c1、c2的值分別進行調整的雙階段過程對封裝功率晶體管206進行調諧以獲得目標工作頻率?？梢栽跀抵的M的協助下或者利用經驗方法執(zhí)行該調諧過程。例如，可以利用軟件工具(例如可從加利福尼亞圣羅莎的keysight科技有限公司獲取的先進設計系統(tǒng)(ads))進行調諧。其他合適的軟件工具包括但不限于可從加利福尼亞埃爾塞貢多的awr公司獲取的niawr設計環(huán)境以及可從紐約北錫拉丘茲的sonnet軟件獲取的軟件工具。在一些情況下，在為第一和第二電容器選擇電容值之前可以重復調諧過程。

在第一設計階段，在跨過晶體管的目標工作頻率或者工作頻率范圍的頻率范圍上確定晶體管和輸入匹配網絡的一部分的散射參數s11曲線。在該第一階段，包括第一電容器c1的第一電容性分路連接到晶體管200的至少一個柵極墊255，而第二電容器c2不存在或者還未連接。此外，在確定s11曲線時，包括柵-源電容cgs。例如，輸入信號可以被施加到封裝器件的柵極引線并且頻率覆蓋約0.5ghz到約10ghz的任意范圍。然后可以確定所獲得電路的s11散射參數曲線并且將其繪制在史密斯圓圖300上，如圖3a所示。s11參數曲線表示施加到輸入端口(例如，封裝晶體管的第一電容性分路或者柵極引線)的從功率晶體管反射或者耦接回來的信號的量。

為了解釋，功率晶體管的用于第一設計階段的部分的粗略電路模型可以包括如圖3b的電路350中配置的那樣的元件。包括電容器c1的第一電容性分路連接到至少一個柵極墊255。在完整的電路模型中可以包括另外的元件(例如由于在晶體管m1的rf輸入和柵極之間的接合線而產生的電感、在晶體管m1的柵極和源極以及柵極和漏極之間的寄生電容、寄生的封裝阻抗等)。在一些實施方式中，可以根據完整的電路模型數值地為數個電容值c1計算出試驗頻率范圍內的s11參數值。在確定s11時，可以向功率晶體管的柵極端子施加柵極偏置電壓vgs，以將晶體管偏置到其目標靜態(tài)工作點。

如圖3a的史密斯圓圖所示，實驗電容值的s11310曲線可以具有諧振回路320。為了將放大器調諧至目標頻率，可以在跟蹤諧振回路320的位置的同時，改變第一電容器c1的值和/或接合線225的一個或更多個結構方面(數量、尺寸、長度、材料、間隔、直線度)。本申請發(fā)明人已經發(fā)現，改變第一電容器的值和/或改變接合線的方面能夠改變諧振回路320在頻率上的位置。本申請發(fā)明人已經意識并且領會到，在諧振回路的峰值位于功率晶體管的目標頻率的大約兩倍處時，封裝功率晶體管206會具有改進的漏極效率(增加了最高10％或更多)。在圖3a中以“o”符號指示目標頻率，并且以“x”符號指示目標頻率的兩倍。相應地，第一電容器c1的值可以被調節(jié)，直到諧振回路峰值移至封裝功率晶體管206的目標頻率的大約兩倍。如第二s11曲線312所示，調節(jié)電容器c1的值可以使共振峰值移至更高的頻率。例如，如果功率晶體管的目標頻率為2.5ghz，那么第一電容器c1的值就可以被調節(jié)直到諧振回路位于大約5ghz。

在一些實施例中，晶體管和輸入匹配網絡被調諧至的目標頻率可以為最終封裝器件的目標工作頻率。在一些實施方式中，目標頻率可以是封裝器件工作的指定頻率范圍的上限的頻率值。

在第二調諧階段，包括第二電容器c2的第二電容性分路被包括在輸入網絡中，并且重復確定s11。可以調節(jié)c2的值，以獲得在目標頻率下的封裝功率晶體管的期望的匹配輸入阻抗。在一些實施方式中，還可以調節(jié)影響封裝晶體管的柵極引線和第一電容性分路之間的阻抗的其他元件。其他元件可以包括接合線(例如，改變接合線的數量)、集成無源器件和封裝的結構和/或材料。

僅作為示例，一種應用可能要求封裝晶體管的輸入阻抗為10歐姆。相應地，可以調節(jié)第二電容器和其他元件，直到相應的s11曲線412在基本或者目標頻率處示出了約10歐姆的輸入阻抗，如圖4a所示。用于第二設計階段的封裝功率晶體管的粗略電路模型可以包括如圖4b的電路450中配置的那樣的元件。包括第二電容器c2的第二電容性分路可以連接到第一電容性分路。該電路模型沒有示出在輸入匹配網絡的完整電路模型中可能含有的與接合線相關聯的電感、寄生電容或者寄生阻抗。

根據一些實施例，一次或更多次重復進行在第一調諧階段和第二調諧階段中的電容值的調節(jié)可以用于更好地定位諧振回路和匹配封裝功率晶體管206的輸入阻抗。在重復進行期間，第二電容器可以保持連接到輸入網絡。在一些情況下，可以調節(jié)電容和其他值以獲得目標實數輸入阻抗。目標輸入阻抗可以具有在0歐姆到約100歐姆之間。根據一些實施例，輸入阻抗可以匹配到±10％之內。

圖5描繪了根據一些實施例的、與用于調諧封裝功率晶體管的方法500相關聯的動作的流程圖。調諧放大器的方法可以包括確定(步驟510)功率晶體管的目標頻率。在一些實施方式中，消費者可以為特定應用指定目標頻率。在一些情況下，特定應用可能要求目標頻率處于一定范圍內(例如，以滿足無線通信協議)。設計者可以基于特定應用的需要確定目標頻率。

方法500可以還包括以下動作：改變(步驟520)與功率晶體管的至少一個柵極觸點相連的第一電容性分路中的電容器c1的值，同時確定在沒有第二電容器c2存在的情況下的電路的s11曲線?？梢愿淖僣1直到s11曲線的諧振回路位于在步驟510中確定的目標頻率的大約兩倍處。然后，可以將包括第二電容器c2的第二電容性分路添加(步驟530)到輸入匹配網絡(例如，連接到第一電容性分路)。

方法500可以還包括改變(步驟540)第二電容器c2的值改變以阻抗匹配封裝功率晶體管的輸入。步驟540可以包括在改變c1的同時確定電路的s11曲線，能夠根據所述曲線確定輸入阻抗。在一些實施例中，可以為特定的應用選擇所期望得到的輸入阻抗。例如，消費者可以指定將驅動功率晶體管的器件的輸出阻抗，并且設計者可以使輸入阻抗匹配該指定的輸出阻抗。在一些實施方式中，可以將輸入阻抗選擇為常見的值，例如50歐姆。

在一些實施方式中，一種方法可以包括確定(步驟545)是否有必要重復進行調諧過程。如果確定需要重復進行調諧，則可以在連接有c2的同時至少重復進行改變(步驟520)第一電容器c1的動作。在一些情況下，還可以重復進行改變(步驟540)第二電容器的動作。

根據一些實施例，用于調諧封裝功率晶體管的方法500可以包括選擇使s11諧振回路(在電路中不存在c2的情況下)處于目標頻率的大約兩倍處的兩個輸入電容器c1和c2的值，并且將封裝晶體管的輸入阻抗轉換成期望的匹配阻抗(通過具有電路器c2的第二電容性分流器)。然后可以制造具有輸入電容的選擇值的多個封裝功率晶體管。

本申請發(fā)明人已經意識并且領會到，如上所述的調諧功率晶體管的輸入網絡能夠顯著地提高封裝晶體管的漏極效率。例如，該調諧能夠產生在一些實施例中從50％到55％、在一些實施例中從55％到60％、在一些實施例中從60％到65％、在一些實施例中從65％到75％的漏極效率。在一些情況下，所述調諧能夠提供在最高大約3.8ghz的頻率下的從約65％到約80％的峰值漏極效率。在一些實施例中，對輸入網絡進行調諧能夠提供在最高大約6ghz的頻率下的從約65％到約80％的峰值漏極效率。

雖然上述結構、電路和方法是主要針對氮化嫁晶體管描述的，但是在高速晶體管的其他實施例中可以使用其他半導體材料。一些實施例可以包括含有sic、sige、gaas、inp和cdte的異質結晶體管。

示例

本示例示例性描繪用于氮化鎵功率晶體管的一個實施例的調諧過程。晶體管封裝類似于圖2b所示的晶體管封裝，并且晶體管的有源區(qū)域的外周值為大約24.2mm。十二條接合線連接件在晶體管的柵極墊255和第一電容性分路的第一電容器c1之間。第一電容性分路位于管芯之外，但是在晶體管封裝之內。接合線以大約380微米的間距間隔開。接合線是直徑為大約25微米的金。在第一調諧階段，調節(jié)電容器c1以使s11曲線的諧振回路峰值320位于大約5300mhz，如圖6a所示。在模型中包含了柵-源電容cgs。電容器c1的值被選擇為20pf。

作為參考，在第一調諧階段期間確定從往回向第一電容性分路中看到的功率晶體管的源極-端子阻抗曲線(其提供了對從源極端子212通過柵極墊255朝向柵極引線看到的阻抗的測量值)。在圖6b中示出了源極-端子阻抗曲線。該示例中的cgs、接合線、電容器和封裝的組合提供了在5.3ghz(目標頻率的第二諧波)下接近零歐姆(短)的源極-端子阻抗曲線。

在第二調諧階段，在輸入網絡中添加了包括第二電容器c2的第二電容性分路并且隨著c2的電容的改變再次確定s11曲線。當c2被選擇為20pf時，如圖7a所示，找出了大約5歐姆的所期望得到的基本頻率處阻抗。作為參考，為雙電容器網絡確定源極-端子阻抗曲線(其提供了從源極端子212通過柵極墊255朝向柵極引線看到的阻抗的測量值)并且所述源極-端子阻抗曲線在圖7b中被示出。該曲線示出了在大約第二諧波頻率下的接近于零的阻抗(短)。本申請發(fā)明人已經發(fā)現，這種在第二諧波下的低阻抗意味著封裝晶體管會提供改進的在基本工作頻率下的漏極效率。對于該器件，利用調諧的雙電容器輸入網絡使漏極效率從大約63％提高至約70％。

結論

術語“大約”、“約”可能被用來指在一些實施例中處于目標尺寸的±20％內、在一些實施例中處于目標尺寸的±10％內、在一些實施例中處于目標尺寸的±5％內、在一些實施例中處于目標尺寸的±2％內。術語“大約”、“約”可能包括目標尺寸。

本文中描述的技術可以被實施為具有至少一些所述動作的方法。作為方法的一部分執(zhí)行的動作可以以任何合適的方式排序。相應地，可以構造其中動作以與所描述的順序不同的順序來執(zhí)行的實施例，所述實施例可以包括同時執(zhí)行一些動作，即使這些動作在示例性實施例中被描述為依次的動作。此外，方法可以在一些實施例中包括比描述的動作多的動作，而在一些實施例中包括比描述的動作少的動作。

雖然由此已經描述了本發(fā)明的至少一個示例性實施例，但是對于本領域技術人員，會容易地進行各種改動、修改和改進。這些改動、修改和改進旨在落入本發(fā)明的精神和范圍內。相應地，以上的描述僅是示例性而非限制性的。本發(fā)明僅由所附權利要求及其等同所限定。