本發(fā)明屬于模擬電路設(shè)計(jì)技術(shù)領(lǐng)域，具體涉及一種應(yīng)用于cmos圖像傳感器的陣列逐次逼近式模數(shù)轉(zhuǎn)換器。

背景技術(shù)：

隨著cmos技術(shù)的飛速發(fā)展，各種系統(tǒng)對(duì)模數(shù)轉(zhuǎn)換器的要求也越來越高。目前adc的發(fā)展趨勢(shì)主要有以下兩個(gè)方向:

1、向低功耗，面積小方向發(fā)展

隨著集成電路的規(guī)模越來越大，功耗成為了各個(gè)性能類似的芯片比較的重要指標(biāo)。對(duì)著cmos技術(shù)的發(fā)展，cmos的工藝不斷進(jìn)步，從幾u(yù)m下降到現(xiàn)在的幾十nm，同時(shí)各個(gè)模塊所要求的供電電壓也在不斷地降低。通過電源休眠工作方式，低電壓等措施核技術(shù)，不斷的改進(jìn)功耗。這些都非常符合現(xiàn)在便攜式電子設(shè)備的要求。

2、向高性能方向發(fā)展

通過新型的電路結(jié)構(gòu)設(shè)計(jì)，結(jié)合現(xiàn)在不斷進(jìn)步的工藝，補(bǔ)償?shù)燃夹g(shù)，adc的性能也不斷地被提高，向著高速、高精度方向發(fā)展。其中，逐次逼近式模數(shù)轉(zhuǎn)換器(saradc)是一種中高精度和中等速度的模數(shù)轉(zhuǎn)換器，優(yōu)點(diǎn)是面積小、功耗低、速度快等，常被應(yīng)用于雷達(dá)、通信、圖像傳感等領(lǐng)域。逐次逼近式模數(shù)轉(zhuǎn)換器(saradc)通常采用電荷重分配型結(jié)構(gòu)，由于電容型逐次逼近式模數(shù)轉(zhuǎn)換器的單位電容總量與模數(shù)轉(zhuǎn)換器(adc)精度成指數(shù)關(guān)系，對(duì)于較高精度的逐次逼近式模數(shù)轉(zhuǎn)換器(saradc)而言，電容總量和芯片面積會(huì)急劇增加，開關(guān)電容切換時(shí)消耗的動(dòng)態(tài)功耗也隨之增大。

因此，對(duì)于高精度的電容型逐次逼近式模數(shù)轉(zhuǎn)換器，通常需要使用大電容，這樣造成的結(jié)果是：充放電功耗大，制作芯片所需要的面積大，經(jīng)濟(jì)成本提高等。同時(shí)由于模數(shù)轉(zhuǎn)換器精度的提高，電容失配，比較器比較錯(cuò)誤等對(duì)于模數(shù)轉(zhuǎn)換器影響更大，這些都限制了逐次逼近式模數(shù)轉(zhuǎn)換器的設(shè)計(jì)。

技術(shù)實(shí)現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的是提供一種應(yīng)用于cmos圖像傳感器(cmosimagesensor以下簡稱為cis)的逐次逼近式模數(shù)轉(zhuǎn)換器，這種架構(gòu)的模數(shù)轉(zhuǎn)換器能夠?qū)崿F(xiàn)高精度，同時(shí)有效減少了電容陣列所需面積。

本發(fā)明提供了一種應(yīng)用于cmos圖像傳感器的高精度陣列模數(shù)轉(zhuǎn)換器，包括采樣保持電路、比較器、數(shù)模轉(zhuǎn)換器(adc)、逐次逼近寄存器及數(shù)字糾錯(cuò)電路(dec)；所述模數(shù)轉(zhuǎn)換器采用全差分結(jié)構(gòu)，輸入信號(hào)經(jīng)過采樣保持電路輸出給電容陣列頂級(jí)板同時(shí)接入比較器輸入端，比較器輸出端與逐次逼近寄存器相連，逐次逼近寄存器根據(jù)比較器結(jié)果控制電容陣列并將其存儲(chǔ)，輸出給數(shù)字糾錯(cuò)電路，得到最終的二進(jìn)制輸出。

進(jìn)一步地，所述的模數(shù)轉(zhuǎn)換器采用基于電荷重分配原理的分段式電容架構(gòu)，將模數(shù)轉(zhuǎn)換器電容陣列分為三段，通過橋接電容進(jìn)行連接。

進(jìn)一步地，所述的每一段模數(shù)轉(zhuǎn)換器電容陣列均采用非二進(jìn)制的冗余電容陣列。

進(jìn)一步地，所述的模數(shù)轉(zhuǎn)換器采用電容頂級(jí)板采樣，即采樣之后立即進(jìn)行比較，可以節(jié)省一半的電容陣列。同時(shí)在沒有共模電平輸入的情況下，可以保證逐次逼近的信號(hào)線在每次轉(zhuǎn)換過程中最終在同一共模電壓的情況下進(jìn)行比較。

進(jìn)一步地，所述的模數(shù)轉(zhuǎn)換器中采用了相關(guān)反向開關(guān)的開關(guān)邏輯模塊；其中，開關(guān)邏輯模塊包括開關(guān)邏輯運(yùn)算模塊及開關(guān)邏輯控制模塊；

所述開關(guān)邏輯運(yùn)算模塊，包括延遲模塊、異或門、與非門、與門；其中，異或門第一輸入端第二輸入端分別為兩次比較器的輸出結(jié)果，異或門的輸出連接與非門的第一輸入端，逐次逼近寄存器輸出的上升沿控制時(shí)鐘經(jīng)過延遲模塊連接與非門的第二輸入端，與非門的輸出連接與門的第一輸入端，模數(shù)轉(zhuǎn)換器的采樣時(shí)鐘連接與門的第二輸入端；

所述開關(guān)邏輯控制模塊，包含兩種不同的架構(gòu)；第一種邏輯控制模塊架構(gòu)用于控制電容的底極板電壓，包含d觸發(fā)器，反相器；比較器的輸出結(jié)果連接d觸發(fā)器的d端，逐次逼近寄存器的上升沿控制信號(hào)連接d觸發(fā)器的c端，開關(guān)邏輯運(yùn)算模塊的與門輸出端連接d觸發(fā)器的rn端，d觸發(fā)器的q端連接反相器的輸入端，反相器的輸出端連接對(duì)應(yīng)電容底極板；第二種邏輯控制模塊架構(gòu)用于控制電容c2、c3、c4、c5、c6、c8、c9、c10、c11、c12、c13、c14、c15的底極板電壓，包含d觸發(fā)器，延時(shí)模塊，與門及反相器；比較器的輸出結(jié)果連接d觸發(fā)器的d端，逐次逼近寄存器的上升沿控制信號(hào)連接d觸發(fā)器的c端，模數(shù)轉(zhuǎn)換器采樣時(shí)鐘連接d觸發(fā)器的rn端，d觸發(fā)器的q端連接與門的第一輸入端，邏輯運(yùn)算模塊輸出端連接與門的第二輸入端，與門的輸出端連接反相器的輸入端，反相器的輸出端連接對(duì)應(yīng)電容的底極板。

所述開關(guān)邏輯即反復(fù)對(duì)同一電容進(jìn)行操作，采用這種開關(guān)邏輯的電容陣列，在需要轉(zhuǎn)換相同電容值(不同位)時(shí)，可以只轉(zhuǎn)動(dòng)同一個(gè)電容。這樣可以避免由于工藝造成的電容失配引起的電容值誤差對(duì)于模數(shù)轉(zhuǎn)換器的影響，提高了模數(shù)轉(zhuǎn)換器的線性度。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn)：

1、采用了基于電荷重分配原理的分段式電容架構(gòu)，整體架構(gòu)設(shè)計(jì)采用了分段電容設(shè)計(jì)。每段電容均采用非二進(jìn)制的電容陣列，并在此基礎(chǔ)上進(jìn)行電容陣列的權(quán)重調(diào)整，將較大的電容分裂為幾個(gè)小的電容。這種結(jié)構(gòu)的電容陣列可以為模數(shù)轉(zhuǎn)換器提供一定的冗余，防止了由于比較器的錯(cuò)誤比較結(jié)果和參考電壓上的噪聲對(duì)模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能造成下降。同樣高位、中位及低位電容陣列段間也采用冗余設(shè)計(jì)，使得模數(shù)轉(zhuǎn)換器在模擬域向數(shù)字域轉(zhuǎn)換的過程中不丟碼，為之后的處理過程提供原始數(shù)據(jù)基礎(chǔ)。

2、采用了非二進(jìn)制的冗余電容架構(gòu)。通過開關(guān)邏輯控制電路，整體操作中只需要轉(zhuǎn)換少數(shù)電容的下級(jí)板電壓，即可完成模數(shù)轉(zhuǎn)換器的逐次逼近過程。減小了由于工藝問題導(dǎo)致的電容失配而引起的動(dòng)態(tài)性能下降。并且我們?cè)O(shè)計(jì)的非二進(jìn)制的冗余電容陣列架構(gòu)設(shè)計(jì)可以通過簡單的數(shù)字校準(zhǔn)電路對(duì)模數(shù)轉(zhuǎn)換器得到的數(shù)字碼進(jìn)行處理得到最終所需要的二進(jìn)制碼。

3、采用頂級(jí)板采樣架構(gòu)，即采樣之后立即比較，可以節(jié)省一半的電容陣列。同時(shí)在沒有共模電平輸入的情況下，這樣可以保證逐次逼近的信號(hào)線在每次模數(shù)轉(zhuǎn)換過程最終都在共模電壓穩(wěn)定的情況下進(jìn)行比較。這種情況下預(yù)放大器具有一定增益，等效比較器輸入噪聲為較小的恒定值，從而提高模數(shù)轉(zhuǎn)換器的動(dòng)態(tài)性能。

4、將動(dòng)態(tài)比較器的輸出信號(hào)，經(jīng)過邏輯運(yùn)算產(chǎn)生再經(jīng)過延遲單元，得到的異步時(shí)鐘重新輸入至動(dòng)態(tài)比較器控制動(dòng)態(tài)比較器工作。

附圖說明

圖1：傳統(tǒng)技術(shù)中的saradc結(jié)構(gòu)示意圖；

圖2：傳統(tǒng)技術(shù)中的saradc電路原理圖；

圖3：傳統(tǒng)技術(shù)中的saradc轉(zhuǎn)換圖(前五位)；

圖4：本發(fā)明提出的saradc的整體架構(gòu)圖；

圖5：本發(fā)明提出的saradc的電路原理圖；

圖6：帶有電容值的saradc電路原理圖；

圖7：本發(fā)明的模數(shù)轉(zhuǎn)換器與傳統(tǒng)模數(shù)轉(zhuǎn)換器的montecarlo仿真結(jié)果enob對(duì)比圖；

圖8：本發(fā)明的模數(shù)轉(zhuǎn)換器與傳統(tǒng)模數(shù)轉(zhuǎn)換器montecarlo仿真結(jié)果rmsdnl對(duì)比圖。

具體實(shí)施方式

下面將結(jié)合說明書附圖，對(duì)本發(fā)明做進(jìn)一步的說明。

如圖2所示，該saradc采用全差分結(jié)構(gòu)。以一端為例：在采樣階段，電容的底級(jí)板連接到vip，電容頂級(jí)板連接到共模電壓vcm。接下來，最高位電容頂級(jí)板由共模電壓vcm轉(zhuǎn)換到vrefp，其他位電容頂級(jí)板轉(zhuǎn)換到接vrefn。這時(shí)比較器進(jìn)行第一次比較并輸出比較結(jié)果，如果vip大于vin，則最高位(簡稱msb)值b1為二進(jìn)制1，反之，為0，同時(shí)最高位電容頂級(jí)板轉(zhuǎn)換到接vrefn。然后次高位電容頂級(jí)板接到vrefp，比較器進(jìn)行第二次比較并輸出比較結(jié)果。該adc重復(fù)這個(gè)過程直至最低位(lsb)的數(shù)值確定。

圖3為圖2所示saradc前5位vip，vin的轉(zhuǎn)換過程。

采樣階段，p端所有電容底極板連接到電壓vip，n端所有電容底極板連接到電壓vin。開關(guān)sp1，sn1閉合，所有電容頂級(jí)板連接到共模電壓vcm。比較階段，開關(guān)sp1、sn1斷開，p端電容c1對(duì)應(yīng)的開關(guān)sp2接到vrefp，p端其他位電容開關(guān)接到vrefn，n端電容c1對(duì)應(yīng)的開關(guān)sn2接vrefn，n端其他位電容開關(guān)接到vrefp。如圖3所示，第一次比較，對(duì)應(yīng)的bout輸出第一位b1為數(shù)字碼1，p端電容c2對(duì)應(yīng)的開關(guān)sp3由vrefn轉(zhuǎn)接到vrefp，n端電容c2對(duì)應(yīng)的開關(guān)sn3由vrefp轉(zhuǎn)接到vrefn。兩端其他位電容開關(guān)狀態(tài)保持不變。如圖所示第二次比較結(jié)果為b2位輸出數(shù)字碼1，p端電容c3對(duì)應(yīng)的開關(guān)sp4由vrefn轉(zhuǎn)接到vrefp，n端電容c3對(duì)應(yīng)的開關(guān)sn4由vrefp轉(zhuǎn)接到vrefn。兩端其他位電容開關(guān)狀態(tài)保持不變。接下來進(jìn)行第三次比較，b3為0。p端電容c3對(duì)應(yīng)的開關(guān)sp4由vrefp轉(zhuǎn)接到vrefn，n端電容c3對(duì)應(yīng)的開關(guān)sn4由vrefn轉(zhuǎn)接到vrefp。p端電容c4對(duì)應(yīng)的開關(guān)sp5由vrefn轉(zhuǎn)接到vrefp，n端電容c4對(duì)應(yīng)的開關(guān)sn5由vrefp轉(zhuǎn)接到vrefn。第四次比較，b4為1。p端電容c5對(duì)應(yīng)的開關(guān)sp6由vrefn轉(zhuǎn)接到vrefp，n端電容c5對(duì)應(yīng)的開關(guān)sn6由vrefp轉(zhuǎn)接到vrefn。第五次比較，b5為1。p端電容c6對(duì)應(yīng)的開關(guān)sp7由vrefn轉(zhuǎn)接到vrefp，n端電容c6對(duì)應(yīng)的開關(guān)sn7由vrefp轉(zhuǎn)接到vrefn。

以上為圖3所示的傳統(tǒng)模數(shù)轉(zhuǎn)換器前五位(bit)比較過程。

圖4為本發(fā)明提出的異步逐次逼近式模數(shù)轉(zhuǎn)換器的系統(tǒng)框架圖，包括采樣保持電路、比較器、數(shù)模轉(zhuǎn)換器(dac)、逐次逼近寄存器及數(shù)字糾錯(cuò)電路(dec)；所述模數(shù)轉(zhuǎn)換器采用全差分結(jié)構(gòu)，輸入信號(hào)經(jīng)過采樣保持電路輸出給電容陣列頂級(jí)板同時(shí)接入比較器輸入端，比較器輸出端與逐次逼近寄存器相連，逐次逼近寄存器根據(jù)比較器結(jié)果控制電容陣列并將其存儲(chǔ)，輸出給數(shù)字糾錯(cuò)電路，得到最終的二進(jìn)制輸出。

如圖5所示：本發(fā)明提出的saradc為全差分結(jié)構(gòu)。該adc應(yīng)用電容頂級(jí)板采樣的分段式非二進(jìn)制冗余電容陣列。本發(fā)明提出的saradc相對(duì)于圖2所示的傳統(tǒng)saradc，節(jié)省了一次電容轉(zhuǎn)換，同時(shí)也節(jié)省了一半的電容陣列。saradc接收差分輸入信號(hào)vip/vin并輸出數(shù)字碼dout[n+4:0]，其中，輸出數(shù)字碼dout[n:0]中的位(bit)n為最高有效位(msb)。

如圖5所示，msb段電容c1被拆分為電容c1-1，c1-2。電容c1-1又分為兩個(gè)電容：電容分別與電容c2，c3取值相同。電容c1-2又分為三個(gè)電容：其分別與電容c4，c5，c6電容值相等。lsb1段電容c7被拆分為電容c7-1，c7-2。電容c7-1又分為兩個(gè)電容：電容分別與電容c8，c9取值相同。電容c7-2又分為三個(gè)電容：其分別與電容c10，c11，c12電容值相等。lsb2段電容c13，c14，c15，c16電容取值遵循二進(jìn)制原理。

在下述過程中，我們將第一次比較結(jié)果稱為b1，第二次比較結(jié)果稱為b2，以此類推。

每一個(gè)數(shù)據(jù)轉(zhuǎn)換周期包括采樣階段和比較階段，其中比較階段分為18次比較過程。

在采樣階段，開關(guān)sp1,sn1閉合。電容陣列對(duì)模擬輸入信號(hào)vip/vin進(jìn)行取樣。msb段所有電容的頂級(jí)板連接輸入信號(hào)，電容c1-1、c1-2對(duì)應(yīng)的開關(guān)sp2、sp3、sp6、sp7、sp8、sn2、sn3、sn6、sn7、sn8接到refn，電容c2、c3、c4、c5、c6對(duì)應(yīng)的開關(guān)sp4、sp5、sp9、sp10、sp11、sn4、sn5、sn9、sn10、sn11接到電壓refp上。lsb1段所有電容的頂級(jí)板連接輸入信號(hào)，電容c7-1、c7-2對(duì)應(yīng)的開關(guān)sp12、sp13、sp16、sp17、sp18、sn12、sn13、sn16、sn17、sn18接到refn，電容c8、c9、c10、c11、c12對(duì)應(yīng)的開關(guān)sp14、sp15、sp19、sp20、sp21、sn14、sn15、sn19、sn20、sn21接到電壓refp上。lsb2段所有電容的頂級(jí)板連接輸入信號(hào)，電容c13、c14、c15對(duì)應(yīng)的開關(guān)sp22、sp23、sp24、sn22、sn23、sn24、接到電壓refp，電容c16的底極板始終連接電壓refp。

采樣階段結(jié)束后，進(jìn)入比較階段，比較器將電容陣列采樣之后的信號(hào)進(jìn)行立即比較，開關(guān)sp1,sn1斷開。在第一次比較過程，如果比較結(jié)果vp>vn,則b1＝1，vn端的電容對(duì)應(yīng)的開關(guān)sn2，sn3接電壓refp，其他位電容開關(guān)保持不動(dòng)。如果vp<vn,則b1＝0，vp端的電容對(duì)應(yīng)得開關(guān)sp2，sp3接電壓refp，其他位電容開關(guān)保持不動(dòng)。

第二次比較過程中：如果b1＝1且b2＝1，則vp端電容c2對(duì)應(yīng)的開關(guān)sp4由接refp轉(zhuǎn)接到refn，如果b1＝1而b2＝0，將電容的開關(guān)sn2接到電壓refn，電容c2位的開關(guān)保持不動(dòng)；如果b1＝0而b2＝1，將電容的開關(guān)sn2接到電壓refn，電容c2位的開關(guān)保持不動(dòng)，如果b1＝0且b2＝0則vn端電容c2對(duì)應(yīng)的開關(guān)sn4由接refp轉(zhuǎn)接到refn。

第三次比較過程：如果b1＝1且b3＝1，即vp>vn，將vp端的電容c3對(duì)應(yīng)的開關(guān)sp5由refp接到refn，如果b1＝1而b3＝0，將vn端的電容對(duì)應(yīng)的開關(guān)sn3轉(zhuǎn)接到refn，電容c3的開關(guān)狀態(tài)保持不變；如果b1＝0而b3＝1，將vp端的電容對(duì)應(yīng)的開關(guān)sp3由refp接到refn，如果b1＝0且b3＝0，將vn端電容c3對(duì)應(yīng)的開關(guān)sp5轉(zhuǎn)接到refn。

第四次比較過程：如果vp>vn，b4＝1，將vn端的電容對(duì)應(yīng)的開關(guān)sn6，sn7，sn8由refn接到refp；如果vp<vn，b4＝0將vp端的電容對(duì)應(yīng)的開關(guān)sp6，sp7，sp8由refn接到refp。

第五次比較過程：如果b4＝1且b5＝1，將vp端的電容c4對(duì)應(yīng)的開關(guān)sp9由refp接到refn，如果b4＝1而b5＝0，將vn端的電容對(duì)應(yīng)的開關(guān)sn6轉(zhuǎn)接到refn；如果b4＝0而b5＝1，將vp端的電容對(duì)應(yīng)的開關(guān)sp6由refp接到refn，如果b4＝0且b5＝0，將vn端電容c4對(duì)應(yīng)的開關(guān)sn9轉(zhuǎn)接到refn。

第六次比較過程：如果b4＝1且b6＝1，將vp端的電容c5對(duì)應(yīng)的開關(guān)sp10由refp接到refn，如果b4＝1，b6＝0，將vn端的電容對(duì)應(yīng)的開關(guān)sn7轉(zhuǎn)接到refp；如果b4＝0而b6＝1，將vp端的電容對(duì)應(yīng)的開關(guān)sp7由refp接到refn，如果b4＝0且b5＝0，將vn端電容c5對(duì)應(yīng)的開關(guān)sn10轉(zhuǎn)接到refn。

第七次比較過程：如果b4＝1且b7＝1，將vp端的電容c6對(duì)應(yīng)的開關(guān)sp11由refp接到refn，如果b4＝1而b7＝0，將vn端的電容對(duì)應(yīng)的開關(guān)sn8轉(zhuǎn)接到refn；如果b4＝0而b7＝1，將vp端的電容對(duì)應(yīng)的開關(guān)sp8由refp接到refn，如果b4＝0且b7＝0，將vn端電容c6對(duì)應(yīng)的開關(guān)sn11轉(zhuǎn)接到refn。

第八次比較過程：如果vp>vn，b8＝1，vn端的電容對(duì)應(yīng)的開關(guān)sn12，sn13接電壓refp。如果vp<vn,則b8＝0，vp端的電容對(duì)應(yīng)的開關(guān)sp12，sp13接電壓refp。

第九次比較過程：如果b8＝1且b9＝1，則vp端電容c8對(duì)應(yīng)的開關(guān)sp14由接refp轉(zhuǎn)接到refn，如果b8＝1而b9＝0，將電容的開關(guān)sn12接到電壓refn；如果b8＝0而b9＝1，將電容的開關(guān)sn12接到電壓refn；如果b8＝0且b9＝0，vn端電容c8對(duì)應(yīng)的開關(guān)sn14由接refp轉(zhuǎn)接到refn。

第十次比較過程：如果b8＝1且b10＝1，將vp端的電容c9對(duì)應(yīng)的開關(guān)sp15由refp接到refn，如果b8＝1而b10＝0，將vn端的電容對(duì)應(yīng)的開關(guān)sn13轉(zhuǎn)接到refn；如果b8＝0而b10＝1，將vp端的電容對(duì)應(yīng)的開關(guān)sp13由refp接到refn，如果b8＝0且b10＝0，將vn端電容c9對(duì)應(yīng)的開關(guān)sn15轉(zhuǎn)接到refn。

第十一次比較過程：如果vp>vn，b11＝1，將vp端的電容對(duì)應(yīng)的開關(guān)sp16，sp17，sp18由refn接到refp；如果vp<vn，b11＝0將vn端的電容對(duì)應(yīng)的開關(guān)sn16，sn17，sn18由refn接到refp。

第十二次比較過程：如果b11＝1且b12＝1，將vp端的電容c10對(duì)應(yīng)的開關(guān)sp19由refp接到refn，如果b11＝1而b12＝0，將vn端的電容對(duì)應(yīng)的開關(guān)sn17轉(zhuǎn)接到refn；如果b11＝0而b12＝1，將vp端的電容對(duì)應(yīng)的開關(guān)sp17由refp接到refn，如果b11＝0且b12＝0，將vn端的電容c10對(duì)應(yīng)的開關(guān)sn19轉(zhuǎn)接到refn。

第十三次比較過程：如果b11＝1且b13＝1，將vp端的電容c11對(duì)應(yīng)的開關(guān)sp20由refp接到refn，如果b11＝1而b13＝0，將vn端的電容對(duì)應(yīng)的開關(guān)sn21轉(zhuǎn)接到refn；如果b11＝0而b13＝1，將vp端的電容對(duì)應(yīng)的開關(guān)sp17由refp接到refn，如果b11＝0且b13＝0，將vn端的電容c11對(duì)應(yīng)的開關(guān)sn20轉(zhuǎn)接到refn。

第十四次比較過程：如果b11＝1且b14＝1，將vp端的電容c12對(duì)應(yīng)的開關(guān)sp21由refp接到refn，如果b11＝1而b14＝0，將vn端的電容對(duì)應(yīng)的開關(guān)sn18轉(zhuǎn)接到refn；如果b11＝0而b14＝1，將vp端的電容對(duì)應(yīng)的開關(guān)sp18由refp接到refn，如果b11＝0且b14＝0，將vn端電容c12對(duì)應(yīng)的開關(guān)sn21轉(zhuǎn)接到refn。

第十五次比較過程：如果vp>vn，b15＝1，將vp端的電容c13對(duì)應(yīng)的開關(guān)sp22由refp接到refn，如果vp<vn，b15＝0，將vn端的電容c13對(duì)應(yīng)的開關(guān)sn22轉(zhuǎn)接到refn；

第十六次比較過程：如果vp>vn，b16＝1，將vp端的電容c14對(duì)應(yīng)的開關(guān)sp23由refp接到refn，如果vp<vn，b16＝0，將vn端的電容c14對(duì)應(yīng)的開關(guān)sn23轉(zhuǎn)接到refn；

第十七次比較過程：如果vp>vn，b17＝1，將vp端的電容c15對(duì)應(yīng)的開關(guān)sp24由refp接到refn，如果vp<vn，b17＝0，將vn端的電容c15對(duì)應(yīng)的開關(guān)sn24轉(zhuǎn)接到refn；

第十八次比較過程：如果vp>vn，b18＝1，如果vp<vn，b18＝0；

以上為所述模數(shù)轉(zhuǎn)換器的整個(gè)工作過程。

采用這種開關(guān)邏輯的電容陣列，在需要轉(zhuǎn)換相同電容值(不同位)時(shí)，可以只轉(zhuǎn)動(dòng)同一個(gè)電容。這樣可以避免由于工藝造成的電容失配引起的電容值誤差對(duì)于模數(shù)轉(zhuǎn)換器的影響，提高了模數(shù)轉(zhuǎn)換器的線性度。

圖6給出了所述模數(shù)轉(zhuǎn)換器每一位電容的取值。如圖所示，所述模數(shù)轉(zhuǎn)換器從整體上分為三段，通過橋接電容連接。為了避免寄生電容影響轉(zhuǎn)換器的線性度，橋接電容在取值上也具有一定的冗余。三段電容陣列每段都采用非二進(jìn)制冗余電容架構(gòu)設(shè)計(jì)。

圖7和圖8為傳統(tǒng)monotonicsaradc與本發(fā)明提出的采用頂級(jí)板采樣的分段式的非二進(jìn)制電容陣列sar在相同工藝電容matching情況下的10000次montecarlo仿真結(jié)果：enob的正態(tài)分布擬合及rmsdnl(微分非線性誤差)的對(duì)比圖。

其中兩種架構(gòu)的mean(enob)分別為13.78、13.63，對(duì)應(yīng)的std(enob)為0.37、0.54，根據(jù)正態(tài)分布的3sigma原則，兩種架構(gòu)對(duì)應(yīng)于我們?cè)O(shè)計(jì)的模數(shù)轉(zhuǎn)換器陣列的enob范圍分別為12.77-14.79，12.01-15.25，我們?cè)O(shè)計(jì)的模數(shù)轉(zhuǎn)換器的整體性能相對(duì)于傳統(tǒng)架構(gòu)有部分提升，且應(yīng)用于cis中大面陣多數(shù)量的列轉(zhuǎn)換器能保證整體模數(shù)轉(zhuǎn)換器陣列性能提升，相互行之間的差異減小。