本發(fā)明大體上涉及集成電路封裝，并且更具體來(lái)說(shuō)涉及用于保護(hù)集成電路免受攻擊的方法和器件。

背景技術(shù)：

在許多諸如智能卡的嵌入式器件中使用的集成電路(ic)可以包含秘密的安全密鑰并執(zhí)行秘密數(shù)據(jù)。ic需要確保免受來(lái)自外部的攻擊。

集成電路可能容易受到集成電路器件(諸如芯片、半導(dǎo)體器件等)的物理結(jié)構(gòu)上的攻擊。

用于制造集成電路的微電子技術(shù)依賴于基于層的制造工藝。在這個(gè)工藝中，材料被沉積并蝕刻以形成對(duì)應(yīng)于晶體管、導(dǎo)線和層到層的互連(也稱為通孔)的堆疊幾何形狀。因?yàn)檫@個(gè)層的工藝依賴于硅襯底以創(chuàng)造晶體管，所以第一層通常被用于蝕刻并沉積涉及晶體管創(chuàng)造的材料。

存在不同類型的對(duì)集成電路的依賴于集成電路的物理修改的攻擊。這些攻擊致力于獲取存儲(chǔ)在集成電路中的信息和/或?qū)⒓呻娐返牟僮魈卣鞲淖優(yōu)榭梢员还粽呃玫钠渌卣鳌?/p>

ic可能遭到正面攻擊。因?yàn)閕c制造工藝的內(nèi)在結(jié)構(gòu)，執(zhí)行從正面侵入式攻擊的攻擊者容易進(jìn)入的第一層是金屬互連層。這些金屬互連層真正地形成攻擊者可能試圖探測(cè)、修改或強(qiáng)迫為特定值的敏感資源，因?yàn)檫@些金屬互連層負(fù)責(zé)將有價(jià)值的信息從晶體管傳輸至晶體管。

正面攻擊可以由打開封裝的ic器件和使用外部探針從ic器件記錄電信號(hào)組成。為了抵擋正面攻擊，熟知的是使用保護(hù)屏障以防止這些攻擊。保護(hù)屏障可以是被動(dòng)式或主動(dòng)式的。

被動(dòng)式保護(hù)屏障可以被用于防止查看電路并使攻擊更耗時(shí)。在不影響器件的操作的情況下，被動(dòng)式保護(hù)屏障可以被移除。被動(dòng)式保護(hù)屏障通常由多層電路中的金屬互連的上層構(gòu)成。然而，在被動(dòng)式保護(hù)屏障中未檢測(cè)到保護(hù)屏障中的破壞。

主動(dòng)式保護(hù)屏障類似于被動(dòng)式保護(hù)屏障。然而，主動(dòng)式保護(hù)屏障中的破壞可以禁用集成電路。理論上，繞過主動(dòng)保護(hù)屏障是可能的，但是這是復(fù)雜和耗時(shí)的，同時(shí)被限制于在攻擊下的集成電路的少量區(qū)域。

用于保護(hù)ic正面的保護(hù)屏障通常由頂部金屬層上的金屬結(jié)構(gòu)組成以防止正面侵入式攻擊。這些結(jié)構(gòu)包括設(shè)計(jì)攻擊者需要剪斷以訪問敏感信息的致密網(wǎng)。因?yàn)槠骷奈⒂^性質(zhì)，對(duì)于攻擊者來(lái)說(shuō)，這種操作涉及額外成本。

然而，稱為“背面攻擊”的新形式攻擊正在出現(xiàn)，攻擊不是通過ic的正表面進(jìn)行，而是經(jīng)由ic的背表面通過硅襯底進(jìn)行。試圖從硅襯底向上訪問有價(jià)值結(jié)構(gòu)的背面侵入式入侵近來(lái)公開在“breakingandenteringthroughthesilicon，clemenshelfmeierandal.，ccs2013”中。背面攻擊構(gòu)成一系列威脅。

普通的屏蔽技術(shù)不適用于防止這些類型的攻擊。

背面攻擊被詳述為對(duì)倒裝芯片器件進(jìn)行電路修改或者在多層堆疊ic器件的下金屬層上進(jìn)行電路修改。這些技術(shù)通常與諸如晶片減薄、激光切割和加熱、聚焦離子束(fib)技術(shù)的侵入式攻擊組合使用。

因?yàn)閕c器件設(shè)計(jì)包括幾個(gè)層，所以背面攻擊試圖到達(dá)下金屬層，例如經(jīng)由背表面而不是從正表面穿過許多互連層。

傳統(tǒng)使用的傳統(tǒng)主動(dòng)保護(hù)屏障被布置在ic器件的正表面上并不適用于防止經(jīng)由襯底通過背表面的攻擊。

因此，需要改進(jìn)方法和器件，以保護(hù)集成電路免受背面攻擊。

技術(shù)實(shí)現(xiàn)要素：

為了解決這些和其他問題，提供一種用于保護(hù)集成電路(ic)器件免受攻擊的系統(tǒng)，所述ic器件包括具有正表面和背表面的襯底，所述ic器件進(jìn)一步包括布置在襯底的正表面上的正面部分并包括疊層，所述層中的至少一層包括具有傳輸數(shù)據(jù)的導(dǎo)線的數(shù)據(jù)層，所述正面部分具有正表面，其中所述系統(tǒng)包括布置在位于所述數(shù)據(jù)層以下的層中的內(nèi)部屏障以及包括配置為檢查所述內(nèi)部屏障的至少一個(gè)部分的完整性的驗(yàn)證電路。

所述內(nèi)部屏障可以包括網(wǎng)線，所述網(wǎng)被布置在其中布置有所述內(nèi)部屏障的層的空白區(qū)中。

所述內(nèi)部屏障被布置在位于所述襯底的之上的層中。

所述襯底包括摻雜區(qū)，并且所述內(nèi)部屏障被布置在所述摻雜區(qū)中的至少一些中。

所述襯底包括摻雜區(qū)中的阱，并且所述內(nèi)部屏障被布置在所述阱中的至少一些中。

所述正面部分包括標(biāo)準(zhǔn)單元，且所述內(nèi)部屏障被分區(qū)域地布置在標(biāo)準(zhǔn)單元之間。

所述內(nèi)部屏障被實(shí)施在標(biāo)準(zhǔn)單元中。

在某些實(shí)施例中，所述驗(yàn)證電路可以連接至所述內(nèi)部屏障的布線部分的輸出，并且所述驗(yàn)證電路可包括用于計(jì)算發(fā)送通過所述布線部分的目標(biāo)值的計(jì)算單元和包括檢查從所述布線部分接收的值和所述目標(biāo)值之間是否滿足條件的比較單元。

所述計(jì)算單元被配置為實(shí)施保護(hù)操作以計(jì)算所述目標(biāo)值。

所述集成電路器件包括晶體管和一組輔助晶體管，每個(gè)輔助晶體管被耦接至一個(gè)或多個(gè)晶體管，所述系統(tǒng)進(jìn)一步包括配置為響應(yīng)于所述攻擊的檢測(cè)而激活輔助晶體管的晶體管控制單元。

所述輔助晶體管的至少一些被用于所述內(nèi)部屏障的布線部分。

還提供一種用于保護(hù)集成電路器件免受攻擊的方法，所述ic器件包括具有正表面和背表面的襯底，所述ic器件進(jìn)一步包括布置在襯底的正表面上的正面部分并且包括疊層，所述層中的至少一層包括具有傳輸數(shù)據(jù)的導(dǎo)線的數(shù)據(jù)層，所述正面部分具有正表面，內(nèi)部屏障被布置在位于所述數(shù)據(jù)層以下的層中，其中所述方法包括計(jì)算發(fā)送通過所述內(nèi)部屏障的布線部分的目標(biāo)值，并檢查從所述布線部分接收的值和所述目標(biāo)值之間是否滿足條件。

因此，在背面攻擊期間，攻擊者可能破壞所述添加或所述功能電路，或者破壞兩者，使得成功攻擊的可能性更加小。

所述保護(hù)系統(tǒng)被適用于允許所述背面屏障插入在所述ic的最下層中，該最下層通常大量用于晶體管構(gòu)建和晶體管到晶體管的互連。

附圖說(shuō)明

附圖，其被合并入且構(gòu)成這個(gè)說(shuō)明書的一部分，示出本發(fā)明的各個(gè)實(shí)施例，并且與上面給出的本發(fā)明的一般描述和下面給出的實(shí)施例的具體描述一起，致力于解釋本發(fā)明的實(shí)施例。

圖1表示其中根據(jù)某些實(shí)施例本發(fā)明的保護(hù)系統(tǒng)和方法可以被實(shí)施的ic器件的截面圖；

圖2表示ic器件的截面圖，示出根據(jù)一個(gè)實(shí)施例的內(nèi)部屏障的布置；

圖3表示ic器件100的截面圖，示出根據(jù)一個(gè)實(shí)施例的內(nèi)部屏障的布置；

圖4表示ic器件100的截面圖，示出根據(jù)一個(gè)實(shí)施例的內(nèi)部屏障的布置；

圖5是根據(jù)某些實(shí)施例的驗(yàn)證電路的框圖；

圖6是描述根據(jù)某些實(shí)施例的驗(yàn)證電路的操作的流程圖；

圖7是描述根據(jù)某些實(shí)施例的ic器件設(shè)計(jì)流程的流程圖；

圖8表示具有標(biāo)準(zhǔn)布線且不具有內(nèi)部屏障布線的示例性逆變器標(biāo)準(zhǔn)單元；

圖9、10、11和12示出根據(jù)示例性實(shí)施例的逆變器標(biāo)準(zhǔn)單元內(nèi)的示例性內(nèi)部屏障布線。

圖13示出通過標(biāo)準(zhǔn)單元鄰接的內(nèi)部屏障網(wǎng)線連接的示例；

圖14表示包括根據(jù)某些實(shí)施例實(shí)施背面攻擊抑制方法的保護(hù)系統(tǒng)的ic器件；

圖15表示使用功能性冗余輔助晶體管的本發(fā)明的示例性實(shí)施例；

圖16和17示出標(biāo)準(zhǔn)單元內(nèi)輔助晶體管的示例性實(shí)施方式；

圖18表示其中輔助晶體管被用于布線內(nèi)部屏障的屏蔽網(wǎng)線的輔助晶體管的示例性實(shí)施方式；以及

圖19表示使用實(shí)施為薄電路組件的輔助晶體管的實(shí)施例；

注意，本發(fā)明的附圖不一定按比例。附圖僅僅是示例性表示。附圖致力于僅僅描述本發(fā)明的典型實(shí)施例，并且因此不應(yīng)當(dāng)被認(rèn)為限制本發(fā)明的范圍。

具體實(shí)施方式

本發(fā)明的實(shí)施例提供用于保護(hù)集成電路(ic)器件免受背面攻擊的系統(tǒng)和方法。

圖1示出其中本發(fā)明的保護(hù)系統(tǒng)和方法可以被實(shí)施以保護(hù)集成電路(ic)免受背面攻擊的ic器件100的截面圖；

ic器件100可以是包含秘密數(shù)據(jù)的任意ic器件，諸如智能卡。

ic器件100包括正面部分101和襯底102。

如這里使用，ic器件的“正面”被限定為其上提供電路的ic器件的面。

襯底102可以由半導(dǎo)體材料組成，諸如，例如未摻雜或摻雜p型的單晶硅的襯底。

襯底102包括其上被布置包括疊層的正面部分101的正表面20和包括背表面21。襯底102可以進(jìn)一步包括實(shí)施晶體管5的源極/漏極的摻雜區(qū)3、4以及用于實(shí)施晶體管的柵極的多晶硅。摻雜(或“有源”)區(qū)和多晶硅都是導(dǎo)電的。更特別地，ic電路10可以包括從正表面20延伸到襯底102內(nèi)的n型摻雜區(qū)3和p型摻雜區(qū)4。區(qū)域3和4可以通過例如通過深溝道隔離工藝同樣形成在襯底102中的絕緣區(qū)彼此橫向間隔開。ic器件100可以進(jìn)一步包括一個(gè)或多個(gè)阱，諸如n阱6。電氣組件可以被提供在由摻雜區(qū)3和4形成的室處，諸如晶體管5(例如，p溝道晶體管、n溝道晶體管等)。每個(gè)晶體管5可以包括覆蓋襯底102并形成晶體管的柵極絕緣體(例如，在多晶硅層中)的絕緣部7、覆蓋絕緣部7并形成晶體管的柵極的半導(dǎo)體材料的部分8、圍繞柵極8和設(shè)置在柵極8的任一側(cè)上的摻雜區(qū)(3、4)(晶體管的源極和漏極區(qū))的間隔物(未示出)。

ic器件的正面部分101包括布置在襯底102上的疊層，該疊層包括絕緣層110、在制造過程中使用襯底102形成的晶體管5和傳輸敏感數(shù)據(jù)的導(dǎo)線111。層之間的互連(層到層互連)可以使用“通孔”112來(lái)執(zhí)行。層到層互連可以通過使晶體管5互連的金屬互連114形成在上層中。用于層到層互連的金屬可以是導(dǎo)電的，并且可以具有比有源區(qū)和多晶硅小很多的電阻率。

根據(jù)本發(fā)明的一個(gè)方面，提供布置在集成電路(ic)的最低技術(shù)層中的保護(hù)系統(tǒng)10以保護(hù)ic器件100免受背面攻擊，諸如可以經(jīng)由襯底102的背表面21穿過硅襯底執(zhí)行的聚焦離子束(fib)背面攻擊。保護(hù)系統(tǒng)10包括布置在襯底102的正表面20的附近中ic器件的正面部分101中的內(nèi)屏障12。在某些實(shí)施例中，正面屏障11可以進(jìn)一步被布置在正面部分101的正表面13中以免受正面攻擊。

內(nèi)屏障12被布置在ic器件的背面部分102的最低技術(shù)層(ic器件的最低技術(shù)層)處。這允許保護(hù)通過金屬導(dǎo)線111傳輸?shù)拿舾袛?shù)據(jù)免受篡改和來(lái)自背面的探測(cè)(如例如由背面攻擊2表示)。此后，內(nèi)屏障12被稱為“背面屏障”。

其中背面屏障12被插入的最低技術(shù)層可以包括諸如有源區(qū)(摻雜硅)、多晶硅層、金屬層或利用層到層連接(通孔)的這些層的組合的下導(dǎo)電層。

背面屏障12形成包括ic器件100的靠近襯底102的正表面20的最低級(jí)層(金屬、多晶硅或諸如摻雜硅的有源區(qū))內(nèi)的“網(wǎng)”線的物理結(jié)構(gòu)。背面屏障12的布線被配置為適合于ic器件的最下層的空白區(qū)(未填充有其他電路元件)，同時(shí)繞開布置在這些層中的諸如晶體管5的組件。背面屏障12形成可以具有重復(fù)布線圖案的結(jié)構(gòu)，是直線的或不是直線的。例如，重復(fù)布線圖案可以由在相同方向上排布的直線組成，每條直線與其他直線平行。

根據(jù)本發(fā)明的實(shí)施例的背面屏障12防止侵入式入侵從電路的背表面21進(jìn)入(背面攻擊)，侵略式入侵通常例如在系統(tǒng)安全性上導(dǎo)致潛在損害。

應(yīng)該注意，雖然ic器件10的最下層通常大量用于晶體管到晶體管的構(gòu)造和互連，但是提出的背面屏障12的建網(wǎng)適用于這個(gè)小且稀少的空白區(qū)，同時(shí)確保對(duì)背面攻擊的保護(hù)。

背面屏障12還允許保護(hù)晶體管5之間(例如在柵極之間)的互連114，背面屏障是特別重要的，因?yàn)樵谟性磳邮强瞻谆蛭从糜诰w管構(gòu)建時(shí)，背面攻擊可能試圖從背表面探測(cè)金屬導(dǎo)線。這使得保護(hù)作為可以被探測(cè)的敏感資源的金屬線成為可能。

在一個(gè)實(shí)施例中，如圖1中所示，背面屏障12可以被實(shí)施在正面部分101(背面屏障的部分使用條狀框在圖1中表示)的下金屬層中，例如在傳輸敏感數(shù)據(jù)的導(dǎo)線和晶體管5之間的空白區(qū)中。

在又一個(gè)其他實(shí)施例中，背面屏障12可以被布置在未被包含正面部分側(cè)101中的晶體管的標(biāo)準(zhǔn)單元占據(jù)的區(qū)域上方。這補(bǔ)償了通常創(chuàng)造易受背面攻擊的空白區(qū)的標(biāo)準(zhǔn)單元的不足，因?yàn)闆]有有源結(jié)構(gòu)必須被破壞。

如圖2中所示，背面屏障12還能夠以襯底級(jí)屏障的形式被實(shí)施在布置在襯底102的正表面13上的層的空白區(qū)中，例如通過使用用于實(shí)施晶體管柵極的多晶硅層。背面屏障12的網(wǎng)線的構(gòu)造使得空白區(qū)中的網(wǎng)線覆蓋襯底102的正表面20，同時(shí)垂直地轉(zhuǎn)移布線以繞過布置在正表面20上的組件(例如，晶體管5)。如這里使用，“垂直”方向指的是如由ic器件100的右邊的箭頭9所表示的ic器件100的層的堆疊方向。類似地，如這里使用，表達(dá)“下”、“頂”、“上”、“正”、“背”參照ic器件100(頂方向)的正表面和襯底的背表面20(下方向)使用。因此，下層是ic器件更靠近襯底的背表面20的層，而上層或頂層是ic器件靠近正表面13的層。

然而，本發(fā)明不限于這種背面屏障12處于ic器件100的正面部分101中的布置?？商娲?，背面屏障12可以被實(shí)施到襯底102中。

圖3和4表示根據(jù)這些實(shí)施例的ic器件100的截面圖。

如圖3中所示，背面屏障12可以被實(shí)施在例如襯底102中的一個(gè)或多個(gè)摻雜區(qū)中，諸如n型摻雜區(qū)3。雖然圖3示出實(shí)施在n型摻雜區(qū)上的背面屏障，但是本領(lǐng)域技術(shù)人員會(huì)容易地理解為可替代地背面屏障可以被實(shí)施在p型摻雜區(qū)上。在這些實(shí)施例中，網(wǎng)線使用有源層來(lái)布線。有源層網(wǎng)線的布線可以在沒有有源器件(晶體管)的區(qū)域中被實(shí)現(xiàn)。

在圖4中示出的又一個(gè)實(shí)施例中，背面屏障12可以被實(shí)施在襯底102中的一個(gè)或多個(gè)阱中，諸如在包括在n阱62中的p摻雜區(qū)60中(或者相反地在包括在p阱中的n摻雜區(qū)中)。

有利地，將有源層用于網(wǎng)布線允許創(chuàng)造非常低的低級(jí)的網(wǎng)。因此，對(duì)于設(shè)計(jì)者，更多的背面攻擊保護(hù)資源(金屬層、多晶硅)可以用在保護(hù)屏障上方，以布線敏感信號(hào)。

在背面屏障12被布置在ic器件110的正面部分的下層中的實(shí)施例中，背面屏障可以通過重新描制標(biāo)準(zhǔn)單元來(lái)布置，以使較高金屬層(例如只有金屬-2)和上方被用在布線中，而不是使用最下可用布線層(例如金屬-1)。在這個(gè)示例性實(shí)施方式中，在必要時(shí)，背面屏障網(wǎng)可以通過在通孔周圍布線來(lái)布線在標(biāo)準(zhǔn)單元金屬互連下方。

可替代地，安全標(biāo)準(zhǔn)單元庫(kù)可以被特別設(shè)計(jì)為嵌入背面屏障12。對(duì)于用戶/硬件設(shè)計(jì)者來(lái)說(shuō)，在非常低的實(shí)施成本下，這提供了很大的屏蔽范圍。在這個(gè)實(shí)施例中，網(wǎng)被直接嵌入在標(biāo)準(zhǔn)單元布圖中。通過在設(shè)計(jì)中使用受保護(hù)的標(biāo)準(zhǔn)單元，電路可以通過嵌入式背面屏蔽網(wǎng)格線而被內(nèi)在地保護(hù)。

在將本發(fā)明應(yīng)用到諸如例如基于fd-soi(全耗盡絕緣體上硅)的工藝的3d晶體管堆疊工藝中的應(yīng)用中，可以使用可在上堆疊層的晶體管的有源區(qū)以下獲得的布線資源。在這些工藝中，從上堆疊層到下堆疊層的互連(通孔)密度允許針對(duì)最大安全的在晶體管有源區(qū)以下的密集布線背面屏障的設(shè)計(jì)。

根據(jù)另一個(gè)特征，保護(hù)系統(tǒng)10可以進(jìn)一步包括連接至背面屏障12的驗(yàn)證電路15，以通過測(cè)量電路不變量來(lái)控制ic器件的完整性(ic器件的完整性包含互連結(jié)構(gòu)的完整性或電連接性的完整性)。這允許檢測(cè)進(jìn)行破壞保護(hù)系統(tǒng)10和/或功能電路的背面攻擊。因此，成功背面攻擊的可能性相對(duì)于現(xiàn)有技術(shù)來(lái)說(shuō)大大降低。

即使其中驗(yàn)證電路被實(shí)施的最下層的低導(dǎo)電材料(例如多晶硅)具有比金屬高的電阻率，從而使得信號(hào)緩慢傳導(dǎo)通過這些材料，而且功耗更多，驗(yàn)證電路可具有相對(duì)緩慢的頻率和速度以適用于這個(gè)限制，同時(shí)有效地確保完整性檢查。

驗(yàn)證電路15被配置為產(chǎn)生在背面屏障布線內(nèi)傳播的輸入測(cè)試值并在背面屏障布線的輸出處檢查測(cè)試值的完整性。

具體來(lái)說(shuō)，驗(yàn)證電路15可以被配置為在背面屏障12的布線上從ic器件的啟動(dòng)點(diǎn)發(fā)送信號(hào)，并檢查以不變的形式在到達(dá)點(diǎn)到達(dá)的信號(hào)。

驗(yàn)證電路15可以被布置在器件的敏感組件的附近或與器件的敏感組件交錯(cuò)。

圖5是驗(yàn)證電路15的框圖。驗(yàn)證電路15被配置為控制啟動(dòng)點(diǎn)120和到達(dá)點(diǎn)122之間的背面屏障12的布線150。

驗(yàn)證電路15包括配置為計(jì)算要在布線150上傳輸?shù)闹?此后還被稱為“期望值”或“目標(biāo)值”)的計(jì)算單元152，以及包括配置為接收在背面屏障布線150上傳輸?shù)臄?shù)據(jù)并確定接收的值是否等于由計(jì)算單元152計(jì)算的期望值的比較單元154。驗(yàn)證的頻率可以取決于系統(tǒng)時(shí)鐘。此外，如果由計(jì)算單元實(shí)施的比較失敗，則錯(cuò)誤報(bào)告單元153可以產(chǎn)生可以觸發(fā)警報(bào)的錯(cuò)誤通知。在圖5中，接收的值可以是對(duì)應(yīng)于背面屏障等電位的節(jié)點(diǎn)。

為了使反轉(zhuǎn)結(jié)構(gòu)對(duì)于攻擊者更復(fù)雜，在某些實(shí)施例中，驗(yàn)證電路15能夠以偽操作電路的形式實(shí)施。例如，驗(yàn)證電路15的計(jì)算單元152可以實(shí)施算術(shù)運(yùn)算、加密操作或循環(huán)冗余檢查(crc)計(jì)算。然后，比較單元154可以核對(duì)期望的值以確保驗(yàn)證電路15的完整性。

在又一個(gè)實(shí)施例中，為了阻止重復(fù)攻擊，由驗(yàn)證電路15使用的輸入數(shù)據(jù)可以由隨機(jī)數(shù)產(chǎn)生器產(chǎn)生?？商娲?，由驗(yàn)證電路15使用的輸入數(shù)據(jù)可以源于隨機(jī)種子。隨機(jī)種子可以被用于初始化偽隨機(jī)數(shù)產(chǎn)生器，例如，諸如流密碼或分組密碼。在另一個(gè)實(shí)施例中，由驗(yàn)證電路使用的輸入數(shù)據(jù)可以使用確保后向和正向加密的方法來(lái)產(chǎn)生。后向和正向加密確保雖然一些值是已知的，但這些值不能使攻擊者猜出之前或之后的值。由驗(yàn)證電路使用的測(cè)試矢量可以有利地是隨機(jī)或偽隨機(jī)的不可預(yù)測(cè)值。

通過使用函數(shù)“f”，輸入數(shù)據(jù)和目標(biāo)數(shù)據(jù)還可以來(lái)源于通常針對(duì)驗(yàn)證的每個(gè)迭代隨機(jī)選擇并更新的種子值。有利地，函數(shù)f可以是單向函數(shù)。這些單向函數(shù)的示例包括加密散列函數(shù)、流密碼或分組密碼。例如，種子值可以被用在分組密碼的輸入密鑰處，分組密碼的明文數(shù)據(jù)被設(shè)置為已知初始值或初始矢量或者可替代地還可以隨機(jī)選擇。

在某些實(shí)施例中，驗(yàn)證電路15可以通過使用配置為通過將偽計(jì)算電路的輸出與預(yù)定期望輸出值作比較來(lái)檢查ic器件10的完整性的偽計(jì)算電路來(lái)填充正面部分101的低密度放置區(qū)域來(lái)實(shí)施。預(yù)定輸出值可以被存儲(chǔ)在存儲(chǔ)器中，或通過使用可能的不同實(shí)施方式執(zhí)行功能性等效計(jì)算的附加偽計(jì)算邏輯來(lái)獲得。這種實(shí)施例的一個(gè)優(yōu)點(diǎn)是提供更多的安全性。此外，偽計(jì)算電路可以提供故障注入檢測(cè)能力。

在某些實(shí)施例中，用于背面屏障12的偽計(jì)算電路可以是數(shù)字故障注入檢測(cè)器件。

圖6是描述根據(jù)某些實(shí)施例的驗(yàn)證電路15的操作的流程圖。

在步驟600中，計(jì)算要在布線150上傳輸?shù)哪繕?biāo)值。目標(biāo)值可以使用諸如數(shù)學(xué)運(yùn)算、加密操作或循環(huán)冗余核對(duì)等的保護(hù)操作來(lái)計(jì)算。

在步驟602中，在背面屏障布線150上傳輸?shù)臄?shù)據(jù)被接收并根據(jù)預(yù)定頻率和依賴條件來(lái)檢查。

在步驟604中，確定步驟602中接收的值和目標(biāo)值之間是否滿足條件(具體而言，接收值和目標(biāo)值之間的相等條件)。

如果未滿足條件，錯(cuò)誤會(huì)在步驟606中被檢測(cè)到。錯(cuò)誤可以通過觸發(fā)警報(bào)來(lái)報(bào)告。否則，重復(fù)步驟602至606。

圖7是描述根據(jù)某些實(shí)施例的ic器件設(shè)計(jì)流程的流程圖。制造集成電路的過程包括多個(gè)連續(xù)階段，該多個(gè)連續(xù)階段包括下面的初步階段。

-使電路(硬件和軟件)700的成型階段，其中電路在非常高級(jí)下成型，以在性能方面驗(yàn)證相對(duì)于應(yīng)用限制的所選結(jié)構(gòu)。

-高級(jí)語(yǔ)言描述階段(框702)，在成型階段中的結(jié)構(gòu)驗(yàn)證之后，其中電路的實(shí)施方式以時(shí)序元件(寄存器、鎖存器)和對(duì)應(yīng)于時(shí)序元件的輸入/輸出和電路的主要輸入/輸出之間的組合的組合邏輯元件的形式在寄存器傳送級(jí)(rtl)處描述；被稱為“行為描述”的這種描述，使用高級(jí)編程語(yǔ)言(例如rtl等)來(lái)編碼；

-邏輯模擬階段，用于使用模擬器模擬描述(框704)。模擬器根據(jù)之前描述的輸入模擬及時(shí)模擬每個(gè)互連信號(hào)。模擬可以包括與電路的處理器關(guān)聯(lián)的可執(zhí)行程序的模擬，如果模擬包括一個(gè)可執(zhí)行程序的模擬的話。

-功能驗(yàn)證階段，用于補(bǔ)償模擬(框706)，尤其用于模擬更長(zhǎng)的操作，用于加速模擬和用于獲得更完整的結(jié)果，通過聲明使用基于成型的語(yǔ)言來(lái)限定電路必須驗(yàn)證的功能特性。功能驗(yàn)證可以基于具有相對(duì)于參考模型的結(jié)果的自動(dòng)驗(yàn)證的隨機(jī)模擬產(chǎn)生器而實(shí)施，或使用正式的功能驗(yàn)證工具；

-邏輯綜合階段(框708)，其中基于專用于目標(biāo)技術(shù)和/或制造電路的制造廠的邏輯柵庫(kù)(例如，and、or柵、鎖存器等)，電路的行為描述被精煉為在邏輯柵級(jí)下獲得結(jié)構(gòu)描述(結(jié)構(gòu)描述還被稱為網(wǎng)絡(luò)列表)。因此，行為描述被轉(zhuǎn)換為與技術(shù)有關(guān)的基于庫(kù)存儲(chǔ)中的標(biāo)準(zhǔn)單元庫(kù)的網(wǎng)絡(luò)列表。網(wǎng)絡(luò)列表可以包括功能標(biāo)準(zhǔn)單元實(shí)例(例如，觸發(fā)器、nand柵、逆變器等)和描述標(biāo)準(zhǔn)單元實(shí)例之間的電連接的端口連接信息。邏輯綜合可以考慮各種操作限制。邏輯綜合可以通過配置為將以高級(jí)語(yǔ)言為形式的行為描述轉(zhuǎn)換為以通用形式描述組合和時(shí)序邏輯元件的通用結(jié)構(gòu)描述(獨(dú)立于邏輯門庫(kù))的eda工具實(shí)施，然后使用來(lái)自邏輯柵庫(kù)中的元件替代它們，以滿足影響電路的關(guān)于時(shí)間限制(例如，電路操作頻率)和空間限制(硅尺寸)的特性(例如，電路的邏輯路徑)的條件。如果所選元件不滿足限制，則綜合工具可以測(cè)試庫(kù)中的其他柵。

網(wǎng)絡(luò)列表可以被用于將標(biāo)準(zhǔn)單元實(shí)例放置在設(shè)計(jì)平面圖上并執(zhí)行布線以基于連接標(biāo)準(zhǔn)單元實(shí)例的連接信息將導(dǎo)線區(qū)段目標(biāo)放置在設(shè)計(jì)平面圖上(平面圖步驟706)。如這里使用，集成電路的設(shè)計(jì)平面圖指的是其主要功能塊(例如，觸發(fā)器、nand柵等)的臨時(shí)放置的示意性表示。如這里討論，導(dǎo)線區(qū)段目標(biāo)是放置在設(shè)計(jì)平面圖上的目標(biāo)，并且導(dǎo)線區(qū)段是放置在對(duì)應(yīng)于導(dǎo)線區(qū)段目標(biāo)的半導(dǎo)體晶圓上的金屬。設(shè)計(jì)平面圖可以包括用于多個(gè)掩模的目標(biāo)放置信息以在ic器件的半導(dǎo)體晶圓上形成多“層”。半導(dǎo)體晶圓可以包括用于布線導(dǎo)線區(qū)段的幾個(gè)金屬層，金屬層中的一層包括彼此平行運(yùn)行的功率軌跡并提供功率至標(biāo)準(zhǔn)單元電路。

邏輯綜合之后，對(duì)應(yīng)于結(jié)構(gòu)描述的計(jì)算機(jī)文件(708)能夠以諸如verilog、vhdl、edif的選定格式在步驟710中獲取。這個(gè)文件表示來(lái)自庫(kù)的柵及柵的互連的例示，表示電子電路(網(wǎng)絡(luò)列表)。這個(gè)表示僅包括每個(gè)由1比特表示的boolean變量。然后，電路可以在工廠中制造。

ic器件100設(shè)計(jì)流程可以適用于實(shí)施關(guān)于背面屏障12和驗(yàn)證電路15的網(wǎng)。

在一個(gè)實(shí)施例中，驗(yàn)證電路邏輯可以在步驟1006中被插入電路網(wǎng)絡(luò)列表。然后，在執(zhí)行標(biāo)準(zhǔn)單元放置之前，在邏輯綜合階段的布圖設(shè)計(jì)步驟(1008)中，背面屏障邏輯可以被放置在設(shè)計(jì)中，并且背面屏障12的網(wǎng)可以被布線以覆蓋布線區(qū)域。然后，標(biāo)準(zhǔn)單元被放置在可用空間中，并且單元的標(biāo)準(zhǔn)放置和布線被執(zhí)行。

有利地，背面屏障邏輯和網(wǎng)布線的插入可以被集成在計(jì)算機(jī)輔助設(shè)計(jì)工具中以有助于技術(shù)布局。

應(yīng)當(dāng)注意的是，本發(fā)明不限于背面屏障的特定布線形式，并且可以包括集成在ic器件的正面部分101的正表面13和襯底102的背表面21之間的任意形式的屏障布線，如由圖8至12的示例性嵌入式背面屏障布線示出。具體而言，圖8示出具有標(biāo)準(zhǔn)布線的逆變器標(biāo)準(zhǔn)單元。圖9、10、11和12示出逆變器標(biāo)準(zhǔn)單元內(nèi)可能的背面屏障布線。圖13示出通過標(biāo)準(zhǔn)單元鄰接連接的背面屏障網(wǎng)線的另一個(gè)示例。

在某些實(shí)施例中，為了進(jìn)一步提高晶體管上可能的諸如由移除或探測(cè)晶體管組成的攻擊的攻擊的成本，可以另外使用晶體管背面攻擊抑制方法。

圖14表示包括根據(jù)某些實(shí)施例實(shí)施背面攻擊抑制方法的保護(hù)系統(tǒng)10的ic器件。如所示，ic器件100包括插入在電路中的一組輔助晶體管80(此后還被稱為“偽晶體管/虛置晶體管”)。偽晶體管80可以靠近安全關(guān)鍵晶體管5放置或放置在其附近，以進(jìn)一步優(yōu)化該抑制。

偽晶體管80可以被用于執(zhí)行冗余函數(shù)，以使如果關(guān)鍵晶體管5被移除，則偽晶體管80(對(duì)應(yīng)于冗余晶體管)作為備用晶體管仍舊執(zhí)行期望的操作。這致使該電路對(duì)于晶體管移除更有抵抗力。因?yàn)楣粽咝枰嫦?reverse)芯片結(jié)構(gòu)或繼續(xù)進(jìn)行試驗(yàn)，在攻擊成功之前，錯(cuò)誤會(huì)被檢測(cè)，這隨后提高攻擊成本。圖15表示使用冗余偽晶體管的本發(fā)明的示例性實(shí)施例。

偽晶體管可以被實(shí)施在襯底102的摻雜區(qū)中。偽晶體管還可以使用與功能晶體管5相同的層來(lái)實(shí)施。

此外，晶體管控制單元800可以被實(shí)施為如果檢測(cè)到與冗余晶體管關(guān)聯(lián)的關(guān)鍵晶體管的移除、則控制偽晶體管觸發(fā)冗余模式?？商娲兀w管控制單元可以被實(shí)施為驗(yàn)證偽晶體管存在并檢查偽晶體管是否正確工作。如果驗(yàn)證失敗，則偽晶體管或互連可能已經(jīng)被破壞，并且晶體管控制單元可以選擇性發(fā)出警報(bào)。晶體管控制單元還可以觸發(fā)其它動(dòng)作，諸如破壞安全關(guān)鍵密鑰或有價(jià)值的信息。

偽晶體管80可以被直接插入在標(biāo)準(zhǔn)單元布圖中。

具體而言，其中插入偽晶體管的標(biāo)準(zhǔn)單元的內(nèi)部信號(hào)可以使用不同的晶體管組，同時(shí)仍舊保留相同的功能。在這個(gè)實(shí)施例中，標(biāo)準(zhǔn)單元可以提供比創(chuàng)造預(yù)定功能所需的晶體管更多的晶體管。因此，可以通過在可用晶體管中選擇一子組晶體管并將子組晶體管正確連接來(lái)產(chǎn)生多個(gè)功能等效標(biāo)準(zhǔn)單元。使用利用不同晶體管組實(shí)施的功能等效標(biāo)準(zhǔn)單元允許致使攻擊更加困難。這個(gè)功能等效標(biāo)準(zhǔn)單元的示例在圖16和17中表示。

在一些實(shí)施例中，偽晶體管80中的至少一些可以被用于背面屏障12的布線部分。圖18表示這個(gè)實(shí)施方式的示例。在圖18的實(shí)施方式中，偽晶體管80被用于布線背面屏障的屏障網(wǎng)線，由此使攻擊復(fù)雜的多。應(yīng)當(dāng)指出，背面屏障網(wǎng)線使用多層和層到層通孔的組合，在這個(gè)示例中，包括金屬-1、多晶硅和有源層。

有利地，標(biāo)準(zhǔn)單元的輸入和輸出引腳可以在不同的實(shí)施方式上保持相同的幾何尺寸。這允許標(biāo)準(zhǔn)單元在芯片布圖中更容易的調(diào)換。

圖19表示使用實(shí)施為諸如例如逆變器柵的薄電路組件的偽晶體管的另一個(gè)實(shí)施例。它的輸出能力可能很弱，但足夠強(qiáng)以放大掃描鏈或背面屏障網(wǎng)線。

本發(fā)明的實(shí)施例可以采用包含硬件元件和軟件元件的實(shí)施例的形式。

此外，這里描述的保護(hù)方法可以通過提供至任意類型計(jì)算機(jī)的處理器的程序指令來(lái)實(shí)施以制造具有執(zhí)行該指令以實(shí)施這里指出的功能/動(dòng)作的處理器的機(jī)器。這些計(jì)算機(jī)程序指令還可以被存儲(chǔ)在可以以特定方式給計(jì)算機(jī)指定功能的計(jì)算機(jī)可讀介質(zhì)中。為了這個(gè)目的，計(jì)算機(jī)程序指令可以被下載到計(jì)算機(jī)中以促進(jìn)一系列操作步驟的性能，并由此制造計(jì)算機(jī)實(shí)施程序，以使執(zhí)行指令提供實(shí)施這里指定的功能/動(dòng)作的程序。

另外的優(yōu)點(diǎn)和修改對(duì)于本領(lǐng)域技術(shù)人員是顯而易見的。因此，本發(fā)明在其更廣泛的方面不限于特定的細(xì)節(jié)、表示方法和示出和描述的示例。因此，在不偏離申請(qǐng)的總體發(fā)明構(gòu)思的精神或范圍的情況下，可以對(duì)這些細(xì)節(jié)進(jìn)行改變。