發(fā)明構(gòu)思涉及集成電路(IC)器件及其制造方法，更具體地，涉及包括鰭型場效應(yīng)晶體管(FinFET)的IC器件及其制造方法。

背景技術(shù)：

電子技術(shù)的發(fā)展已經(jīng)導(dǎo)致半導(dǎo)體器件的迅速的尺寸減小。近年來，由于半導(dǎo)體器件可以不僅需要快的操作速度而且需要操作準(zhǔn)確性，所以已經(jīng)在改善或最優(yōu)化包括在半導(dǎo)體器件中的晶體管的結(jié)構(gòu)方面進(jìn)行了研究。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明構(gòu)思提供能夠根據(jù)在晶體管(在其中的溝道區(qū)具有不同的導(dǎo)電類型)中的溝道區(qū)的導(dǎo)電類型而獨(dú)立地提高晶體管的性能的集成電路(IC)裝置。

此外，發(fā)明構(gòu)思提供制造IC器件的方法，其可以根據(jù)在晶體管(在其中的溝道區(qū)具有不同的導(dǎo)電類型)中的溝道區(qū)的導(dǎo)電類型而獨(dú)立地提高晶體管的性能。

根據(jù)發(fā)明構(gòu)思的一些實(shí)施方式，集成電路器件包括分別從基板的相鄰的第一和第二表面突出的第一鰭型有源區(qū)和第二鰭型有源區(qū)。第一和第二鰭型有源區(qū)寬度不同?；宓牡谝缓偷诙砻媸欠枪裁娴牟⑶以诘谝槐砻婧偷诙砻嬷g的界面處的基板中定義區(qū)域間臺階部。

在一些實(shí)施方式中，在基板中的區(qū)域間臺階部可以在第一鰭型有源區(qū)和第二鰭型有源區(qū)之間延伸，第二鰭型有源區(qū)可以比第一鰭型有源區(qū)更靠近區(qū)域間臺階部。

在一些實(shí)施方式中，第一和第二鰭型有源區(qū)可具有不同的導(dǎo)電類型和/或可以包括不同的材料。

在一些實(shí)施方式中，第一和第二器件隔離層可以分別設(shè)置在基板的第一表面和第二表面上。在第一器件隔離層和第二器件隔離層之間的界面可以與在基板中的區(qū)域間臺階部對準(zhǔn)以在第一鰭型有源區(qū)和第二鰭型有源區(qū)之間定義淺溝槽隔離(STI)區(qū)。

在一些實(shí)施方式中，第一器件隔離層可以包括在第一鰭型有源區(qū)上并給予其張應(yīng)力的第一應(yīng)力源襯墊，第二器件隔離層可以包括在第二鰭型有源區(qū)上并給予其壓應(yīng)力的第二應(yīng)力源襯墊。在第一應(yīng)力源襯墊和第二應(yīng)力源襯墊之間的界面可以與基板中的區(qū)域間臺階部對準(zhǔn)。

在一些實(shí)施方式中，第一和第二鰭型有源區(qū)可以平行于區(qū)域間臺階部延伸。第一柵線結(jié)構(gòu)可以在第一鰭型有源區(qū)上延伸，不同于第一柵線結(jié)構(gòu)的第二柵線結(jié)構(gòu)可以在第二鰭型有源區(qū)上延伸。在第一柵線結(jié)構(gòu)和第二柵線結(jié)構(gòu)之間的界面可以與基板的區(qū)域間臺階部對準(zhǔn)。

在一些實(shí)施方式中，第一和第二鰭型有源區(qū)可以對準(zhǔn)區(qū)域間臺階部并可以垂直于區(qū)域間臺階部延伸。第一柵線結(jié)構(gòu)可以在第一鰭型有源區(qū)上平行于區(qū)域間臺階部延伸，不同于第一柵線結(jié)構(gòu)的第二柵線結(jié)構(gòu)可以在第二鰭型有源區(qū)上平行于區(qū)域間臺階部延伸。區(qū)域間臺階部可以在第一柵線結(jié)構(gòu)和第二柵線結(jié)構(gòu)之間延伸。

在一些實(shí)施方式中，鰭型隔離區(qū)可以在基板的第一表面和第二表面上延伸，跨過區(qū)域間臺階部并交叉第一和第二鰭型有源區(qū)。

在一些實(shí)施方式中，虛設(shè)柵線結(jié)構(gòu)可以在鰭型隔離區(qū)中延伸。

在一些實(shí)施方式中，多個(gè)第一鰭型有源區(qū)可以從基板的第一表面突出并沿著基板的第一表面平行延伸，多個(gè)第二鰭型有源區(qū)可以從基板的第二表面突出并沿著基板的第二表面平行延伸。

根據(jù)發(fā)明構(gòu)思的方面，提供了一種IC器件，包括在基板的第一區(qū)中從基板突出的第一鰭型有源區(qū)。第一鰭型有源區(qū)具有在第一方向上的第一寬度。第二鰭型有源區(qū)在基板的第二區(qū)中從基板突出。第二鰭型有源區(qū)具有在第一方向上的第二寬度。第二寬度小于第一寬度。區(qū)域間臺階部形成在底表面上的第一區(qū)和第二區(qū)之間的界面部分(或“分界面”)處，區(qū)域間臺階部是基板的在第一鰭型有源區(qū)和第二鰭型有源區(qū)之間的部分。

第一鰭型有源區(qū)可具有與第二鰭型有源區(qū)的溝道區(qū)不同的導(dǎo)電類型的溝道區(qū)。

第一區(qū)可以包括NMOS晶體管區(qū)，第二區(qū)可以包括PMOS晶體管區(qū)。

區(qū)域間臺階部、第一鰭型有源區(qū)和第二鰭型有源區(qū)可以彼此平行延伸。

底表面可以包括在基板上的第一區(qū)中設(shè)置在第一水平上的第一底部單元和在基板上的第二區(qū)中設(shè)置在第二水平上的第二底部單元。第二水平不同于第一水平。區(qū)域間臺階部可以沿著第一底部單元和第二底部單元之間的界面部分延伸。

在第一方向上從區(qū)域間臺階部到第一鰭型有源區(qū)的第一距離可以不同于在第一方向上從區(qū)域間臺階部到第二鰭型有源區(qū)的第二距離。

第一區(qū)可以包括NMOS晶體管區(qū)，第二區(qū)可以包括PMOS晶體管區(qū)。在第一方向上從區(qū)域間臺階部到第一鰭型有源區(qū)的第一距離可以大于從區(qū)域間臺階部到第二鰭型有源區(qū)的第二距離。

在基板上，第二鰭型有源區(qū)的最低部分可以位于比第一鰭型有源區(qū)的最低部分低的水平。

第二鰭型有源區(qū)的最遠(yuǎn)離基板的第二尖端部分可以處于與第一鰭型有源區(qū)的最遠(yuǎn)離基板的第一尖端部分相同的水平或者處于比該第一尖端部分低的水平。

第一鰭型有源區(qū)和第二鰭型有源區(qū)的每個(gè)可以在第三方向上從基板突出。在第三方向上，第一鰭型有源區(qū)的高度可以大于第二鰭型有源區(qū)的高度。

第一鰭型有源區(qū)可以包括第一插入層，該第一插入層包括與形成第一鰭型有源區(qū)的剩余部分的材料不同的材料。第二鰭型有源區(qū)可以包括第二插入層，該第二插入層包括與形成第二鰭型有源區(qū)的剩余部分的材料不同的材料。在一些實(shí)施方式中，第一鰭型有源區(qū)的第一插入層可以包括鍺(Ge)，第一鰭型有源區(qū)的除第一插入層之外的剩余部分可以包括硅(Si)。第二鰭型有源區(qū)的第二插入層可以包括鍺除，第二鰭型有源區(qū)的除第二插入層之外的剩余部分可以包括硅。

IC器件可以還包括填充第一鰭型有源區(qū)和第二鰭型有源區(qū)之間的間隔的器件隔離層。器件隔離層可以包括覆蓋第一鰭型有源區(qū)的第一側(cè)壁并施加第一應(yīng)力到第一鰭型有源區(qū)的第一應(yīng)力源襯墊和覆蓋第二鰭型有源區(qū)的第二側(cè)壁并施加第二應(yīng)力到第二鰭型有源區(qū)的第二應(yīng)力源襯墊，第二側(cè)壁面對第一鰭型有源區(qū)的第一側(cè)壁，其中第二應(yīng)力不同于第一應(yīng)力。第一區(qū)可以包括NMOS晶體管區(qū)，第二區(qū)可以包括PMOS晶體管區(qū)。第一應(yīng)力可以是張應(yīng)力，第二應(yīng)力可以是壓應(yīng)力。第一鰭型有源區(qū)和第二鰭型有源區(qū)的每個(gè)可以在第三方向上從基板突出。在第一應(yīng)力源襯墊和第二應(yīng)力源襯墊之間的界面部分可以在第三方向上與區(qū)域間臺階部對準(zhǔn)。

IC器件可以還包括在與第一鰭型有源區(qū)和第二鰭型有源區(qū)的延伸方向交叉的方向上在第一鰭型有源區(qū)和第二鰭型有源區(qū)上延伸的柵線。柵線包括覆蓋第一區(qū)中的第一鰭型有源區(qū)并具有第一導(dǎo)電層層疊結(jié)構(gòu)的第一柵線和覆蓋第二區(qū)中的第二鰭型有源區(qū)并具有第二導(dǎo)電層層疊結(jié)構(gòu)的第二柵線。第一導(dǎo)電層層疊結(jié)構(gòu)可以不同于第二導(dǎo)電層層疊結(jié)構(gòu)。第一鰭型有源區(qū)和第二鰭型有源區(qū)的每個(gè)可以在第三方向上從基板突出。在第一柵線和第二柵線之間的界面部分可以在第三方向上與區(qū)域間臺階部對準(zhǔn)。

IC器件可以還包括包含第一應(yīng)力源襯墊和第二應(yīng)力源襯墊的器件隔離層。第一應(yīng)力源襯墊可以在第一鰭型有源區(qū)的第一側(cè)壁上延伸或覆蓋該第一側(cè)壁并施加第一應(yīng)力到第一鰭型有源區(qū)。第二應(yīng)力源襯墊可以在第二鰭型有源區(qū)的面對第一鰭型有源區(qū)的第一側(cè)壁的第二側(cè)壁上延伸或覆蓋該第二側(cè)壁并施加第二應(yīng)力到第二鰭型有源區(qū)。第二壓力可以不同于第一壓力。區(qū)域間臺階部、在第一應(yīng)力源襯墊和第二應(yīng)力源襯墊之間的界面部分、以及在第一柵線和第二柵線之間的界面部分可以沿直線布置。

根據(jù)發(fā)明構(gòu)思的另一方面，提供了一種IC器件，包括具有彼此相鄰的第一區(qū)和第二區(qū)的基板。多個(gè)第一鰭型有源區(qū)在第一區(qū)中從基板突出并彼此平行延伸。多個(gè)第二鰭型有源區(qū)在第二區(qū)中從基板突出并彼此平行延伸。每個(gè)第二鰭型有源區(qū)具有在第一方向上比多個(gè)第一鰭型有源區(qū)中的任意一個(gè)的寬度小的寬度。區(qū)域間隔離區(qū)具有形成在基板的底表面中的在第一區(qū)和第二區(qū)之間的界面部分處的區(qū)域間臺階部，其在多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)之間。

多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)可以彼此平行延伸使得區(qū)域間臺階部在多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)之間。多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)可以在第一方向上以均勻的節(jié)距設(shè)置。

多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)可以彼此平行延伸使得區(qū)域間臺階部在多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)之間。在第一方向上，區(qū)域間隔離區(qū)的寬度可以大于在多個(gè)第一鰭型有源區(qū)之間的第一間隔并且大于在多個(gè)第二鰭型有源區(qū)之間的第二間隔。

從區(qū)域間臺階部到多個(gè)第一鰭型有源區(qū)的第一距離可以大于從區(qū)域間臺階部到多個(gè)第二鰭型有源區(qū)的第二距離。

底表面可以包括設(shè)置在基板的第一區(qū)中的第一水平上的第一底部單元和設(shè)置在基板的第二區(qū)中的第二水平上的第二底部單元。第二水平可以不同于第一水平。多個(gè)第一鰭型有源區(qū)可以從第一底部單元突出與第一高度一樣多。多個(gè)第二鰭型有源區(qū)可以從第二底部單元突出與第二高度一樣多。第二高度可以大于第一高度。

IC器件可以還包括覆蓋第一區(qū)中的多個(gè)第一鰭型有源區(qū)的每個(gè)的兩個(gè)側(cè)壁的第一器件隔離層、和覆蓋第二區(qū)中的多個(gè)第二鰭型有源區(qū)的每個(gè)的兩個(gè)側(cè)壁的第二器件隔離層。在第一器件隔離層和第二器件隔離層之間的界面部分可以垂直地交疊區(qū)域間臺階部。深溝槽可以形成在基板的第一區(qū)中并與區(qū)域間臺階部間隔開使得多個(gè)第一鰭型有源區(qū)在深溝槽和區(qū)域間臺階部之間。深溝槽可具有在第一水平上延伸的第一底表面，該第一底表面低于第一器件隔離層的底表面。第二器件隔離層的底表面可具有在第二區(qū)中在第二水平上延伸的第二底表面，該第二水平等于或低于第一水平。

IC器件可以還包括在多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)上在與多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)的延伸方向交叉的方向上延伸的正常柵線。正常柵線包括覆蓋第一區(qū)中的多個(gè)第一鰭型有源區(qū)并具有第一導(dǎo)電層層疊結(jié)構(gòu)的第一柵線和覆蓋第二區(qū)中的多個(gè)第二鰭型有源區(qū)并具有第二導(dǎo)電層層疊結(jié)構(gòu)的第二柵線，該第二導(dǎo)電層層疊結(jié)構(gòu)不同于第一導(dǎo)電層層疊結(jié)構(gòu)。在第一柵線和第二柵線之間的界面部分可以垂直地交疊區(qū)域間臺階部。

IC器件可以還包括鰭型隔離絕緣層，該鰭型隔離絕緣層具有面對多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)的每個(gè)的一端的側(cè)壁。鰭型隔離絕緣層在第一區(qū)和第二區(qū)中平行于正常柵線延伸。鰭型隔離絕緣層覆蓋區(qū)域間臺階部。

IC器件可以還包括鰭型隔離絕緣層和虛設(shè)柵線，該鰭型隔離絕緣層具有面對多個(gè)第一鰭型有源區(qū)和多個(gè)第二鰭型有源區(qū)的每個(gè)的一端的側(cè)壁，該虛設(shè)柵線在鰭型隔離絕緣層上平行于正常柵線延伸。鰭型隔離絕緣層和虛設(shè)柵線可以在區(qū)域間臺階部上延伸或覆蓋區(qū)域間臺階部。

IC器件可以還包括形成在多個(gè)第一鰭型有源區(qū)中的至少一個(gè)中的第一源漏區(qū)、形成在多個(gè)第二鰭型有源區(qū)中的至少一個(gè)中的第二源漏區(qū)、延伸為連接到第一源漏區(qū)和第二源漏區(qū)的接觸插塞。接觸插塞可以垂直地交疊區(qū)域間臺階部。

該IC器件可以還包括形成在基板和接觸插塞之間的空氣間隙。該空氣間隙可以垂直地交疊區(qū)域間臺階部。

第一源漏區(qū)可以包括第一半導(dǎo)體層，該第一半導(dǎo)體層具有設(shè)置在比多個(gè)第一鰭型有源區(qū)的每個(gè)的頂表面高的水平的頂表面。第二源漏區(qū)可以包括第二半導(dǎo)體，該第二半導(dǎo)體層具有設(shè)置在比多個(gè)第二鰭型有源區(qū)的每個(gè)的頂表面高的水平的頂表面。

根據(jù)發(fā)明構(gòu)思的另一方面，提供了一種IC器件，其包括在基板的第一區(qū)中從基板突出并且在第一方向上延伸的第一鰭型有源區(qū)。第二鰭型有源區(qū)在基板的第二區(qū)中從基板突出并且在第一方向上延伸。第二鰭型有源區(qū)與第一鰭型有源區(qū)一起設(shè)置在直線中并且具有比第一鰭型有源區(qū)小的寬度。鰭型隔離區(qū)包括形成在第一鰭型有源區(qū)和第二鰭型有源區(qū)之間的基板的底表面中的第一區(qū)和第二區(qū)之間的界面部分處的區(qū)域間臺階部。

區(qū)域間臺階部可以在與第一鰭型有源區(qū)和第二鰭型有源區(qū)的延伸方向交叉的方向上延伸。

第一鰭型有源區(qū)的最低部分可以在基板上處于比第二鰭型有源區(qū)的最低部分高的水平。

第一鰭型有源區(qū)的第一高度可以小于第二鰭型有源區(qū)的第二高度。

IC器件可以還包括配置為填充第一鰭型有源區(qū)和第二鰭型有源區(qū)之間的鰭型隔離區(qū)的鰭型隔離絕緣層。鰭型隔離絕緣層可以平行于區(qū)域間臺階部延伸。

根據(jù)發(fā)明構(gòu)思的另一方面，提供了一種IC器件的制造方法。該方法包括在基板的第一區(qū)中形成第一初始鰭型有源區(qū)和在基板的第二區(qū)中形成第二初始鰭型有源區(qū)。第一絕緣層形成為在第一初始鰭型有源區(qū)和第二初始鰭型有源區(qū)上延伸或覆蓋第一初始鰭型有源區(qū)和第二初始鰭型有源區(qū)。在第一區(qū)和第二區(qū)當(dāng)中，第一絕緣層僅從第二區(qū)形成。第二初始鰭型隔離區(qū)的一部分和基板的一部分被去除以在第一初始鰭型有源區(qū)和第二初始鰭型有源區(qū)之間的基板的底表面中形成區(qū)域間臺階部。同時(shí)，形成了具有減小的寬度的第二初始鰭型有源區(qū)。第二絕緣層形成在第二區(qū)中以在具有減小的寬度的第二初始鰭型有源區(qū)上延伸或覆蓋該第二初始鰭型有源區(qū)。第一絕緣層和第二絕緣層的局部的上部被去除以在第一區(qū)和第二區(qū)中暴露出第一初始鰭型有源區(qū)和具有減小的寬度的第二初始鰭型有源區(qū)的每個(gè)。具有第一寬度并具有第一導(dǎo)電型溝道區(qū)的第一鰭型有源區(qū)形成在第一區(qū)中。具有第二寬度并具有第二導(dǎo)電型溝道區(qū)的第二鰭型有源區(qū)形成在第二區(qū)中。第二寬度小于第一寬度。

在具有減小的寬度的第二初始鰭型有源區(qū)的形成期間，具有減小的寬度的第二初始鰭型有源區(qū)的最低部分可以形成在比第一初始鰭型有源區(qū)的最低部分低第一高度的水平上。

在具有減小的寬度的第二初始鰭型有源區(qū)的形成期間，第一底部單元可以圍繞第一初始鰭型有源區(qū)形成在基板的第一區(qū)中的第一水平上，第二底部單元可以圍繞具有減小的寬度的第二初始鰭型有源區(qū)形成在基板的第二區(qū)中的第二水平上。第二水平可以低于第一水平。

附圖說明

通過下文結(jié)合附圖的詳細(xì)描述，將更清楚地理解發(fā)明構(gòu)思的示例實(shí)施方式，其中：

圖1A是根據(jù)示例實(shí)施方式的IC器件的一些元件的平面布局圖；

圖1B是沿圖1A的線B-B’獲得的截面圖；

圖2A至2C是根據(jù)其他示例實(shí)施方式的IC器件的截面圖；

圖3A是根據(jù)其他示例實(shí)施方式的IC器件的一些元件的平面布局圖；

圖3B是沿圖3A的線B-B’獲得的截面圖；

圖4A是根據(jù)另一示例實(shí)施方式的IC器件的截面圖；

圖4B是根據(jù)另一示例實(shí)施方式的IC器件的一些元件的截面圖；

圖5A是根據(jù)另一示例實(shí)施方式的IC器件的一些元件的平面布局圖；

圖5B是沿圖5A的線B-B’獲得的截面圖；

圖6是根據(jù)另一示例實(shí)施方式的IC器件的主要組件的截面圖；

圖7A是根據(jù)其他示例實(shí)施方式的IC器件的一些元件的平面布局圖；

圖7B是沿圖7A的線B-B’獲得的截面圖；

圖7C是沿圖7A的線C-C’獲得的截面圖；

圖7D是沿圖7A的線D-D’獲得的截面圖；

圖7E是沿圖7A的線E-E’獲得的截面圖；

圖8A和8B是根據(jù)其他示例實(shí)施方式的IC器件的圖示；

圖9是根據(jù)另一示例實(shí)施方式的IC器件的截面圖；

圖10是根據(jù)其他示例實(shí)施方式的IC器件的平面布局圖；

圖11A和11B是根據(jù)其他示例實(shí)施方式的IC器件的截面圖；

圖12A和12B是根據(jù)其他示例實(shí)施方式的IC器件的截面圖；

圖13A是根據(jù)另一示例實(shí)施方式的IC器件的平面布局圖；

圖13B是沿圖13A的線B1-B1’和B2-B2’獲得的截面圖；

圖13C是沿圖13A的線C-C’獲得的截面圖；

圖14A是根據(jù)其他示例實(shí)施方式的IC器件的平面布局圖；

圖14B是沿圖14A的線B-B’獲得的截面圖；

圖14C是沿圖14A的線C-C’獲得的截面圖；

圖15是根據(jù)另一示例實(shí)施方式的IC器件的主要組件的截面圖；

圖16A至16K是根據(jù)示例實(shí)施方式的制造IC器件的方法的工藝操作的截面圖；

圖17是根據(jù)其他示例實(shí)施方式的制造IC器件的方法的截面圖；

圖18是根據(jù)其他示例實(shí)施方式的制造IC器件的方法的截面圖；

圖19是根據(jù)示例實(shí)施方式的電子裝置的框圖；

圖20是根據(jù)示例實(shí)施方式的顯示驅(qū)動器集成電路(DDI)和顯示裝置的示意框圖；

圖21是根據(jù)示例實(shí)施方式的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)反相器的電路圖；

圖22是根據(jù)示例實(shí)施方式的CMOS靜態(tài)隨機(jī)存取存儲器(SRAM)裝置的電路圖；

圖23是根據(jù)示例實(shí)施方式的CMOS NAND電路的電路圖；

圖24是根據(jù)示例實(shí)施方式的電子系統(tǒng)的框圖；和

圖25是根據(jù)示例實(shí)施方式的電子系統(tǒng)的框圖。

具體實(shí)施方式

現(xiàn)在將參考附圖更充分地描述發(fā)明構(gòu)思，在附圖中示出發(fā)明構(gòu)思的示例實(shí)施方式。在附圖中，相同的附圖標(biāo)記用來表示相同的元件，其詳細(xì)說明被省略。然而，發(fā)明構(gòu)思可以以不同的形式實(shí)現(xiàn)而不應(yīng)該理解為限于在此闡述的實(shí)施方式。而是，提供這些實(shí)施方式使得本公開將徹底和完整，并將向本領(lǐng)域技術(shù)人員完全地傳達(dá)發(fā)明構(gòu)思的范圍。

如這里所用，術(shù)語“和/或”包括相關(guān)列舉項(xiàng)目的一個(gè)或多個(gè)的任意和所有組合。當(dāng)諸如“...的至少一個(gè)”的表述在一列元件之前時(shí)，修飾整列的元件而不修飾該列元件中的單個(gè)元件。

可以理解雖然術(shù)語第一、第二等可以用于此來描述各種元件、部件、區(qū)域、層和/或部分，這些元件、部件、區(qū)域、層和/或部分應(yīng)不受這些術(shù)語限制。這些術(shù)語只用于區(qū)分一個(gè)元件、部件、區(qū)域、層或部分與其他區(qū)域、層或部分。因此，以下討論的第一元件、部件、區(qū)域、層或部分可以被稱為第二元件、部件、區(qū)域、層或部分，而不背離本發(fā)明構(gòu)思的教導(dǎo)。

可以理解當(dāng)元件被稱為“聯(lián)接到”、“連接到”或“響應(yīng)于”另一元件時(shí)，它可以直接聯(lián)接到、連接到或響應(yīng)于另一元件，或者可以存在中間的元件。相反，當(dāng)元件被稱為“直接聯(lián)接到“、“直接連接到”或“直接響應(yīng)于”另一元件時(shí)，則沒有中間元件存在。

在這里為了描述的方便，可以使用空間相對術(shù)語，諸如“上方”、“下方”、“上”、“下”等，來描述一個(gè)元件或特征和其他元件或特征如圖中所示的關(guān)系?？梢岳斫饪臻g相對術(shù)語旨在包含除了在圖中所繪的方向之外裝置在使用或操作中的不同方向。例如，如果在圖中的裝置被翻轉(zhuǎn)，被描述為在其他元件或特征的“下方”的元件則應(yīng)取向在所述其他元件或特征的“上方”。因此，術(shù)語“下方”可以包含下方和上方兩個(gè)方向。裝置也可以有其它取向(旋轉(zhuǎn)90度或其它取向)且相應(yīng)地解釋這里所使用的空間相對描述語。為了簡潔和/或清楚，公知的功能或構(gòu)造可以不詳細(xì)描述。

除非另有界定，這里使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有本發(fā)明構(gòu)思屬于的領(lǐng)域的普通技術(shù)人員共同理解的相同的意思。還可以理解諸如那些在共同使用的字典中定義的術(shù)語應(yīng)解釋為具有與在相關(guān)技術(shù)和本說明書的背景中的它們的涵義一致的涵義，而不應(yīng)解釋為理想化或過度正式的意義，除非在這里明確地如此界定。

當(dāng)一些實(shí)施方式可以被另外地實(shí)施時(shí)，在此描述的各個(gè)工藝步驟可以另外被執(zhí)行。例如，以連續(xù)次序描述的兩個(gè)工藝步驟可以基本上同時(shí)執(zhí)行或以相反的次序執(zhí)行。

參考橫截面圖示在這里描述了本發(fā)明構(gòu)思的實(shí)施方式，該圖示是本發(fā)明構(gòu)思的理想實(shí)施方式的示意圖。因此，可以預(yù)期由于例如制造技術(shù)和/或公差引起的圖示的形狀的變化。當(dāng)此處使用術(shù)語“基板”時(shí)，應(yīng)當(dāng)理解為基板自身、或者基板和形成在基板上的包括預(yù)定層或膜的層疊結(jié)構(gòu)兩者。同樣，當(dāng)此處使用表述“基板的表面”時(shí)，應(yīng)當(dāng)理解為基板自身的暴露表面或者形成在基板上的預(yù)定層或膜的外表面。

圖1A是根據(jù)示例實(shí)施方式的集成電路(IC)器件100A的一些元件的平面布局圖，圖1B是沿圖1A的線B-B’獲得的截面圖。

參考圖1A和1B，IC器件100A可以包括具有第一區(qū)I和第二區(qū)II的基板110。

基板110可以包括半導(dǎo)體(例如，硅(Si)或鍺(Ge))或者化合物半導(dǎo)體(例如，硅鍺(SiGe)、碳化硅(SiC)、砷化鎵(GaAs)、砷化銦(InAs)或磷化銦(InP))。在一些實(shí)施方式中，基板110可以包括III-V族材料和IV族材料中至少一個(gè)。III-V族材料可以是包括至少一個(gè)III族元素和至少一個(gè)V族元素的二元化合物、三元化合物或四元化合物。III-V族材料可以是包括從銦(In)、鎵(Ga)和鋁(Al)中選擇出的至少一個(gè)III族元素和從砷(As)、磷(P)和銻(Sb)中選擇出的至少一個(gè)V族元素的化合物。例如，III-V族材料可以從InP、In_zGa_1-zAs(0≤z≤1)和Al_zGa_1-zAs(0≤z≤1)中選擇。二元化合物例如可以是InP、GaAs、InAs、InSb和GaSb中任意一個(gè)。三元化合物可以是InGaP、InGaAs、AlInAs、InGaSb、GaAsSb和GaAsP中任意一個(gè)。IV族材料可以是硅或鍺。然而，可以應(yīng)用于根據(jù)示例實(shí)施方式的IC器件的III-V族材料和IV族元素不限于上述示例。III-V族材料和IV族材料(例如，鍺)可以用作形成低功率高速晶體管的溝道材料。高效率互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管可以通過使用包括比硅基板高的電子遷移率的III-V族材料(例如，GaAs)的半導(dǎo)體基板和包括比硅基板高的空穴遷移率的半導(dǎo)體材料(例如，鍺)的半導(dǎo)體基板形成。在一些實(shí)施方式中，當(dāng)NMOS晶體管形成在基板110上時(shí)，基板110可以包括上文所述的III-V族材料中任意一個(gè)。在一些其它實(shí)施方式中，當(dāng)PMOS晶體管形成在基板110上時(shí)，至少一部分基板110可以包括鍺。在另一示例中，基板110可具有絕緣體上硅(SOI)結(jié)構(gòu)?；?10可以包括導(dǎo)電區(qū)，例如，摻雜阱或摻雜結(jié)構(gòu)。

基板110的第一區(qū)I和第二區(qū)II可以涉及基板110的不同區(qū)域。第一區(qū)I和第二區(qū)II可以是需要不同的閾值電壓的區(qū)域。例如，第一區(qū)I可以是NMOS區(qū)，第二區(qū)II可以是PMOS區(qū)。

在第一區(qū)I中，第一鰭型有源區(qū)F1可以在垂直于基板110的主表面的方向(Z方向)上從基板110的第一表面突出。第一鰭型有源區(qū)F1可具有第一導(dǎo)電型溝道區(qū)CH1。第一鰭型有源區(qū)F1的兩個(gè)側(cè)壁可以用在第一導(dǎo)電型溝道區(qū)CH1下面的第一器件隔離層120覆蓋。

第一鰭型有源區(qū)F1可以在縱向方向(Y方向)上在基板110上直線地延伸并具有第一基礎(chǔ)單元B1，該第一基礎(chǔ)單元B1在橫向方向(X方向)上具有第一基礎(chǔ)寬度WB1。第一鰭型有源區(qū)F1的第一導(dǎo)電型溝道區(qū)CH1可以從第一器件隔離層120突出并且可具有小于第一基礎(chǔ)寬度WB1的第一上部寬度WT1。

在第二區(qū)II中，第二鰭型有源區(qū)F2可以在垂直于基板110的主表面的方向(Z方向)上從基板110的第二表面突出。第二鰭型有源區(qū)F2可具有第二導(dǎo)電型溝道區(qū)CH2。第二鰭型有源區(qū)F2的兩個(gè)側(cè)壁可以用在第二導(dǎo)電型溝道區(qū)CH2下面的第二器件隔離層130覆蓋?；?10在第一區(qū)I和第二區(qū)II中的第一表面和第二表面可以是非共面的。

第二鰭型有源區(qū)F2可以在縱向方向(Y方向)上在基板110上直線地延伸并且在橫向方向(X方向)上具有小于第一基礎(chǔ)寬度WB1的第二基礎(chǔ)寬度WB2。第二鰭型有源區(qū)F2的第二導(dǎo)電型溝道區(qū)CH2可以從第二器件隔離層130突出，并且可具有小于第二基礎(chǔ)寬度WB2以及小于第一上部寬度WT1的第二上部寬度WT2。

在一些實(shí)施方式中，第一鰭型有源區(qū)F1的第一導(dǎo)電型溝道區(qū)CH1可以包括同質(zhì)材料。例如，包括第一導(dǎo)電型溝道區(qū)CH1的整個(gè)第一鰭型有源區(qū)F1可以包括硅。相反，第二鰭型有源區(qū)F2的至少一部分第二導(dǎo)電型溝道區(qū)CH2可以包括與第二導(dǎo)電型溝道區(qū)CH2的剩余部分不同的材料。例如，第二鰭型有源區(qū)F2的第二導(dǎo)電型溝道區(qū)CH2的被選定部分區(qū)域可以包括鍺，第二鰭型有源區(qū)F2的剩余區(qū)域可以包括硅。

圖1A和1B示出在其中一個(gè)第一鰭型有源區(qū)F1形成在第一區(qū)I中和一個(gè)第二鰭型有源區(qū)F2形成在第二區(qū)II中的示例，但是發(fā)明構(gòu)思不限于此。例如，多個(gè)第一鰭型有源區(qū)F1可以形成在第一區(qū)I中，多個(gè)第二鰭型有源區(qū)F2可以形成在第二區(qū)II中。

圖1B示出在其中第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2每個(gè)的兩個(gè)側(cè)壁都具有相對于在垂直于基板110的主表面的方向(Z方向)上延伸的中心線大致對稱的輪廓的示例。然而，發(fā)明構(gòu)思不限于此，第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2每個(gè)的兩個(gè)側(cè)壁可具有相對于中心線不對稱的輪廊。替換地，第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2可在發(fā)明構(gòu)思范圍內(nèi)具有不同的形狀。

IC器件100A的基板110可具有分別設(shè)置在第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2的兩側(cè)上的多個(gè)底表面(參照圖1B中的BS1)。多個(gè)底表面BS1可以在第一區(qū)I和第二區(qū)II中在不同的水平上延伸。區(qū)域間臺階部108A可以形成在多個(gè)底表面BS1之一上，在第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2之間。

如圖1B所示，底表面BS1可以包括第一底部單元BS11和第二底部單元BS12，該第一底部單元BS11在第一區(qū)I中的第一基礎(chǔ)水平LB11的高度處延伸，該第二底部單元BS12在第二區(qū)II中的低于第一基礎(chǔ)水平LB11的第二基礎(chǔ)水平LB12的高度處延伸。由于在第一基礎(chǔ)水平LB11和第二基礎(chǔ)水平LB12之間的高度差ΔH1導(dǎo)致可以形成區(qū)域間臺階部108A。

區(qū)域間臺階部108A可以在第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2的縱向方向(Y方向)上延伸。區(qū)域間臺階部108A可以沿著在第一區(qū)I和第二區(qū)II之間的界面部分(在此也被稱為“分界面”)BN延伸，其以圖1A中的虛線示出。區(qū)域間臺階部108A可以沿著在第一底部單元BS11和第二底部單元BS12之間的界面部分延伸。第一鰭型有源區(qū)F1的鄰近底表面BS1的最低部分可以位于比第二鰭型有源區(qū)F2的鄰近底表面BS1的最低部分高的水平處。

第一鰭型有源區(qū)F1的最遠(yuǎn)離基板110的第一尖端部分T11可以位于第一尖端水平LT11。第二鰭型有源區(qū)F2的最遠(yuǎn)離基板110的第二尖端部分T12可以位于第二尖端水平LT12。在一些實(shí)施方式中，第一尖端水平LT11可以是與第二尖端水平LT12相同的水平。在一些其它實(shí)施方式中，第二尖端水平LT12可以是比第一尖端水平LT11低的水平。

由于第二底部單元BS12的第二基礎(chǔ)水平LB12低于第一底部單元BS11的第一基礎(chǔ)水平LB11，所以第二鰭型有源區(qū)F2的高度H12可以大于第一鰭型有源區(qū)F1的高度H11。

從區(qū)域間臺階部108A到第一鰭型有源區(qū)F1的最短距離L11可以大于從區(qū)域間臺階部108A到第二鰭型有源區(qū)F2的最短距離L12。最短距離L11和L12之間的差別可以基于區(qū)域間臺階部108A被適當(dāng)?shù)剡x擇，使得形成在第一區(qū)I和第二區(qū)II中的晶體管的性能可以提高或最優(yōu)化。

第一器件隔離層120可以形成在第一區(qū)I中的基板110的第一底部單元BS11上并且在第一鰭型有源區(qū)F1的第一基礎(chǔ)單元B1的兩個(gè)側(cè)壁上延伸或者覆蓋該第一基礎(chǔ)單元B1的兩個(gè)側(cè)壁。第二器件隔離層130可以形成在第二區(qū)II中的基板110的第二底部單元BS12上并且在第二鰭型有源區(qū)F2的第二基礎(chǔ)單元B2的兩個(gè)側(cè)壁上延伸或者覆蓋該第二基礎(chǔ)單元B2的兩個(gè)側(cè)壁。

第一器件隔離層120和第二器件隔離層130可以包括相同的材料或不同的材料。在一些實(shí)施方式中，第一器件隔離層120和第二器件隔離層130的每個(gè)可以包括包含硅的絕緣層(諸如硅氧化物層、硅氮化物層、硅氮氧化物層或硅碳氮化物層)、多晶硅或其組合。

第一器件隔離層120和第二器件隔離層130之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108A對準(zhǔn)。

在基板110的第一區(qū)I中，第一中間層(interface layer)IL1、第一柵絕緣層142和第一柵線152可以形成在第一鰭型有源區(qū)F1和第二器件隔離層120上以在第一鰭型有源區(qū)F1的兩個(gè)側(cè)壁和頂表面上延伸或者覆蓋第一鰭型有源區(qū)F1的兩個(gè)側(cè)壁和頂表面。第一柵絕緣層142和第一柵線152可以在與第一鰭型有源區(qū)F1的延伸方向(Y方向)交叉的方向(X方向)上延伸。

在基板110的第二區(qū)II中，第二中間層IL2、第二柵絕緣層144和第二柵線154可以形成在第二鰭型有源區(qū)F2和第二器件隔離層130上以在第二鰭型有源區(qū)F2的兩個(gè)側(cè)壁和頂表面上延伸或者覆蓋第二鰭型有源區(qū)F2的兩個(gè)側(cè)壁和頂表面。第二柵絕緣層144可以在與第二柵線154的延伸方向(Y方向)交叉的方向(X方向)上延伸。

第一中間層IL1和第二中間層IL2可以分別通過氧化第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2的表面而獲得。第一中間層IL1可以與第一鰭型有源區(qū)F1接觸，而第二中間層IL2可以與第二鰭型有源區(qū)F2接觸。第一中間層IL1可以用來消除第一鰭型有源區(qū)F1和第一柵絕緣層142之間的界面缺陷。第二中間層IL2可以用來消除第二鰭型有源區(qū)F2和第二柵絕緣層144之間的界面缺陷。

在一些實(shí)施方式中，第一中間層IL1和第二中間層IL2每個(gè)可以包括具有大約9或更低的介電常數(shù)的低k材料層，例如，硅氧化物層、硅氮氧化物層或其組合。在一些其它實(shí)施方式中，第一中間層IL1和第二中間層IL2每個(gè)可以包括硅酸鹽、硅酸鹽和硅氧化物層的組合、或者硅酸鹽和硅氮氧化物層的組合。在一些實(shí)施方式中，第一中間層IL1和第二中間層IL2每個(gè)可具有大約至大約的厚度，但是發(fā)明構(gòu)思不限于此。

在一些實(shí)施方式中，第一中間層IL1和第二中間層IL2可以被省略。

第一柵絕緣層142和第二柵絕緣層144可以形成為在第一柵線152和第二柵線154的底表面和兩個(gè)側(cè)壁上延伸或者覆蓋其底表面和兩個(gè)側(cè)壁。

第一柵絕緣層142和第二柵絕緣層144每個(gè)可以包括硅氧化物層、高k介電層、或其組合。高k介電層可包括具有比硅氧化物層高的介電常數(shù)的材料。例如，第一柵絕緣層142和第二柵絕緣層144可具有大約10至大約25的介電常數(shù)。高k介電層可以包括從由以下材料構(gòu)成的組中選擇出的材料：鉿氧化物、鉿氮氧化物、鉿硅氧化物、鑭氧化物、鑭鋁氧化物、鋯氧化物、鋯硅氧化物、鉭氧化物、鈦氧化物、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、釔氧化物、鋁氧化物、鉛鈧鉭氧化物、和鈮酸鉛鋅、以及其組合，但是形成高k介電層的材料不限于這些示例。第一柵絕緣層142和第二柵絕緣層144可以通過利用原子層沉積(ALD)工藝、化學(xué)氣相沉積(CVD)工藝、或物理氣相沉積(PVD)工藝形成。在一些實(shí)施方式中，第一柵絕緣層142可具有與第二柵絕緣層144相同的結(jié)構(gòu)。在其它實(shí)施方式中，第一柵絕緣層142可具有與第二柵絕緣層144不同的結(jié)構(gòu)。

第一柵線152和第二柵線154每個(gè)可以包括用于控制功函數(shù)的含金屬層和用于填充形成在用于控制功函數(shù)的含金屬層的上部中的空間的間隙填充含金屬層。在一些實(shí)施方式中，第一柵線152和第二柵線154每個(gè)可具有在其中金屬氮化物層、金屬層、導(dǎo)電蓋層和間隙填充金屬層被順序地層疊的結(jié)構(gòu)。金屬氮化物層和金屬層的每個(gè)可以包括從由以下構(gòu)成的組中選擇出的至少一種金屬：鈦(Ti)、鎢(W)、釕(Ru)、鈮(Nb)、鉬(Mo)、鉿(Hf)、鎳(Ni)、鈷(Co)、鉑(Pt)、鐿(Yb)、鋱(Tb)、鏑(Dy)、鉺(Er)和鈀(Pd)。金屬氮化物層和金屬層每個(gè)可以通過利用ALD工藝、金屬有機(jī)ALD(MOALD)工藝、或金屬有機(jī)CVD(MOCVD)工藝形成。導(dǎo)電蓋層可以用作保護(hù)層，該保護(hù)層配置為防止金屬層的表面的氧化。此外，導(dǎo)電蓋層可以用作浸潤層，該浸潤層配置為促進(jìn)另一導(dǎo)電層在金屬層上的沉積。導(dǎo)電蓋層可以包括金屬氮化物，例如，TiN、TaN、或其組合，但是發(fā)明構(gòu)思不限于此。間隙填充金屬層可以在導(dǎo)電蓋層上延伸。間隙填充金屬層可以包括鎢(W)層。間隙填充金屬層可以通過利用ALD工藝、CVD工藝、或PVD工藝形成。間隙填充金屬層可以填充由形成在導(dǎo)電蓋層的頂表面中的區(qū)域間臺階部形成的凹陷空間，而沒有空隙。在一些實(shí)施方式中，第一柵線152可具有不同于第二柵線154的構(gòu)造。在一些實(shí)施方式中，第一柵線152可以包括TiAlC/TiN/W的層疊結(jié)構(gòu)或TiN/TaN/TiAlC/TiN/W的層疊結(jié)構(gòu)，第二柵線154可以包括TiN/TaN/TiN/TiAlC/TiN/W的層疊結(jié)構(gòu)。第一柵線152的TiAlC層可以用作用于控制功函數(shù)的含金屬層，第二柵線154的TiN層可以用作用于控制功函數(shù)的含金屬層。

第一柵線152和第二柵線154之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108A對準(zhǔn)。

第一源漏區(qū)162可以形成在基板110的第一區(qū)I中的第一柵線152兩側(cè)上的第一鰭型有源區(qū)F1中。第二源漏區(qū)164可以形成在基板110的第二區(qū)II中的第二柵線154兩側(cè)上的第二鰭型有源區(qū)F2中。

雖然未示出，第一源漏區(qū)162和第二源漏區(qū)164可以包括分別從第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2外延生長的半導(dǎo)體層。第一源漏區(qū)162和第二源漏區(qū)164每個(gè)可具有包括多個(gè)外延生長SiGe層的嵌入SiGe結(jié)構(gòu)、外延生長硅層或外延生長SiC層。第一源漏區(qū)162可具有不同于第二源漏區(qū)164的構(gòu)造。

在參考圖1A和1B描述的IC器件100A中，基板110的底表面BS1可以設(shè)置在不同的水平處，形成在第一區(qū)I中的第一鰭型有源區(qū)F1可具有與形成在第二區(qū)II中的第二鰭型有源區(qū)F2不同的寬度。因此，基板110的底表面BS1可以形成在第一區(qū)I和第二區(qū)II中的不同的水平處，鰭型有源區(qū)可以形成為根據(jù)形成在第一區(qū)I和第二區(qū)II中的每個(gè)器件的結(jié)構(gòu)和特性而在第一區(qū)I和第二區(qū)II中具有不同的寬度。因此，在高度縮小尺寸的FinFET中可以控制漏電流，并且晶體管的性能可以提高。此外，能夠具有不同的功能的多柵晶體管可以形成在第一區(qū)I和第二區(qū)II中。

圖2A至2C是根據(jù)其他示例實(shí)施方式的IC器件100B、100C和100D的截面圖，其對應(yīng)于圖1A的線B-B’。在圖2A至2C中，相同的附圖標(biāo)記用來表示與圖1A和1B中相同的元件，并且對其的詳細(xì)說明被省略。

圖2A所示的IC器件100B可具有與圖1A和1B所示的IC器件100A大體相同的構(gòu)造，除了IC器件100B包括第一器件隔離層120A和第二器件隔離層130A代替第一器件隔離層120和第二器件隔離層130之外。

在圖2A所示的IC器件100B中，第一器件隔離層120A可具有與第二器件隔離層130A不同的層疊結(jié)構(gòu)。

第一器件隔離層120A可以形成在第一鰭型有源區(qū)F1的外圍上以在第一鰭型有源區(qū)F1的第一底部單元BS11和第一基礎(chǔ)單元B1上延伸或覆蓋第一鰭型有源區(qū)F1的第一底部單元BS11和第一基礎(chǔ)單元B1。第一器件隔離層120A可以包括順序地層疊在第一底部單元BS11和第一基礎(chǔ)單元B1上的第一絕緣襯墊122、第一應(yīng)力源襯墊(stressor liner)124和第一掩埋絕緣層126。第一絕緣襯墊122可以形成為與第一鰭型有源區(qū)F1的第一基礎(chǔ)單元B1的兩個(gè)側(cè)壁接觸。第一應(yīng)力源襯墊124可以沿著第一鰭型有源區(qū)F1的第一基礎(chǔ)單元B1的兩個(gè)側(cè)壁延伸使得第一絕緣襯墊122在第一應(yīng)力源襯墊124和第一鰭型有源區(qū)F1的第一基礎(chǔ)單元B1的兩個(gè)側(cè)壁之間。第一掩埋絕緣層126可以形成在第一應(yīng)力源襯墊124上以在第一底部單元BS11和第一基礎(chǔ)單元B1上延伸或覆蓋第一底部單元BS11和第一基礎(chǔ)單元B1。

第一絕緣襯墊122可以包括第一氧化物層。例如，第一絕緣襯墊122可以包括自然氧化物層。在一些實(shí)施方式中，形成第一絕緣襯墊122的第一氧化物層可以通過使第一鰭型有源區(qū)F1的表面熱氧化而獲得。在一些實(shí)施方式中，第一絕緣襯墊122可具有大約至大約的厚度。

第一應(yīng)力源襯墊124可以包括能夠施加第一應(yīng)力到第一導(dǎo)電型溝道區(qū)CH1的材料。第一應(yīng)力源襯墊124可以用來將第一應(yīng)力引入到第一鰭型有源區(qū)F1的第一導(dǎo)電型溝道區(qū)CH1中并增大第一導(dǎo)電型溝道區(qū)CH1中的載流子遷移率。在一些實(shí)施方式中，當(dāng)?shù)谝粚?dǎo)電型溝道區(qū)CH1是N型溝道區(qū)時(shí)，第一應(yīng)力源襯墊124可以包括能夠施加張應(yīng)力到第一導(dǎo)電型溝道區(qū)CH1的材料。例如，第一應(yīng)力源襯墊124可以包括氮化硅(SiN)、氮氧化硅(SiON)、硅硼氮化物(SiBN)、碳化硅(SiC)、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、碳氧化硅(SiOC)、二氧化硅(SiO₂)、多晶硅(多晶硅)或其組合。在一些實(shí)施方式中，第一應(yīng)力源襯墊124可具有大約至大約的厚度。

第一掩埋絕緣層126可以包括第二氧化物層。第一氧化物層和第二氧化物層可以是通過使用不同的方法形成的氧化物層。在一些實(shí)施方式中，形成第一掩埋絕緣層126的第二氧化物層可以包括通過使用沉積工藝或涂覆工藝形成的層。在一些實(shí)施方式中，第一掩埋絕緣層126可以包括通過使用可流動式化學(xué)氣相沉積(FCVD)工藝或旋涂工藝形成的氧化物層。例如，第一掩埋絕緣層126可以包括氟化硅酸鹽玻璃(FSG)、未摻雜硅酸鹽玻璃(USG)、硼磷硅酸鹽玻璃(BPSG)、磷硅酸鹽玻璃(PSG)、可流動氧化物(FOX)、等離子體增強(qiáng)正硅酸乙酯(PE-TEOS)、或tonen硅氮烷(TOSZ,tonen silazene)，但是發(fā)明構(gòu)思不限于此。

第二器件隔離層130A可以形成在第二鰭型有源區(qū)F2的外圍上以在第二鰭型有源區(qū)F2的第二底部單元BS12和第二基礎(chǔ)單元B2上延伸或覆蓋第二鰭型有源區(qū)F2的第二底部單元BS12和第二基礎(chǔ)單元B2。第二器件隔離層130A可以包括順序地層疊在第二鰭型有源區(qū)F2的第二底部單元BS12和第二基礎(chǔ)單元B2上的第二絕緣襯墊132、第二應(yīng)力源襯墊134和第二掩埋絕緣層136。

第二絕緣襯墊132可以形成為與第二鰭型有源區(qū)F2的第二底部單元BS12和第二基礎(chǔ)單元B2接觸。第二應(yīng)力源襯墊134可以形成為在第二鰭型有源區(qū)F2的第二底部單元BS12和第二基礎(chǔ)單元B2上延伸或覆蓋第二鰭型有源區(qū)F2的第二底部單元BS12和第二基礎(chǔ)單元B2，使得第二絕緣襯墊132在第二應(yīng)力源襯墊134與第二鰭型有源區(qū)F2的第二底部單元BS12及第二基礎(chǔ)單元B2之間。第二掩埋絕緣層136可以形成為在第二鰭型有源區(qū)F2的第二底部單元BS12和第二基礎(chǔ)單元B2上延伸或覆蓋第二鰭型有源區(qū)F2的第二底部單元BS12和第二基礎(chǔ)單元B2，使得第二絕緣襯墊132和第二應(yīng)力源襯墊134在第二掩埋絕緣層136與第二鰭型有源區(qū)F2的第二底部單元BS12及第二基礎(chǔ)單元B2之間。

第二絕緣襯墊132可以包括第三氧化物層。例如，第二絕緣襯墊132可以包括自然氧化物層。第二絕緣襯墊132可以通過氧化第二鰭型有源區(qū)F2的表面而獲得。例如，第二絕緣襯墊132可以包括通過使用熱氧化工藝形成的氧化物層。在一些實(shí)施方式中，形成第二絕緣襯墊132的第三氧化物層可以包括通過使用與形成第一絕緣襯墊122的第一氧化物層相同的工藝形成的相同的材料層。在一些實(shí)施方式中，第二絕緣襯墊132可具有大約至大約的厚度。第二應(yīng)力源襯墊134可以包括能夠施加第二應(yīng)力到第二導(dǎo)電型溝道區(qū)CH2的材料。第二應(yīng)力可以不同于第一應(yīng)力。第二應(yīng)力源襯墊134可以用來將第二應(yīng)力引入到第二鰭型有源區(qū)F2的第二導(dǎo)電型溝道區(qū)CH2中并增大第二導(dǎo)電型溝道區(qū)中的載流子遷移率。在一些實(shí)施方式中，當(dāng)?shù)诙?dǎo)電型溝道區(qū)CH2是P型溝道區(qū)時(shí)，第二應(yīng)力源襯墊134可以包括能夠施加壓應(yīng)力到第二導(dǎo)電型溝道區(qū)CH2的材料。例如，第二應(yīng)力源襯墊134可以包括SiN、SiON、SiBN、SiC、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC、SiO₂、多晶硅、或其組合。在一些實(shí)施方式中，第二應(yīng)力源襯墊134可具有大約至大約的厚度。在一些實(shí)施方式中，第一應(yīng)力源襯墊124和第二應(yīng)力源襯墊134可以包括能夠施加不同的應(yīng)力到相鄰溝道區(qū)的相同的材料。第一應(yīng)力源襯墊124和第二應(yīng)力源襯墊134可具有相同的厚度或不同的厚度。第一應(yīng)力源襯墊124和第二應(yīng)力源襯墊134可以包括通過使用不同的工藝形成的層。

第二掩埋絕緣層136可以包括第四氧化物層。第二掩埋絕緣層136可以包括通過使用沉積工藝或涂覆工藝形成的層。在一些實(shí)施方式中，第二掩埋絕緣層136可以包括通過使用FCVD工藝或旋涂工藝形成的氧化物層。例如，第二掩埋絕緣層136可以包括FSG、USG、BPSG、PSG、FOX、PE-TEOS、或TOSZ。在一些實(shí)施方式中，形成第二掩埋絕緣層136的第四氧化物層可以包括通過使用與形成第一掩埋絕緣層126的第二氧化物層相同的工藝形成的相同的材料。

在形成于第一區(qū)I中的第一器件隔離層120A和形成于第二區(qū)II中的第二器件隔離層130A之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108A對準(zhǔn)。此外，在第一區(qū)I中形成第一器件隔離層120A的第一應(yīng)力源襯墊124與第二區(qū)II中形成第二器件隔離層130A的第二應(yīng)力源襯墊134之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108A對準(zhǔn)。

此外，在區(qū)域間臺階部108A與第一和第二應(yīng)力源襯墊124和134之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與第一柵線152和第二柵線154之間的界面部分對準(zhǔn)。

在圖2A所示的IC器件100B中，形成在第一區(qū)I中的第一器件隔離層120A可以包括第一應(yīng)力源襯墊124，該第一應(yīng)力源襯墊124可以沿著第一鰭型有源區(qū)F1的兩個(gè)側(cè)壁延伸以施加第一應(yīng)力到第一鰭型有源區(qū)F1的第一導(dǎo)電型溝道區(qū)CH1。此外，形成在第二區(qū)II中的第二器件隔離層130A可以包括第二應(yīng)力源襯墊134，該第二應(yīng)力源襯墊134可以沿著第二鰭型有源區(qū)F2的兩個(gè)側(cè)壁延伸以施加第二應(yīng)力到第二鰭型有源區(qū)F2的第二導(dǎo)電型溝道區(qū)CH2。第二應(yīng)力可以不同于第一應(yīng)力。因此，不同的應(yīng)力可以被施加以獨(dú)立地增大第一鰭型有源區(qū)F1的第一導(dǎo)電型溝道區(qū)CH1和第二鰭型有源區(qū)F2的第二導(dǎo)電型溝道區(qū)CH2每個(gè)中的載流子遷移率。結(jié)果，形成在第一區(qū)I和第二區(qū)II中的晶體管的性能可以提高。

圖2B所示的IC器件100C可具有與圖1A和1B所示的IC器件100A大體相同的構(gòu)造，除了第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2每個(gè)包括異質(zhì)材料之外。

更具體地，如圖2B示，第一插入層FL1包括與形成第一鰭型有源區(qū)F1的剩余部分的材料不同的材料，并且可以形成在第一鰭型有源區(qū)F1的與第一區(qū)I中的第一底部單元BS11相鄰的最低部分中，或者在鄰近于第一鰭型有源區(qū)F1的最低部分的部分中。此外，第二插入層FL2包括與形成第二鰭型有源區(qū)F2的剩余部分的材料不同的材料，并且可以形成在第二鰭型有源區(qū)F2的與第二區(qū)II中的第二底部單元BS12相鄰的最低部分中，或者在鄰近于第二鰭型有源區(qū)F2的最低部分的部分中。例如，第一插入層FL1和第二插入層FL2可以包括鍺，第一和第二鰭型有源區(qū)F1和F2的剩余部分可以包括硅。

雖然圖2B示出第一和第二插入層FL1和FL2設(shè)置在與第一底部單元BS11基本相同的水平上的情況，但是根據(jù)發(fā)明構(gòu)思的第一插入層FL1和第二插入層FL2的位置不限于圖2B所示的示例。第一插入層FL1和第二插入層FL2可以在比第一底部單元BS11延伸的水平更高的水平或者更低的水平上延伸，或者可以在比第二底部單元BS12延伸的水平更高的水平或更低的水平上延伸。此外，第一插入層FL1和第二插入層FL2可以在相同的水平上延伸或者在不同的水平上延伸。

圖2C所示的IC器件100D可具有與圖2A所示的IC器件100B大體相同的構(gòu)造，除了第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2每個(gè)包括異質(zhì)材料之外。

更具體地，如圖2C所示，第一插入層FL1包括與形成第一鰭型有源區(qū)F1的剩余部分的材料不同的材料，并且可以形成在第一鰭型有源區(qū)F1的與第一區(qū)I中的第一底部單元BS11相鄰的最低部分中。此外，第二插入層FL2包括與形成第二鰭型有源區(qū)F2的剩余部分的材料不同的材料，并且可以形成在第二鰭型有源區(qū)F2的與第二區(qū)II中的第二底部單元BS12相鄰的最低部分中。例如，第一插入層FL1和第二插入層FL2可以包括鍺，第一和第二鰭型有源區(qū)F1和F2的剩余部分可以包括硅。

圖3A是根據(jù)其他示例實(shí)施方式的IC器件200A的一些元件的平面布局圖，圖3B是沿圖3A的線B-B’獲得的截面圖。

在圖3A和3B中，相同的附圖標(biāo)記用來表示與圖1A和1B中相同的元件，并且對其的詳細(xì)說明被省略。

IC器件200A可以包括多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2，該多個(gè)第一鰭型有源區(qū)F1可以在第一區(qū)I中在垂直于基板110的主表面的方向(Z方向)上突出，該多個(gè)第二鰭型有源區(qū)F2可以在第二區(qū)II中在垂直于基板110的主表面的方向(Z方向)上突出?；?10的主表面包括在第一區(qū)I和第二區(qū)II中處于不同水平的非共面的第一表面和第二表面。

多個(gè)第一鰭型有源區(qū)F1可以在基板110上直線地延伸并在縱向方向(Y方向)上彼此平行。每個(gè)第一鰭型有源區(qū)F1可具有第一基礎(chǔ)單元B1，該第一基礎(chǔ)單元B1在橫向方向(X方向)上具有第一基礎(chǔ)寬度WB1。多個(gè)第一鰭型有源區(qū)F1的多個(gè)第一導(dǎo)電型溝道區(qū)CH1的每個(gè)可以從第一器件隔離層120突出，并可具有小于第一基礎(chǔ)寬度WB1的第一上部寬度WT1。

多個(gè)第二鰭型有源區(qū)F2可以在基板110上直線地延伸并在縱向方向(Y方向)上彼此平行。每個(gè)第二鰭型有源區(qū)F2在橫向方向(X方向)上可具有小于第一基礎(chǔ)寬度WB1的第二基礎(chǔ)寬度WB2。多個(gè)第二鰭型有源區(qū)F2的多個(gè)第二導(dǎo)電型溝道區(qū)CH2的每個(gè)可以從第二器件隔離層130突出，并可具有小于第二基礎(chǔ)寬度WB2并且小于第一上部寬度WT1的第二上部寬度WT2。

IC器件200A的基板110可以包括多個(gè)第一鰭型有源區(qū)F1和分別設(shè)置在多個(gè)第二鰭型有源區(qū)F2之間的多個(gè)底表面(參考圖3B中的BS2)。區(qū)域間臺階部108B可以形成在多個(gè)底表面BS2之一上，其在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間的界面部分中的區(qū)域間隔離區(qū)IR1中。

區(qū)域間臺階部108B可以在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2的縱向方向(Y方向)上延伸。區(qū)域間臺階部108B可以沿著第一區(qū)I和第二區(qū)II之間的界面部分BN延伸，界面部分BN在圖3A中以虛線示出。

多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2可以彼此平行延伸使得區(qū)域間臺階部108B在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間。多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2可以在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2的橫向方向(X方向)上分別以第一節(jié)距PCH1和第二節(jié)距PCH2設(shè)置。第一節(jié)距PCH1可以等于第二節(jié)距PCH2。

多個(gè)第一鰭型有源區(qū)F1可以在橫向方向(X方向)上彼此離開第一間隔D11設(shè)置，多個(gè)第二鰭型有源區(qū)F2可以在橫向方向(X方向)上彼此離開第二間隔D12設(shè)置。第二間隔D12可以大于第一間隔D11。

第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2可以跨過區(qū)域間隔離區(qū)IR1彼此面對，并可以彼此間隔開第三間隔D13。第三間隔D13可以大于第一間隔D11并且小于第二間隔D12。

設(shè)置在基板110上的多個(gè)第一鰭型有源區(qū)F1的兩側(cè)以及多個(gè)第二鰭型有源區(qū)F2的兩側(cè)上的底表面BS2可以在第一區(qū)I和第二區(qū)II中在不同的水平處延伸。如圖3B所示，每個(gè)底表面BS2可以包括在第一區(qū)I中的第一基礎(chǔ)水平LB21的高度上延伸的第一底部單元BS21和在第二區(qū)II中的第二基礎(chǔ)水平LB22的高度上延伸的第二底部單元BS22。第二基礎(chǔ)水平LB22可以低于第一基礎(chǔ)水平LB21。區(qū)域間臺階部108B可以由于第一基礎(chǔ)水平LB21和第二基礎(chǔ)水平LB22之間的高度差ΔH2而形成。

區(qū)域間臺階部108B可以沿著在第一底部單元BS21和第二底部單元BS22之間的界面部分延伸。多個(gè)第一鰭型有源區(qū)F1的每個(gè)的鄰近第一底部單元BS21的最低部分可以設(shè)置在比多個(gè)第二鰭型有源區(qū)F2的每個(gè)的鄰近第二底部單元BS22的最低部分高的水平處。

多個(gè)第一鰭型有源區(qū)F1的每個(gè)的最遠(yuǎn)離基板110的第一尖端部分T21可以位于第一尖端水平LT21。多個(gè)第二鰭型有源區(qū)F2的每個(gè)的最遠(yuǎn)離基板110的第二尖端部分T22可以位于第二尖端水平LT22。在一些實(shí)施方式中，第一尖端水平LT21可以是與第二尖端水平LT22相同的水平。在一些其它實(shí)施方式中，第二尖端水平LT22可以是比第一尖端水平LT21低的水平。

由于第二底部單元BS22的第二基礎(chǔ)水平LB22低于第一底部單元BS21的第一基礎(chǔ)水平LB21，所以第二鰭型有源區(qū)F2的高度H22可以大于第一鰭型有源區(qū)F1的高度H21。

從區(qū)域間臺階部108B到多個(gè)第一鰭型有源區(qū)F1中最靠近區(qū)域間臺階部108B的一個(gè)第一鰭型有源區(qū)F1的最短距離L21可以大于從區(qū)域間臺階部108B到多個(gè)第二鰭型有源區(qū)F2中最靠近區(qū)域間臺階部108B的一個(gè)第二鰭型有源區(qū)F2的最短距離L22。

第一器件隔離層120可以形成在第一區(qū)I中的基板110的底表面BS2上并且在多個(gè)第一鰭型有源區(qū)F1的每個(gè)的第一基礎(chǔ)單元B1的兩個(gè)側(cè)壁上延伸或者覆蓋多個(gè)第一鰭型有源區(qū)F1的每個(gè)的第一基礎(chǔ)單元B1的兩個(gè)側(cè)壁。第二器件隔離層130可以形成在第二區(qū)II中的基板110的底表面BS2上并且在多個(gè)第二鰭型有源區(qū)F2的每個(gè)的第二基礎(chǔ)單元B2的兩個(gè)側(cè)壁上延伸或者覆蓋多個(gè)第二鰭型有源區(qū)F2的每個(gè)的第二基礎(chǔ)單元B2的兩個(gè)側(cè)壁。

第一深溝槽DT21可以形成在第一區(qū)I中并且與區(qū)域間臺階部108間隔開使得多個(gè)第一鰭型有源區(qū)F1在第一深溝槽DT21和區(qū)域間臺階部108B之間。第一深溝槽DT21可具有在低于第一基礎(chǔ)水平LB21的第一深度水平LD21處延伸的底表面。第一深溝槽DT21可以用第一器件間隔離層112填充。

第二深溝槽DT22可以形成在第二區(qū)II中并且與區(qū)域間臺階部108B間隔開，使得多個(gè)第二鰭型有源區(qū)F2在第二深溝槽DT22和區(qū)域間臺階部108B之間。第二深溝槽DT22可具有在低于第二基礎(chǔ)水平LB22的第二深度水平LD22處延伸的底表面。第二深溝槽DT22可以用第二器件間隔離層114填充。

第一器件間隔離層112和第二器件間隔離層114的每個(gè)可以包括包含硅的絕緣層(諸如硅氧化物層、硅氮化物層、硅氮氧化物層和硅碳氮化物層)、多晶硅或其組合，但是發(fā)明構(gòu)思不限于此。

第一器件隔離層120和第二器件隔離層130之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108B對準(zhǔn)。因此，在第一器件隔離層120和第二器件隔離層130之間的界面部分可以垂直地交疊區(qū)域間臺階部108B。

第一柵線152和第二柵線154之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108B對準(zhǔn)。

此外，在區(qū)域間臺階部108B與第一和第二器件隔離層120和130之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與第一柵線152和第二柵線154之間的界面部分對準(zhǔn)。

圖3A和3B示出在其中四個(gè)第一鰭型有源區(qū)F1形成在第一區(qū)I中并且四個(gè)第二鰭型有源區(qū)F2形成在第二區(qū)II中的示例，但是發(fā)明構(gòu)思不限于此。例如，兩個(gè)、三個(gè)、五個(gè)或更多鰭型有源區(qū)可以形成在第一區(qū)I和第二區(qū)II的每個(gè)中并且彼此平行地延伸。此外，圖3B示出在其中多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2每個(gè)的兩個(gè)側(cè)壁都具有相對于在垂直于基板110的主表面的方向(Z方向)上延伸的中心線大致對稱的輪廓的示例。然而，發(fā)明構(gòu)思不限于此，多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2中至少一些的每個(gè)的兩個(gè)側(cè)壁可具有相對于該中心線不對稱的輪廊。

在參考圖3A和3B描述的IC器件200A中，基板110的底表面BS2可以在第一區(qū)I和第二區(qū)II中形成在不同的水平處，形成在第一區(qū)I中的第一鰭型有源區(qū)F1可以形成為具有與形成在第二區(qū)II中的第二鰭型有源區(qū)F2不同的寬度。因此，底表面BS2可以在第一區(qū)I和第二區(qū)II中形成在不同的水平處，并且第一和第二鰭型有源區(qū)F1和F2可以形成為根據(jù)形成在第一區(qū)I和第二區(qū)II中的每個(gè)器件的結(jié)構(gòu)和特性而具有不同的寬度。因此，在高度縮小尺寸的FinFET中可以控制漏電流，并且晶體管的性能可以提高。此外，能夠具有不同的功能的多柵晶體管可以形成在第一區(qū)I和第二區(qū)II中。

在一些實(shí)施方式中，形成在IC器件200A的第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2的每個(gè)的至少一部分第二導(dǎo)電型溝道區(qū)CH2可以包括與第二導(dǎo)電型溝道區(qū)CH2的剩余部分不同的材料。例如，多個(gè)第二鰭型有源區(qū)F2的每個(gè)的第二導(dǎo)電型溝道區(qū)CH2的被選定的部分區(qū)域可以包括鍺，第二導(dǎo)電型溝道區(qū)CH2的剩余區(qū)域可以包括硅。

在一些實(shí)施方式中，在IC器件200A中，多個(gè)第一鰭型有源區(qū)F1的每個(gè)可以還包括圖2B所示的第一插入層FL1，多個(gè)第二鰭型有源區(qū)F2的每個(gè)可以還包括圖2B所示的第二插入層FL2。

圖4A是根據(jù)另一示例實(shí)施方式的IC器件200B的截面圖，其對應(yīng)于圖3A的線B-B’。在圖4A中，相同的附圖標(biāo)記用來表示與圖1A至3B中的元件相同的元件，對其的詳細(xì)說明被省略。

圖4A所示的IC器件200B可具有與圖3A和3B所示的IC器件200A大體相同的構(gòu)造，除了IC器件200B包括第一器件隔離層120A和第二器件隔離層130A代替第一器件隔離層120和第二器件隔離層130之外。

在圖4A所示的IC器件200B中，第一器件隔離層120A可具有與第二器件隔離層130A不同的層疊結(jié)構(gòu)。第一器件隔離層120A和第二器件隔離層130A的詳細(xì)說明與參考圖2A的描述相同。

在圖4A所示的IC器件200B中，在區(qū)域間臺階部108B與第一和第二應(yīng)力源襯墊124和134之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與第一柵線152和第二柵線之間的界面部分對準(zhǔn)并且垂直地交疊第一柵線152和第二柵線154之間的界面部分。

圖4B是根據(jù)另一示例實(shí)施方式的IC器件200C的一些元件的截面圖。圖4B示出IC器件200C的對應(yīng)于區(qū)域“IVB”的一部分，該區(qū)域“IVB”在圖4A中以交替的長短虛線示出。在圖4B中，相同的附圖標(biāo)記用來表示與圖1A至4A相同的元件，對其的詳細(xì)說明被省略。

圖4B所示的IC器件200C可具有與圖4A所示的IC器件200B大體相同的構(gòu)造，除了第一區(qū)I中的第一器件隔離層120B中包括的第一應(yīng)力源襯墊124B的厚度D1大于第二區(qū)II中的第二器件隔離層130B中包括的第二應(yīng)力源襯墊134B的厚度D2之外。

在一些實(shí)施方式中，第一導(dǎo)電型溝道區(qū)CH1可以是N型溝道區(qū)，第二導(dǎo)電型溝道區(qū)CH2可以是P型溝道區(qū)。在此情況下，第一應(yīng)力源襯墊124B可以包括能夠施加張應(yīng)力到第一導(dǎo)電型溝道區(qū)CH1的材料，第二應(yīng)力源襯墊134B可以包括能夠施加壓應(yīng)力到第二導(dǎo)電型溝道區(qū)CH2的材料。例如，第一應(yīng)力源襯墊124B可以包括SiN，第二應(yīng)力源襯墊134B可以包括多晶硅，但是發(fā)明構(gòu)思不限于此。在一些實(shí)施方式中，第一應(yīng)力源襯墊124B可具有大約至大約的厚度，第二應(yīng)力源襯墊134B可具有大約至大約的厚度，但是發(fā)明構(gòu)思不限于此。

此外，第一臺階部ST1可以形成在第一器件隔離層120B的頂表面中的第一應(yīng)力源襯墊124B的頂表面與第一掩埋絕緣層126的頂表面之間，該第一器件隔離層120B覆蓋第一區(qū)I中的第一鰭型有源區(qū)F1的第一基礎(chǔ)單元B1的兩個(gè)側(cè)壁。在第一臺階部ST1處，第一應(yīng)力源襯墊124B可以從第一掩埋絕緣層126的頂表面突出與第一高度S1一樣多。與第一臺階部ST1的頂表面的形狀對應(yīng)的第一突起PR1可以形成在第一柵絕緣層142B的覆蓋第一臺階部ST1的部分中。此外，第二臺階部ST2可以形成在第二器件隔離層130B的頂表面中的第二應(yīng)力源襯墊134B的頂表面與第二掩埋絕緣層136的頂表面之間，該第二器件隔離層130B覆蓋第二區(qū)II中的第二鰭型有源區(qū)F2的第二基礎(chǔ)單元B2的兩個(gè)側(cè)壁。在第二臺階部ST2處，第二應(yīng)力源襯墊134B可以從第二掩埋絕緣層136的頂表面突出與第二高度S2一樣多。第二高度S2可以低于第一高度S1。與第一臺階部ST1的頂表面的形狀對應(yīng)的第二突起PR2可以形成在第二柵絕緣層142B的覆蓋第二臺階部ST2的部分上。第二突起PR2可具有比第一突起PR1更小的尺寸。

雖然已經(jīng)參考圖4B描述了僅一個(gè)第一鰭型有源區(qū)F1、一個(gè)第二鰭型有源區(qū)F2和設(shè)置在其附近的一些元件，但是與參考圖4B描述的相同的構(gòu)造可以應(yīng)用于包括如圖4A所示的多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2的IC器件。

在圖4A和4B中示出的IC器件200B和200C中，形成在第一區(qū)I中的第一器件隔離層120A和120B可以包括第一應(yīng)力源襯墊124和124B，該第一應(yīng)力源襯墊124和124B可以沿著多個(gè)第一鰭型有源區(qū)F1的兩個(gè)側(cè)壁延伸使得第一應(yīng)力可以施加到多個(gè)第一鰭型有源區(qū)F1的第一導(dǎo)電型溝道區(qū)CH1。此外，形成在第二區(qū)II中的第二器件隔離層130A和130B可以包括第二應(yīng)力源襯墊134和134B，該第二應(yīng)力源襯墊134和134B可以沿著多個(gè)第二鰭型有源區(qū)F2的兩個(gè)側(cè)壁延伸使得第二應(yīng)力可以施加到多個(gè)第二鰭型有源區(qū)F2的第二導(dǎo)電型溝道區(qū)CH2。第二應(yīng)力可以不同于第一應(yīng)力。因此，不同的應(yīng)力可以被施加使得可以在多個(gè)第一鰭型有源區(qū)F1的第一導(dǎo)電型溝道區(qū)CH1和多個(gè)第二鰭型有源區(qū)F2的第二導(dǎo)電型溝道區(qū)CH2的每個(gè)中獨(dú)立地提高載流子遷移率。結(jié)果，形成在第一區(qū)I和第二區(qū)II中的晶體管的性能可以提高。

圖5A是根據(jù)其他示例實(shí)施方式的IC器件300的一些元件的平面布局圖，圖5B是沿圖5A的線B-B’獲得的截面圖。

在圖5A和5B中，相同的附圖標(biāo)記用來表示與圖1A至3B中相同的元件，并且對其的詳細(xì)說明被省略。

IC器件300可以包括多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2，該多個(gè)第一鰭型有源區(qū)F1可以在第一區(qū)I中在垂直于基板110的主表面的方向(Z方向)上突出，該多個(gè)第二鰭型有源區(qū)F2可以在第二區(qū)II中在垂直于基板110的主表面的方向(Z方向)上突出。

IC器件300的基板110可具有分別插置在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間的多個(gè)底表面(參考圖5B中的BS3)。區(qū)域間臺階部108C可以形成在多個(gè)底表面BS3之一中，其在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間的界面部分中的區(qū)域間隔離區(qū)IR2中。

區(qū)域間臺階部108C可以在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2的縱向方向(Y方向)上延伸。區(qū)域間臺階部108C可以沿著第一區(qū)I和第二區(qū)II之間的界面部分BN延伸，其在圖5A中以虛線示出。

多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2可以彼此平行延伸使得區(qū)域間臺階部108C在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間。多個(gè)第一鰭型有源區(qū)F1可以在橫向方向(X方向)上以第一節(jié)距PCH1設(shè)置。多個(gè)第二鰭型有源區(qū)F2可以在橫向方向(X方向)上以第二節(jié)距PCH2設(shè)置。第一節(jié)距PCH1可以等于第二節(jié)距PCH2。

多個(gè)第一鰭型有源區(qū)F1可以在橫向方向(X方向)上彼此離開第一間隔D21設(shè)置，多個(gè)第二鰭型有源區(qū)F2可以在橫向方向(X方向)上彼此離開第二間隔D22設(shè)置。第二間隔D22可以大于第一間隔D21。

第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2可以跨過區(qū)域間隔離區(qū)IR2彼此面對，并可以彼此間隔開第三間隔D23。第三間隔D23可以大于第一間隔D21并大于第二間隔D22。

設(shè)置在基板110上的多個(gè)第一鰭型有源區(qū)F1的每個(gè)的兩側(cè)以及多個(gè)第二鰭型有源區(qū)F2的每個(gè)的兩側(cè)上的底表面BS3可以在第一區(qū)I和第二區(qū)II中在不同的水平處延伸。如圖5B所示，每個(gè)底表面BS3可以包括在第一區(qū)I中的第一基礎(chǔ)水平LB31的高度上延伸的第一底部單元BS31和在第二區(qū)II中的第二基礎(chǔ)水平LB32的高度上延伸的第二底部單元BS32。第二基礎(chǔ)水平LB32可以低于第一基礎(chǔ)水平LB31。區(qū)域間臺階部108C可以由于第一基礎(chǔ)水平LB31和第二基礎(chǔ)水平LB32之間的高度差ΔH3而形成。

區(qū)域間臺階部108C可以沿著在第一底部單元BS31和第二底部單元BS32之間的界面部分延伸。多個(gè)第一鰭型有源區(qū)F1的每個(gè)的鄰近第一底部單元BS31的最低部分可以設(shè)置在比多個(gè)第二鰭型有源區(qū)F2的每個(gè)的鄰近第二底部單元BS32的最低部分高的水平處。

多個(gè)第一鰭型有源區(qū)F1的每個(gè)的最遠(yuǎn)離基板110的第一尖端部分T31可以位于第一尖端水平LT31。多個(gè)第二鰭型有源區(qū)F2的每個(gè)的最遠(yuǎn)離基板110的第二尖端部分T32可以位于第二尖端水平LT32。在一些實(shí)施方式中，第一尖端水平LT31可以是與第二尖端水平LT32相同的水平。在一些其它實(shí)施方式中，第二尖端水平LT32可以是比第一尖端水平LT31低的水平。

由于第二底部單元BS32的第二基礎(chǔ)水平LB32低于第一底部單元BS31的第一基礎(chǔ)水平LB31，所以第二鰭型有源區(qū)F2的高度H32可以大于第一鰭型有源區(qū)F1的高度H31。

從區(qū)域間臺階部108C到多個(gè)第一鰭型有源區(qū)F1中最靠近區(qū)域間臺階部108C的一個(gè)第一鰭型有源區(qū)F1的最短距離L31可以大于從區(qū)域間臺階部108C到多個(gè)第二鰭型有源區(qū)F2中最靠近區(qū)域間臺階部108C的一個(gè)第二鰭型有源區(qū)F2的最短距離L32。

第一深溝槽DT31可以形成在第一區(qū)I中并且與區(qū)域間臺階部108C間隔開使得多個(gè)第一鰭型有源區(qū)F1在第一深溝槽DT31和區(qū)域間臺階部108C之間。第一深溝槽DT31可具有在低于第一基礎(chǔ)水平LB31的第一深度水平LD31處延伸的底表面。第一深溝槽DT31可以用第一器件間隔離層112填充。

第二深溝槽DT32可以形成在第二區(qū)II中并且與區(qū)域間臺階部108C間隔開，使得多個(gè)第二鰭型有源區(qū)F2在第二深溝槽DT32和區(qū)域間臺階部108C之間。第二深溝槽DT32可具有在低于第二基礎(chǔ)水平LB32的第二深度水平LD32處延伸的底表面。第二深溝槽DT32可以用第二器件間隔離層114填充。

第一器件隔離層120和第二器件隔離層130之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108C對準(zhǔn)。因此，在第一器件隔離層120和第二器件隔離層130之間的界面部分可以垂直地交疊區(qū)域間臺階部108C。

第一柵線152和第二柵線154之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108C對準(zhǔn)。

此外，在區(qū)域間臺階部108C與第一和第二器件隔離層120和130之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與第一柵線152和第二柵線154之間的界面部分對準(zhǔn)。

在一些實(shí)施方式中，IC器件300可以包括參考圖2A描述的第一器件隔離層120A和第二器件隔離層130A，代替第一器件隔離層120和第二器件隔離層130。

在一些實(shí)施方式中，形成在IC器件300的第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2的每個(gè)的至少一部分第二導(dǎo)電型溝道區(qū)CH2可以包括與第二導(dǎo)電型溝道區(qū)CH2的剩余部分不同的材料。例如，多個(gè)第二鰭型有源區(qū)F2的每個(gè)的第二導(dǎo)電型溝道區(qū)CH2的被選定部分區(qū)域可以包括鍺，第二導(dǎo)電型溝道區(qū)CH2的剩余區(qū)域可以包括硅。

在一些實(shí)施方式中，在IC器件300中，多個(gè)第一鰭型有源區(qū)F1的每個(gè)可以還包括圖2B所示的第一插入層FL1，多個(gè)第二鰭型有源區(qū)F2的每個(gè)可以還包括圖2B所示的第二插入層FL2。

圖6是根據(jù)另一示例實(shí)施方式的IC器件400的部分的截面圖。

在圖6中，相同的附圖標(biāo)記用來表示與圖1A至5B中的元件相同的元件，對其的詳細(xì)說明被省略。

參考圖6，IC器件400的基板110可具有分別插置在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間的多個(gè)底表面BS4。區(qū)域間臺階部108D可以形成在多個(gè)底表面BS4之一中，其可以在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間的界面部分中。

區(qū)域間臺階部108D可以在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2的縱向方向(Y方向)上延伸。區(qū)域間臺階部108D可以沿著第一區(qū)I和第二區(qū)II之間的界面部分延伸。

多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2可以彼此平行延伸使得區(qū)域間臺階部108D在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間。

基板110的多個(gè)底表面BS4可以在第一區(qū)I和第二區(qū)II中在不同的水平處延伸。每個(gè)底表面BS4可以包括在第一區(qū)I中的第一基礎(chǔ)水平LB41的高度上延伸的第一底部單元BS41和在第二區(qū)II中的第二基礎(chǔ)水平LB42的高度上延伸的第二底部單元BS42，該第二基礎(chǔ)水平LB42低于第一基礎(chǔ)水平LB41。區(qū)域間臺階部108D可以由于第一基礎(chǔ)水平LB41和第二基礎(chǔ)水平LB42之間的高度差ΔH4而形成。

區(qū)域間臺階部108D可以沿著第一底部單元BS41和第二底部單元BS42之間的界面部分延伸。多個(gè)第一鰭型有源區(qū)F1的每個(gè)的鄰近第一底部單元BS41的最低部分可以設(shè)置在比多個(gè)第二鰭型有源區(qū)F2的每個(gè)的鄰近第二底部單元BS42的最低部分高的水平處。

深溝槽DT4可以形成在第一區(qū)I中遠(yuǎn)離區(qū)域間臺階部108D的位置處使得多個(gè)第一鰭型有源區(qū)F1在深溝槽DT4和區(qū)域間臺階部108D之間。深溝槽DT4可具有在低于第一基礎(chǔ)水平LB41的深度水平LD4上延伸的底表面。深溝槽DT4可以用第一器件間隔離層112填充。

形成在第二區(qū)II中的第二底部單元BS42的第二基礎(chǔ)水平LB42可以等于或類似于作為深溝槽DT4的底部水平的深度水平LD4。因此，形成在第二區(qū)II中的第二器件隔離層130的底表面可以處于與深溝槽DT4的底表面基本上相同的水平。在一些實(shí)施方式中，第二基礎(chǔ)水平LB42可以低于深度水平LD4。在一些其它實(shí)施方式中，第二基礎(chǔ)水平LB42可以低于第一基礎(chǔ)水平LB41并高于深度水平LD4。

多個(gè)第一鰭型有源區(qū)F1的每個(gè)的最遠(yuǎn)離基板110的第一尖端部分T41可以位于第一尖端水平LT41。多個(gè)第二鰭型有源區(qū)F2的每個(gè)的最遠(yuǎn)離基板110的第二尖端部分T42可以位于第二尖端水平LT42。在一些實(shí)施方式中，第一尖端水平LT41可以是與第二尖端水平LT42相同的水平。在一些其它實(shí)施方式中，第二尖端水平LT42可以是比第一尖端水平LT41低的水平。

由于第二底部單元BS42的第二基礎(chǔ)水平LB42低于第一底部單元BS41的第一基礎(chǔ)水平LB41，所以第二鰭型有源區(qū)F2的高度H42可以大于第一鰭型有源區(qū)F1的高度H41。

從區(qū)域間臺階部108D到多個(gè)第一鰭型有源區(qū)F1中最靠近區(qū)域間臺階部108D的一個(gè)第一鰭型有源區(qū)F1的最短距離L41可以大于從區(qū)域間臺階部108D到多個(gè)第二鰭型有源區(qū)F2中最靠近區(qū)域間臺階部108D的一個(gè)第二鰭型有源區(qū)F2的最短距離L42。

第一器件隔離層120和第二器件隔離層130之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108D對準(zhǔn)。因此，在第一器件隔離層120和第二器件隔離層130之間的界面部分可以垂直地交疊區(qū)域間臺階部108D。

第一柵線152和第二柵線154之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與區(qū)域間臺階部108D對準(zhǔn)。

此外，在區(qū)域間臺階部108D與第一和第二器件隔離層120和130之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與第一柵線152和第二柵線154之間的界面部分對準(zhǔn)。

在一些實(shí)施方式中，IC器件400可以包括參考圖2A描述的第一器件隔離層120A和第二器件隔離層130A，代替第一器件隔離層120和第二器件隔離層130。

在一些實(shí)施方式中，形成在IC器件400的第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2的每個(gè)的至少一部分第二導(dǎo)電型溝道區(qū)CH2可以包括與第二導(dǎo)電型溝道區(qū)CH2的剩余部分不同的材料。例如，多個(gè)第二鰭型有源區(qū)F2的每個(gè)的第二導(dǎo)電型溝道區(qū)CH2的被選定部分區(qū)域可以包括鍺，第二導(dǎo)電型溝道區(qū)CH2的剩余區(qū)域可以包括硅。

在一些實(shí)施方式中，在IC器件400中，多個(gè)第一鰭型有源區(qū)F1的每個(gè)可以還包括圖2B所示的第一插入層FL1，多個(gè)第二鰭型有源區(qū)F2的每個(gè)可以還包括圖2B所示的第二插入層FL2。

圖7A至7E是根據(jù)其他示例實(shí)施方式的IC器件500A的圖示。更具體地，圖7A是根據(jù)其他示例實(shí)施方式的IC器件500A的一些元件的平面布局圖，圖7B是沿圖7A的線B-B’獲得的截面圖，圖7C是沿圖7A的線C-C’獲得的截面圖。圖7D是沿圖7A的線D-D’獲得的截面圖，圖7E是沿圖7A的線E-E’獲得的截面圖。在圖7A至7E中，相同的附圖標(biāo)記用來表示與圖1A至6中的元件相同的元件，并且對其的詳細(xì)說明被省略。

參考圖7A至7E，IC器件500A可以包括具有第一區(qū)I和第二區(qū)II的基板110。

多個(gè)第一鰭型有源區(qū)F1A和F1B可以在垂直于基板110的主表面的方向(Z方向)上從基板110的第一區(qū)I突出。多個(gè)第一鰭型有源區(qū)F1A和F1B每個(gè)可具有第一導(dǎo)電型溝道區(qū)CH1。多個(gè)第一鰭型有源區(qū)F1A和F1B的每個(gè)的兩個(gè)側(cè)壁可以用在第一導(dǎo)電型溝道區(qū)CH1下面的第一器件隔離層120覆蓋。

多個(gè)第二鰭型有源區(qū)F2A和F2B可以在第一方向(Z方向)上從基板110的第二區(qū)II突出。多個(gè)第二鰭型有源區(qū)F2A和F2B的每個(gè)可具有第二導(dǎo)電型溝道區(qū)CH2。多個(gè)第二鰭型有源區(qū)F2A和F2B的每個(gè)的兩個(gè)側(cè)壁可以用在第二導(dǎo)電型溝道區(qū)CH2下面的第二器件隔離層130覆蓋。

多個(gè)第一鰭型有源區(qū)F1A和F1B以及多個(gè)第二鰭型有源區(qū)F2A和F2B可以在一個(gè)方向(Y方向)上彼此平行地在基板110上延伸。

多個(gè)第一鰭型有源區(qū)F1A的每個(gè)可以與多個(gè)第一鰭型有源區(qū)F1B中任意一個(gè)一起沿直線延伸。多個(gè)第一鰭型有源區(qū)F1A可以與多個(gè)第一鰭型有源區(qū)F1B間隔開使得第一鰭型隔離區(qū)FS1在多個(gè)第一鰭型有源區(qū)F1A與在其延伸方向上的多個(gè)第一鰭型有源區(qū)F1B之間。

多個(gè)第二鰭型有源區(qū)F2A的每個(gè)可以與多個(gè)第二鰭型有源區(qū)F2B中任意一個(gè)一起沿直線延伸。多個(gè)第二鰭型有源區(qū)F2A可以與多個(gè)第二鰭型有源區(qū)F2B間隔開使得第二鰭型隔離區(qū)FS2在多個(gè)第二鰭型有源區(qū)F2A與在其延伸方向上的多個(gè)第二鰭型有源區(qū)F2B之間。

在一些實(shí)施方式中，第一鰭型隔離區(qū)FS1和第二鰭型隔離區(qū)FS2可以彼此連接并且沿直線延伸。在其它實(shí)施方式中，第一鰭型隔離區(qū)FS1可以與第二鰭型隔離區(qū)FS2間隔開。

第一鰭型有源區(qū)F1A和F1B的數(shù)目以及第二鰭型有源區(qū)F2A和F2B的數(shù)目不限于圖7A至7E所示的示例，并且可以根據(jù)即將形成在基板110上的器件而被不同地選擇。

在第一區(qū)I和第二區(qū)II中，多個(gè)正常柵線NG1和NG以及虛設(shè)柵線DG1和DG2可以在與多個(gè)第一鰭型有源區(qū)F1A和F1B以及多個(gè)第二鰭型有源區(qū)F2A和F2B的延伸方向(Y方向)交叉的方向(X方向)上延伸。虛設(shè)柵線DG1和DG2可以設(shè)置在第一鰭型隔離區(qū)FS1和第二鰭型隔離區(qū)FS2中。

多個(gè)第一鰭型有源區(qū)F1A和F1B的詳細(xì)說明可以與參考圖3A和3B描述的多個(gè)第一鰭型有源區(qū)F1的描述大體相同。

IC器件500A的基板110可具有分別可以插置在多個(gè)第一鰭型有源區(qū)F1A和F1B以及多個(gè)第二鰭型有源區(qū)F2A和F2B之間的多個(gè)底表面BS5。區(qū)域間臺階部108E可以形成在多個(gè)底表面BS5之一上，其可以在形成于多個(gè)第一鰭型有源區(qū)F1A和F1B與多個(gè)第二鰭型有源區(qū)F2A和F2B之間的界面部分中的區(qū)域間隔離區(qū)IR5中。

區(qū)域間臺階部108E可以在多個(gè)第一鰭型有源區(qū)F1A和F1B以及多個(gè)第二鰭型有源區(qū)F2A和F2B的縱向方向(Y方向)上延伸。區(qū)域間臺階部108E可以沿著第一區(qū)I和第二區(qū)II之間的界面部分BN延伸，其在圖7A中以虛線示出。

多個(gè)第一鰭型有源區(qū)F1A和F1B以及多個(gè)第二鰭型有源區(qū)F2A和F2B可以彼此平行地延伸使得區(qū)域間臺階部108E在多個(gè)第一鰭型有源區(qū)F1A和F1B與多個(gè)第二鰭型有源區(qū)F2A和F2B之間。在多個(gè)第一鰭型有源區(qū)F1A和F1B以及多個(gè)第二鰭型有源區(qū)F2A和F2B的橫向方向(X方向)上，多個(gè)第一鰭型有源區(qū)F1A和F1B可以以第一節(jié)距CH1設(shè)置，多個(gè)第二鰭型有源區(qū)F2A和F2B可以以第二節(jié)距PCH2設(shè)置。第一節(jié)距PCH1可以等于第二節(jié)距PCH2。

多個(gè)第一鰭型有源區(qū)F1A和F1B可以在橫向方向(X方向)上彼此間隔開第一間隔D51，多個(gè)第二鰭型有源區(qū)F2A和F2B可以在橫向方向(X方向)上彼此間隔開第二間隔D52。第二間隔D52可以大于第一間隔D51。

第一鰭型有源區(qū)F1A和F1B以及第二鰭型有源區(qū)F2A和F2B可以跨過區(qū)域間隔離區(qū)IR5彼此面對，并且可以彼此間隔開第三間隔D53。第三間隔D53可以大于第一間隔D51并且小于第二間隔D52。

底表面BS5可以在第一區(qū)I和第二區(qū)II中在不同的水平處延伸。區(qū)域間臺階部108E可以由于形成在第一區(qū)I和第二區(qū)II中的底表面BS5的高度差ΔH5而形成。

區(qū)域間臺階部108E可以沿著在第一區(qū)I中形成的第一底部單元BS51與在第二區(qū)II中形成的第二底部單元BS22之間的界面部分延伸。

從區(qū)域間臺階部108E到多個(gè)第一鰭型有源區(qū)F1A和F1B中最靠近區(qū)域間臺階部108E的一個(gè)第一鰭型有源區(qū)的最短距離L51可以大于從區(qū)域間臺階部108E到多個(gè)第二鰭型有源區(qū)F2A和F2B中最靠近區(qū)域間臺階部108E的一個(gè)第二鰭型有源區(qū)的最短距離L52。

如圖7B中部分示出的，第一中間層IL1和第二柵絕緣層142可以插置在第一區(qū)I中的多個(gè)第一鰭型有源區(qū)F1A和F1B的第一導(dǎo)電型溝道區(qū)CH1與多個(gè)正常柵線NG1之間。此外，第二中間層IL2和第二柵絕緣層144可以插置在第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2A和F2B的第二導(dǎo)電型溝道區(qū)CH2與多個(gè)正常柵線NG2之間。

在IC器件500A的第一區(qū)I中，第一器件隔離層120可以在多個(gè)第一鰭型有源區(qū)F1A之間以及在多個(gè)第一鰭型有源區(qū)F1B之間提供絕緣區(qū)域。形成在第一區(qū)I的局部區(qū)域中的第一深溝槽DT51可以用第一器件間隔離層112填充。

第一鰭型隔離絕緣層522可以形成在第一區(qū)I中的第一鰭型隔離區(qū)FS1中，其在多個(gè)第一鰭型有源區(qū)F1A和多個(gè)第一鰭型有源區(qū)F1B之間、在與多個(gè)第一鰭型有源區(qū)F1A和F1B的延伸方向(Y方向)交叉的方向(X方向)上延伸。

第一鰭型隔離絕緣層522可以設(shè)置于在多個(gè)第一鰭型有源區(qū)F1A和F1B的主軸方向(圖7A中的X方向)上彼此相鄰的一對第一鰭型有源區(qū)F1A和F1B之間的區(qū)域中。此外，第一鰭型隔離絕緣層522可以在交叉多個(gè)第一鰭型有源區(qū)F1A和F1B的方向上延伸。

如圖7D所示，第一鰭型隔離絕緣層522可具有處于比多個(gè)第一鰭型有源區(qū)F1A和F1B的頂表面高的水平的頂表面。然而，發(fā)明構(gòu)思不限于圖7D所示的示例，第一鰭型隔離絕緣層522可具有處于與多個(gè)第一鰭型有源區(qū)F1A和F1B的頂表面相同的水平的頂表面。如圖7D所示，第一鰭型隔離絕緣層522可具有側(cè)壁，該側(cè)壁面對沿直線彼此相鄰的一對第一鰭型有源區(qū)F1A和F1B中每個(gè)的一端并且在插置于所述一對第一鰭型有源區(qū)F1A和F1B之間的第一鰭型隔離區(qū)FS1中。第一鰭型隔離絕緣層522可以包括第一下部鰭型隔離絕緣層526和第一上部鰭型隔離絕緣層528。第一下部鰭型隔離絕緣層526可以填充鰭型隔離溝槽T53，該鰭型隔離溝槽T53可以在平行于多個(gè)正常柵線NG1和虛設(shè)柵線DG1的方向上延伸。第一上部鰭型隔離絕緣層528可以填充上部溝槽T54，該上部溝槽T54可以形成在鰭型隔離溝槽T53上以與鰭型隔離溝槽T53連通。上部溝槽T54可具有比第一隔離溝槽T53大的寬度。

在一些實(shí)施方式中，第一下部鰭型隔離絕緣層526和第一上部鰭型隔離絕緣層528可以包括氧化物層。例如，第一下部鰭型隔離絕緣層526和第一上部鰭型隔離絕緣層528可以包括FSG、USG、BPSG、PSG、FOX、PE-TEOS、或TOSZ。

如圖7A所示，一個(gè)虛設(shè)柵線DG1可以形成在一個(gè)第一鰭型隔離絕緣層522上使得第一鰭型隔離絕緣層522一一對應(yīng)于虛設(shè)柵線DG1。虛設(shè)柵線DG1可以設(shè)置在一對相鄰的正常柵線NG1之間。第一鰭型隔離絕緣層522可以垂直地交疊虛設(shè)柵線DG1，并且與虛設(shè)柵線DG1一起沿著交叉多個(gè)第一鰭型有源區(qū)F1A和F1B的延伸方向(Y方向)的方向(X方向)上延伸。

在IC器件500A的第二區(qū)II中，第二器件隔離層130可以在多個(gè)第二鰭型有源區(qū)F2A之間以及在多個(gè)第二鰭型有源區(qū)F2B之間提供絕緣區(qū)域。形成在第二區(qū)II的局部區(qū)域中的第二深溝槽DT52可以用第二器件間隔離層114填充。

第二鰭型隔離絕緣層532可以形成在第二鰭型隔離區(qū)FS2中，該第二鰭型隔離區(qū)FS2可以在第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2A與多個(gè)第二鰭型有源區(qū)F2b之間、在交叉多個(gè)第二鰭型有源區(qū)F2A和F2B的延伸方向(Y方向)的方向(X方向)上延伸。

第二鰭型隔離絕緣層532可以設(shè)置于在多個(gè)第二鰭型有源區(qū)F2A和F2B的主軸方向(參考圖7A中的Y方向)上彼此相鄰的一對第二鰭型有源區(qū)F2A和F2B之間的區(qū)域中，并且在交叉多個(gè)第二鰭型有源區(qū)F2A和F2B的方向上延伸。

如圖7E所示，第二鰭型隔離絕緣層532可具有處于比多個(gè)第二鰭型有源區(qū)F2A和F2B的頂表面高的水平的頂表面。然而，發(fā)明構(gòu)思不限于圖7E所示的示例，第二鰭型隔離絕緣層532可具有處于與多個(gè)第二鰭型有源區(qū)F2A和F2B的頂表面相同的水平的頂表面。

如圖7E所示，第一鰭型隔離絕緣層532可具有側(cè)壁，該側(cè)壁面對沿直線彼此相鄰的一對第二鰭型有源區(qū)F2A和F2B的每個(gè)的一端并且在插置于該對第二鰭型有源區(qū)F2A和F2B之間的第二鰭型隔離區(qū)FS2中。第二鰭型隔離絕緣層532可以包括第二下部鰭型隔離絕緣層536和第二上部鰭型隔離絕緣層538。第二下部鰭型隔離絕緣層536可以填充鰭型隔離溝槽T55，該鰭型隔離溝槽T55可以在第二鰭型隔離區(qū)FS2中在平行于多個(gè)正常柵線NG2和虛設(shè)柵線DG2的方向上延伸。第二上部鰭型隔離絕緣層538可以填充上部溝槽T56，該上部溝槽T56可以形成在鰭型隔離溝槽T55上以與鰭型隔離溝槽T55連通。上部溝槽T56可具有比鰭型隔離溝槽T55大的寬度。

在一些實(shí)施方式中，第二下部鰭型隔離絕緣層536和第二上部鰭型隔離絕緣層538可以包括氧化物層。例如，第二下部鰭型隔離絕緣層536和第二上部鰭型隔離絕緣層538可以包括FSG、USG、BPSG、PSG、FOX、PE-TEOS、或TOSZ。

形成在第一區(qū)I中的鰭型隔離溝槽T53的底表面和形成在第二區(qū)II中的鰭型隔離溝槽T55的底表面可以在相同水平上延伸。

填充第一區(qū)I中的第一深溝槽DT51的第一器件間隔離層112可具有被填充上部溝槽T54的第一上部鰭型隔離絕緣層528覆蓋的頂表面。填充第二區(qū)II中的第二深溝槽DT62的第二器件間隔離層114可具有被填充上部溝槽T56的第二上部鰭型隔離絕緣層588覆蓋的頂表面。

如圖7A所示，一個(gè)虛設(shè)柵線DG2可以形成在一個(gè)第二鰭型隔離絕緣層532上使得第二鰭型隔離絕緣層532一一對應(yīng)于虛設(shè)柵線DG2。虛設(shè)柵線DG2可以設(shè)置在一對相鄰的正常柵線NG2之間。第二鰭型隔離絕緣層532可以垂直地交疊虛設(shè)柵線DG2。第二鰭型隔離絕緣層532可以與虛設(shè)柵線DG2一起在交叉多個(gè)第二鰭型有源區(qū)F2A和F2B的延伸方向(Y方向)的方向(X方向)上延伸。

在一些實(shí)施方式中，形成在第一深溝槽DT51和第二深溝槽DT52中的第一和第二器件間隔離層112和114的底部水平LVDT(參考圖7B和7C)可以低于第一鰭型隔離絕緣層522和第二鰭型隔離絕緣層532的底部水平LVH。

形成在第一區(qū)I中的多個(gè)正常柵線NG1和虛設(shè)柵線DG1以及形成在第二區(qū)II中的多個(gè)正常柵線NG2和虛設(shè)柵線DG2可具有與參考圖1A和1B描述的第一柵線152和第二柵線154基本上相同的構(gòu)造。

形成在第一區(qū)I中的多個(gè)正常柵線NG1和虛設(shè)柵線DG1以及形成在第二區(qū)II中的多個(gè)正常柵線NG2和虛設(shè)柵線DG2的每個(gè)的兩個(gè)側(cè)壁可以用絕緣間隔物552和柵極間絕緣層(inter-gate insulating layer)554覆蓋。在一些實(shí)施方式中，絕緣間隔物552可以包括硅氮化物(Si₃N₄)層、硅氮氧化物(SiON)層、含碳的硅氮氧化物(SiCON)層以及其組合。在一些實(shí)施方式中，柵極間絕緣層554可以包括正硅酸乙酯(TEOS)層或具有大約2.2至2.4的超低介電常數(shù)K的超低K(ULK)層，例如，從SiOC層和SiCOH層中選出的任意一層。

在一些實(shí)施方式中，多個(gè)正常柵線NG1和NG2以及虛設(shè)柵線DG1和DG2可以通過使用后柵極工藝(或被稱為置換多晶柵極(replacement poly-gate，RPG)工藝)形成，但是發(fā)明構(gòu)思不限于此。

如圖7D所示，在第一區(qū)I中，第一柵絕緣層142可以插置在多個(gè)正常柵線NG1與多個(gè)第一鰭型有源區(qū)F1A和F1B之間以及在虛設(shè)柵線DG1與第一上部鰭型隔離絕緣層528之間。

如圖7D所示，源漏區(qū)562可以形成在第一區(qū)I中的多個(gè)第一鰭型有源區(qū)F1A和F1B的多個(gè)正常柵線NG1的每個(gè)的兩側(cè)上。在形成于多個(gè)第一鰭型有源區(qū)F1A和F1B中的多個(gè)源漏區(qū)562之中，設(shè)置在第一鰭型隔離區(qū)FS1兩側(cè)上的源漏區(qū)562的部分可以垂直地交疊在上部溝槽T54內(nèi)形成的第一上部鰭型隔離絕緣層528和絕緣間隔物552，并具有在第一上部鰭型隔離絕緣層528下面被按壓或收縮的“收縮(tuck)”形狀。

在第二區(qū)II中，第二柵絕緣層144可以插置在多個(gè)正常柵線NG2與多個(gè)第二鰭型有源區(qū)F2A及F2B之間以及在虛設(shè)柵線DG2與第二上部鰭型隔離絕緣層538之間。

如圖7E所示，在第二區(qū)II中，源漏區(qū)564可以形成在第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2A和F2B的多個(gè)正常柵線NG2的每個(gè)的兩側(cè)上。在形成于多個(gè)第二鰭型有源區(qū)F2A和F2B中的多個(gè)源漏區(qū)564之中，設(shè)置在第二鰭型隔離區(qū)FS2兩側(cè)上的源漏區(qū)564的部分可以垂直地交疊形成在上部溝槽T56內(nèi)的第二上部鰭型隔離絕緣層538和絕緣間隔物552，并具有在第二上部鰭型隔離絕緣層538下面被按壓的收縮形狀。

在一些實(shí)施方式中，IC器件500A可以包括參考圖2A描述的第一器件隔離層120A和第二器件隔離層130A，代替第一器件隔離層120和第二器件隔離層130。

在一些實(shí)施方式中，形成在IC器件500A的第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2A和F2B的每個(gè)的第二導(dǎo)電型溝道區(qū)CH2的至少一部分可以包括與每個(gè)第二鰭型有源區(qū)F2A和F2B的第二導(dǎo)電型溝道區(qū)CH2的剩余部分不同的材料。例如，多個(gè)第二鰭型有源區(qū)F2A和F2B的每個(gè)的第二導(dǎo)電型溝道區(qū)CH2的被選定部分區(qū)域可以包括鍺，第二導(dǎo)電型溝道區(qū)CH2的剩余區(qū)域可以包括硅。

在一些實(shí)施方式中，在IC器件500A中，多個(gè)第一鰭型有源區(qū)F1A和F1B的每個(gè)可以還包括圖2B所示的第一插入層FL1，多個(gè)第二鰭型有源區(qū)F2A和F2B的每個(gè)可以還包括圖2B所示的第二插入層FL2。

圖7A至7E所示的IC器件500A可具有與參考圖3A和3B描述的IC器件200A基本上相同的作用。

圖8A和8B是根據(jù)其他示例實(shí)施方式的IC器件500B的圖示。圖8A和8B所示的IC器件500B可具有與圖7A所示的相同的平面布局。圖8A是與圖7A的線D-D’對應(yīng)的部分的截面圖，圖8B是與圖7A的線E-E’對應(yīng)的部分的截面圖。在圖8A和8B中，相同的附圖標(biāo)記用來表示與圖1A至7E中的元件相同的元件，并且對其的詳細(xì)說明被省略。

參考圖8A和8B，IC器件500B可具有與參考圖7A至7E描述的IC器件500A大體相同的構(gòu)造，除了具有升高的源漏極(RSD)結(jié)構(gòu)的源漏區(qū)572可以形成在第一區(qū)I中形成的第一鰭型有源區(qū)F1A和F1B中并且具有RSD結(jié)構(gòu)的源漏區(qū)574可以形成在第二區(qū)II中形成的第二鰭型有源區(qū)F2A和F2B中之外。

更具體地，在第一區(qū)I中，RSD型源漏區(qū)572可以形成在正常柵線NG1的兩側(cè)上的多個(gè)第一鰭型有源區(qū)F1A和F1B中。此外，在第二區(qū)II中，RSD型源漏區(qū)574可以形成在正常柵線NG2的兩側(cè)上的多個(gè)第二鰭型有源區(qū)F2A和F2B中。

為了分別在第一區(qū)I和第二區(qū)II中形成源漏區(qū)572和574，凹陷572R和574R可以通過去除第一和第二鰭型有源區(qū)F1A和F1B及F2A和F2B的部分形成。此后，形成源漏區(qū)572和574所需的半導(dǎo)體層可以通過利用外延生長工藝形成在凹陷572R和574R內(nèi)。在一些實(shí)施方式中，源漏區(qū)572可以在第一區(qū)I中包括硅或碳化硅。在第一區(qū)I中外延生長包括硅或碳化硅的半導(dǎo)體層的工藝期間可以進(jìn)行N+摻雜工藝。源漏區(qū)574可以在第二區(qū)II中包括硅鍺(SiGe)。在第二區(qū)II中外延生長包括SiGe的半導(dǎo)體層的工藝期間可以進(jìn)行P+摻雜工藝。

源漏區(qū)572和574的頂表面可以形成在比第一和第二鰭型有源區(qū)F1A、F1B、F2A和F2B的頂表面高的水平處。

在第一區(qū)I中，在形成于多個(gè)第一鰭型有源區(qū)F1A和F1B中的多個(gè)源漏區(qū)572之中，設(shè)置在第一鰭型隔離區(qū)FS1兩側(cè)上的源漏區(qū)562的部分可以垂直地交疊形成在上部溝槽T54內(nèi)的第一上部鰭型隔離絕緣層528和絕緣間隔物552，并具有在第一上部鰭型隔離絕緣層528下面被按壓的收縮形狀。

在第二區(qū)II中，在形成于多個(gè)第二鰭型有源區(qū)F2A和F2B中的多個(gè)源漏區(qū)574之中，設(shè)置在第二鰭型隔離區(qū)FS2兩側(cè)上的源漏區(qū)574的部分可以垂直地交疊形成在上部溝槽T56內(nèi)的第二上部鰭型隔離絕緣層538和絕緣間隔物552，并具有在第二上部鰭型隔離絕緣層538下面被按壓的收縮形狀。

在圖7A至8B所示的IC器件500A和500B中，第一鰭型隔離絕緣層522可以形成在第一區(qū)I中的虛設(shè)柵線DG1下面，第二鰭型隔離絕緣層532可以設(shè)置在第二區(qū)II中的虛設(shè)柵線DG2下面。第一鰭型隔離絕緣層522和第二鰭型隔離絕緣層532可分別具有設(shè)置在與多個(gè)第一和第二鰭型有源區(qū)F1A、F1B、F2A和F2B的頂表面相同的水平上或高于其的水平上。因此，虛設(shè)柵線DG1和DG2可以不設(shè)置在多個(gè)第一和第二鰭型有源區(qū)F1A、F1B、F2A和F2B之間的相應(yīng)間隔中。因此，與第一鰭型隔離絕緣層522和第二鰭型隔離絕緣層532的頂表面分別處于比多個(gè)第一和第二鰭型有源區(qū)F1A、F1B、F2A和F2B的頂表面低的水平的情況相比較，形成在虛設(shè)柵線DG1和DG2與多個(gè)第一和第二鰭型有源區(qū)F1A、F1B、F2A和F2B之間的寄生電容可以減小。此外，通過確保虛設(shè)柵線DG1和DG2與多個(gè)第一和第二鰭型有源區(qū)F1A、F1B、F2A和F2B之間的距離可以防止漏電流。此外，第一和第二上部鰭型隔離區(qū)528和538可以形成為在第一鰭型隔離絕緣層522和第二鰭型隔離絕緣層532中具有比虛設(shè)柵線DG1和DG2大的寬度。因此，當(dāng)虛設(shè)柵線DG1和DG2形成在第一鰭型隔離絕緣層522和第二鰭型隔離絕緣層532上時(shí)，可以確保對準(zhǔn)余量。

圖9是根據(jù)另一示例實(shí)施方式的IC器件500C的截面圖。圖9所示的IC器件500C可具有與圖7A所示的相同的平面布局。圖9是與圖7A的線C-C’對應(yīng)的截面圖。在圖9中，相同的附圖標(biāo)記用來表示與圖1A至7E中的元件相同的元件，對其的詳細(xì)說明被省略。

圖9所示的IC器件500C可具有與圖7A至7E所示的的IC器件500A大體相同的構(gòu)造，除了區(qū)域間臺階部108F形成在形成于第一區(qū)I中的鰭型隔離溝槽T53的底表面與形成于第二區(qū)II中的鰭型隔離溝槽T55的底表面之間之外。形成在第一區(qū)I中的鰭型隔離溝槽T53的底表面和形成在第二區(qū)II中的鰭型隔離溝槽T55的底表面可以在不同水平上延伸。區(qū)域間臺階部108F可以由于形成在第一區(qū)I中的鰭型隔離溝槽T53和形成在第二區(qū)II中的鰭型隔離溝槽T55之間的高度差ΔH6而形成。

第一和第二鰭型隔離絕緣層522和532可以在一部分的區(qū)域間臺階部108F上延伸或覆蓋一部分的區(qū)域間臺階部108F，并且在交叉區(qū)域間臺階部108F的延伸方向的方向上延伸。

如在圖7A所示的平面布局中一樣，第一和第二鰭型隔離絕緣層522和532的一個(gè)側(cè)壁可以面對多個(gè)第一鰭型有源區(qū)F1A的每個(gè)的一端以及多個(gè)第二鰭型有源區(qū)F2A的每個(gè)的一端。第一和第二鰭型隔離絕緣層522和532的另一個(gè)側(cè)壁可以面對多個(gè)第一鰭型有源區(qū)F1B的每個(gè)的一端以及多個(gè)第二鰭型有源區(qū)F2B的每個(gè)的一端。此外，虛設(shè)柵線DG1和DG2可以在第一和第二鰭型隔離絕緣層522和532上平行于正常柵線NG1和NG2延伸。

填充第一區(qū)I中的第一深溝槽DT61的第一器件間隔離層112可以在填充鰭型隔離溝槽T53的第一下部鰭型隔離絕緣層526的側(cè)壁上延伸或覆蓋該側(cè)壁。第一器件間隔離層112的頂表面可以用填充上部溝槽T54的第一上部鰭型隔離絕緣層528覆蓋。

填充第二區(qū)II中的第二深溝槽DT62的第二器件間隔離層114可以在填充鰭型隔離溝槽T55的第二下部鰭型隔離絕緣層536的側(cè)壁上延伸或覆蓋該側(cè)壁。第二器件間隔離層114的頂表面可以用填充上部溝槽T56的第二上部鰭型隔離絕緣層588覆蓋。

圖10是根據(jù)其他示例實(shí)施方式的IC器件500D的一些元件的平面布局圖。

IC器件500D可具有與圖7A至7E所示的IC器件500A大體相同的構(gòu)造，除了虛設(shè)柵極不形成在第一和第二鰭型隔離區(qū)FS1和FS2中的第一鰭型隔離絕緣層522和第二鰭型隔離絕緣層532上方之外。

圖11A和11B是根據(jù)其他示例實(shí)施方式的IC器件500E的截面圖。

IC器件500E可具有與圖10所示的相同的平面布局。更具體地，圖11A是與圖10的線Y1-Y1’對應(yīng)的部分的截面圖，圖11B是與圖10的線Y2-Y2’對應(yīng)的部分的截面圖。在圖11A和11B中，相同的附圖標(biāo)記用來表示與圖1A至10中的元件相同的元件，并且對其的詳細(xì)說明被省略。

參考圖11A和11B，IC器件500E可具有與圖7A至7E所示的的IC器件500A大體相同的構(gòu)造，除了IC器件500E包括形成在第一區(qū)I中的第一鰭型隔離絕緣層522A代替圖10所示的第一鰭型隔離絕緣層522之外。第一鰭型隔離絕緣層522A可以包括第一鰭型隔離絕緣層524A和絕緣線526A，該第一鰭型隔離絕緣層524A可以與多個(gè)第一鰭型有源區(qū)F1A和多個(gè)第一鰭型有源區(qū)F1B接觸并填充第一鰭型隔離區(qū)FS1，該絕緣線526A可以在第一鰭型隔離絕緣層524A上平行于正常柵線NG1延伸。此外，IC器件500E可以包括形成在第二區(qū)II中的第二鰭型隔離絕緣層532A，代替圖10所示的第二鰭型隔離絕緣層532。第二鰭型隔離絕緣層532A可以包括第二鰭型隔離絕緣層534A和絕緣線536A，該第二鰭型隔離絕緣層534A可以與多個(gè)第二鰭型有源區(qū)F2A和多個(gè)第二鰭型有源區(qū)F2B接觸并填充第二鰭型隔離區(qū)FS2，該絕緣線536A可以在第一鰭型隔離絕緣層534A上平行于正常柵線NG2延伸。

虛設(shè)柵極可以不形成在第一和第二鰭型隔離區(qū)FS1和FS2中的第一鰭型隔離絕緣層522A和第二鰭型隔離絕緣層532A上方。

圖12A和12B是根據(jù)其他示例實(shí)施方式的IC器件500F的截面圖。

IC器件500F可具有與圖10所示的相同的平面布局。更具體地，圖12A是與圖10的線Y1-Y1’對應(yīng)的部分的截面圖，圖12B是與圖10的線Y2-Y2’對應(yīng)的部分的截面圖。在圖12A和12B中，相同的附圖標(biāo)記用來表示與圖1A至10中的元件相同的元件，并且對其的詳細(xì)說明被省略。

參考圖12A和12B，IC器件500F可具有與圖7A至7E所示的IC器件500A基本上相同的構(gòu)造，除了IC器件500F可以包括具有與正常柵線NG1的頂表面處于基本上相同的水平的頂表面的第一鰭型隔離絕緣層522B代替圖10所示的第一隔離絕緣層522之外。此外，IC器件500F可以包括具有與正常柵線NG2的頂表面處于基本上相同的水平的頂表面的第二鰭型隔離絕緣層532B代替圖10所示的第二鰭型隔離絕緣層532。

形成在第一區(qū)I中的第一鰭型隔離絕緣層522B可以接觸多個(gè)第一鰭型有源區(qū)F1A和多個(gè)第一鰭型有源區(qū)F1B并且填充第一鰭型隔離區(qū)FS1。第一鰭型隔離絕緣層522B的上部可以在與正常柵線NG1相同的水平上平行于正常柵線NG1延伸。

形成在第二區(qū)II中的第二鰭型隔離絕緣層532B可以接觸多個(gè)第二鰭型有源區(qū)F2A和多個(gè)第二鰭型有源區(qū)F2B并且填充第二鰭型隔離區(qū)FS2。第二鰭型隔離絕緣層532B的上部可以在與正常柵線NG2相同的水平上平行于正常柵線NG2延伸。

圖13A至13C是根據(jù)其他示例實(shí)施方式的IC器件600的圖示。更具體地，圖13A是根據(jù)其他示例實(shí)施方式的IC器件600的一些元件的平面布局圖，圖13B是沿圖13A的線B1-B1’和B2-B2’獲得的截面圖，圖13C是沿圖13A的線C-C’獲得的截面圖。在圖13A至13C中，相同的附圖標(biāo)記用來表示與圖1A至7E中的元件相同的元件，并且對其的詳細(xì)說明被省略。

參考圖13A至13C，IC器件600可以包括具有第一區(qū)I和第二區(qū)II的基板110。第一區(qū)I和第二區(qū)II可以彼此分離地形成在基板110上，并且鰭型隔離區(qū)FS在第一區(qū)I和第二區(qū)II之間。

多個(gè)第一鰭型有源區(qū)F1可以在垂直于基板110的主表面的方向(Z方向)上從基板110的第一區(qū)I突出。多個(gè)第一鰭型有源區(qū)F1的每個(gè)可具有第一導(dǎo)電型溝道區(qū)CH1。多個(gè)第一鰭型有源區(qū)F1的每個(gè)的兩個(gè)側(cè)壁可以用在第一導(dǎo)電型溝道區(qū)CH1下面的第一器件隔離層120覆蓋。

多個(gè)第二鰭型有源區(qū)F2可以在第一方向(Z方向)上從基板110的第二區(qū)II突出。多個(gè)第二鰭型有源區(qū)F2的每個(gè)可具有第二導(dǎo)電型溝道區(qū)CH2。多個(gè)第二鰭型有源區(qū)F2的每個(gè)的兩個(gè)側(cè)壁可以用在第二導(dǎo)電型溝道區(qū)CH2下面的第二器件隔離層130覆蓋。

多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2可以在基板110上沿一個(gè)方向(X方向)彼此平行地延伸。

多個(gè)第一鰭型有源區(qū)F1的每個(gè)可以與多個(gè)第一鰭型有源區(qū)F2中任意一個(gè)一起沿直線延伸。多個(gè)第一鰭型有源區(qū)F1可以與多個(gè)第二鰭型有源區(qū)F2間隔開使得鰭型隔離區(qū)FS在多個(gè)第一鰭型有源區(qū)F1和在其延伸方向上的多個(gè)第二鰭型有源區(qū)F2之間。

在第一區(qū)I和第二區(qū)II中，多個(gè)正常柵線NG1和NG2以及虛設(shè)柵線DG可以在與多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2的延伸方向(X方向)交叉的方向(Y方向)上延伸。虛設(shè)柵線DG可以設(shè)置在鰭型隔離區(qū)FS中。

IC器件600的基板110可具有多個(gè)底表面BS7，該多個(gè)底表面BS7可以分別插置在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間。在多個(gè)底表面BS7之中，第一底部單元BS71和第二底部單元BS72可以在不同的水平上延伸。第一底部單元BS71可以插置在第一區(qū)I中的多個(gè)第一鰭型有源區(qū)F1之間，第二底部單元BS72可以插置在第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2之間。因此，在第一底部單元BS71和第二底部單元BS72之間可以存在高度差ΔH7。

多個(gè)第一鰭型有源區(qū)F1的每個(gè)的鄰近底表面BS7的最低部分可以設(shè)置在比多個(gè)第二鰭型有源區(qū)F2的每個(gè)的鄰近底表面BS7的最低部分高的水平處。

多個(gè)第一和第二鰭型有源區(qū)F1和F2的詳細(xì)說明可以與參考圖3A和3B描述的大體相同。

鰭型隔離溝槽T6可以形成在設(shè)置于第一區(qū)I和第二區(qū)II之間的界面區(qū)域中的鰭型隔離區(qū)FS中。鰭型隔離溝槽T6可以用鰭型隔離絕緣層620填充。區(qū)域間臺階部108G可以形成在鰭型隔離溝槽T6的底表面上。如在圖13A中用虛線所示的，區(qū)域間臺階部108G可以在鰭型隔離絕緣層620的縱向方向上延伸。

區(qū)域間臺階部108G可以沿著第一區(qū)I和第二區(qū)II之間的界面部分在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間延伸。區(qū)域間臺階部108G可以在平行于多個(gè)第一和第二鰭型有源區(qū)F1和F2的延伸方向的方向上延伸。

鰭型隔離溝槽T6的底表面可以包括具有不同高度的第一底表面單元T61和第二底表面單元T62，其通過區(qū)域間臺階部108G而彼此區(qū)別開。在第一底表面單元T61和第二底表面單元T62之中，處于相對高的水平的第一底表面單元T61可以插置在第一鰭型有源區(qū)F1的一端與區(qū)域間臺階部108G之間，而處于相對低的水平的第二底表面單元T62可以插置在第二鰭型有源區(qū)F2的一端與區(qū)域間臺階部108G之間。

在一些實(shí)施方式中，在第一底表面單元T61和第二底表面單元T62之間的高度差ΔH8可以等于設(shè)置在第一區(qū)I中的底表面BS7與設(shè)置在第二區(qū)II中的底表面BS7之間的高度差ΔH7。

在一些實(shí)施方式中，在鰭型隔離溝槽T6的橫向方向(X方向)上，在第一鰭型有源區(qū)F1的一端與區(qū)域間臺階部108G之間的距離L71可以大于在第二鰭型有源區(qū)F2的一端與區(qū)域間臺階部108G之間的距離L72。

多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2可以在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2的橫向方向(Y方向)上分別以第一節(jié)距PCH1和第二節(jié)距PCH2設(shè)置。第一節(jié)距PCH1可以等于第二節(jié)距PCH2。

多個(gè)第一鰭型有源區(qū)F1可具有第一基礎(chǔ)寬度WB1和第一上部寬度WT1。多個(gè)第二鰭型有源區(qū)F2的每個(gè)可具有小于第一基礎(chǔ)寬度WB1的第二基礎(chǔ)寬度WB2。此外，多個(gè)第二鰭型有源區(qū)F2可具有小于第一上部寬度WT1的第二上部寬度WT2。

多個(gè)第一鰭型有源區(qū)F1可以在多個(gè)第一和第二鰭型有源區(qū)F1和F2的橫向方向(Y方向)上彼此離開第一間隔D61設(shè)置。多個(gè)第二鰭型有源區(qū)F2可以在多個(gè)第一和第二鰭型有源區(qū)F1和F2的橫向方向(Y方向)上彼此離開第二間隔D62設(shè)置。第二間隔D62可以大于第一間隔D61。

對于多個(gè)正常柵線NG1和NG2以及虛設(shè)柵線DG的詳細(xì)說明可以類似于參考圖7A至7E描述的正常柵線NG1和NG2以及虛設(shè)柵線DG1和DG2。

在一些實(shí)施方式中，IC器件600可以包括參考圖2A描述的第一器件隔離層120A和第二器件隔離層130A，代替第一器件隔離層120和第二器件隔離層130。

在一些實(shí)施方式中，形成在IC器件600的第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2的每個(gè)的至少一部分第二導(dǎo)電型溝道區(qū)CH2可以包括與第二導(dǎo)電型溝道區(qū)CH2的剩余部分不同的材料。例如，多個(gè)第二鰭型有源區(qū)F2的每個(gè)的第二導(dǎo)電型溝道區(qū)CH2的被選定部分區(qū)域可以包括鍺，第二導(dǎo)電型溝道區(qū)CH2的剩余區(qū)域可以包括硅。

在一些實(shí)施方式中，在IC器件600中，多個(gè)第一鰭型有源區(qū)F1的每個(gè)可以還包括圖2B所示的第一插入層FL1，多個(gè)第二鰭型有源區(qū)F2的每個(gè)可以還包括圖2B所示的第二插入層FL2。

圖14A至14C是根據(jù)其他示例實(shí)施方式的IC器件700A的一些元件的圖示。更具體地，圖14A是根據(jù)其他示例實(shí)施方式的IC器件700A的平面布局圖，圖14B是沿圖14A的線B-B’獲得的截面圖，圖14C是沿圖14A的線C-C’獲得的截面圖。在圖14A至14C中，相同的附圖標(biāo)記用來表示與圖1A至3B中的元件相同的元件，并且對其的詳細(xì)說明被省略。

IC器件700A的基板110可以包括在一個(gè)方向(參考圖14B中的X方向)上交替地設(shè)置的多個(gè)第一區(qū)I和多個(gè)第二區(qū)II。多個(gè)第一鰭型有源區(qū)F1可以在第一區(qū)I中在垂直于基板110的主表面的方向(Z方向)上突出。多個(gè)第二鰭型有源區(qū)F2可以在插置于兩個(gè)相鄰的第一區(qū)I之間的第二區(qū)II中在垂直于基板110的主表面的方向(Z方向)上突出。多個(gè)第二鰭型有源區(qū)F2可具有在橫向方向(X方向)上比多個(gè)第一鰭型有源區(qū)F1小的寬度。

多條柵線GL(參考圖14A)可以在與多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2的延伸方向交叉的方向上在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2上延伸。多條柵線GL可以包括設(shè)置在第一區(qū)I中的第一柵線152(參考圖14B)和設(shè)置在第二區(qū)II中的第二柵線154(參考圖14B)。

在IC器件700A的局部區(qū)域中，柵極切斷絕緣層750(參考圖14B)可以插置在沿多條柵線的縱向方向彼此相鄰的兩條柵線GL之間。柵極切斷絕緣層750可以包括硅氧化物層、硅氮化物層或其組合。

基板110可具有分別插置在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間的多個(gè)底表面BS8。區(qū)域間臺階部108H可以形成在多個(gè)底表面BS8之一中，其可以在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2之間的界面部分中。

區(qū)域間臺階部108H可以在多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2的縱向方向(Y方向)上延伸。區(qū)域間臺階部108H可以沿著第一區(qū)I和第二區(qū)II之間的界面部分延伸。在橫向方向(X方向)上，在多個(gè)第一鰭型有源區(qū)F1之間的間隔可以小于在多個(gè)第二鰭型有源區(qū)F2之間的間隔。

基板110的每個(gè)底表面BS8可以包括在不同的水平上延伸的第一底部單元BS81和第二底部單元BS82。第一底部單元BS81可以設(shè)置在第一區(qū)I中的多個(gè)第一鰭型有源區(qū)F1的每個(gè)的兩側(cè)上，第二底部單元BS82可以設(shè)置在第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2的每個(gè)的兩側(cè)上。如圖14B和14C所示，設(shè)置在第二區(qū)II中的第二底部單元BS82可以處于比設(shè)置在第一區(qū)I中的第一底部單元BS81低的水平。區(qū)域間臺階部108H可以由于第一底部單元BS81和第二底部單元BS82之間的高度差ΔH9而形成。

多個(gè)第一鰭型有源區(qū)F1的每個(gè)的鄰近第一底部單元BS81的最低部分可以設(shè)置在比多個(gè)第二鰭型有源區(qū)F2的每個(gè)的鄰近第二底部單元BS82的最低部分高的水平處。

在一些實(shí)施方式中，多個(gè)第一鰭型有源區(qū)F1的每個(gè)的第一尖端部分T81可以在與多個(gè)第二鰭型有源區(qū)F2的每個(gè)的第二尖端部分T82相同的水平上。在其它實(shí)施方式中，多個(gè)第二鰭型有源區(qū)F2的每個(gè)的第二尖端部分T82可以在比多個(gè)第一鰭型有源區(qū)F1的每個(gè)的第一尖端部分T81低的水平上。在一些實(shí)施方式中，第二鰭型有源區(qū)F2可具有比第一鰭型有源區(qū)F1大的高度。

從區(qū)域間臺階部108H到多個(gè)第一鰭型有源區(qū)F1中最靠近區(qū)域間臺階部108H的一個(gè)第一鰭型有源區(qū)F1的最短距離L81可以大于從區(qū)域間臺階部108H到多個(gè)第二鰭型有源區(qū)F2中最靠近區(qū)域間臺階部108H的一個(gè)第二鰭型有源區(qū)F2的最短距離L82。

在IC器件700A的局部區(qū)域中，第一器件隔離層120和第二器件隔離層130之間的界面部分可以在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上與區(qū)域間臺階部108H對準(zhǔn)。因此，在第一器件隔離層120和第二器件隔離層130之間的界面部分可以垂直地交疊區(qū)域間臺階部108H。

在IC器件700A的局部區(qū)域中，第一柵線152和第二柵線154之間的界面部分可以在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上與區(qū)域間臺階部108H對準(zhǔn)。因此，在第一柵線152和第二柵線154之間的界面部分可以垂直地交疊區(qū)域間臺階部108H。

在IC器件700A的局部區(qū)域中，在區(qū)域間臺階部108H與第一和第二器件隔離層120和130之間的界面部分可以沿在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上的直線與第一柵線152和第二柵線154之間的界面部分對準(zhǔn)。

在IC器件700A的另一局部區(qū)域中，區(qū)域間臺階部108H可以在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上與柵極切斷絕緣層750對準(zhǔn)。

圖14B示出在其中多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2每個(gè)的兩個(gè)側(cè)壁都具有相對于在垂直于基板110的主表面的方向(Z方向)上延伸的中心線大致對稱的輪廓的示例，但是發(fā)明構(gòu)思不限于此。例如，多個(gè)第一鰭型有源區(qū)F1和多個(gè)第二鰭型有源區(qū)F2中至少一些的每個(gè)的兩個(gè)側(cè)壁可具有相對于在垂直于基板110的主表面的方向(Z方向)上延伸的中心線不對稱的輪廊。

在第一區(qū)I中，第一源漏區(qū)762可以形成在第一柵線152兩側(cè)上的第一鰭型有源區(qū)F1上。第一源漏區(qū)762可以包括從第一鰭型有源區(qū)F1外延生長的半導(dǎo)體層。第一源漏區(qū)762可以包括外延生長的硅層或外延生長的SiC層。

在第二區(qū)II中，第二源漏極區(qū)764可以形成在第二柵線154兩側(cè)上的第二鰭型有源區(qū)F2上。第二源漏區(qū)764可以包括可以從第二鰭型有源區(qū)F2外延生長的半導(dǎo)體層。第二源漏區(qū)764可具有包括多個(gè)外延生長的SiGe層的嵌入SiGe結(jié)構(gòu)。多個(gè)SiGe層可具有不同的Ge含量。

第一源漏區(qū)762可以包括具有設(shè)置在比多個(gè)第一鰭型有源區(qū)F1的每個(gè)的頂表面高的水平上的頂表面的半導(dǎo)體層并且具有RSD結(jié)構(gòu)。此外，第二源漏區(qū)764可以包括具有設(shè)置在比多個(gè)第二鰭型有源區(qū)F2的每個(gè)的頂表面高的水平上的頂表面的半導(dǎo)體層并且具有RSD結(jié)構(gòu)。圖14C示出在其中第一源漏區(qū)762和第二源漏區(qū)764每個(gè)具有特定的截面形狀的示例，但是第一源漏區(qū)762和第二源漏區(qū)764的每個(gè)的截面形狀不限于圖14C所示的示例。在一些實(shí)施方式中，第一源漏區(qū)762和第二源漏區(qū)764每個(gè)可具有不同的截面形狀，諸如，類似菱形的形狀、圓形、正方形、五邊形和六邊形。

柵極間絕緣層554可以形成在第一和第二器件隔離層120和130上的第一柵線152和第二柵線154之間。在一些實(shí)施方式中，柵極間絕緣層554可以包括具有比硅氧化物層低的介電常數(shù)的低k介電層。例如，柵極間絕緣層554可以包括正硅酸乙酯(TEOS)層。在一些其它實(shí)施方式中，柵極間絕緣層554可以包括具有大約2.2至2.4的超低介電常數(shù)K的ULK層，例如，可以是從SiOC層和SiCOH層中選出的任意一個(gè)，但是形成柵極間絕緣層554的材料不限于示例。

至少一個(gè)接觸插塞CNT可以形成在第一源漏區(qū)762和第二源漏區(qū)764上。接觸插塞CNT可以穿透柵極間絕緣層554并且電連接到第一源漏區(qū)762和第二源漏區(qū)764。

如圖14A和14C所示，接觸插塞CNT可以通過第一源漏區(qū)762和第二源漏區(qū)764共同連接到多個(gè)第一和第二鰭型有源區(qū)F1和F2中至少兩個(gè)相鄰的鰭型有源區(qū)。

接觸插塞CNT可以包括導(dǎo)電阻擋層774和形成在導(dǎo)電阻擋層774上的導(dǎo)電插塞776。導(dǎo)電阻擋層774可以包括導(dǎo)電的金屬氮化物層。例如，導(dǎo)電阻擋層774可以包括TiN、TaN、AlN、WN或其組合。導(dǎo)電插塞776可以包括金屬。例如，導(dǎo)電插塞776可以包括W、Cu、Al、其合金、或其組合，但是發(fā)明構(gòu)思不限于上述示例。

金屬硅化物層772可以形成在第一源漏區(qū)762和第二源漏區(qū)764與導(dǎo)電阻擋層774之間。金屬硅化物層772可以包括金屬，例如，Ti、W、Ru、Nb、Mo、Hf、Ni、Co、Pt、Yb、Tb、Dy、Er、Pd或其組合。

接觸插塞CNT可以跨過第一區(qū)I和第二區(qū)II之間的界面部分延伸。因此，接觸插塞CNT可以垂直地交疊區(qū)域間臺階部108H。

在參考圖14A至14C描述的IC器件700A中，基板110的底表面BS8可以在第一區(qū)I和第二區(qū)II中以不同的水平形成，形成在第一區(qū)I中的第一鰭型有源區(qū)F1可以形成為具有與形成在第二區(qū)II中的第二鰭型有源區(qū)F2不同的寬度。因此，基板110的底表面BS8可以在第一區(qū)I和第二區(qū)II中以不同的水平形成，鰭型有源區(qū)可以根據(jù)形成在第一區(qū)I和第二區(qū)II中的每個(gè)器件的結(jié)構(gòu)和特性而在第一區(qū)I和第二區(qū)II中具有不同的寬度。因此，在高度縮小尺寸的FinFET中可以控制漏電流，并且晶體管的性能可以提高。此外，能夠具有不同的功能的多柵晶體管可以形成在第一區(qū)I和第二區(qū)II中。

圖15是根據(jù)另一示例實(shí)施方式的IC器件700B的主要組件的截面圖。圖15所示的IC器件700B可具有與圖14A所示的相同的平面布局。圖15是與圖14A的線C-C’對應(yīng)的部分的截面圖。在圖15中，相同的附圖標(biāo)記用來表示與圖1A至14C相同的元件，對其的詳細(xì)說明被省略。

圖15所示的IC器件700B可具有與圖14A至14C所示的IC器件700大體相同的構(gòu)造，除了IC器件700B包括由基板110和接觸插塞CNT之間的柵極間絕緣層554圍繞的至少一個(gè)空氣間隙AG之外。至少一個(gè)空氣間隙AG可以形成在兩個(gè)相鄰的第一鰭型有源區(qū)F1之間或形成在彼此鄰近且在其間具有區(qū)域間臺階部108H的第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2之間。在一些實(shí)施方式中，形成在第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2之間的空氣間隙AG可以在第一和第二鰭型有源區(qū)F1和F2的高度方向(Z方向)上與區(qū)域間臺階部108H對準(zhǔn)，使得至少部分的空氣間隙AG可以垂直地交疊區(qū)域間臺階部108H。

在圖14A至14C所示的IC器件700A和圖15所示的IC器件700B中，形成在第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2的每個(gè)的至少一部分第二導(dǎo)電型溝道區(qū)CH2可以包括與第二導(dǎo)電型溝道區(qū)CH2的剩余部分不同的材料。例如，多個(gè)第二鰭型有源區(qū)F2的每個(gè)的第二導(dǎo)電型溝道區(qū)CH2的被選定部分區(qū)域可以包括鍺，第二導(dǎo)電型溝道區(qū)CH2的剩余區(qū)域可以包括硅。

在圖14A至14C所示的IC器件700A和圖15所示的IC器件700B中，多個(gè)第一鰭型有源區(qū)F1的每個(gè)可以還包括圖2B所示的第一插入層FL1，多個(gè)第二鰭型有源區(qū)F2的每個(gè)可以還包括圖2B所示的第二插入層FL2。

圖16A至16K是根據(jù)示例實(shí)施方式的制造IC器件的方法的工藝操作的截面圖。根據(jù)示例實(shí)施方式的圖4A所示的IC器件200B的制造方法將參考圖16A至16K描述。在圖16A至16K中，相同的附圖標(biāo)記用來表示與圖1A至4A中的元件相同的元件，并且對其的詳細(xì)說明被省略。

參考圖16A，可以制備包括第一區(qū)I和第二區(qū)II的基板110。多個(gè)墊氧化物層圖案812和多個(gè)掩模圖案814可以形成在基板110的第一區(qū)I和第二區(qū)II上。

多個(gè)墊氧化物層圖案812和多個(gè)掩模圖案814可以在基板110上沿一個(gè)方向(Y方向)彼此平行地延伸。

在一些實(shí)施方式中，多個(gè)墊氧化物層圖案812可以包括通過熱氧化基板110的表面而獲得的氧化物層。多個(gè)掩模圖案814可以包括硅氮化物層、硅氮氧化物層、旋涂玻璃(SOG)層、旋涂硬掩模(SOH)層、光致抗蝕劑層、或其組合，但是發(fā)明構(gòu)思不限于此。

參考圖16B，基板110的局部區(qū)域可以通過使用多個(gè)掩模圖案814作為蝕刻掩模被蝕刻，使得多個(gè)第一和第二溝槽T1和T2可以形成在基板110中。由于多個(gè)第一和第二溝槽T1和T2的形成，多個(gè)第一和第二初始鰭型有源區(qū)P1和P2可以在垂直于基板110的主表面的方向(Z方向)上從基板110突出并且在一個(gè)方向(Y方向)上延伸。

參考圖16C，第一絕緣襯墊122可以形成在第一區(qū)I和第二區(qū)II中以在多個(gè)第一和第二初始鰭型有源區(qū)P1和P2的暴露表面上延伸或覆蓋該暴露表面。

第一絕緣襯墊122可以通過氧化第一鰭型有源區(qū)F1和第二鰭型有源區(qū)F2的表面而獲得。例如，第一絕緣襯墊122可以通過利用熱氧化工藝形成，但是發(fā)明構(gòu)思不限于此。在一些實(shí)施方式中，第一絕緣襯墊122可具有大約至大約的厚度。

參考圖16D，第一應(yīng)力源襯墊124可以形成在第一區(qū)I和第二區(qū)II中的第一絕緣襯墊122上。

第一應(yīng)力源襯墊124可以形成為均勻厚度以共形地在第一絕緣襯墊122上延伸或覆蓋第一絕緣襯墊122。

當(dāng)NMOS晶體管即將形成在第一區(qū)I中時(shí)，第一應(yīng)力源襯墊124可以包括能夠施加張應(yīng)力到多個(gè)第一鰭型有源區(qū)F1的每個(gè)的溝道區(qū)的材料(參考圖4A)。例如，第一應(yīng)力源襯墊124可以包括SiN、SiON、SiBN、SiC、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC、SiO₂、多晶硅、或其組合。在一些實(shí)施方式中，第一應(yīng)力源襯墊124可具有大約至大約的厚度。

在參考圖16D描述的工藝中，圖2A所示的IC器件100B或圖4B所示的IC器件200C可以通過適當(dāng)?shù)剡x擇第一應(yīng)力源襯墊124的厚度來制造。

在一些實(shí)施方式中，第一應(yīng)力源襯墊124可以通過利用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝、高密度等離子體CVD(HDP CVD)工藝、感應(yīng)耦合等離子體CVD(ICP CVD)工藝、或電容耦合等離子體CVD(CCP CVD)工藝形成。

參考圖16E，掩模圖案520可以形成在基板110上以暴露出第二區(qū)II并覆蓋第一區(qū)I。第一應(yīng)力源襯墊124和第一絕緣襯墊122可以從第二區(qū)II去除。此后，暴露的基板110可以從多個(gè)第二初始鰭型有源區(qū)P2的暴露表面和第二溝槽T2的暴露底表面去除和預(yù)定厚度一樣多。因此，多個(gè)第二初始鰭型有源區(qū)P2在X方向上的寬度可以減小，第二溝槽T2的底表面的水平可以降低。結(jié)果，區(qū)域間臺階部108B可以由于通過第一溝槽T1的底表面提供的第一底部單元BS21與第二溝槽T2的底表面提供的第二底部單元BS22之間的高度差ΔH2而形成。

參考圖16F，第二絕緣襯墊132和第二應(yīng)力源襯墊134可以順序地形成在圖16E的所得結(jié)構(gòu)上的在第二區(qū)II中被暴露的多個(gè)第二初始鰭型有源區(qū)P2的表面上。此后，剩余的掩模圖案520可以從第一區(qū)I去除以暴露出第一區(qū)I中的第一應(yīng)力源襯墊124。

第二應(yīng)力源襯墊134可以形成為均勻厚度以共形地在第二絕緣襯墊132上延伸或覆蓋第二絕緣襯墊132。

當(dāng)PMOS晶體管即將形成在第二區(qū)II中時(shí)，第二應(yīng)力源襯墊134可以包括能夠施加張應(yīng)力到多個(gè)第二鰭型有源區(qū)F2的溝道區(qū)的材料(參考圖4A)。例如，第二應(yīng)力源襯墊134可以包括SiN、SiON、SiBN、SiC、SiC:H、SiCN、SiCN:H、SiOCN、SiOCN:H、SiOC、SiO₂、多晶硅、或其組合。在一些實(shí)施方式中，第二應(yīng)力源襯墊134可具有大約至大約的厚度。

在參考圖16F描述的工藝中，圖2A所示的IC器件100B或圖4B所示的IC器件200C可以通過適當(dāng)?shù)剡x擇第二應(yīng)力源襯墊134的厚度來制造。

在一些實(shí)施方式中，第二應(yīng)力源襯墊134可以通過利用PECVD工藝、HDP CVD工藝、ICP CVD工藝、或CCP CVD工藝形成。

參考圖16G，填充多個(gè)第一溝槽T1的第一掩埋絕緣層126可以形成在第一區(qū)I中，填充多個(gè)第二溝槽T2的第二掩埋絕緣層16可以形成在第二區(qū)II中。結(jié)果，第一器件隔離層120A可以形成在第一區(qū)I中，第二器件隔離層130A可以形成在第二區(qū)II中。

第一掩埋絕緣層126和第二掩埋絕緣層136可以同時(shí)形成并包括相同的材料層。第一掩埋絕緣層126和第二掩埋絕緣層136的形成可以包括沉積氧化物以填充多個(gè)第一溝槽T1和多個(gè)第二溝槽T2的每個(gè)并且退火沉積的氧化物。此后，第一掩埋絕緣層126和第二掩埋絕緣層136的上部可以被部分地去除以暴露出多個(gè)掩模圖案814的頂表面。

第一掩埋絕緣層126和第二掩埋絕緣層136可以通過利用可流動式化學(xué)氣相沉積法(FCVD)工藝或旋涂工藝形成。例如，第一掩埋絕緣層126和第二掩埋絕緣層136可以包括FSG、USG、BPSG、PSG、FOX、PE-TEOS、或TOSZ。在一些實(shí)施方式中，形成第二掩埋絕緣層136的氧化物層可以包括通過使用與形成第一掩埋絕緣層126的氧化物層相同的工藝形成的相同的材料層。

參考圖16H，多個(gè)第一初始鰭型有源區(qū)P1的部分、多個(gè)第二初始鰭型有源區(qū)P2的部分、和圍繞多個(gè)第一和第二初始鰭型有源區(qū)P1和P2的所述部分的絕緣層可以從第一區(qū)I和第二區(qū)II被去除，由此形成第一深溝槽DT1和第二深溝槽DT2。

從多個(gè)掩模圖案814的頂表面到第一和第二深溝槽DT1和DT2的底表面的深度D3和D4可以大于從多個(gè)掩模圖案814的頂表面到第一和第二溝槽T1和T2的底表面的深度D1和D2。例如，第一和第二深溝槽DT1和DT2的深度D3和D4可以是大約50nm至大約150nm，大于第一和第二溝槽T1和T2的深度D1和D2。此外，第一和第二深溝槽DT1和DT2的每個(gè)可具有大于第二區(qū)II中的第二底部單元BS22的深度。

第一和第二深溝槽DT1和DT2的形成可以包括形成光致抗蝕劑圖案以暴露出圖16F的所得結(jié)構(gòu)的頂表面的一部分、通過利用光致抗蝕劑圖案作為蝕刻掩模來干蝕刻所得結(jié)構(gòu)的暴露部分、以及去除光致抗蝕劑圖案。

參考圖16I，第一和第二器件間隔離絕緣層112和114可以形成為填充第一和第二深溝槽DT1和DT2。

第一和第二器件間隔離絕緣層112和114可以通過利用涂覆工藝或沉積工藝形成。在一些實(shí)施方式中，第一和第二器件間隔離絕緣層112和114的每個(gè)可以包括USG，但是發(fā)明構(gòu)思不限于此。

在一些實(shí)施方式中，第一和第二器件間隔離絕緣層112和114的形成可以包括形成絕緣層以填充第一和第二深溝槽和DT2、并且平坦化絕緣層的頂表面以暴露出多個(gè)掩模圖案814。在此情況下，多個(gè)掩模圖案814以及第一和第二掩埋絕緣層126和136的每個(gè)可以被部分地消耗并且具有降低的高度。

參考圖16J，用于去除多個(gè)掩模圖案814和多個(gè)墊氧化物層圖案812(參考圖16H)、第一和第二器件間隔離絕緣層112和114的部分、以及第一和第二器件隔離層120A和130A的部分的凹進(jìn)工藝可以被執(zhí)行以暴露出多個(gè)第一和第二初始鰭型有源區(qū)P1和P2的每個(gè)的頂表面和側(cè)壁。

結(jié)果，第一和第二器件隔離層120A和130A的頂表面的高度可以在第一區(qū)I和第二區(qū)II中降低，第一和第二鰭型有源區(qū)F1和F2可以通過利用多個(gè)第一和第二初始鰭型有源區(qū)P1和P2而獲得。

在一些實(shí)施方式中，凹進(jìn)工藝可以通過利用干蝕刻工藝、濕蝕刻工藝、或干蝕刻和濕蝕刻工藝的組合來進(jìn)行。在凹進(jìn)工藝的執(zhí)行期間，在第一區(qū)I和第二區(qū)II中暴露的第一和第二初始鰭型有源區(qū)P1和P2的每個(gè)的上部可以暴露于蝕刻氣氛和/或隨后的清潔氣氛。結(jié)果，第一和第二初始鰭型有源區(qū)P1和P2的外表面可以由于蝕刻工藝、氧化工藝和/或清潔工藝而被部分地消耗。因此，具有減小的上部寬度的第一和第二鰭型有源區(qū)F1和F2可以形成，如圖16J所示。

在一些實(shí)施方式中，用于控制閾值電壓的離子注入工藝可以在暴露于第一區(qū)I和第二區(qū)II中的第一和第二鰭型有源區(qū)F1和F2的每個(gè)的上部上進(jìn)行。在用于控制閾值電壓的離子注入工藝期間，硼(B)離子可以作為雜質(zhì)離子被注入到第一區(qū)I和第二區(qū)II中的形成NMOS晶體管的一個(gè)中，而磷(P)或砷(As)離子可以作為雜質(zhì)離子被注入到第一區(qū)I和第二區(qū)II中的形成PMOS晶體管的另一個(gè)中。

參考圖16K，第一和第二中間層IL1和IL2可以形成為在暴露于第一區(qū)I和第二區(qū)II中的第一和第二鰭型有源區(qū)F1和F2的表面上延伸或覆蓋該表面。第一柵絕緣層142和第一柵線152可以順序地形成以在第一區(qū)I中的多個(gè)第一鰭型有源區(qū)F1的每個(gè)上延伸或覆蓋第一區(qū)I中的多個(gè)第一鰭型有源區(qū)F1的每個(gè)。第二柵絕緣層144、第二柵線154、以及第一和第二源漏區(qū)162和164(參考圖1A)可以順序地形成以在暴露于第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2的每個(gè)上延伸或覆蓋暴露于第二區(qū)II中的多個(gè)第二鰭型有源區(qū)F2的每個(gè)。因此，可以制造圖4A所示的IC器件200B。

在一些實(shí)施方式中，第一柵線152和第二柵線154可以通過使用RPG工藝形成。多個(gè)第一和第二鰭型有源區(qū)F1和F2的上部可以分別是第一和第二導(dǎo)電型溝道區(qū)CH1和CH2。

根據(jù)參考圖16A至16K描述的制造IC器件200B的方法，在其中基板110的底表面BS1在第一區(qū)I和第二區(qū)II中以不同的水平形成并且鰭型有源區(qū)在第一區(qū)I和第二區(qū)II中具有不同的寬度的IC器件可以通過利用不太困難和/或不太復(fù)雜的工藝制造。因此，具有不同的功能的多柵晶體管可以形成在第一區(qū)I和第二區(qū)II中。此外，在高度縮小尺寸的FinFET中可以控制漏電流，并且晶體管的性能可以提高。

雖然根據(jù)示例實(shí)施方式的圖4A所示的IC器件200B的制造方法已經(jīng)參考圖16A至16K被描述，但是具有不同的結(jié)構(gòu)的IC器件(例如，圖1A和1B所示的IC器件100A，圖2A至2C所示的IC器件100B、100C和100D，圖3所示的IC器件200A，圖4B所示的IC器件200C，圖5A和5B所示的IC器件300)可以通過使用不同的方法實(shí)現(xiàn)，其在發(fā)明構(gòu)思的范圍內(nèi)被變型和改變。

圖17是根據(jù)其他示例實(shí)施方式的制造IC器件的方法的截面圖。現(xiàn)在將參考圖17描述根據(jù)示例實(shí)施方式的圖6所示的IC器件400的制造方法。然而，本實(shí)施方式描述了在其中IC器件400包括第一和第二器件隔離層120A和130A代替圖6所示的第一和第二器件隔離層120和130的示例。在圖17中，相同的附圖標(biāo)記用來表示與圖1A至16K中的元件相同的元件，對其的詳細(xì)說明被省略。

參考圖17，在如參考圖16A至16G所描述的形成第一和第二器件隔離層120A和130A之后，第一深溝槽DT1可以以類似于參考圖16H描述的方式形成在第一區(qū)I中。

然而，在本實(shí)施方式中，用作形成第一深溝槽DT1的蝕刻掩模的掩模圖案912可以僅形成在第一區(qū)I中使得第一區(qū)I的局部區(qū)域用掩模圖案912覆蓋并且第二區(qū)II不用掩模圖案912覆蓋。因此，在第一區(qū)I中形成第一深溝槽DT1期間，在多個(gè)掩模圖案814之間被暴露的第二器件隔離層130A和設(shè)置在其下面的一部分基板110可以在第二區(qū)II中被蝕刻。因此，可以形成第二底部單元BS42，其具有設(shè)置在與第一區(qū)I中形成的第一深溝槽DT1的底表面基本相同的水平上的底表面。

在第一深溝槽DT1和第二底部單元BS42的形成期間，多個(gè)掩模圖案814的頂表面可以被部分地消耗并且多個(gè)掩模圖案814的高度可以減小，多個(gè)第二初始鰭型有源區(qū)P2的寬度可以減小。

雖然圖17未示出，在一些實(shí)施方式中，覆蓋第二器件隔離層130A和多個(gè)掩模圖案814的掩模圖案912可以形成在第二區(qū)II的局部區(qū)域中。因此，第二深溝槽DT2可以如圖16H所示被形成，第二底部單元BS22(參考圖16H)和形成在第二底部單元BS22上的第二器件隔離層130A可以保留在第二區(qū)II的該局部區(qū)域中。

此后，第二絕緣襯墊132和第二應(yīng)力源襯墊134可以以與參考圖16F描述的相同的方式在圖17的所得結(jié)構(gòu)上再次順序地形成。然后，掩模圖案912可以被去除，并且可以進(jìn)行與參考圖16I至16K描述的相同的工藝。因此，具有區(qū)域間臺階部108D的IC器件400可以被制造，如圖6所示。區(qū)域間臺階部108D可以由于形成在第一區(qū)I中的第一底部單元BS41和形成在第二區(qū)II中的第二底部單元BS42之間的高度差ΔH4而形成。

圖18是根據(jù)另一示例實(shí)施方式的圖6所示的IC器件400的制造方法的截面圖。在圖18中，相同的附圖標(biāo)記用來表示與圖1A至16K相同的元件，對其的詳細(xì)說明被省略。

參考圖18，第一應(yīng)力源襯墊124可以形成在第一區(qū)I和第二區(qū)II中的第一絕緣襯墊122上，如參考圖16A至16D所述。此后，在第二區(qū)II中暴露的多個(gè)第二初始鰭型有源區(qū)P2和通過第二溝槽T2的底表面被暴露的基板110可以通過與參考圖16E所描述的那些類似的方式使用掩模圖案520作為蝕刻掩模被去除和預(yù)定厚度一樣多。因此，多個(gè)第二初始鰭型有源區(qū)P2在X方向上的寬度可以減小，第二溝槽T2的底表面的水平可以降低。然而，與圖16E所示的情況相比較，在本實(shí)施方式中，通過第二溝槽T2的底表面被暴露的基板110的刻蝕深度可以增大。因此，區(qū)域間臺階部108D可以由于通過第一溝槽T1的底表面提供的第一底部單元BS41和通過第二溝槽T2的底表面提供的第二底部單元BS42之間的高度差ΔH4而形成。

此后，可以進(jìn)行參考圖16F至16K描述的工藝。因此，具有區(qū)域間臺階部108D的IC器件400可以被制造，如圖6所示。區(qū)域間臺階部108D可以由于設(shè)置在第一區(qū)I中的第一底部單元BS41和設(shè)置在第二區(qū)II中的第二底部單元BS42之間的高度差ΔH4而形成。

雖然已經(jīng)描述了根據(jù)示例實(shí)施方式的IC器件的制造方法，本領(lǐng)域普通技術(shù)人員將知道圖1A至15所示的IC器件100A、100B、100C、100D、200A、200B、200C、300、400、500A、500B、500C、500D、500E、500F、600、700A和700B以及在發(fā)明構(gòu)思的范圍內(nèi)被改變和變型的具有不同結(jié)構(gòu)的IC器件可以通過在發(fā)明構(gòu)思的范圍內(nèi)作出不同的改變和變型而制造。

雖然已經(jīng)參考圖1A至18描述了包括具有三維(3D)溝道的FinFET的IC器件以及該IC器件的制造方法，但是發(fā)明構(gòu)思不限于此。例如，本領(lǐng)域普通技術(shù)人員將知道，IC器件及其制造方法，包括具有根據(jù)發(fā)明構(gòu)思的特性的平坦的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)，可以通過在發(fā)明構(gòu)思的范圍內(nèi)作出不同的改變和變型來提供。

圖19是根據(jù)示例實(shí)施方式的電子裝置1000的框圖。

參考圖19，電子裝置1000可以包括邏輯區(qū)1010和存儲器區(qū)1020。

邏輯區(qū)1010可以包括包含多個(gè)電路元件(例如，晶體管和寄存器)的不同種類的邏輯單元，其是配置為執(zhí)行期望的邏輯功能的單元(例如，計(jì)數(shù)器和緩沖器)。邏輯單元可以例如定義AND、NAND、OR、NOR、XOR(異或)、XNOR(同或)、INV(取反)、ADD(加法器)、BUF(緩沖器)、DLY(延遲)、FILL(過濾器)、多路復(fù)用器(MXT/MXIT)、OAI(OR/AND/INVERTER)、AO(AND/OR)、AOI(AND/OR/INVERTER)、D觸發(fā)器、復(fù)位觸發(fā)器、主從觸發(fā)器和鎖存器。然而，根據(jù)示例實(shí)施方式的邏輯單元不限于上述示例。

存儲器區(qū)1020可以包括靜態(tài)隨機(jī)存取存儲器(SRAM)、動態(tài)RAM(DRAM)、磁RAM(MRAM)、電阻RAM(RRAM)、和相變RAM(PRAM)中至少一個(gè)。

邏輯區(qū)1010和存儲器區(qū)1020中至少一個(gè)區(qū)可以包括以下中的至少一個(gè)：圖1A至15所示的IC器件100A、100B、100C、100D、200A、200B、200C、300、400、500A、500B、500C、500D、500E、500F、600、700A和700B以及在發(fā)明構(gòu)思的范圍內(nèi)被改變和變型的具有不同結(jié)構(gòu)的IC器件。

圖20是根據(jù)示例實(shí)施方式的顯示驅(qū)動器IC(DDI)1500和包括DDI 1500的顯示裝置1520的示意框圖。

參考圖20，DDI 1500可以包括控制器1502、電源電路1504、驅(qū)動器塊1506和存儲塊1508?？刂破?502可以從主處理單元(MPU)1522接收命令、解碼該命令、和控制DDI 1500的各個(gè)塊以響應(yīng)于該命令實(shí)現(xiàn)操作。電源電路1504可以在控制器1502的控制下產(chǎn)生驅(qū)動電壓。驅(qū)動器塊1506可以在控制器1502的控制下通過使用由電源電路1504產(chǎn)生的驅(qū)動電壓驅(qū)動顯示面板1524。顯示面板1524可以是液晶顯示器(LCD)面板或等離子體顯示面板(PDP)。存儲塊1508可以是配置為暫時(shí)存儲輸入到控制器1502的命令或由控制器1502輸出的控制信號或者存儲所需數(shù)據(jù)的區(qū)塊。存儲塊1508可以包括存儲器，諸如隨機(jī)存取存儲器(RAM)或只讀存儲器(ROM)。電源電路1504和驅(qū)動器塊1506中至少一個(gè)可以包括以下中的至少一個(gè)：圖1A至15所示的IC器件100A、100B、100C、100D、200A、200B、200C、300、400、500A、500B、500C、500D、500E、500F、600、700A和700B以及在發(fā)明構(gòu)思的范圍內(nèi)被改變和變型的具有不同結(jié)構(gòu)的IC器件。

圖21是根據(jù)示例實(shí)施方式的CMOS反相器1600的電路圖。

CMOS反相器1600可以包括CMOS晶體管1610。CMOS晶體管1610可以包括連接在電源端子Vdd和接地端子之間的PMOS晶體管1620和NMOS晶體管1630。CMOS晶體管1610可以包括以下中的至少一個(gè)：圖1A至15所示的IC器件100A、100B、100C、100D、200A、200B、200C、300、400、500A、500B、500C、500D、500E、500F、600、700A和700B以及在發(fā)明構(gòu)思的范圍內(nèi)被改變和變型的具有不同結(jié)構(gòu)的IC器件。

圖22是根據(jù)示例實(shí)施方式的CMOS SRAM器件1700的電路圖。

CMOS SRAM器件1700可以包括一對激勵(lì)晶體管(driver transistor)1710。一對激勵(lì)晶體管1710的每個(gè)可以包括連接在電源端子Vdd和接地端子之間的PMOS晶體管1720和NMOS晶體管1730。CMOS SRAM器件1700可以還包括一對傳輸晶體管1740。傳輸晶體管1740的源極可以交叉連接到PMOS晶體管1720和NMOS晶體管1730的共同節(jié)點(diǎn)，該P(yáng)MOS晶體管1720和NMOS晶體管1730可以定義激勵(lì)晶體管1710。電源端子Vdd可以連接到PMOS晶體管1720的源極，接地端子可以連接到NMOS晶體管1730的源極。字線WL可以連接到所述一對傳輸晶體管1740的柵極，位線BL和反向的位線可以分別連接到所述一對傳輸晶體管1740的漏極。

CMOS SRAM器件1700的激勵(lì)晶體管1710和傳輸晶體管1740中至少一個(gè)可以包括以下中的至少一個(gè)：圖1A至15所示的IC器件100A、100B、100C、100D、200A、200B、200C、300、400、500A、500B、500C、500D、500E、500F、600、700A和700B以及在發(fā)明構(gòu)思的范圍內(nèi)被改變和變型的具有不同結(jié)構(gòu)的IC器件。

圖23是根據(jù)示例實(shí)施方式的CMOS NAND電路1800的電路圖。

CMOS NAND電路1800可以包括不同的輸入信號被傳輸?shù)狡涞囊粚MOS晶體管。CMOS NAND電路1800可以包括以下中的至少一個(gè)：圖1A至15所示的IC器件100A、100B、100C、100D、200A、200B、200C、300、400、500A、500B、500C、500D、500E、500F、600、700A和700B以及在發(fā)明構(gòu)思的范圍內(nèi)被改變和變型的具有不同結(jié)構(gòu)的IC器件。

圖24是根據(jù)示例實(shí)施方式的電子系統(tǒng)1900的框圖。

電子系統(tǒng)1900可以包括存儲器1910和存儲器控制器1920。存儲器控制器1920可以響應(yīng)于來自主機(jī)1930的請求控制存儲器1910以從存儲器1910讀取數(shù)據(jù)和/或?qū)?shù)據(jù)寫入到存儲器1910。存儲器1910和存儲器控制器1920中至少一個(gè)可以包括以下中的至少一個(gè)：圖1A至15所示的IC器件100A、100B、100C、100D、200A、200B、200C、300、400、500A、500B、500C、500D、500E、500F、600、700A和700B以及在發(fā)明構(gòu)思的范圍內(nèi)被改變和變型的具有不同結(jié)構(gòu)的IC器件。

圖25是根據(jù)示例實(shí)施方式的電子系統(tǒng)2000的框圖。

電子系統(tǒng)2000可以包括通過總線2050可以連接到彼此的控制器2010、輸入/輸出(I/O)器件2020、存儲器2030和接口2040。

控制器2010可以包括微處理器(MP)、數(shù)字信號處理器(DSP)和與其類似的處理器中至少一個(gè)。I/O器件2020可包括鍵區(qū)、鍵盤或顯示器中至少一個(gè)。存儲器2030可以用于存儲由控制器2010執(zhí)行的命令。例如，存儲器2030可以用于存儲用戶數(shù)據(jù)。

電子系統(tǒng)2000可以是無線通信器件或能夠在無線環(huán)境中傳輸和/或接收信息的器件。接口2040可以包括無線接口使得電子系統(tǒng)2000可以通過無線通信網(wǎng)絡(luò)傳輸或接收數(shù)據(jù)。接口2040可包括天線和/或無線收發(fā)器。在一些示例實(shí)施方式中，電子系統(tǒng)2000可以用于第三代通信系統(tǒng)的通信接口協(xié)議，例如，碼分多址(CDMA)、全球數(shù)字移動電話通信(GSM)、北美數(shù)字蜂窩(NADC)、擴(kuò)展時(shí)分多址(E-TDMA)、和/或?qū)拵Тa分多址(WCDMA)。電子系統(tǒng)2000可以包括以下中的至少一個(gè)：圖1A至15所示的IC器件100A、100B、100C、100D、200A、200B、200C、300、400、500A、500B、500C、500D、500E、500F、600、700A和700B以及在發(fā)明構(gòu)思的范圍內(nèi)被改變和變型的具有不同結(jié)構(gòu)的IC器件。

雖然已經(jīng)參考其示例實(shí)施方式具體顯示和描述了發(fā)明構(gòu)思，然而將理解的是在不脫離由權(quán)利要求的精神和范圍的情況下，可以作出形式和細(xì)節(jié)上的不同變化。

本申請要求于2015年6月23日向韓國專利局提交的韓國專利申請第10-2015-0089094號的優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合在此。