本發(fā)明屬于半導體制造領域，尤其涉及一種半導體器件的制造方法。

背景技術：

目前，在先進的CMOS FET(互補金屬氧化物半導體場效應晶體管)制造工藝的集成研究可大概分為兩個方向，即前柵工藝和后柵工藝。

后柵工藝目前廣泛應用于先進的集成電路工藝制造中，其通常是先形成偽柵和源漏區(qū)，而后去除偽柵并在柵溝槽中重新形成高k金屬柵堆疊的替代柵極。由于柵極形成在源漏極之后，此工藝中柵極不需要承受很高的退火溫度，對柵層材料選擇更廣泛并且更能體現(xiàn)材料本征的特性。

由于半導體器件尺寸不斷縮小，對半導體器件的性能也提出了更高的要求，其中，應力工程是通過對NMOS和PMOS器件的溝道區(qū)域引入不同的應變力，從而改善溝道載流子的遷移率，進一步提高器件的性能。在后柵工藝中，通常填充金屬鎢到去除偽柵極的開口中作為金屬柵極，特別是在器件尺寸減小后，如何形成沒有孔洞的覆蓋率好的填充，且能進一步改善器件溝道載流子遷移率的填充方法，是替代柵極填充需要解決的關鍵問題之一。

技術實現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術中的不足，提供一種半導體器件的制造方法，提供具有好的柵槽填充性能且能引入器件所需應變的器件的制造方法。

為實現(xiàn)上述目的，本發(fā)明的技術方案為：

一種半導體器件的制造方法，包括：

提供半導體襯底，所述襯底上具有去除偽柵后形成的開口；

采用ALD工藝，在開口中填充金屬鎢的頂層金屬，前驅(qū)氣體為硅烷或 硼烷與六氟化鎢，以及對NMOS器件區(qū)域的頂層金屬，進行非晶化注入。

可選的，在開口中填充金屬鎢的頂層金屬的步驟包括：

采用ALD工藝，在PMOS器件區(qū)域的開口中填充金屬鎢的頂層金屬，前驅(qū)氣體為硅烷與六氟化鎢；

采用ALD工藝，在NMOS器件區(qū)域的開口中填充金屬鎢的頂層金屬，前驅(qū)氣體為硼烷與六氟化鎢。

可選的，非晶化注入的粒子為Ge。

可選的，非晶化注入的工藝條件為：注入的能量為-0.5-30keV，注入的劑量為5E14-5E16/cm²。

可選的，在開口中填充金屬鎢的頂層金屬以及進行非晶化注入的步驟包括：

采用ALD工藝進行金屬鎢的淀積，前驅(qū)氣體為硅烷或硼烷與六氟化鎢；

進行平坦化工藝；

在PMOS器件區(qū)域上覆蓋掩膜層；

進行非晶化注入；

去除掩膜層；

去除開口之外的金屬鎢，以在開口中形成金屬鎢的頂層金屬。

可選的，在進行ALD工藝之前，還包括步驟：

在開口的內(nèi)壁上形成高k柵介質(zhì)層，并進行熱退火。

可選的，熱退火的溫度為450℃，時間為15s。

可選的，在進行ALD工藝之前，形成高k柵介質(zhì)層之后還包括步驟：

在高k柵介質(zhì)層上形成第一金屬阻擋層；

在第一金屬阻擋層上形成金屬功函數(shù)層；

在金屬柵電極上形成第二金屬阻擋層。

可選的，所述第一金屬阻擋層或第二金屬阻擋層為TiN或WN。

本發(fā)明實施例提供的半導體器件的制造方法，在后柵工藝中，采用ALD工藝填充頂層金屬時，前驅(qū)氣體為硅烷或硼烷與六氟化鎢，該方法形成的頂層金屬對溝道垂直方向有張應力的作用，可以提高PMOS器件溝道的載 流子遷移率，增強了PMOS器件的性能，對于NMOS器件的頂層金屬，進一步進行非晶化注入，使得NMOS器件的頂層金屬的張應力減小，保證NMOS器件的性能，同時，ALD工藝能夠保證頂層金屬柵槽填充性能。

附圖說明

為了更清楚地說明本發(fā)明實施的技術方案，下面將對實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1示出了根據(jù)本發(fā)明實施例的半導體器件的制造方法的流程圖；

圖2-圖9為根據(jù)本發(fā)明實施例制造半導體器件的各個制造過程中器件的剖面示意圖，剖面為沿鰭方向。

具體實施方式

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明的具體實施方式做詳細的說明。

在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。

其次，本發(fā)明結合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本發(fā)明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。

在本發(fā)明中，提供了一種半導體器件的制造方法，參考圖圖1所示，該方法包括：

提供半導體襯底，所述襯底上具有去除偽柵后形成的開口；

采用ALD工藝，在開口中填充金屬鎢的頂層金屬，前驅(qū)氣體為硅烷或硼烷與六氟化鎢，以及對于NMOS器件區(qū)域的頂層金屬，進行非晶化注入。

本發(fā)明的制造方法，應用于后柵工藝中，采用ALD工藝在開口中填充頂 層金屬時，前驅(qū)氣體為硅烷或硼烷與六氟化鎢，該方法形成的頂層金屬對溝道垂直方向有張應力的作用，可以提高PMOS器件溝道的載流子遷移率，增強了PMOS器件的性能，對于NMOS器件的頂層金屬，進一步進行非晶化注入，使得NMOS器件的頂層金屬的張應力減小，保證NMOS器件的性能，同時，ALD工藝能夠保證頂層金屬柵槽填充性能。

在本發(fā)明中，該方法可以為應用于FinFET器件的后柵工藝中，也可以為應用于常規(guī)的平面器件的后柵工藝中。為了更好的理解本發(fā)明的技術方案和技術效果，以下將結合流程圖圖1對FinFET器件的制造方法的實施例進行詳細的描述，該實施例的制造過程的示意圖為沿鰭方向的剖面示意圖。

首先，提供半導體襯底100，在半導體襯底上形成偽柵器件，參考圖2所示。

在本發(fā)明實施例中，所述半導體襯底100可以為Si襯底、Ge襯底、SiGe襯底、SOI(絕緣體上硅，Silicon On Insulator)或GOI(絕緣體上鍺，Germanium On Insulator)等，還可以為包括其他元素半導體或化合物半導體的襯底，例如GaAs、InP或SiC等，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI(絕緣體上鍺硅)等。

在本實施例中，所述半導體襯底100為體硅襯底，該襯底上具有PMOS器件區(qū)域1001和NMOS器件區(qū)域1002，以分別形成NMOS和PMOS器件。

在一個具體的實施例中，可以通過如下步驟提供偽柵器件。

首先，可以采用傳統(tǒng)的方法進行阱摻雜，對于N型器件進行P型粒子的摻雜，對于P型器件，進行N型粒子的摻雜，在體硅的襯底100中形成阱區(qū)(圖未示出)。

而后，采用刻蝕技術，例如RIE(反應離子刻蝕)的方法，刻蝕襯底100形成鰭102而后，進行二氧化硅的隔離材料的填充，并進行平坦化工藝，如進行化學機械平坦化，而后，可以使用濕法腐蝕，例如使用氫氟酸腐蝕去除一定厚度的二氧化硅的隔離材料，保留部分的隔離材料在鰭之間，從而形成了隔離(圖未示出)。

而后，淀積偽柵介質(zhì)層和偽柵極材料，并進行圖案化，在鰭的表面上形成柵介質(zhì)層104和偽柵極106，偽柵介質(zhì)層可以為氧化硅，可以采用熱氧化法形 成，偽柵極材料可以為非晶硅、多晶硅等，本實施例中，偽柵極材料為非晶硅，而后，在偽柵極的側壁形成側墻108，側墻可以為單層或多層結構，例如可以為氧化硅、氮氧化硅、氮化硅或他們的疊層。接著，在偽柵極兩側的鰭上形成源漏區(qū)，本實施例中，通過外延生長(EPI)同時進行摻雜，在鰭的兩端形成源漏區(qū)110。而后，進行層間介質(zhì)層的淀積，例如未摻雜的氧化硅(SiO₂)、摻雜的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si₃N₄)或其他低k介質(zhì)材料，而后進行平坦化，例如CMP(化學機械拋光)，直至暴露偽柵極106，形成層間介質(zhì)層109。至此，形成了后柵工藝中的偽柵器件。

接著，去除偽柵極，形成開口112，參考圖3所示。

在本實施例中，可以采用濕法腐蝕去除偽柵極，在一個實施例中，可以通過一定配比濃度的四甲基氫氧化銨(TMAH)去除非晶硅的偽柵極106，并進一步去除偽柵介質(zhì)層104，從而，形成開口112，進一步的，去除偽柵介質(zhì)層后，可以重新形成所需的柵介質(zhì)層，提高器件的界面特性，本實施例中，可以采用稀釋的BOE去除偽柵介質(zhì)層104，同時，在鰭的表面上形成一層界面氧化層114，如圖3所示。

而后，重新淀積替代柵介質(zhì)層116，如圖4所示，替代柵介質(zhì)層116可以為高k介質(zhì)材料，(例如，和氧化硅相比，具有高介電常數(shù)的材料)或其他合適的介質(zhì)材料，高k介質(zhì)材料例如鉿基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等，并進行PDA(Post Deposition Anneal)的熱退火，退火溫度可以為450℃，時間為15s。

接著，淀積金屬柵極，金屬柵極可以包括多層金屬層，例如Ti、TiAl_x、TiALC、TiN、TaN_x、HfN、TiC_x、TaC_x、W等等，在本實施例中，金屬柵極包括依次層疊的第一金屬阻擋層、金屬功函數(shù)層和第二金屬阻擋層，對于NMOS器件和PMOS器件可以分別形成金屬功函數(shù)層，以分別調(diào)節(jié)不同器件的功函數(shù)，提高器件的性能，具體的，首先，如圖5所示，淀積第一金屬阻擋層118，該第一金屬阻擋層118可以為TiN或WN等，該阻擋層避免上層的金屬擴散至柵介質(zhì)層及溝道中，而后，分別在PMOS器件區(qū)域1001的第一金屬阻擋層118上形成第一金屬功函數(shù)層120，在NMOS器件區(qū)域1002的第一金屬阻擋層118上形成第二金屬功函數(shù)層122，第一金屬功函數(shù)層120例如可以 為Ti、TiN等，調(diào)節(jié)PMOS器件的有效功函數(shù)，第二金屬功函數(shù)層122例如可以為TiAl、TiALC等，調(diào)節(jié)NMOS器件的有效功函數(shù)，接著，淀積第二金屬阻擋層124，第二金屬阻擋層124可以為TiN或WN等，該阻擋層避免上層的金屬擴散至金屬功函數(shù)層及柵介質(zhì)層中。

而后，填充金屬鎢，采用ALD工藝進行金屬鎢的填充，前驅(qū)氣體采用硅烷(SiH₄)與六氟化鎢(WF₆)，或者硼烷(B₂H₆)與六氟化鎢(WF₆)。

在一些實施例中，對于NMOS和PMOS器件區(qū)域，可以采用相同的前驅(qū)氣體進行金屬鎢的淀積，也可以采用不同的前驅(qū)氣體分別淀積NMOS和PMOS器件區(qū)域的金屬鎢，這兩組前驅(qū)氣體淀積形成的金屬鎢，在溝道垂直方向上都具有張應力的作用，可以提高PMOS器件溝道的載流子遷移率。

在本實施例中，優(yōu)選的，如圖7所示，在PMOS器件區(qū)域，采用硅烷(SiH₄)與六氟化鎢(WF₆)的前驅(qū)氣體，進行PMOS器件區(qū)域1001金屬鎢130的填充，并進行平坦化，該組前驅(qū)氣體形成的金屬鎢具有更大的張應力，利于PMOS器件性能的提高；而后，覆蓋PMOS區(qū)域填充的金屬鎢，將NMOS區(qū)域開口中的填充的金屬鎢去除；接著，采用硼烷(B₂H₆)與六氟化鎢(WF₆)的前驅(qū)氣體，進行NMOS器件區(qū)域1002的金屬鎢132的填充，并進行平坦化，從而在NMOS器件區(qū)域的開口中填充由前驅(qū)氣體硼烷(B₂H₆)與六氟化鎢(WF₆)形成的金屬鎢，該組前驅(qū)氣體淀積的金屬鎢，較硅烷(SiH₄)與六氟化鎢(WF₆)的前驅(qū)氣體淀積的金屬鎢，具有較小的張應力，對NMOS器件的溝道影響較小。

而后，對NMOS器件區(qū)域1002的金屬鎢，進行非晶化注入。

具體的，首先，在PMOS器件區(qū)域1001上覆蓋掩膜層134，如圖8所示，掩膜層134可以為硬掩膜或光罩層，而后，對NMOS器件區(qū)域1002的金屬鎢進行非晶化注入，非晶化注入的粒子可以為Ge、N、F等，非晶化注入并不改變NMOS器件區(qū)域1002的金屬鎢的電學性能，僅改變其內(nèi)部晶體的結構分布，釋放NMOS器件區(qū)域的金屬鎢的張應力，降低金屬鎢對NMOS器件的溝道影響較小。

在本實施例中，優(yōu)選非晶注入的粒子為Ge，非晶化注入的工藝條件可以為：注入的能量為0.5-30keV，注入的劑量為5E14-5E16/cm²。

而后，去除掩膜層134，并進行平坦化工藝，直至暴露出第二金屬阻擋層124，在開口中形成金屬鎢的頂層金屬130、132。

至此，形成了本發(fā)明實施例的半導體器件，之后，可以根據(jù)需要，完成后續(xù)器件的加工，例如形成接觸及互聯(lián)結構等。

以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。

雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領域的技術人員，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的方法和技術內(nèi)容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內(nèi)。