半導(dǎo)體器件和制造半導(dǎo)體器件的方法
【專(zhuān)利摘要】本發(fā)明涉及半導(dǎo)體器件和制造半導(dǎo)體器件的方法。改進(jìn)了半導(dǎo)體器件的特性。所述半導(dǎo)體器件包括襯底上的電壓箝位層、溝道基底層、溝道層和勢(shì)壘層。溝槽穿通勢(shì)壘層延伸達(dá)溝道層的一定深度。柵電極設(shè)置在溝槽內(nèi)的柵絕緣膜上。源電極和漏電極設(shè)置在柵電極的相應(yīng)兩側(cè)上。延伸到電壓箝位層的穿通孔內(nèi)的聯(lián)接部將電壓箝位層電聯(lián)接到源電極。包含受主能級(jí)比p型雜質(zhì)的受主能級(jí)深的雜質(zhì)的雜質(zhì)區(qū)設(shè)置在穿通孔下方。電壓箝位層減小諸如閾值電壓和導(dǎo)通電阻的特性的變化。通過(guò)由于雜質(zhì)區(qū)中的雜質(zhì)導(dǎo)致的跳動(dòng)導(dǎo)電來(lái)減小接觸電阻。
【專(zhuān)利說(shuō)明】半導(dǎo)體器件和制造半導(dǎo)體器件的方法
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]包括說(shuō)明書(shū)、附圖和摘要的、在2015年3月31日提交的日本專(zhuān)利申請(qǐng)N0.2015-070738的公開(kāi)的全部?jī)?nèi)容以引用方式并入本文中。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及半導(dǎo)體器件。例如，本發(fā)明優(yōu)選地用于包括氮化物半導(dǎo)體的半導(dǎo)體器件。
【背景技術(shù)】
[0004]包括帶隙比硅(Si)的帶隙大的II1-V化合物的半導(dǎo)體器件現(xiàn)在是所關(guān)注的主題。特別地，包括氮化鎵(GaN)的MISFET的優(yōu)點(diǎn)在于:I)高介電擊穿場(chǎng)、2)高電子飽和速率、3)大導(dǎo)熱率、4)在AlGaN和GaN之間形成優(yōu)良的異質(zhì)結(jié)、和5)無(wú)毒或安全的材料。
[0005]例如，日本未經(jīng)審查的專(zhuān)利申請(qǐng)公開(kāi)N0.2010-109086公開(kāi)了一種常關(guān)型氮化物半導(dǎo)體元件，在該半導(dǎo)體元件中，ρ-GaN層經(jīng)由接觸塞電聯(lián)接到源電極。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的發(fā)明人從事研究和開(kāi)發(fā)包括氮化物半導(dǎo)體的這種半導(dǎo)體器件，并且積極研究了半導(dǎo)體器件特性的改進(jìn)。通過(guò)這些研究，已發(fā)現(xiàn)，包括氮化物半導(dǎo)體的半導(dǎo)體器件的特性有改進(jìn)的空間。
[0007]根據(jù)本說(shuō)明書(shū)和附圖的描述，其它問(wèn)題和新穎性的特征將變得清楚。
[0008]如下，將簡(jiǎn)要概述本文公開(kāi)的一些實(shí)施例中的典型實(shí)施例。
[0009]本文中公開(kāi)的一個(gè)實(shí)施例的一種半導(dǎo)體器件包括:被設(shè)置在襯底上方的電壓箝位層和溝道層。所述半導(dǎo)體器件還包括:柵電極，其設(shè)置在溝道層上方;源電極和漏電極，其設(shè)置在所述柵電極的相應(yīng)兩側(cè)上的所述溝道層上方。所述電壓箝位層經(jīng)由延伸到所述電壓箝位層的穿通孔內(nèi)的聯(lián)接部聯(lián)接到所述源電極。包含受主能級(jí)比所述電壓箝位層中包含的P型雜質(zhì)的受主能級(jí)深的雜質(zhì)的雜質(zhì)區(qū)被設(shè)置在所述穿通孔下方。缺陷區(qū)可設(shè)置在所述穿通孔下方。
[0010]本文中公開(kāi)的一個(gè)實(shí)施例中的一種制造半導(dǎo)體器件的方法包括以下步驟:在襯底上方，形成電壓箝位層、溝道層和柵電極;在所述柵電極的相應(yīng)兩側(cè)上的溝道層上方，形成源電極和漏電極。所述方法包括以下步驟:形成穿通孔，所述穿通孔穿通所述溝道層或被設(shè)置在所述溝道層中的器件隔離區(qū)而延伸到所述電壓箝位層;在所述穿通孔下方，形成雜質(zhì)區(qū);通過(guò)用導(dǎo)電膜填充所述穿通孔的內(nèi)部，形成聯(lián)接部。所述聯(lián)接部將所述源電極聯(lián)接到所述電壓箝位層。在形成所述雜質(zhì)區(qū)的步驟中，通過(guò)將受主能級(jí)比所述電壓箝位層中包含的P型雜質(zhì)的受主能級(jí)深的雜質(zhì)注入所述穿通孔下方的一部分中，來(lái)形成所述雜質(zhì)區(qū)。
[0011]根據(jù)本文中公開(kāi)的典型實(shí)施例中的每個(gè)中描述的半導(dǎo)體器件，可改進(jìn)半導(dǎo)體器件的特性。
[0012]根據(jù)本文中公開(kāi)的典型實(shí)施例中的每個(gè)中描述的制造半導(dǎo)體器件的方法，可制造具有優(yōu)良特性的半導(dǎo)體器件。
【附圖說(shuō)明】
[0013]圖1是示意性示出第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0014]圖2是示出第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。
[0015]圖3是示出第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0016]圖4是示出第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0017]圖5是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0018]圖6是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖5之后的步驟。
[0019]圖7是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0020]圖8是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的平面圖。
[0021]圖9是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖6之后的步驟。
[0022]圖10是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖7之后的步驟。
[0023]圖11是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的平面圖。
[0024]圖12是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖9之后的步驟。
[0025]圖13是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖10之后的步驟。
[0026]圖14是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的平面圖。
[0027]圖15是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖12之后的步驟。
[0028]圖16是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖13之后的步驟。
[0029]圖17是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖15之后的步驟。
[0030]圖18是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖16之后的步驟。
[0031]圖19是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖18之后的步驟。
[0032]圖20是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的平面圖。
[0033]圖21是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖17之后的步驟。
[0034]圖22是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖21之后的步驟。
[0035]圖23是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖19之后的步驟。
[0036]圖24是示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的平面圖。
[0037]圖25A至圖25C是示出穿通孔基底部附近的能帶結(jié)構(gòu)和各種元素的受主能級(jí)的示圖。
[0038]圖26是示意性示出第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0039]圖27是示出第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。
[0040]圖28是示出第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0041]圖29是示出第二實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0042]圖30是示出第二實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖29之后的步驟。
[0043]圖31是示出第二實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖30之后的步驟。
[0044]圖32是示出第二實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖31之后的步驟。
[0045]圖33是示出第二實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖32之后的步驟。
[0046]圖34是示出第二實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖33之后的步驟。
[0047]圖35是示意性示出第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0048]圖36是示出第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。
[0049]圖37是示出第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0050]圖38是示出第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0051]圖39是示出第三實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0052]圖40是示出第三實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0053]圖41是示意性示出第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0054]圖42是示出第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。
[0055]圖43是示出第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0056]圖44是示出第四實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0057]圖45是示意性示出第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0058]圖46是示出第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。
[0059]圖47是示出第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0060]圖48是示出第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0061]圖49是示出第五實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0062]圖50是示出第五實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖49之后的步驟。
[0063]圖51是示出第五實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0064]圖52是示出第五實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖50之后的步驟。
[0065]圖53是示出第五實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖50之后的步驟。
[0066]圖54是示出第五實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖53之后的步驟。
[0067]圖55是示出第五實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖52之后的步驟。
[0068]圖56是示意性示出第六實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0069]圖57是示出第六實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。
[0070]圖58是示出第六實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0071]圖59是示出第六實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0072]圖60是示出第六實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖59之后的步驟。
[0073]圖61是示出第六實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖60之后的步驟。
[0074]圖62是示出第六實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖61之后的步驟。
[0075]圖63是示出第六實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖，示出圖62之后的步驟。
[0076]圖64是示意性示出第七實(shí)施例的第一應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0077]圖65是示意性示出第七實(shí)施例的第二應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0078]圖66是示意性示出第七實(shí)施例的第三應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0079]圖67是示意性示出第七實(shí)施例的第四應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0080]圖68是示意性示出第七實(shí)施例的第五應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0081 ]圖69是示意性示出第七實(shí)施例的第六應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0082]圖70是示意性示出第七實(shí)施例的第七應(yīng)用的半導(dǎo)體器件的構(gòu)造的平面圖。
[0083]圖71是示意性示出第七實(shí)施例的第八應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0084]圖72是示意性示出第七實(shí)施例的第八應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0085]圖73是示意性示出第七實(shí)施例的第八應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
【具體實(shí)施方式】
[0086]盡管在有必要時(shí)為了方便起見(jiàn)可將下面實(shí)施例中的每個(gè)分成多個(gè)部分或?qū)嵤├齺?lái)描述的，但是除了特別定義的情況之外，這些部分或?qū)嵤├嗷ゲ⒎遣幌嚓P(guān)，而是這樣的關(guān)系:其中一個(gè)是另一個(gè)的一部分或全部的變型、應(yīng)用、詳細(xì)說(shuō)明、補(bǔ)充說(shuō)明等。在下面實(shí)施例中的每個(gè)中，當(dāng)提到關(guān)于元件等的數(shù)字(包括標(biāo)號(hào)、數(shù)值、數(shù)量和范圍)時(shí)，除了特別定義的情況和數(shù)量從原則上看明顯限于指定數(shù)字的情況外，該數(shù)字不限于所述指定數(shù)字。換句話(huà)講，數(shù)字可不小于或不大于指定數(shù)字。
[0087]在下面實(shí)施例中的每個(gè)中，除了特別定義的情況和構(gòu)成元件(包括元件步驟等)在原則上有可能不可缺少的情況外，實(shí)施例的構(gòu)成元件不一定是不可缺少的。類(lèi)似地，在下面實(shí)施例中的每個(gè)中，當(dāng)描述諸如構(gòu)成元件的形狀或位置關(guān)系的構(gòu)造時(shí)，應(yīng)該包括大體與構(gòu)造密切相關(guān)或類(lèi)似的任何構(gòu)造，除了特別定義的情況和在原則上不適合包括該構(gòu)造的情況夕卜。對(duì)于元件等的數(shù)字(包括標(biāo)號(hào)、數(shù)值、數(shù)量和范圍)，同樣如此。
[0088]下文中，將參照附圖詳細(xì)描述本發(fā)明的一些實(shí)施例。在用于說(shuō)明實(shí)施例的所有附圖中，用相同或相關(guān)的標(biāo)號(hào)指定具有相同功能的組件，省略重復(fù)的描述。如果存在多個(gè)類(lèi)似組件(部位)，則還可用符號(hào)來(lái)標(biāo)記一般術(shù)語(yǔ)的標(biāo)號(hào)，以指示個(gè)體或特定的部位。在下面的實(shí)施例中，除了特別要求的情況外，不重復(fù)描述相同或類(lèi)似的部分。
[0089]此外，為了說(shuō)明各實(shí)施例的剖視圖還可不帶陰影，從而具有更好的可視性。平面圖也可帶陰影，從而具有更好的可視性。
[0090]在剖視圖和平面圖中，各部位的大小不對(duì)應(yīng)實(shí)際器件，特定部位可能被相對(duì)大地示出，從而具有更好的可視性。當(dāng)存在給出彼此對(duì)應(yīng)的剖視圖和平面圖時(shí)，還可能相對(duì)大地示出特定部位，從而具有更好的可視性。
[0091 ] 第一實(shí)施例
[0092]現(xiàn)在，將參照附圖詳細(xì)描述第一實(shí)施例的半導(dǎo)體器件。
[0093]對(duì)結(jié)構(gòu)的描述
[0094]圖1是示意性示出第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。圖1中示出的第一實(shí)施例的半導(dǎo)體器件(半導(dǎo)體元件)等是包括氮化物半導(dǎo)體的金屬絕緣體半導(dǎo)體(MIS)型場(chǎng)效應(yīng)晶體管(FET)。該半導(dǎo)體器件可被用作高電子迀移率晶體管(HEMT)型功率晶體管。第一實(shí)施例的半導(dǎo)體器件是所謂的凹柵型半導(dǎo)體器件。
[0095]在第一實(shí)施例的半導(dǎo)體器件中，成核層NUC、緩沖層BU、電壓箝位層VC、溝道基底層UC、溝道層(也被稱(chēng)為電子迀移層)CH和勢(shì)皇層BA以這個(gè)次序設(shè)置在襯底S上。成核層NUC包括氮化物半導(dǎo)體層。緩沖層BU包括一個(gè)或更多個(gè)氮化物半導(dǎo)體層，各氮化物半導(dǎo)體層均包括摻雜有形成深能級(jí)的雜質(zhì)的氮化物半導(dǎo)體。在這個(gè)示例性情況下，緩沖層BU包括具有多個(gè)氮化物半導(dǎo)體層的超晶格結(jié)構(gòu)(也被稱(chēng)為“超晶格層”)。電壓箝位層VC包括含摻雜有ρ型雜質(zhì)的氮化物半導(dǎo)體的氮化物半導(dǎo)體層，并且是導(dǎo)電的。溝道基底層UC包括電子親和能比溝道層CH的電子親和能小的氮化物半導(dǎo)體層。溝道層CH包括電子親和能比溝道基底層UC的電子親和能大的氮化物半導(dǎo)體層。勢(shì)皇層BA包括電子親和能比溝道層CH的電子親和能和溝道基底層UC的電子親和能小的氮化物半導(dǎo)體層。未描繪的絕緣膜設(shè)置在勢(shì)皇層BA上。蓋帽層可設(shè)置在絕緣膜(保護(hù)膜)和勢(shì)皇層BA之間。蓋帽層優(yōu)選地包括電子親和能比勢(shì)皇層BA的電子親和能大的氮化物半導(dǎo)體層。
[0096]第一實(shí)施例的MISFET包括:溝道層CH;柵絕緣膜GI，其在溝道層CH上;柵電極GE，其在柵絕緣膜GI上;源電極SE和漏電極DE，其在柵電極GE相應(yīng)兩側(cè)上的勢(shì)皇層BA上。MISFET設(shè)置在被器件隔離區(qū)ISO劃分的有源區(qū)AC中。柵電極GE設(shè)置在穿通勢(shì)皇層BA延伸達(dá)溝道層CH的一定深度的溝槽T內(nèi)的柵絕緣膜GI上。
[0097]在溝道層CH和勢(shì)皇層BA之間的界面附近，在溝道層CH側(cè)產(chǎn)生二維電子氣(2DEG)。當(dāng)向柵電極GE施加正電勢(shì)(閾值電勢(shì))時(shí)，在柵絕緣膜GE和溝道層CH之間的界面附近形成溝道。
[0098]通過(guò)下面的機(jī)制形成二維電子氣(2DEG)。構(gòu)成溝道層CH和勢(shì)皇層BA的氮化物半導(dǎo)體層(在這個(gè)示例性情況下，氮化鎵半導(dǎo)體層)的電子親和能(帶隙)互不相同。也就是說(shuō)，勢(shì)皇層BA包括電子親和能比溝道層CH的氮化物半導(dǎo)體層的電子親和能小的氮化物半導(dǎo)體層。這樣導(dǎo)致，在這些半導(dǎo)體層的接合平面上產(chǎn)生阱型電勢(shì)(well-type potential)。電子積聚在阱型電勢(shì)內(nèi)，從而在溝道層CH和勢(shì)皇層BA之間的界面附近，產(chǎn)生二維電子氣(2DEG)。特別地，由于溝道層CH和勢(shì)皇層均由鎵(或鋁)面極性所生長(zhǎng)的氮化物半導(dǎo)體材料外延形成，因此在溝道層CH和勢(shì)皇層BA之間界面上產(chǎn)生正固定極化電荷，并且電子積聚，以中和正固定極化電荷。這樣增強(qiáng)了二維電子氣(2DEG)的產(chǎn)生。
[0099]在溝道層CH和勢(shì)皇層BA之間的界面附近產(chǎn)生的二維電子氣(2DEG)被其上帶有柵電極GE的溝槽T劃分。因此，第一實(shí)施例的半導(dǎo)體器件可在沒(méi)有向柵電極GE施加正電勢(shì)(閾值電勢(shì))時(shí)保持其截止?fàn)顟B(tài)，并且可在向柵電極GE施加正電勢(shì)(閾值電勢(shì))的狀態(tài)下保持其導(dǎo)通狀態(tài)。半導(dǎo)體器件因此執(zhí)行常關(guān)操作。在導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)中的每種狀態(tài)下，源電極SE具有例如地電勢(shì)。
[0100]道層CH被夾在電子親和能均比溝道層CH的電子親和能小的勢(shì)皇層BA和溝道基底層UC之間，從而增強(qiáng)電子約束效應(yīng)。這樣抑制了短溝道效應(yīng)，增大了放大因子，并且提高了操作速度。當(dāng)溝道基底層UC由于拉伸應(yīng)力而受到約束時(shí)，由壓電極化和自發(fā)極化造成的負(fù)電荷被引入溝道基底層UC和溝道層CH之間的界面中；因此，閾值電勢(shì)移向正側(cè)。這樣提高了常關(guān)可操作性。當(dāng)溝道基底層UC中的應(yīng)變弛豫時(shí)，由自發(fā)極化造成的負(fù)電荷被引入溝道基底層UC和溝道層CH之間的界面中；因此，閾值電勢(shì)移向正側(cè)。這樣提高了常關(guān)可操作性。
[0101]在第一實(shí)施例中，在器件隔離區(qū)ISO中設(shè)置聯(lián)接部(也被稱(chēng)為“通路”)VIA，VIA穿通器件隔離區(qū)ISO延伸到下伏的電壓箝位層VC，并且VIA電聯(lián)接到源電極SE。以此方式，電壓箝位層VC被設(shè)置成聯(lián)接到源電極SE，從而允許提取因碰撞電離造成的空穴。另外，即使通過(guò)由于施加高壓導(dǎo)致的雪崩擊穿而產(chǎn)生電子和空穴，也可提取空穴。因此，即使出現(xiàn)雪崩擊穿，元件也不太可能斷開(kāi)，從而造成雪崩容忍度高。另外，由于還允許柵附近的電壓箝位層具有源電勢(shì)，因此緩沖層中的電子或空穴的傳遞并不影響溝道層，從而造成諸如閾值電勢(shì)和導(dǎo)通電阻的特性的變化減小(電壓箝位效應(yīng))。
[0102]此外，第一實(shí)施例的半導(dǎo)體器件具有與聯(lián)接部VIA的底部接觸的雜質(zhì)區(qū)IR。雜質(zhì)區(qū)IR包含受主能級(jí)比電壓箝位層VC中包含的ρ型雜質(zhì)的受主能級(jí)深的雜質(zhì)(元素、摻雜物)。如隨后描述的，由于雜質(zhì)的受主能級(jí)比電壓箝位層VC中包含的ρ型雜質(zhì)的受主能級(jí)深，導(dǎo)致出現(xiàn)跳動(dòng)導(dǎo)電，使得聯(lián)接部VIA和電壓箝位層VC之間的接觸電阻可減小。
[0103]以此方式，設(shè)置雜質(zhì)區(qū)IR，從而即使電壓箝位層VC中的ρ型雜質(zhì)的濃度低，聯(lián)接部VIA和電壓箝位層VC之間的接觸電阻也可減小。換句話(huà)講，在進(jìn)行控制使電壓箝位層VC中的P型雜質(zhì)濃度低以保持半導(dǎo)體器件的擊穿電壓時(shí)，可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良接觸。這樣增強(qiáng)了電壓箝位層VC的電壓箝位效應(yīng)。
[0104]進(jìn)一步參照?qǐng)D2至圖4詳細(xì)描述的第一實(shí)施例的半導(dǎo)體器件。圖2是示出第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。圖3和圖4均是示出第一實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。圖3對(duì)應(yīng)于沿著圖2中的A-A線(xiàn)截取的剖面，圖4對(duì)應(yīng)于沿著圖2中的B-B線(xiàn)截取的剖面。
[0105]如圖2中所示，漏電極DE的平面形狀是具有Y方向上的長(zhǎng)邊的矩形形狀。多個(gè)成直線(xiàn)排列的漏電極DE以一定間隔設(shè)置在X方向上。源電極SE的平面形狀是在Y方向上具有長(zhǎng)邊的矩形形狀。多個(gè)成直線(xiàn)排列的源電極SE以一定間隔設(shè)置在X方向上。源電極SE和漏電極DE沿著X方向交替設(shè)置。
[0106]在漏電極DE下方設(shè)置接觸孔C1D，接觸孔ClD是漏電極DE和蓋帽層CP(勢(shì)皇層BA)之間的聯(lián)接部。接觸孔ClD的平面形狀是在Y方向上具有長(zhǎng)邊的矩形形狀。在源電極SE下方設(shè)置接觸孔Cl S，接觸孔Cl S是源電極SE和蓋帽層CP (勢(shì)皇層BA)之間的聯(lián)接部。接觸孔Cl S的平面形狀是在Y方向上具有長(zhǎng)邊的矩形形狀。
[0107]柵電極GE設(shè)置在漏電極DE下方的接觸孔ClD和源電極SE下方的接觸孔ClS之間。柵電極GE具有在Y方向上具有長(zhǎng)邊的矩形形狀。兩個(gè)(一對(duì))柵電極GE設(shè)置在一個(gè)源電極SE下方。這兩個(gè)柵電極GE設(shè)置在源電極SE下方的接觸孔CIS相應(yīng)兩側(cè)上。以此方式，針對(duì)每個(gè)源電極SE，設(shè)置兩個(gè)柵電極GE。
[0108]漏電極DE通過(guò)漏極焊盤(pán)(也被稱(chēng)為端子部)DP彼此聯(lián)接。漏極焊盤(pán)DP被設(shè)置成在X方向上在各漏電極DE的一端側(cè)(圖2中的下側(cè))上延伸。換句話(huà)講，漏電極DE被設(shè)置成在Y方向上從在X方向上延伸的漏極焊盤(pán)DP伸出。這種形狀可被稱(chēng)為梳狀。
[0109]源電極SE通過(guò)源極焊盤(pán)(也被稱(chēng)為端子部)SP彼此聯(lián)接。源極焊盤(pán)SP被設(shè)置成在X方向上在各源電極SE的一端側(cè)(圖2中的上側(cè))上延伸。換句話(huà)講，源電極SE被設(shè)置成在Y方向上從在X方向上延伸的源極焊盤(pán)SP伸出。這種形狀可被稱(chēng)為梳狀。。
[0110]柵電極GE通過(guò)柵極線(xiàn)GL彼此聯(lián)接。柵極線(xiàn)GL被設(shè)置成在X方向上在各柵電極GE的一端側(cè)(圖2中的上側(cè))延伸。換句話(huà)講，柵電極GE被設(shè)置成在Y方向上從在X方向上延伸的柵極線(xiàn)GL伸出。柵極線(xiàn)GL被聯(lián)接到設(shè)置柵極線(xiàn)GL在X方向上的任一側(cè)(圖2中的右側(cè)和左側(cè))上的未描繪柵極焊盤(pán)。
[0111]源電極SE、漏電極DE和柵電極GE主要布置在被器件隔離區(qū)ISO環(huán)繞的有源區(qū)AC上。有源區(qū)AC的平面形狀是在X方向上具有長(zhǎng)邊的矩形形狀。漏極焊盤(pán)DP、柵極線(xiàn)GL和源極焊盤(pán)SP設(shè)置在器件隔離區(qū)ISO上。柵極線(xiàn)GL設(shè)置在有源區(qū)AC和源極焊盤(pán)SP之間。
[0112]穿通孔(也被稱(chēng)為通路)TH設(shè)置在源極焊盤(pán)SP下方。用導(dǎo)電膜(CF1、CF2)填充穿通孔TH，形成聯(lián)接部VIA。如隨后描述的，聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。因此，源電極SE經(jīng)由源極焊盤(pán)SP和聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方。換言之，雜質(zhì)區(qū)設(shè)置在聯(lián)接部VIA和電壓箝位層VC之間的邊界附近。換句話(huà)講，聯(lián)接部VIA經(jīng)由雜質(zhì)區(qū)IR電聯(lián)接到電壓箝位層VC。
[0113]如圖2和圖3中所示，第一實(shí)施例的MISFET包括:柵電極GE，其在襯底S的有源區(qū)AC上;源電極SE和漏電極DE，其設(shè)置在柵電極GE相應(yīng)兩側(cè)上的蓋帽層CP上的接觸孔(C1S、C1D)的形成區(qū)域中。保護(hù)膜(也被稱(chēng)為絕緣膜、覆蓋膜或表面保護(hù)膜)PRO設(shè)置在源電極SE和漏電極DE上方。
[0114]如上所述，成核層NUC、緩沖層BU、電壓箝位層VC、溝道基底層UC、溝道層(也稱(chēng)為電子迀移層)CH、勢(shì)皇層BA、蓋帽層CP和絕緣膜IFl以這個(gè)次序設(shè)置在襯底S上。柵電極GE設(shè)置在穿通柵絕緣膜IFl、蓋帽層CP和勢(shì)皇層BA而延伸到溝道層CH的一定深度的溝槽T內(nèi)的柵絕緣膜GI上。
[0115]例如，可使用包括硅(Si)的半導(dǎo)體襯底(導(dǎo)電襯底)作為襯底S。襯底S可包括硅襯底、諸如GaN的氮化物半導(dǎo)體襯底和AlN、SiC或藍(lán)寶石的襯底。特別地，當(dāng)諸如GaN層的氮化物半導(dǎo)體層設(shè)置在硅襯底上時(shí)，常常如隨后描述地設(shè)置緩沖層BU，以提高氮化物半導(dǎo)體層的結(jié)晶度并且弛豫襯底中的應(yīng)變(內(nèi)部應(yīng)力)。這樣有助于隨后描述的電荷積聚；因此，在氮化物半導(dǎo)體與硅襯底結(jié)合的情況下，有效地使用第一實(shí)施例的半導(dǎo)體器件。
[0116]成核層NUC被設(shè)置成為了生長(zhǎng)諸如緩沖層BU的上覆層而產(chǎn)生晶核。另外，成核層NUC被設(shè)置成防止由于從上覆層擴(kuò)散到襯底S的上覆層的構(gòu)成元素(例如，Ga)而導(dǎo)致襯底S劣化。例如，可使用氮化鋁(AlN)層作為成核層NUC13AlN層的厚度是大約200nm?？筛鶕?jù)襯底S的材料或者半導(dǎo)體器件的應(yīng)用來(lái)適當(dāng)選擇成核層NUC的材料或其厚度。當(dāng)使用GaN襯底作為襯底S時(shí)，或者當(dāng)根據(jù)緩沖層的膜形成條件等使成核層NUC不是必需的時(shí)，可省略成核層NUC0
[0117]緩沖層BU被設(shè)置成通過(guò)晶格常數(shù)調(diào)節(jié)，提高上覆的氮化物半導(dǎo)體的結(jié)晶度，并且弛豫層疊的氮化物半導(dǎo)體的膜應(yīng)力。因此，氮化物半導(dǎo)體的結(jié)晶度提高。另外，緩沖層BU弛豫襯底S的應(yīng)變(內(nèi)部應(yīng)力)，因此抑制在襯底S中出現(xiàn)翹曲或破裂。緩沖層BU可包括具有通過(guò)交替地堆疊氮化鎵(GaN)層和氮化鋁(AlN)層而形成的膜堆疊(AlN/GaN膜)的超晶格結(jié)構(gòu)。超晶格結(jié)構(gòu)包括重復(fù)設(shè)置的兩個(gè)或更多個(gè)堆疊，各堆疊包括電子親和能不同的氮化物半導(dǎo)體層。超晶格結(jié)構(gòu)摻雜有碳(C)。例如，可使用的超晶格結(jié)構(gòu)包括用80個(gè)周期沉積的膜堆疊，各膜堆疊包括大約20nm厚的GaN層和大約5nm厚的AlN層。碳濃度(摻雜量)是例如大約lX1019(lE19)cm—3。然而，應(yīng)該根據(jù)半導(dǎo)體器件的應(yīng)用，適當(dāng)?shù)剡x擇構(gòu)成堆疊膜中的各個(gè)膜的材料或膜的厚度。緩沖層BU可包括除了超晶格結(jié)構(gòu)外的層。例如，另一個(gè)材料膜可設(shè)置在超晶格結(jié)構(gòu)上。緩沖層BU還可包括不包含超晶格結(jié)構(gòu)的單層膜。
[0118]超晶格結(jié)構(gòu)和單層膜中的每個(gè)的材料可包括如上所述的AlN和GaN和InN。還可使用這些氮化物半導(dǎo)體的混合晶體。例如，超晶格結(jié)構(gòu)的堆疊膜可包括AlN/GaN膜和AlGaN/GaN膜。例如，單層膜可包括AlGaN層和InAlN層。
[0119]盡管上述超晶格結(jié)構(gòu)摻雜有碳，但可使用其它摻雜物。摻雜物優(yōu)選地包括形成深能級(jí)的元素，諸如，如上所述的碳、諸如鐵(Fe)、鎂(Mg)和鈹(Be)的過(guò)渡金屬。應(yīng)該根據(jù)半導(dǎo)體器件的應(yīng)用，適當(dāng)?shù)剡x擇摻雜量或雜質(zhì)元素。
[0120]例如，可使用摻雜有ρ型雜質(zhì)的AlGaN層作為電壓箝位層VC。電壓箝位層VC可包括AlGaN層、GaN層、AlN層和InN層。還可使用這些氮化物半導(dǎo)體的混合晶體。
[0121 ]以此方式，電壓箝位層VC被摻雜ρ型雜質(zhì)并且是導(dǎo)電的。例如，電壓箝位層VC可包括摻雜有大約IX 1018(lE18)cm—3的作為ρ型雜質(zhì)的Mg的AlGaN層。例如，電壓箝位層VC具有大約200nm的厚度。
[0122]以此方式，電壓箝位層VC優(yōu)選地?fù)诫s有雜質(zhì)，達(dá)到電壓箝位層VC變得導(dǎo)電的程度(例如，對(duì)于第一實(shí)施例的層結(jié)構(gòu)的被激活雜質(zhì)的濃度，摻雜量是5X1016(5E16)cm—3或更大)^型雜質(zhì)的示例包括Be、C和Mg。依照縱向擊穿電壓，在被激活雜質(zhì)的濃度中，雜質(zhì)的摻雜量?jī)?yōu)選地是I X 118(1E18)cm—3或更小。例如，對(duì)于第一實(shí)施例的層結(jié)構(gòu)，在被激活雜質(zhì)的濃度中，摻雜量?jī)?yōu)選地是5X1017(5E17)cm—3或更小，以保持500V或更大的縱向擊穿電壓。
[0123]例如，可使用AlGaN層作為溝道基底層UC。溝道基底層UC被非有意地?fù)诫s有雜質(zhì)。如果通過(guò)雜質(zhì)摻雜形成深能級(jí)，則可造成諸如閾值電勢(shì)的特性有變化。因此，雜質(zhì)(η型或ρ型雜質(zhì))的摻雜量?jī)?yōu)選地是lX1016(lE16)cm—3或更小。
[0124]AlGaN層的厚度是例如100nm并且Al組分是大約3%。溝道基底層UC可包括AlGaN層和INAlN層。
[0125]在第一實(shí)施例中，由于外延生長(zhǎng)，導(dǎo)致溝道基底層UC的平面內(nèi)方向上的晶格常數(shù)被傳遞到上覆的溝道層CH和勢(shì)皇層BA。例如，當(dāng)在溝道基底層UC上方形成晶格常數(shù)比溝道基底層(AlGaN層)UC的晶格常數(shù)大的層——諸如，GaN層、InxGa(1—X)N層(O ^ X < I)、或InAlN層一一時(shí)，向上覆層施加壓縮應(yīng)變。相反地，當(dāng)在溝道基底層UC上方形成晶格常數(shù)比溝道基底層(AlGaN層)UC的晶格常數(shù)小的層一一諸如Al組分比高的InAlN層一一時(shí)，向上覆層施加拉伸應(yīng)變。
[0126]例如，可使用GaN層作為溝道層CH。溝道層CH被非有意地?fù)诫s有雜質(zhì)XaN層的厚度是例如大約80nm。溝道層CH的材料可包括GaN、AlN層和InN層。還可使用這些氮化物半導(dǎo)體的混合晶體?？筛鶕?jù)半導(dǎo)體器件的應(yīng)用，適當(dāng)?shù)剡x擇溝道層CH的材料或其厚度。盡管在第一實(shí)施例中使用未摻雜的溝道層CH，但溝道層CH可適當(dāng)?shù)負(fù)诫s有雜質(zhì)。摻雜物可包括η型雜質(zhì)或P型雜質(zhì)。η型雜質(zhì)的示例包括S1、S和Se 型雜質(zhì)的示例包括Be、C和Mg。
[0127]然而，由于溝道層CH是電子迀移層，因此由于庫(kù)倫散射，導(dǎo)致雜質(zhì)的過(guò)高摻雜量可降低迀移率。因此，優(yōu)選地，溝道層CH被摻雜量是小于lX1017(lE17)cm—3或更小的雜質(zhì)。
[0128]溝道層CH必須包括電子親和能比溝道基底層UC的電子親和能和勢(shì)皇層BA的電子親和能大的氮化物半導(dǎo)體。當(dāng)這些層具有不同的晶格常數(shù)時(shí)，并且當(dāng)使用AlGaN層作為溝道基底層UC而使用GaN層作為如第一實(shí)施例中一樣的溝道層CH時(shí)，溝道層CH的厚度必須等于或小于使位錯(cuò)增大的臨界厚度。
[0129]例如，可使用AlQ.2GaQ.8N層作為勢(shì)皇層BAJl0.2Ga0.8N層的厚度是例如大約30nm。用于勢(shì)皇層BA的材料可包括AlGaN層和InAlN層。可適當(dāng)?shù)卣{(diào)節(jié)Al組分比等。勢(shì)皇層BA可具有多層結(jié)構(gòu)，包括具有不同Al組分比的膜的堆疊。此外，用于勢(shì)皇層BA的材料可包括GaN層、AlN層和InN層。還可使用這些氮化物半導(dǎo)體的混合晶體?？筛鶕?jù)半導(dǎo)體器件的應(yīng)用，適當(dāng)?shù)剡x擇勢(shì)皇層BA的材料或其厚度。勢(shì)皇層BA可以是未摻雜層，或者可根據(jù)應(yīng)用適當(dāng)?shù)負(fù)诫s有雜質(zhì)。摻雜物可包括η型雜質(zhì)或ρ型雜質(zhì)。η型雜質(zhì)的示例包括S1、S或Se 型雜質(zhì)的示例包括Be、C和Mg。然而，如果勢(shì)皇層BA中雜質(zhì)的摻雜量太大，則隨后描述的柵電極GE附近的勢(shì)皇層BA易受漏電極DE的電勢(shì)影響，從而造成擊穿電壓減小。勢(shì)皇層BA中的雜質(zhì)會(huì)造成溝道層CH中的庫(kù)倫散射，這樣會(huì)造成電子迀移率減小。因此，優(yōu)選地，勢(shì)皇層BA被摻雜量是IXlO17(lE17)cm—3或更小的雜質(zhì)。更優(yōu)選地使用未摻雜的勢(shì)皇層BA。
[0130]當(dāng)這些層具有不同的晶格常數(shù)時(shí)，例如，當(dāng)使用GaN層作為溝道層CH而使用AlGaN層作為勢(shì)皇層BA時(shí)，勢(shì)皇層BA的厚度必須至多是臨界厚度，在臨界厚度之上位錯(cuò)會(huì)增大。
[0131]如上所述，勢(shì)皇層BA必須使用電子親和能比溝道層CH的電子親和能小的氮化物半導(dǎo)體。然而，當(dāng)勢(shì)皇層BA具有多層結(jié)構(gòu)時(shí)，該多層可包括電子親和能比溝道層CH的電子親和能大的一層并且應(yīng)該包括電子親和能比溝道層CH的電子親和能小的至少一個(gè)層。
[0132]例如，可使用GaN層作為蓋帽層CPAaN層的厚度是例如大約2nm。蓋帽層CP可包括GaN層、AlN層和InN層。還可使用這些氮化物半導(dǎo)體的混合晶體(例如，AlGaN后InAlN)?？墒÷陨w帽層CP。
[0133]蓋帽層CP優(yōu)選地包括電子親和能比勢(shì)皇層BA的電子親和能大的氮化物半導(dǎo)體。蓋帽層CP可以是未摻雜層，或可根據(jù)應(yīng)用適當(dāng)?shù)負(fù)诫s有雜質(zhì)。摻雜物可包括η型雜質(zhì)或P型雜質(zhì)。η型雜質(zhì)的示例包括S1、S和Se 型雜質(zhì)的示例包括例如Be、C和Mg。
[0134]當(dāng)這些層具有不同的晶格常數(shù)時(shí)，例如，當(dāng)使用AlGaN層作為勢(shì)皇層BA而使用GaN層作為蓋帽層CP時(shí)，蓋帽層CP的厚度必須至多是臨界厚度，在臨界厚度之上位錯(cuò)會(huì)增大。
[0135]例如，可使用氮化硅膜作為絕緣膜IF1。氮化硅膜的厚度是例如大約lOOnm。還可使用除了氮化硅膜之外的絕緣膜形成。還可使用多種類(lèi)型絕緣膜的堆疊結(jié)構(gòu)?？筛鶕?jù)半導(dǎo)體器件的應(yīng)用，適當(dāng)?shù)剡x擇絕緣膜IFl的材料或其厚度。優(yōu)選地，相比于下伏的氮化物半導(dǎo)體，絕緣膜IFl的帶隙大并且電子親和能小。滿(mǎn)足此條件的膜包括氮化硅膜(SiN)、二氧化硅(S12)膜、氮氧化娃膜、碳氧化娃(S1C)膜、氧化鋁(Al2O3，氧化鋁)膜、氧化給(HfO2)膜和氧化鋯(ZrO2)膜。各種有機(jī)膜也滿(mǎn)足該條件。特別地，為了抑制電流崩塌，優(yōu)選地選擇在與上覆的氮化物半導(dǎo)體的界面中形成的低界面態(tài)密度的膜。
[0136]柵電極GE設(shè)置在溝槽(也被稱(chēng)為凹部)內(nèi)的柵絕緣膜GI上，溝槽穿通絕緣膜IF1、蓋帽層CP和勢(shì)皇層BA開(kāi)槽達(dá)溝道層CH的一定深度。
[0137]可使用氧化鋁(Al2O3)膜作為柵絕緣膜GI。氧化鋁膜的厚度是例如大約50nm。可使用除了氧化鋁外的絕緣膜作為柵絕緣膜GI。還可使用多種類(lèi)型絕緣膜的堆疊結(jié)構(gòu)?？筛鶕?jù)半導(dǎo)體器件的應(yīng)用，適當(dāng)?shù)剡x擇柵絕緣膜GI的材料或其厚度。優(yōu)選地，相比于下伏的氮化物半導(dǎo)體，柵絕緣膜GI的帶隙大并且電子親和能小。滿(mǎn)足此條件的膜包括氧化鋁膜、二氧化硅(S12)膜、氮化硅(SiN)膜、氧化鉿(HfO2)膜和氧化鋯(ZrO2)膜。柵絕緣膜GI影響可施加于柵電極GE的電壓和閾值電壓，因此優(yōu)選地在考慮其擊穿電壓、介電常數(shù)和厚度的情況下進(jìn)行設(shè)置。
[0138]可使用氮化鈦(TiN)膜作為柵電極GE。氮化鈦膜的厚度是例如大約200nm。可使用除了氮化鈦膜外的導(dǎo)電膜作為柵電極GE。例如，可使用摻雜有諸如硼(B)或磷(P)的雜質(zhì)的多晶硅膜。還可可使用包括T1、Al、Ni或Au的金屬。還可使用包括T1、Al、Ni或Au的金屬和Si的化合物膜(金屬硅化物)。還可使用包括T1、Al、Ni或Au的金屬的氮化物膜。還可使用多種類(lèi)型導(dǎo)電膜的堆疊結(jié)構(gòu)?？筛鶕?jù)半導(dǎo)體器件的應(yīng)用，適當(dāng)?shù)剡x擇柵電極GE的材料或其厚度。
[0139]優(yōu)選地，針對(duì)柵電極GE，選擇不太可能與下伏膜(例如，柵絕緣膜GI)或上覆膜(例如，層間絕緣膜I LI)反應(yīng)的材料。
[0140]層間絕緣膜ILl設(shè)置在柵電極GE上。層間絕緣膜ILl具有穿通孔TH和接觸孔ClS和C1D。雜質(zhì)區(qū)IR設(shè)置在穿通孔TH下方(圖4)。
[0141 ]例如，可使用氧化硅膜作為層間絕緣膜ILl。氧化硅膜的厚度是例如大約2000nm。還可使用除了氧化硅膜外的絕緣膜。還可使用包括多種類(lèi)型絕緣膜的堆疊結(jié)構(gòu)。可根據(jù)半導(dǎo)體器件的應(yīng)用，適當(dāng)?shù)剡x擇層間絕緣膜ILl的材料或其厚度。優(yōu)選地，相比于下伏的氮化物半導(dǎo)體，層間絕緣膜ILl的帶隙大并且電子親和能小。優(yōu)選地，針對(duì)層間絕緣膜ILl，選擇不太可能與接觸的柵電極GE反應(yīng)的材料。滿(mǎn)足此條件的膜包括氧化硅膜、氮化硅膜、氮氧化硅膜、氧化鋁(Al2O3)膜、氧化鉿(Hf O2)膜和氧化鋯(ZrO2)膜。
[0142]在穿通孔TH和穿通孔TH外周的層間絕緣膜ILI上方，設(shè)置導(dǎo)電膜CF I和導(dǎo)電膜CF2的膜堆疊(參見(jiàn)圖4)。在這個(gè)示例性情況下，使用Ni膜作為導(dǎo)電膜CFUNi膜具有例如大約50nm的厚度。使用Al膜作為導(dǎo)電膜CF2A1膜具有例如大約500nm的厚度。穿通孔TH內(nèi)的導(dǎo)電膜CFl和導(dǎo)電膜CF2構(gòu)成聯(lián)接部VIA。用于穿通孔TH的材料(CFl或CF2)可包括Ni膜和Pt、Au、Sn、Zn、T1、Al、鉬(Mo)、鈮(Nb)和釩(V)的金屬膜。這些材料還可包括這些金屬的混合物(合金)、這種金屬和Si的化合物的膜(金屬硅化物膜)、這種金屬的氮化物(例如，TiN)和這種金屬的氧化物(例如，N1)。還可使用這些材料的膜堆疊(例如，NiSI膜和Au膜的膜堆疊)。本發(fā)明的發(fā)明人的研究揭示了，當(dāng)連接件VIA經(jīng)由雜質(zhì)區(qū)IR聯(lián)接到電壓箝位層VC而使用鎳(Ni)、鉑(Pt)或金(Au)用于穿通孔TH內(nèi)的導(dǎo)電膜CFl時(shí)，連接件VIA和電壓箝位層VC之間的聯(lián)接電阻優(yōu)選地低。
[0143]導(dǎo)電膜CF2設(shè)置在包括接觸孔ClS和ClD的層間絕緣膜ILl上方(參見(jiàn)圖2、圖3和圖4)。在這個(gè)示例性情況下，使用Al膜作為導(dǎo)電膜。Al膜具有例如大約500nm的厚度。接觸孔Cl S或ClD內(nèi)的導(dǎo)電膜CF2用作源電極SE或漏電極DE。用于源電極SE或漏電極DE的材料可包括Al膜和T1、Mo (鉬)、Nb (鈮)、和V(釩)的金屬膜。材料還可包括這些金屬的混合物(合金)、這種金屬和Si的化合物的膜(金屬硅化物膜)、和這種金屬的氮化物(例如，TiN)。還可使用這些材料的膜堆疊(例如，TiN膜和Al膜的膜堆疊)。
[0144]與穿通孔TH內(nèi)的任一導(dǎo)電膜的材料類(lèi)似的材料可用于源電極SE和漏電極DE。用于源電極SE和漏電極DE中的每個(gè)的材料應(yīng)該是與接觸孔(CIS或ClD)底部上的氮化物半導(dǎo)體層(蓋帽層CP)歐姆接觸的材料。特別地，當(dāng)接觸孔(CIS或ClD)底部上的氮化物半導(dǎo)體層(蓋帽層CP)或者進(jìn)一步下伏的氮化物半導(dǎo)體層摻雜有η型雜質(zhì)時(shí)，容易得到歐姆接觸。因此，可從用于源電極SE和漏電極DE中的每個(gè)的各式各樣的材料之中，選擇材料。
[0145]優(yōu)選地，選擇不太可能與接觸的層間絕緣膜ILl反應(yīng)的材料作為穿通孔TH、源電極SE和漏電極DE中的每個(gè)的材料。
[0146]穿通孔TH底部下方的雜質(zhì)區(qū)IR是電壓箝位層VC的部分區(qū)域，并且包含受主能級(jí)比電壓箝位層VC中包含的P型雜質(zhì)的受主能級(jí)深的雜質(zhì)(元素、摻雜物)。例如，可通過(guò)將具有深受主能級(jí)的雜質(zhì)注入從穿通孔TH的底部露出的電壓箝位層VC中，形成雜質(zhì)區(qū)IR。因此，其中引入具有深受主能級(jí)的雜質(zhì)的區(qū)域用作雜質(zhì)區(qū)IR。
[0147]盡管在圖4中的穿通孔TH的整個(gè)底部上方設(shè)置了雜質(zhì)區(qū)IR，但雜質(zhì)區(qū)可只設(shè)置在穿通孔TH的底部的部分上方。雜質(zhì)區(qū)IR中的雜質(zhì)可擴(kuò)散，使得穿通孔TH的各側(cè)壁的下部被雜質(zhì)區(qū)IR覆蓋。換句話(huà)講，雜質(zhì)區(qū)IR的形成區(qū)域可大于穿通孔TH的底部。雜質(zhì)區(qū)IR中的雜質(zhì)可擴(kuò)散到電壓箝位層VC下方的緩沖層BU。
[0148]穿通孔TH的底部可位于雜質(zhì)區(qū)IR的表面上，或者可位于雜質(zhì)區(qū)IR的一定深度處。
[0149]如上所述，源極焊盤(pán)SP和漏極焊盤(pán)DP分別與源電極SE和漏電極DE形成一體。因此，源極焊盤(pán)SP和漏極焊盤(pán)DP分別由與源電極SE和漏電極DE的材料相同的材料形成。聯(lián)接部VIA設(shè)置在源極焊盤(pán)SP下方，雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方，使導(dǎo)電膜CFl在其間(圖4)。
[0150]可使用諸如氮氧化硅(S1N)膜的絕緣膜作為源電極SE和漏電極DE上方的保護(hù)膜PRO。
[0151]對(duì)制造方法的描述
[0152]現(xiàn)在，參照?qǐng)D5至圖23描述制造第一實(shí)施例的半導(dǎo)體器件的方法，同時(shí)進(jìn)一步闡明半導(dǎo)體器件的構(gòu)造。圖5至圖23包括示出第一實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖和平面圖。
[0153]如圖5中所示，在襯底S上順序地形成成核層NUC和緩沖層BU。使用露出(111)平面的包括硅(Si)的半導(dǎo)體襯底作為襯底S，并且，例如，使用金屬有機(jī)化學(xué)氣相沉積(MOCVD)工藝等，在襯底S上異質(zhì)外延生長(zhǎng)厚度為大約200nm的氮化鋁(AlN)層作為成核層NUC。
[0154]襯底S可包括硅襯底、SiC襯底、藍(lán)寶石襯底等。一般，成核層NUC和成核層NUC后續(xù)的氮化物半導(dǎo)體層(II1-V族化合物半導(dǎo)體層)都是通過(guò)III族面生長(zhǎng)(在這個(gè)示例性情況下，鎵面生長(zhǎng)或鋁面生長(zhǎng))形成的。
[0155]隨后，在成核層NUC上形成超晶格結(jié)構(gòu)作為緩沖層BU，該超晶格結(jié)構(gòu)包括均包括氮化鎵(GaN)層和氮化鋁(AlN)層的膜堆疊(AlN/GaN膜)。例如，通過(guò)使用金屬有機(jī)化學(xué)氣相沉積工藝等，輪流地異質(zhì)外延生長(zhǎng)厚度是大約20nm的氮化鎵(GaN)層和厚度是大約5nm的氮化鋁(AlN)層。例如，通過(guò)40層形成膜堆疊?？稍谏L(zhǎng)這些膜堆疊的同時(shí)，被摻雜碳(C)。例如，各膜堆疊被摻雜有碳，使碳濃度為大約I X 119(1E19)cm—3。
[0156]另外，例如，可使用金屬有機(jī)氣相化學(xué)沉積工藝，在緩沖層BU上異質(zhì)外延生長(zhǎng)AlGaN層作為緩沖層BU的部分。
[0157]隨后，例如，可使用金屬有機(jī)氣相化學(xué)沉積工藝等，在緩沖層BU上異質(zhì)外延生長(zhǎng)包含P型雜質(zhì)的AlGaN層作為電壓箝位層VC。例如，使用鎂(Mg)作為P型雜質(zhì)。例如，沉積大約200nm的AlGaN層，同時(shí)摻雜鎂(Mg)。沉積膜中的Mg濃度是例如大約5X1018(5E18)cnf3。
[0158]隨后，在電壓箝位層VC上形成溝道基底層UC。例如，使用金屬有機(jī)氣相化學(xué)沉積工藝等，在電壓箝位層VC上異質(zhì)外延生長(zhǎng)AlGaN層作為溝道基底層UC。在生長(zhǎng)AlGaN層的同時(shí)，沒(méi)有故意摻雜雜質(zhì)。AlGaN層的厚度是例如lOOOnm，并且具有大約3%的Al組分。
[0159]隨后，在溝道基底層UC上形成溝道層CH。例如，使用金屬有機(jī)氣相化學(xué)沉積工藝等，在溝道基底層UC上異質(zhì)外延生長(zhǎng)氮化鎵層(GaN層)。在生長(zhǎng)GaN層的同時(shí)，沒(méi)有故意摻雜雜質(zhì)。溝道層CH的厚度是例如大約80nm。
[0160]隨后，例如，使用金屬有機(jī)化學(xué)氣相沉積工藝等，在溝道層CH上異質(zhì)外延生長(zhǎng)AlGaN層作為勢(shì)皇層BA。例如，形成其中Al的組分比是0.2而Ga的組分比是0.8的Al0.2Ga0.8N層?？刂谱鳛閯?shì)皇層BA的AlGaN層的Al的組分比，使其大于作為緩沖層BU的AlGaN層的Al的組分比。
[0161]以此方式，形成溝道基底層UC、溝道層CH和勢(shì)皇層BA的堆疊。在溝道層CH和勢(shì)皇層BA之間的界面附近產(chǎn)生二維電子氣(2DEG)。
[0162]隨后，在勢(shì)皇層BA上形成蓋帽層CP。例如，使用金屬有機(jī)化學(xué)氣相沉積工藝等，在勢(shì)皇層BA上異質(zhì)外延生長(zhǎng)氮化鎵層(GaN層)。在生長(zhǎng)氮化鎵層的同時(shí)，沒(méi)有故意摻雜雜質(zhì)。蓋帽層CP的厚度是例如大約2nm。
[0163]隨后，如圖6和圖7中所示，使用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)工藝等，在蓋帽層CP上沉積例如大約10nm的氮化硅膜。作為絕緣膜IFl。
[0164]然后，通過(guò)光刻工藝，在絕緣膜IFl上形成敞露器件隔離區(qū)的光致抗蝕劑膜PRl。隨后，用光致抗蝕劑膜PRl作為掩模，注入氮離子，從而形成器件隔離區(qū)ISO。因此，注入諸如氮(N)或硼(B)的離子種類(lèi)，從而改變結(jié)晶態(tài)，使得電阻變高。
[0165]例如，通過(guò)絕緣膜IFl將密度為大約5X1014(5E14)cm—2的氮離子注入溝道基底層UC、溝道層CH和勢(shì)皇層BA的堆疊中。注入能量是例如大約120keV。調(diào)節(jié)氮離子的注入條件，使得注入深度一一也就是器件隔離區(qū)ISO的底部一一位于溝道層CH底部之下的位置并且位于電壓箝位層VC底部之上的位置。器件隔離區(qū)ISO的底部位于隨后描述的穿通孔TH(聯(lián)接部VIA)底部之上的位置。以此方式，形成器件隔離區(qū)ISO。被器件隔離區(qū)ISO環(huán)繞的區(qū)域用作有源區(qū)AC。如圖8中所描述的，有源區(qū)AC例如具有在X方向上具有長(zhǎng)邊的大體矩形形狀。隨后，通過(guò)等離子體剝離工藝等，去除光致抗蝕劑膜PRl。
[0166]隨后，如圖9至圖11中所示，使用光刻技術(shù)和蝕刻技術(shù)將絕緣膜IFl圖案化。例如，在絕緣膜IFl上形成未描繪的光致抗蝕劑膜，通過(guò)光刻工藝去除溝槽T的形成區(qū)域中的光致抗蝕劑膜。換句話(huà)講，在絕緣膜IFl上，形成在溝槽T的形成區(qū)域中具有開(kāi)口的未描繪的光致抗蝕劑膜。隨后，用光致抗蝕劑膜作為掩模，蝕刻絕緣膜IFl。當(dāng)使用氮化硅膜作為絕緣膜IFl時(shí)，使用包含諸如SF6的基于氟的氣體的干蝕刻氣體，執(zhí)行干蝕刻。隨后，通過(guò)等離子體剝離工藝等，去除光致抗蝕劑膜(未示出)。以此方式，在蓋帽層CP上，形成在溝槽T的形成區(qū)域中具有開(kāi)口的絕緣膜IF1。
[0167]隨后，用絕緣膜IFl作為掩模，干蝕刻蓋帽層CP、勢(shì)皇層BA和溝道層CH，從而形成溝槽T，溝槽T穿通蓋帽層CP和勢(shì)皇層BA延伸達(dá)溝道層CH的一定深度。使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體作為蝕刻氣體。通過(guò)這個(gè)步驟，在器件隔離區(qū)ISO中也形成用于柵極線(xiàn)GL的溝槽GLT(圖10和圖11)。
[0168]隨后，如圖12至圖14中所示，在包括溝槽T的內(nèi)部的絕緣膜IFl上，形成柵電極GE，使柵絕緣膜GI位于其間。例如，使用原子層沉積(ALD)工藝等，在包括溝槽T的內(nèi)部的絕緣膜IFl上，沉積厚度為大約50nm的氧化鋁膜作為柵絕緣膜GI。
[0169]柵絕緣膜GI可包括氧化鋁膜、氧化硅膜和介電常數(shù)大于氧化硅膜的高介電常數(shù)膜。高介電常數(shù)膜可包括氮化硅(SiN)膜和諸如氧化鉿(HfO2)膜、鋁酸鉿膜、氮氧化鉿(HfON)膜、硅酸鉿(HfS1)膜、氮氧硅鉿(HfS1N)膜和HfAlO膜的基于鉿的絕緣膜。
[0170]隨后，例如，使用濺射工藝等，在柵絕緣膜GI上形成厚度為大約200nm的氮化鈦(TiN)膜作為導(dǎo)電膜。然后，使用光刻技術(shù)，在柵電極形成區(qū)域中，形成光致抗蝕劑膜PR2，并且用光致抗蝕劑膜PR2作為掩模蝕刻TiN膜以形成柵電極GE。通過(guò)這個(gè)蝕刻，還可蝕刻TiN膜下方的氧化鋁膜。例如，在處理TiN膜的過(guò)程中，使用包含諸如Cl2的基于氯的氣體的干蝕刻氣體進(jìn)行干蝕刻，而在處理氧化鋁膜的過(guò)程中，使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體進(jìn)行干蝕刻。
[0171]通過(guò)這個(gè)蝕刻，可將柵電極GE圖案化成單向懸出形狀(朝向圖12中的右側(cè)，或者朝向更靠近漏電極DE的一側(cè))。此懸出部分被稱(chēng)為場(chǎng)板電極部。該場(chǎng)板電極部是從靠近漏電極DE側(cè)的那側(cè)的溝槽T的端部向著漏電極DE延伸的柵電極GE的部分區(qū)域。
[0172]隨后，如圖15和圖16中所示，例如，使用PECVD工藝等，在包括柵電極GE的表面的絕緣膜IFl上沉積大約2000nm的氧化硅膜作為層間絕緣膜ILl。
[0173]隨后，如圖17至圖20中所示，使用光刻技術(shù)和蝕刻技術(shù)，穿通層間絕緣膜ILl和絕緣膜IFl形成穿通孔TH。穿通孔TH形成在源極焊盤(pán)形成區(qū)域中。電壓箝位層VC從穿通孔TH的底部露出。雜質(zhì)區(qū)IR形成在從穿通孔TH的底部露出的電壓箝位層VC中。此外，在形成導(dǎo)電膜CFl之后，使用光刻技術(shù)和蝕刻技術(shù)，去除除了穿通孔TH和穿通孔TH的外周的一部分之外的區(qū)域中的導(dǎo)電膜CFl。
[0174]例如，形成具有與穿通孔形成區(qū)域?qū)?yīng)的開(kāi)口的光致抗蝕劑膜PRlO。隨后，用光致抗蝕劑膜PRlO作為掩模，部分蝕刻層間絕緣膜IL1、絕緣膜IF1、器件隔離區(qū)IS0、溝道基底層UC和電壓箝位層VC，以形成穿通孔TH。換句話(huà)講，形成穿通層間絕緣膜IL1、絕緣膜IF1、器件隔離區(qū)ISO和溝道基底層UC延伸到電壓箝位層VC的一定深度的穿通孔TH。
[0175]如上所述，執(zhí)行蝕刻，使得穿通孔TH的底部位于電壓箝位層VC內(nèi)，并且在器件隔離區(qū)ISO的底部下方(圖18)。
[0176]當(dāng)使用氧化硅膜作為層間絕緣膜ILl而使用氮化硅膜作為絕緣膜IFl時(shí)，首先，例如，通過(guò)使用包含諸如SF6的基于氟的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除這些膜。隨后，例如，通過(guò)使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除器件隔離區(qū)IS0、溝道基底層(AlGaN層)UC和一定深度的電壓箝位層(p-GaN層)VC。通過(guò)該干蝕刻，從穿通孔TH的底部露出電壓箝位層VC。
[0177]隨后，用光致抗蝕劑膜PRlO作為掩模，離子注入受主能級(jí)比電壓箝位層VC中包含的P型雜質(zhì)(在這個(gè)示例性情況下，Mg)的受主能級(jí)深的雜質(zhì)(在這個(gè)示例性情況下，碳(C))。例如，以15keV的注入能量注入I X1014(lE14)Cm—2的C離子。因此，可在穿通孔TH的底部下方的電壓箝位層VC中形成雜質(zhì)區(qū)IR。雜質(zhì)區(qū)IR中的雜質(zhì)的優(yōu)選濃度范圍是IX 1018(lE18)cm—3至2X1019(lE19)cm—3。隨后，去除光致抗蝕劑膜PR10。
[0178]隨后，在包括穿通孔TH的內(nèi)部的層間絕緣膜ILI上，形成導(dǎo)電膜CFI。例如，通過(guò)磁控濺射工藝，沉積大約50nm的Ni膜作為導(dǎo)電膜CF1。隨后，形成具有比穿通孔形成區(qū)域略大的開(kāi)口的未描繪的光致抗蝕劑膜，并且用該光致抗蝕劑膜蝕刻導(dǎo)電膜CF1。例如，用包含HCl的溶液濕蝕刻導(dǎo)電膜CF1。這導(dǎo)致形成覆蓋穿通孔TH的側(cè)壁和底部以及覆蓋穿通孔TH外周內(nèi)的層間絕緣膜IFl的導(dǎo)電膜CFl(也被稱(chēng)為穿通孔電極或穿通孔基底電極)(參見(jiàn)圖19和圖20)。隨后，去除光致抗蝕劑膜。
[0179]隨后，如圖21中所述，使用光刻技術(shù)和蝕刻技術(shù)，均通過(guò)層間絕緣膜ILl和絕緣膜IFl形成接觸孔ClS和C1D。接觸孔ClS和ClD分別形成在源電極形成區(qū)域和漏電極形成區(qū)域中。
[0180]例如，在層間絕緣膜ILl上，在源電極聯(lián)接區(qū)域和漏電極聯(lián)接區(qū)域中的每個(gè)中形成具有開(kāi)口的未描繪的光致抗蝕劑膜。隨后，用光致抗蝕劑膜作為掩模，蝕刻層間絕緣膜ILl和絕緣膜IFl，使得形成接觸孔ClS和ClD。
[0181]當(dāng)使用氧化硅膜作為層間絕緣膜ILl而使用氮化硅膜作為絕緣膜IFl時(shí)，例如，使用包含諸如SF6的基于氯的氣體的干蝕刻氣體干蝕刻這些膜。從以上步驟中形成的接觸孔ClS和ClD中的每個(gè)的底部，露出蓋帽層CP。
[0182]隨后，如圖22至圖24中所示，在柵電極GE相應(yīng)兩側(cè)上的蓋帽層CP上形成源電極SE和漏電極DE。在源電極SE的端部形成源極焊盤(pán)，在漏電極DE的端部形成漏極焊盤(pán)DP。聯(lián)接部VIA形成在源極焊盤(pán)SP下方(圖23)。
[0183]例如，在包括接觸孔ClS和ClD的內(nèi)部以及穿通孔TH的內(nèi)部(導(dǎo)電膜CFl的表面)的層間絕緣膜ILl上，形成導(dǎo)電膜CF2。例如，使用濺射工藝，形成Al膜作為導(dǎo)電膜CF2 膜具有例如大約500nm至I OOOnm的厚度。
[0184]隨后，使用光刻技術(shù)，在源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的形成區(qū)域中，形成未描繪的光致抗蝕劑膜，并且用光致抗蝕劑膜作為掩模，蝕刻導(dǎo)電膜CF2。例如，使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體，執(zhí)行干蝕刻。通過(guò)這個(gè)步驟，形成聯(lián)接部VIA，聯(lián)接部VIA包括被導(dǎo)電膜CFl和CF2填充的穿通孔TH，并且進(jìn)一步形成源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP。如圖24中所示，源電極SE和漏電極DE中的每個(gè)具有平面形狀，該平面形狀是在Y方向上具有長(zhǎng)邊的矩形形狀(成直線(xiàn)的形狀)。如圖24中所示，源極焊盤(pán)SP和漏極焊盤(pán)DP中的每個(gè)具有平面形狀，該平面形狀是在X方向上具有長(zhǎng)邊的矩形形狀(成直線(xiàn)的形狀)。源極焊盤(pán)SP被布置成將多個(gè)源電極SE相互聯(lián)接。漏極焊盤(pán)DP被設(shè)置成將漏電極DE相互聯(lián)接。
[0185]穿通孔TH位于源極焊盤(pán)SP下方，聯(lián)接部VIA(CF1和CF2)位于穿通孔TH中。雜質(zhì)區(qū)IR位于聯(lián)接部VIA下方，S卩，導(dǎo)電膜CFl下方。源極焊盤(pán)SP經(jīng)由聯(lián)接部VIA和雜質(zhì)區(qū)IR而與電壓箝位層VC電聯(lián)接(圖23和圖24)。
[0186]隨后，在包括源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的表面的層間絕緣膜ILl上，形成保護(hù)膜(也被稱(chēng)為絕緣膜、覆蓋膜、或表面保護(hù)膜)PRO。例如，通過(guò)CVD工藝等，在層間絕緣膜ILl上沉積氮氧化硅(S1N)膜作為保護(hù)膜RP0(參見(jiàn)圖3和圖4)。
[0187]可通過(guò)上述步驟形成第一實(shí)施例的半導(dǎo)體器件。這些步驟只是作為示例示出，可通過(guò)其它步驟制造這個(gè)實(shí)施例的半導(dǎo)體器件。
[0188]因此，在這個(gè)實(shí)施例中，作為導(dǎo)電層的電壓箝位層VC設(shè)置在緩沖層BU和溝道層CH之間并且聯(lián)接到源電極SE;因此，半導(dǎo)體器件的特性的變化可減小。具體地講，電壓箝位層VC防止溝道層CH受由于電壓箝位層VC下方的層(例如，緩沖層BU)的電荷量變化而導(dǎo)致的電勢(shì)變化影響。這樣可以減小諸如閾值電勢(shì)和導(dǎo)通電阻的特性的變化(電壓箝位效應(yīng))。
[0189]在第一實(shí)施例中，由于穿通孔TH的底部下方的電壓箝位層VC的一部分摻雜有具有深受主能級(jí)的雜質(zhì)，使得該部分形成在雜質(zhì)區(qū)(也被稱(chēng)為跳動(dòng)導(dǎo)電區(qū))IR中，因此可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。特別地，即使進(jìn)行控制使電壓箝位層VC中的ρ型雜質(zhì)濃度相對(duì)低(例如，大約lX1018(lE18)cm—3)以增大漏擊穿電壓，也可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。
[0190]圖25A至圖25C是示出穿通孔TH底部附近的能帶結(jié)構(gòu)和各種元素的受主能級(jí)的示圖。在附圖中，ΦΜ代表金屬(例如，Ni)的功函數(shù)，Ec代表導(dǎo)帶的能級(jí)，Ev代表價(jià)帶的能級(jí)，并且Ef代表費(fèi)米能級(jí)。X代表GaN的電子親和能。
[0191]當(dāng)如圖25A中所示并不存在受主能級(jí)比電壓箝位層VC中包含的ρ型雜質(zhì)(在這個(gè)示例性情況下，Mg)深的雜質(zhì)(在這個(gè)示例性情況下，C)時(shí)，空穴必須克服高勢(shì)皇，這樣成指數(shù)地減小了空穴克服勢(shì)皇的概率。相比之下，當(dāng)如圖25B中所示存在受主能級(jí)比電壓箝位層VC中包含的P型雜質(zhì)(在這個(gè)示例性情況下，Mg)深的雜質(zhì)(在這個(gè)示例性情況下，C)時(shí)，空穴分兩個(gè)階段克服低勢(shì)皇，這樣成指數(shù)地增大了克服對(duì)于空穴的勢(shì)皇的概率。相比于直接達(dá)到Mg能級(jí)的概率這導(dǎo)致了極高概率。
[0192]具體地講，當(dāng)如圖25B中所示在穿通孔TH的底部附近存在受主能級(jí)比電壓箝位層VC中包含的P型雜質(zhì)(在這個(gè)示例性情況下，Mg)深的雜質(zhì)(在這個(gè)示例性情況下，C)時(shí)，由于C對(duì)于空穴的勢(shì)皇高度比Mg低，因此相比于直接達(dá)到Mg的雜質(zhì)能級(jí)的情況，空穴達(dá)到相鄰C的雜質(zhì)能級(jí)的概率高。此外，相比于從電極直接達(dá)到Mg的雜質(zhì)能級(jí)的情況，達(dá)到C的雜質(zhì)能級(jí)的空穴可以高概率達(dá)到相鄰Mg的雜質(zhì)能級(jí)。盡管空穴因此分兩個(gè)階段克服勢(shì)皇，由于每個(gè)階段中克服勢(shì)皇的概率大大增加，因此總概率大大高于直接達(dá)到Mg能級(jí)的概率。使用不連續(xù)能級(jí)之間的跳動(dòng)的這種導(dǎo)電被稱(chēng)為跳動(dòng)導(dǎo)電h。以此方式，通過(guò)注入具有深受主能級(jí)的雜質(zhì)致使形成跳動(dòng)導(dǎo)電h，從而造成接觸電阻減小。
[0193]圖25C示出各種元素的受主能級(jí)。圖25C示出優(yōu)選地使用Zn(0.21至0.34eV)、Hg(0.416￥)、0(1(0.556￥)、86(0.76￥)、1^(0.756￥)或(:(0.896￥)作為具有深受主能級(jí)的雜質(zhì)。
[0194]特別地，優(yōu)選地，使用Mg作為電壓箝位層VC中包含的ρ型雜質(zhì)，并且使用Ζη(0.21至0.34eV)、Cd(0.55eV)、Be(0.7eV)、或C(0.89eV)作為具有比Mg的受主能級(jí)深的受主能級(jí)的雜質(zhì)。圖25C示出除了Ga外的均被引入GaN晶體的Ga部位中的雜質(zhì)元素中的任一個(gè)的受主能級(jí)的值和被引入其N(xiāo)部位的Ga的受主能級(jí)的值。在該示圖中，Ga(空位)指示當(dāng)從GaN釋放Ga時(shí)或者當(dāng)N具有懸空鍵的受主能級(jí)的值。
[0195]在第一實(shí)施例中，由于穿通孔TH中的聯(lián)接部VIA設(shè)置在允許導(dǎo)電的有源區(qū)AC外部的器件隔離區(qū)ISO的內(nèi)部和源極焊盤(pán)SP的形成區(qū)域下方，因此可實(shí)現(xiàn)半導(dǎo)體元件的小尺寸和高集成度。另外，由于可設(shè)置允許導(dǎo)電的大有源區(qū)AC，因此單位面積的導(dǎo)通電阻可減小。
[0196]第二實(shí)施例
[0197]盡管在第一實(shí)施例中聯(lián)接部VIA設(shè)置在器件隔離區(qū)ISO中，但聯(lián)接部VIA可設(shè)置在有源區(qū)AC中。例如，在第二實(shí)施例中，聯(lián)接部VIA設(shè)置在源電極SE下方。
[0198]現(xiàn)在，將參照附圖詳細(xì)描述第二實(shí)施例的半導(dǎo)體器件。
[0199]對(duì)結(jié)構(gòu)的描述
[0200]圖26是示意性示出第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。第二實(shí)施例的半導(dǎo)體器件(半導(dǎo)體元件)是包括氮化物半導(dǎo)體的MIS場(chǎng)效應(yīng)晶體管。半導(dǎo)體器件可被用作高電子迀移率晶體管(HEMT)型功率晶體管。第二實(shí)施例的半導(dǎo)體器件是所謂的凹柵型半導(dǎo)體器件。
[0201]在第二實(shí)施例的半導(dǎo)體器件中，如同第一實(shí)施例一樣，成核層NUC、緩沖層BU、電壓箝位層VC、溝道基底層UC、溝道層(也被稱(chēng)為電子迀移層)CH和勢(shì)皇層BA以這個(gè)次序設(shè)置襯底S上。成核層NUC包括氮化物半導(dǎo)體層。緩沖層BU包括一個(gè)或更多個(gè)氮化物半導(dǎo)體層，各氮化物半導(dǎo)體層均包括摻雜有形成深能級(jí)的雜質(zhì)的氮化物半導(dǎo)體。在這個(gè)示例性情況下，緩沖層BU包括具有多個(gè)氮化物半導(dǎo)體層的超晶格結(jié)構(gòu)。電壓箝位層VC包括含摻雜有ρ型雜質(zhì)的氮化物半導(dǎo)體的氮化物半導(dǎo)體層，并且是導(dǎo)電的。溝道基底層UC包括電子親和能比溝道層CH的電子親和能小的氮化物半導(dǎo)體層。溝道層CH包括電子親和能比溝道基底層UC的電子親和能大的氮化物半導(dǎo)體層。勢(shì)皇層BA包括電子親和能比溝道層CH的電子親和能和溝道基底層UC的電子親和能小的氮化物半導(dǎo)體層。未描繪的絕緣膜設(shè)置在勢(shì)皇層BA上。蓋帽層可設(shè)置在絕緣膜(保護(hù)膜)和勢(shì)皇層BA之間。蓋帽層優(yōu)選地包括電子親和能比勢(shì)皇層BA的電子親和能大的氮化物半導(dǎo)體層。
[0202]如同第一實(shí)施例一樣，第二實(shí)施例的MISFET包括:溝道層CH;柵絕緣膜GI，其在溝道層CH上;柵電極GE，其在柵絕緣膜GI上;源電極SE和漏電極DE，其在柵電極GE相應(yīng)兩側(cè)上的勢(shì)皇層BA上。MISFET設(shè)置在被器件隔離區(qū)ISO劃分的有源區(qū)AC中。柵電極GE設(shè)置在穿通勢(shì)皇層BA延伸達(dá)溝道層CH的一定深度的溝槽T內(nèi)的柵絕緣膜GI上。
[0203]在第二實(shí)施例中，穿通勢(shì)皇層BA、溝道層CH和溝道基底層UC進(jìn)一步延伸到下伏的電壓箝位層VC和溝道基底層UC的聯(lián)接部(也被稱(chēng)為通路)設(shè)置在有源區(qū)AC中的源電極SE下方。聯(lián)接部VIA與源電極SE電聯(lián)接。在第二實(shí)施例中，雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方。雜質(zhì)區(qū)IR包含受主能級(jí)比電壓箝位層VC中包含的ρ型雜質(zhì)的受主能級(jí)深的雜質(zhì)(元素、摻雜物)。
[0204]電壓箝位層VC因此被設(shè)置并且聯(lián)接到源電極SE，從而諸如閾值電勢(shì)和導(dǎo)通電阻的特性的變化可減少，如第一實(shí)施例中詳細(xì)描述的。另外，由于聯(lián)接部VIA設(shè)置在允許導(dǎo)電的有源區(qū)AC中，因此可進(jìn)一步對(duì)電壓進(jìn)行有效箝位。
[0205]雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方，從而經(jīng)由雜質(zhì)區(qū)IR中具有深受主能級(jí)的雜質(zhì)，由于跳動(dòng)導(dǎo)電而導(dǎo)致聯(lián)接部VIA和電壓箝位層VC之間而形成優(yōu)良的接觸，如第一實(shí)施例中詳細(xì)描述的。
[0206]進(jìn)一步參照?qǐng)D27和圖28詳細(xì)描述第二實(shí)施例的半導(dǎo)體器件。圖27是示出第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。圖28是示出第二實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。圖28對(duì)應(yīng)于沿著圖27中的A-A截取的剖面。除了聯(lián)接部VIA的構(gòu)造外，第二實(shí)施例的半導(dǎo)體器件類(lèi)似于第一實(shí)施例的半導(dǎo)體器件，省略對(duì)與第一實(shí)施例中的構(gòu)造類(lèi)似的構(gòu)造的詳細(xì)描述。
[0207]如圖27中所示，多個(gè)成直線(xiàn)排列的漏電極DE以一定間隔設(shè)置在X方向上，多個(gè)成直線(xiàn)排列的源電極SE以一定間隔設(shè)置在X方向上。如同第一實(shí)施例一樣，源電極SE和漏電極DE沿著X方向交替設(shè)置。
[0208]如同第一實(shí)施例一樣，在漏電極DE下方設(shè)置接觸孔C1D，接觸孔ClD是漏電極DE和蓋帽層CP之間的聯(lián)接部。在源電極SE下方設(shè)置連接件VIA，聯(lián)接部VIA將源電極SE電聯(lián)接到電壓箝位層VC。聯(lián)接部VIA設(shè)置在穿通孔TH內(nèi)，并且其平面形狀是在Y方向上具有長(zhǎng)邊的矩形形狀。雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方。例如，雜質(zhì)區(qū)IR是雜質(zhì)引入?yún)^(qū)，包含被注入到從穿通孔TH底部露出的電壓箝位層VC中的具有深受主能級(jí)的雜質(zhì)。
[0209]柵電極GE設(shè)置在漏電極DE下方的接觸孔ClD和源電極SE下方的穿通孔TH之間。如同第一實(shí)施例一樣，柵電極GE具有在Y方向上具有長(zhǎng)邊的矩形形狀。兩個(gè)(一對(duì))柵電極GE設(shè)置在一個(gè)源電極SE下方。這兩個(gè)柵電極GE設(shè)置在源電極SE下方的穿通孔TH相應(yīng)兩側(cè)。以此方式，針對(duì)每個(gè)源電極SE，設(shè)置兩個(gè)柵電極GE。
[0210]如同第一實(shí)施例一樣，漏電極DE通過(guò)漏極焊盤(pán)DP彼此聯(lián)接，并且源電極SE通過(guò)源極焊盤(pán)SP相互聯(lián)接。保護(hù)膜(也被稱(chēng)為絕緣膜、覆蓋膜或表面保護(hù)膜)PRO設(shè)置在源電極SE和漏電極DE上方。
[0211]襯底S、成核層NUC、緩沖層BU、電壓箝位層VC、溝道基底層UC、溝道層(也被稱(chēng)為電子迀移層)CH、勢(shì)皇層BA、蓋帽層CP和絕緣膜IFl的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0212]柵絕緣膜G1、柵電極GE、層間絕緣膜ILl和保護(hù)膜PRO的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0213]源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的構(gòu)成材料與第一實(shí)施例中描述的那些相同。聯(lián)接部VIA的構(gòu)成材料與源電極SE或漏電極DE的構(gòu)成材料相同。
[0214]制造方法的描述
[0215]現(xiàn)在，參照?qǐng)D29至圖34描述制造第二實(shí)施例的半導(dǎo)體器件的方法，同時(shí)進(jìn)一步闡明半導(dǎo)體器件的構(gòu)造。圖29至圖34是示出第二實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0216]如圖29中所示，在襯底S上順序地形成成核層NUC和緩沖層BU。可使用與第一實(shí)施例中描述的材料相同的材料用與第一實(shí)施例中相同的方式來(lái)形成這些層。
[0217]隨后，例如，使用金屬有機(jī)氣相化學(xué)沉積工藝等，在緩沖層BU上異質(zhì)外延生長(zhǎng)包含P型雜質(zhì)的AlGaN層(ρ-AlGaN層)作為電壓箝位層VC。例如，使用鎂(Mg)作為ρ型雜質(zhì)。例如，沉積大約200nm的氮化鎵層，同時(shí)摻雜鎂(Mg)。沉積膜中的Mg濃度是例如大約5 X 1018(5E18)cm—30
[0218]隨后，在電壓箝位層VC上，順序地形成溝道基底層UC、溝道層CH、勢(shì)皇層BA、蓋帽層CP和絕緣膜IFl?？墒褂门c第一實(shí)施例中描述的材料相同的材料用與第一實(shí)施例中相同的方式來(lái)形成這些層。隨后，如同第一實(shí)施例一樣，形成器件隔離區(qū)(ISO)。
[0219]隨后，如圖30中所示，如同第一實(shí)施例一樣，在絕緣膜IFl的溝槽T形成區(qū)域中形成開(kāi)口，并且用絕緣膜IFl作為掩模，干蝕刻蓋帽層CP、勢(shì)皇層BA和溝道層CH，從而形成溝槽T，溝槽T穿通蓋帽層CP和勢(shì)皇層BA延伸達(dá)溝道層CH的一定深度。通過(guò)這個(gè)步驟，在器件隔離區(qū)
(ISO)中形成用于柵極線(xiàn)GL的溝槽(GLT)。
[0220]隨后，如圖31中所示，在包括溝槽T的內(nèi)部的絕緣膜IFl上，形成柵電極GE，使柵絕緣膜GI位于其間。可使用與第一實(shí)施例中描述的材料相同的材料用與第一實(shí)施例中相同的方式來(lái)形成柵絕緣膜GI和柵電極GE。
[0221]隨后，如圖32中所示，在包括柵電極GE的表面的絕緣膜IFl上形成層間絕緣膜IL1。
[0222]隨后，穿通層間絕緣膜ILl和絕緣膜IFl形成接觸孔ClD和穿通孔TH(圖33)。
[0223]例如，在層間絕緣膜ILl上，形成在源電極聯(lián)接區(qū)域和漏電極聯(lián)接區(qū)域中的每個(gè)中具有開(kāi)口的未描繪的第一光致抗蝕劑膜。隨后，用第一光致抗蝕劑膜作為掩模，蝕刻層間絕緣膜ILl和絕緣膜IFl，使得形成接觸孔ClS和ClD(圖32)。隨后，去除第一光致抗蝕劑膜，并且然后，在包括接觸孔ClD的內(nèi)部的層間絕緣膜ILl上形成在接觸孔ClS上具有開(kāi)口的第二光致抗蝕劑膜。隨后，用第二光致抗蝕劑膜PRlO作為掩模，部分蝕刻各蓋帽層CP、勢(shì)皇層BA、溝道層CH、溝道基底層UC和電壓箝位層VC，以形成穿通孔TH。換句話(huà)講，形成穿通蓋帽層CP、勢(shì)皇層BA、溝道層CH和溝道基底層UC延伸達(dá)電壓箝位層VC的一定深度的穿通孔TH(圖33)。執(zhí)行蝕刻，使得穿通孔TH的底部位于電壓箝位層VC內(nèi)。
[0224]當(dāng)使用氧化硅膜作為層間絕緣膜ILl而使用氮化硅膜作為絕緣膜IFl時(shí)，首先，例如，通過(guò)使用包含諸如SF6的基于氟的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除這些膜。隨后，例如，通過(guò)使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除蓋帽層(GaN層)CP、勢(shì)皇層(AlGaN層)BA、溝道層(GaN層)CH、溝道基底層(AlGaN層)UC和一定深度的電壓箝位層(p-GaN層)VC。
[0225]從以上步驟中形成的穿通孔TH的底部露出電壓箝位層VC。隨后，用第二光致抗蝕劑膜PRlO作為掩模，離子注入受主能級(jí)比電壓箝位層VC中包含的ρ型雜質(zhì)(在這個(gè)示例性情況下，Mg)的受主能級(jí)深的雜質(zhì)(在這個(gè)示例性情況下，Zn)。例如，以15keV的注入能量注入IX 114(IEH)Cnf2的Zn離子。因此，可在穿通孔TH的底部下方的電壓箝位層VC中形成雜質(zhì)區(qū)IR。盡管雜質(zhì)區(qū)IR的形成區(qū)域可以是穿通孔TH的底部下方的區(qū)域的部分，但優(yōu)選地在穿通孔TH的整個(gè)底部上方執(zhí)行離子注入，以減小接觸電阻。
[0226]隨后，去除第二光致抗蝕劑膜PR10。從以上步驟中形成的接觸孔ClD的底部露出蓋帽層CP，從穿通孔TH的底部露出雜質(zhì)區(qū)IR。
[0227]接觸孔ClD和穿通孔TH的形成次序不限于上述次序。例如，在形成穿通孔TH之后，可在接觸孔ClD之前在穿通孔TH的底部下方形成雜質(zhì)區(qū)IR。
[0228]隨后，如圖34中所示，在包括接觸孔ClD的內(nèi)部和穿通孔TH的內(nèi)部的層間絕緣膜ILl上，形成導(dǎo)電膜，由此形成源電極SE、漏電極DE、源極焊盤(pán)(SP)、漏極焊盤(pán)(DP)和聯(lián)接部VIA。
[0229]例如，在包括接觸孔ClS和ClD的內(nèi)部和穿通孔TH的內(nèi)部(導(dǎo)電膜CFl的表面)的層間絕緣膜ILl上，形成導(dǎo)電膜。例如，使用濺射工藝，形成Al膜作為導(dǎo)電膜。Al膜具有例如大約500]11]1至1000111]1的厚度。
[0230]隨后，使用光刻技術(shù)，在源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的形成區(qū)域中，形成未描繪的光致抗蝕劑膜，并且用光致抗蝕劑膜作為掩模，蝕刻導(dǎo)電膜。例如，使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體，執(zhí)行干蝕刻。通過(guò)這個(gè)步驟，形成聯(lián)接部VIA，聯(lián)接部VIA包括被導(dǎo)電膜填充的穿通孔TH，并且還形成源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP。雜質(zhì)區(qū)IR位于聯(lián)接部VIA下方。
[0231]隨后，如同第一實(shí)施例一樣，在包括源電極SE、漏電極DE、源極焊盤(pán)(SP)和漏極焊盤(pán)(DP)的表面的層間絕緣膜ILl上，形成保護(hù)膜PRO(圖28)。
[0232]可通過(guò)上述步驟形成第二實(shí)施例的半導(dǎo)體器件。這些步驟只是作為示例示出，可通過(guò)其它步驟制造第二實(shí)施例的半導(dǎo)體器件。
[0233]因此，在第二實(shí)施例中，作為導(dǎo)電層的電壓箝位層VC設(shè)置在緩沖層BU和溝道層CH之間并且聯(lián)接到源電極SE;因此，半導(dǎo)體元件的特性的變化可減小。具體地講，電壓箝位層VC防止溝道層CH受由于電壓箝位層VC下方的層(例如，緩沖層BU)的電荷量變化而導(dǎo)致的電勢(shì)變化影響。這樣可以減小諸如閾值電勢(shì)和導(dǎo)通電阻的特性的變化。
[0234]在第二實(shí)施例中，由于穿通孔TH的底部下方的電壓箝位層VC的一部分摻雜有具有深受主能級(jí)的雜質(zhì)，使得該部分形成在雜質(zhì)區(qū)(也被稱(chēng)為跳動(dòng)導(dǎo)電區(qū))IR中，因此可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。特別地，即使進(jìn)行控制使電壓箝位層VC中的ρ型雜質(zhì)濃度相對(duì)低(例如，大約lX1018(lE18)cm—3)以增大漏擊穿電壓，也可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。
[0235]此外，在第二實(shí)施例中，由于聯(lián)接部VIA設(shè)置在允許導(dǎo)電的有源區(qū)AC內(nèi)，因此進(jìn)一步將電壓有效箝位。
[0236]第三實(shí)施例
[0237]盡管在第一實(shí)施例中其中已注入具有深受主能級(jí)的雜質(zhì)的雜質(zhì)區(qū)IR被設(shè)置為聯(lián)接部VIA下方的跳動(dòng)導(dǎo)電區(qū)，但可將缺陷區(qū)DR設(shè)置為聯(lián)接部VIA下方的跳動(dòng)導(dǎo)電區(qū)。
[0238]現(xiàn)在，將參照附圖詳細(xì)描述第三實(shí)施例的半導(dǎo)體器件。
[0239]對(duì)結(jié)構(gòu)的描述
[0240]圖35是示意性示出第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。第三實(shí)施例的半導(dǎo)體器件(半導(dǎo)體元件)是包括氮化物半導(dǎo)體的MIS場(chǎng)效應(yīng)晶體管。半導(dǎo)體器件可被用作高電子迀移率晶體管(HEMT)型功率晶體管。第三實(shí)施例的半導(dǎo)體器件是所謂的凹柵型半導(dǎo)體器件。
[0241]在第三實(shí)施例的半導(dǎo)體器件中，如同第一實(shí)施例一樣，成核層NUC、緩沖層BU、電壓箝位層VC、溝道基底層UC、溝道層(也被稱(chēng)為電子迀移層)CH和勢(shì)皇層BA以這個(gè)次序設(shè)置襯底S上。成核層NUC包括氮化物半導(dǎo)體層。緩沖層BU包括一個(gè)或更多個(gè)氮化物半導(dǎo)體層，各氮化物半導(dǎo)體層均包括摻雜有形成深能級(jí)的雜質(zhì)的氮化物半導(dǎo)體。在這個(gè)示例性情況下，緩沖層BU包括具有多個(gè)氮化物半導(dǎo)體層的超晶格結(jié)構(gòu)。電壓箝位層VC包括含摻雜有ρ型雜質(zhì)的氮化物半導(dǎo)體的氮化物半導(dǎo)體層，并且是導(dǎo)電的。溝道基底層UC包括電子親和能比溝道層CH的電子親和能小的氮化物半導(dǎo)體層。溝道層CH包括電子親和能比溝道基底層UC的電子親和能大的氮化物半導(dǎo)體層。勢(shì)皇層BA包括電子親和能比溝道層CH的電子親和能和溝道基底層UC的電子親和能小的氮化物半導(dǎo)體層。未描繪的絕緣膜設(shè)置在勢(shì)皇層BA上。蓋帽層可設(shè)置在絕緣膜(保護(hù)膜)和勢(shì)皇層BA之間。蓋帽層優(yōu)選地包括電子親和能比勢(shì)皇層BA的電子親和能大的氮化物半導(dǎo)體層。
[0242]如同第一實(shí)施例一樣，第三實(shí)施例的MISFET包括:溝道層CH;柵絕緣膜GI，其在溝道層CH上;柵電極GE，其在柵絕緣膜GI上;源電極SE和漏電極DE，其在柵電極GE相應(yīng)兩側(cè)上的勢(shì)皇層BA上。MISFET設(shè)置在被器件隔離區(qū)ISO劃分的有源區(qū)AC中。柵電極GE設(shè)置在穿通勢(shì)皇層BA延伸達(dá)溝道層CH的一定深度的溝槽T內(nèi)的柵絕緣膜GI上。
[0243]在第三實(shí)施例中，穿通器件隔離區(qū)ISO延伸到下伏的電壓箝位層VC的聯(lián)接部(也被稱(chēng)為通路)VIA設(shè)置在器件隔離區(qū)ISO中，并且電聯(lián)接到源電極SE。以此方式，電壓箝位層VC被設(shè)置成聯(lián)接到源電極SE，從而諸如閾值電勢(shì)和導(dǎo)通電阻的特性的變化可減少。
[0244]第三實(shí)施例的半導(dǎo)體器件具有與聯(lián)接部VIA的底部接觸的缺陷區(qū)DR。缺陷區(qū)DR中包含的缺陷造成跳動(dòng)導(dǎo)電，從而導(dǎo)致聯(lián)接部VIA和電壓箝位層VC之間的接觸電阻減小。
[0245]進(jìn)一步參照?qǐng)D36至圖38詳細(xì)描述第三實(shí)施例的半導(dǎo)體器件。圖36是示出第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。圖37和圖38均是示出第三實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。圖37對(duì)應(yīng)于沿著圖36中的A-A截取的剖面，并且圖38對(duì)應(yīng)于沿著圖36中的B-B截取的剖面。除了聯(lián)接部VIA下方的跳動(dòng)導(dǎo)電區(qū)的構(gòu)造(設(shè)置缺陷區(qū)DR取代雜質(zhì)區(qū)域IR)外，第三實(shí)施例的半導(dǎo)體器件類(lèi)似于第一實(shí)施例的半導(dǎo)體器件；因此，省略對(duì)與第一實(shí)施例中的構(gòu)造類(lèi)似的構(gòu)造的詳細(xì)描述。
[0246]圖36的平面圖示出除了跳動(dòng)導(dǎo)電區(qū)的構(gòu)造(設(shè)置缺陷區(qū)DR取代雜質(zhì)區(qū)域IR)外與第一實(shí)施例的構(gòu)造相同的半導(dǎo)體器件構(gòu)造。具體地講，多個(gè)成直線(xiàn)排列的漏電極DE以一定間隔設(shè)置在X方向上。多個(gè)成直線(xiàn)排列的源電極SE以一定間隔設(shè)置在X方向上。源電極SE和漏電極DE沿著X方向交替設(shè)置。
[0247]在漏電極DE下方設(shè)置接觸孔C1D，接觸孔ClD是漏電極DE和蓋帽層CP(勢(shì)皇層BA)之間的聯(lián)接部。在源電極SE下方設(shè)置接觸孔Cl S，接觸孔Cl S是源電極SE和蓋帽層CP (勢(shì)皇層BA)之間的聯(lián)接部(圖37)。
[0248]柵電極GE設(shè)置在漏電極DE下方的接觸孔ClD和源電極SE下方的接觸孔Cl S之間。兩個(gè)(一對(duì))柵電極GE設(shè)置在一個(gè)源電極SE下方。這兩個(gè)柵電極GE設(shè)置在源電極SE下方的接觸孔ClS相應(yīng)兩側(cè)。以此方式，針對(duì)每個(gè)源電極SE，設(shè)置兩個(gè)柵電極GE。
[0249]漏電極DE通過(guò)漏極焊盤(pán)(也被稱(chēng)為端子部)DP彼此聯(lián)接，源電極SE通過(guò)源極焊盤(pán)(也被稱(chēng)為端子部)SP相互聯(lián)接。柵電極GE通過(guò)柵極線(xiàn)GL彼此聯(lián)接。柵極線(xiàn)GL聯(lián)接到柵極線(xiàn)GL在X方向上的任一側(cè)(圖36中的右側(cè)和左側(cè)中的每個(gè))上設(shè)置的未描繪柵極焊盤(pán)。
[0250]源電極SE、漏電極DE和柵電極GE主要設(shè)置在被器件隔離區(qū)ISO環(huán)繞的有源區(qū)AC上。有源區(qū)AC的平面形狀是在X方向上具有長(zhǎng)邊的矩形形狀。漏極焊盤(pán)DP、柵極線(xiàn)GL和源極焊盤(pán)SP設(shè)置在器件隔離區(qū)ISO上。柵極線(xiàn)GL設(shè)置在有源區(qū)AC和源極焊盤(pán)SP之間(圖38)。
[0251]穿通孔(也被稱(chēng)為通路)TH設(shè)置在源極焊盤(pán)SP下方。用導(dǎo)電膜(CF1、CF2)填充穿通孔TH，形成聯(lián)接部VIA。聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。因此，源電極SE經(jīng)由源極焊盤(pán)SP和聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。缺陷區(qū)DR設(shè)置在聯(lián)接部VIA下方。換言之，缺陷區(qū)DR設(shè)置在聯(lián)接部VIA和電壓箝位層VC之間的邊界附近。換句話(huà)講，聯(lián)接部VIA經(jīng)由缺陷區(qū)DR電聯(lián)接到電壓箝位層VC。
[0252]缺陷區(qū)DR是電壓箝位層VC的部分，并且例如可通過(guò)提供由于在從穿通孔TH的底部露出的電壓箝位層VC的表面上的蝕刻缺陷而導(dǎo)致的晶體缺陷來(lái)形成。其中引入這些缺陷的區(qū)域用作缺陷區(qū)DR。
[0253]保護(hù)膜(也被稱(chēng)為絕緣膜、覆蓋膜或表面保護(hù)膜)PRO設(shè)置在源電極SE和漏電極DE上方。
[0254]襯底S、成核層NUC、緩沖層BU、電壓箝位層VC、溝道基底層UC、溝道層(也被稱(chēng)為電子迀移層)CH、勢(shì)皇層BA、蓋帽層CP和絕緣膜IFl的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0255]柵絕緣膜G1、柵電極GE、層間絕緣膜ILl和保護(hù)膜PRO的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0256]源電極SE、漏電極DE、源極焊盤(pán)SP、漏極焊盤(pán)DP和聯(lián)接部VIA的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0257]對(duì)制造方法的描述
[0258]現(xiàn)在，參照?qǐng)D39和圖40描述制造第三實(shí)施例的半導(dǎo)體器件的方法，同時(shí)進(jìn)一步闡明半導(dǎo)體器件的構(gòu)造。圖39和圖40是示出第三實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0259]如同第一實(shí)施例一樣，在襯底S上順序地形成成核層NUC和緩沖層BU。此外，例如，使用金屬有機(jī)化學(xué)氣相沉積工藝等，在緩沖層BU上異質(zhì)外延生長(zhǎng)包含ρ型雜質(zhì)的AlGaN層(ρ-AlGaN層)作為電壓箝位層VC。例如，使用鎂(Mg)作為ρ型雜質(zhì)。例如，沉積大約200nm的氮化鎵層，同時(shí)摻雜鎂(Mg)。沉積膜中的Mg濃度是例如大約5 X 1018 (5E18) cm—3。隨后，如同第一實(shí)施例一樣，在電壓箝位層VC上，順序地形成溝道基底層UC、溝道層CH、勢(shì)皇層BA、蓋帽層CP和絕緣膜IFl，并且在其上形成器件隔離區(qū)(ISO)。隨后，如同第一實(shí)施例一樣，形成溝槽T等，在包括溝槽T的內(nèi)部的絕緣膜IFl上形成柵電極GE，使柵絕緣膜GI位于其間。隨后，如同第一實(shí)施例一樣，形成層間絕緣膜IL1(參見(jiàn)圖5至圖16)。
[0260]隨后，如圖39中所示，形成穿通孔TH，在從穿通孔TH的底部露出的電壓箝位層VC中形成缺陷區(qū)DR。在穿通孔TH的側(cè)壁和底部上形成導(dǎo)電膜(CFl)(參見(jiàn)圖38)。
[0261]在層間絕緣膜ILl上形成在穿通孔形成區(qū)域中具有開(kāi)口的光致抗蝕劑膜PR10。隨后，用光致抗蝕劑膜PRlO作為掩模，部分蝕刻各層間絕緣膜ILl、絕緣膜IFl、器件隔離區(qū)IS0、溝道基底層UC和電壓箝位層VC，以形成穿通孔TH(圖39)。換句話(huà)講，形成穿通層間絕緣膜ILl、絕緣膜IFl、器件隔離區(qū)ISO和溝道基底層UC延伸達(dá)電壓箝位層VC的一定深度的穿通孔TH。
[0262]如上所述，執(zhí)行蝕刻，使得穿通孔TH的底部位于電壓箝位層VC內(nèi)，在器件隔離區(qū)ISO的底部下方。
[0263]當(dāng)使用氧化硅膜作為層間絕緣膜ILl而使用氮化硅膜作為絕緣膜IFl時(shí)，首先，例如，通過(guò)使用包含諸如SF6的基于氟的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除這些膜。隨后，例如，通過(guò)使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除器件隔離區(qū)IS0、溝道基底層(AlGaN層)UC和一定深度的電壓箝位層(p-GaN層)VC。調(diào)節(jié)蝕刻條件，從而可在從穿通孔TH的底部露出電壓箝位層VC的表面部中引入晶體缺陷。這些晶體缺陷意指晶體布置的無(wú)序和/或晶體鍵合的無(wú)序，并且包括除了晶格原子外的原子、除了晶格鍵合外的鍵合、位錯(cuò)和空位的存在。相比于在諸如柵電極GE下方的電壓箝位層VC的一部分的其它區(qū)域中，在穿通孔TH的底部附近存在更多的晶體缺陷。第一實(shí)施例中描述的跳動(dòng)導(dǎo)電也經(jīng)由這些晶體缺陷出現(xiàn)?？赏ㄟ^(guò)調(diào)節(jié)蝕刻條件，例如，以高能量或偏置執(zhí)行干蝕刻，在電壓箝位層VC的表面部中引入這種晶體缺陷?？晒┻x擇地，可通過(guò)使用惰性氣體進(jìn)行干蝕刻向穿通孔TH的底部施加由諸如Ar的惰性氣體帶來(lái)的物理沖擊，在電壓箝位層VC的表面部中引入晶體缺陷。
[0264]隨后，去除光致抗蝕劑膜PRlO，并且在包括穿通孔TH的內(nèi)部的層間絕緣膜ILl上，形成導(dǎo)電膜CFl ο例如，通過(guò)磁控濺射工藝，沉積大約50nm的Ni膜作為導(dǎo)電膜CFl。隨后，形成具有比穿通孔形成區(qū)域略大的開(kāi)口的未描繪的光致抗蝕劑膜，并且用該光致抗蝕劑膜作為掩模蝕刻導(dǎo)電膜CFl。例如，用包含HCl的溶液濕蝕刻導(dǎo)電膜CFl。這導(dǎo)致形成覆蓋穿通孔TH的側(cè)壁和底部和穿通孔TH外周內(nèi)的層間絕緣膜IFl的導(dǎo)電膜CFl (也被稱(chēng)為穿通孔電極或穿通孔基底電極)(參見(jiàn)圖38)。隨后，去除光致抗蝕劑膜。
[0265]隨后，如圖40中所述，如同第一實(shí)施例一樣，在層間絕緣膜ILl中形成接觸孔CIS和C1D。從以上步驟中形成的接觸孔ClS和ClD中的每個(gè)的底部露出蓋帽層CP，并且從穿通孔的底部露出導(dǎo)電膜CFl。
[0266]隨后，如同第一實(shí)施例一樣，形成導(dǎo)電膜CF2并且將其圖案化，從而在柵電極GE的兩個(gè)相應(yīng)側(cè)上的蓋帽層P上形成源電極SE和漏電極DE。在源電極SE的端部形成源極焊盤(pán)SP，在漏電極DE的端部形成漏極焊盤(pán)DP。穿通孔TH位于源極焊盤(pán)SP下方，缺陷區(qū)DR位于穿通孔TH下方。源極焊盤(pán)SP經(jīng)由聯(lián)接部VIA和缺陷區(qū)DR電聯(lián)接到電壓箝位層VC。
[0267]隨后，在包括源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的表面的層間絕緣膜ILl上，形成保護(hù)膜(也被稱(chēng)為絕緣膜、覆蓋膜、或表面保護(hù)膜)PRO ο例如，在包括源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的表面的層間絕緣膜ILl上，形成氮氧化硅(S1N)膜作為保護(hù)膜PRO(參見(jiàn)圖36至圖38)。
[0268]可通過(guò)上述步驟形成第三實(shí)施例的半導(dǎo)體器件。這些步驟只是作為示例示出，可通過(guò)其它步驟制造第三實(shí)施例的半導(dǎo)體器件。
[0269]因此，在第三實(shí)施例中，作為導(dǎo)電層的電壓箝位層VC設(shè)置在緩沖層BU和溝道層CH之間并且聯(lián)接到源電極SE;因此，半導(dǎo)體元件的特性的變化可減小。
[0270]在第三實(shí)施例中，由于缺陷區(qū)(也被稱(chēng)為跳動(dòng)導(dǎo)電區(qū))DR形成在穿通孔TH的底部下方，因此可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。特別地，即使進(jìn)行控制使電壓箝位層VC中的P型雜質(zhì)濃度相對(duì)低(例如，大約lX1018(lE18)cm—3)以增大漏擊穿電壓，也可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。
[0271]在第三實(shí)施例中，由于穿通孔TH中的聯(lián)接部VIA設(shè)置在允許導(dǎo)電的有源區(qū)AC外部的器件隔離區(qū)ISO的內(nèi)部和在源極焊盤(pán)SP的形成區(qū)域下方，因此可實(shí)現(xiàn)半導(dǎo)體元件的小尺寸和高集成度。另外，由于可設(shè)置允許導(dǎo)電的大有源區(qū)AC，因此單位面積的導(dǎo)通電阻可減小。
[0272]第四實(shí)施例
[0273]盡管在第三實(shí)施例中聯(lián)接部VIA設(shè)置在器件隔離區(qū)ISO中，但是聯(lián)接部VIA可設(shè)置在有源區(qū)AC中。例如，在第四實(shí)施例中，聯(lián)接部VIA設(shè)置在源電極SE下方。
[0274]現(xiàn)在，將參照附圖詳細(xì)描述第四實(shí)施例的半導(dǎo)體器件。
[0275]對(duì)結(jié)構(gòu)的描述
[0276]圖41是示意性示出第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。除了聯(lián)接部VIA的形成位置外，第四實(shí)施例的半導(dǎo)體器件的構(gòu)造類(lèi)似于第三實(shí)施例的半導(dǎo)體器件的構(gòu)造，并且除了聯(lián)接部VIA下方的跳動(dòng)導(dǎo)電區(qū)的構(gòu)造(設(shè)置缺陷區(qū)域DR取代雜質(zhì)區(qū)IR)外，第四實(shí)施例的半導(dǎo)體器件的構(gòu)造類(lèi)似于第二實(shí)施例的半導(dǎo)體器件的構(gòu)造。
[0277]如圖41中所示，在第四實(shí)施例中，穿通勢(shì)皇層BA、溝道層CH和溝道基底層UC進(jìn)一步延伸到下伏的電壓箝位層VC的聯(lián)接部(也被稱(chēng)為通路)VA設(shè)置在有源區(qū)AC中的源電極SE下方。聯(lián)接部VIA與源電極SE電聯(lián)接。在第四實(shí)施例中，缺陷區(qū)DR設(shè)置在聯(lián)接部VIA下方。
[0278]電壓箝位層VC因此被設(shè)置并且聯(lián)接到源電極SE，從而諸如閾值電勢(shì)和導(dǎo)通電阻的特性的變化可減少，如第一實(shí)施例中詳細(xì)描述的。另外，由于聯(lián)接部VIA設(shè)置在允許導(dǎo)電的有源區(qū)AC中，因此可進(jìn)一步對(duì)電壓進(jìn)行有效箝位。
[0279]缺陷區(qū)DR設(shè)置在聯(lián)接部VIA下方，從而由于跳動(dòng)導(dǎo)電導(dǎo)致可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸，如第一實(shí)施例和第二實(shí)施例中詳細(xì)描述的。
[0280]進(jìn)一步參照?qǐng)D42和圖43詳細(xì)描述第四實(shí)施例的半導(dǎo)體器件。圖42是示出第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。圖43是示出第四實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖，并且對(duì)應(yīng)于沿著圖42中的A-A截取的剖面。除了跳動(dòng)導(dǎo)電區(qū)(設(shè)置缺陷區(qū)DR取代雜質(zhì)區(qū)IR)的構(gòu)造外，第四實(shí)施例的半導(dǎo)體器件類(lèi)似于第二實(shí)施例的半導(dǎo)體器件。
[0281 ] 如圖42和圖43中所示，穿通孔TH設(shè)置在源電極SE下方。用導(dǎo)電膜填充穿通孔TH，形成聯(lián)接部VIA。聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。因此，源電極SE經(jīng)由聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。缺陷區(qū)DR設(shè)置在聯(lián)接部VIA下方。換言之，缺陷區(qū)DR設(shè)置在聯(lián)接部VIA和電壓箝位層VC之間的邊界附近。換句話(huà)講，聯(lián)接部VIA經(jīng)由缺陷區(qū)DR聯(lián)接到電壓箝位層VC。
[0282]缺陷區(qū)DR是電壓箝位層VC的部分，并且例如可通過(guò)向從穿通孔TH的底部露出的電壓箝位層VC的表面施加蝕刻損害來(lái)形成，如第三實(shí)施例中描述的。
[0283]對(duì)制造方法的描述
[0284]現(xiàn)在，參照?qǐng)D44描述制造第四實(shí)施例的半導(dǎo)體器件的方法，同時(shí)進(jìn)一步闡明半導(dǎo)體器件的構(gòu)造。圖44是示出第四實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0285]首先，如同第二實(shí)施例一樣，形成柵電極GE和上面的組件直至層間絕緣膜ILl(圖29至圖32)。形成這些組件的步驟與第二實(shí)施例中的步驟相同。隨后，如同第二實(shí)施例一樣，形成層間絕緣膜ILl中的接觸孔ClS和ClD(圖32)。
[0286]隨后，如圖44中所示，形成穿通孔TH，在從穿通孔TH的底部露出的電壓箝位層VC中形成缺陷區(qū)DR。
[0287]在包括接觸孔ClD的內(nèi)部的層間絕緣膜ILl上形成在穿通孔形成區(qū)域具有開(kāi)口的光致抗蝕劑膜PRlO。隨后，如同第二實(shí)施例一樣，用光致抗蝕劑膜PRlO作為掩模，部分蝕刻各蓋帽層CP、勢(shì)皇層BA、溝道層CH、溝道基底層UC和電壓箝位層VC，以形成穿通孔TH。換句話(huà)講，形成穿通蓋帽層CP、勢(shì)皇層BA、溝道層CH和溝道基底層UC延伸達(dá)電壓箝位層VC的一定深度的穿通孔TH。
[0288]當(dāng)使用氧化硅膜作為層間絕緣膜ILl而使用氮化硅膜作為絕緣膜IFl時(shí)，首先，例如，通過(guò)使用包含諸如SF6的基于氟的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除這些膜。隨后，例如，通過(guò)使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除蓋帽層CP、勢(shì)皇層BA、溝道層CH和溝道基底層UC和電壓箝位層VC的部分。如第三實(shí)施例中描述的，調(diào)節(jié)蝕刻條件，從而可在從穿通孔TH的底部露出電壓箝位層VC的表面部中引入晶體缺陷。
[0289]隨后，去除光致抗蝕劑膜PR10。從以上步驟中形成的接觸孔ClD的底部露出蓋帽層CP，從穿通孔TH的底部露出缺陷區(qū)DR。
[0290]隨后，如同第二實(shí)施例一樣，形成聯(lián)接部VIA、源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP，并且形成保護(hù)膜PRO(圖42和圖43)。
[0291]可通過(guò)上述步驟形成第四實(shí)施例的半導(dǎo)體器件。這些步驟只是作為示例示出，可通過(guò)其它步驟制造第四實(shí)施例的半導(dǎo)體器件。
[0292]因此，在第四實(shí)施例中，作為導(dǎo)電層的電壓箝位層VC設(shè)置在緩沖層BU和溝道層CH之間并且聯(lián)接到源電極SE;因此，半導(dǎo)體元件的特性的變化可減小。
[0293]在第四實(shí)施例中，由于缺陷區(qū)(也被稱(chēng)為跳動(dòng)導(dǎo)電區(qū))DR形成在穿通孔TH下方，因此可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。特別地，即使進(jìn)行控制使電壓箝位層VC中的P型雜質(zhì)濃度相對(duì)低(例如，大約lX1018(lE18)cm—3)以增大漏擊穿電壓，也可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。
[0294]在第四實(shí)施例中，由于聯(lián)接部VIA設(shè)置在允許導(dǎo)電的有源區(qū)AC內(nèi)，因此可進(jìn)一步將電壓有效箝位。
[0295]第五實(shí)施例
[0296]盡管在第一實(shí)施例中其中已注入具有深受主能級(jí)的雜質(zhì)的雜質(zhì)區(qū)IR只被設(shè)置在聯(lián)接部VIA底部下方，但可將雜質(zhì)區(qū)(也被稱(chēng)為雜質(zhì)層)IR設(shè)置在電壓箝位層VC的表面部的整個(gè)區(qū)域中。
[0297]現(xiàn)在，將參照附圖詳細(xì)描述第五實(shí)施例的半導(dǎo)體器件。
[0298]對(duì)結(jié)構(gòu)的描述
[0299]圖45是示意性示出第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0300]在第五實(shí)施例的半導(dǎo)體器件中，成核層NUC、緩沖層BU、電壓箝位層VC、雜質(zhì)區(qū)IR、溝道基底層UC、溝道層(也被稱(chēng)為電子迀移層)CH和勢(shì)皇層BA以這個(gè)次序設(shè)置襯底S上。雜質(zhì)區(qū)IR對(duì)應(yīng)于其中引入具有深受主能級(jí)的雜質(zhì)的電壓箝位層VC的表面部。電壓箝位層(第一層)VC和雜質(zhì)區(qū)(第二層)IR可被視為單獨(dú)層。可供選擇地，雜質(zhì)區(qū)IR可被視為電壓箝位層VC的部分。除了雜質(zhì)區(qū)IR的構(gòu)造外，第五實(shí)施例的半導(dǎo)體器件類(lèi)似于第一實(shí)施例的半導(dǎo)體器件。
[0301]在第五實(shí)施例中，如同第一實(shí)施例中一樣，經(jīng)由與聯(lián)接部VIA的底部接觸的雜質(zhì)區(qū)IR中的具有深受主能級(jí)的雜質(zhì)，由于跳動(dòng)導(dǎo)電，導(dǎo)致在聯(lián)接部VIA和電壓箝位層VC之間也可形成優(yōu)良的接觸。
[0302]進(jìn)一步參照?qǐng)D46至圖48詳細(xì)描述第五實(shí)施例的半導(dǎo)體器件。圖46是示出第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。圖47和圖48均是示出第五實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。圖47對(duì)應(yīng)于沿著圖46中的A-A截取的剖面，圖48對(duì)應(yīng)于沿著圖46中的B-B截取的剖面。除了聯(lián)接部VIA下方的雜質(zhì)區(qū)IR的構(gòu)造外，第五實(shí)施例的半導(dǎo)體器件類(lèi)似于第一實(shí)施例的半導(dǎo)體器件;因此，省略對(duì)與第一實(shí)施例中的構(gòu)造類(lèi)似的構(gòu)造的詳細(xì)描述。
[0303]圖46的平面圖示出除了雜質(zhì)區(qū)IR的形成區(qū)域外與第一實(shí)施例(圖2)的半導(dǎo)體器件的構(gòu)造類(lèi)似的半導(dǎo)體器件的構(gòu)造。具體地講，多個(gè)成直線(xiàn)排列的漏電極DE以一定間隔設(shè)置在X方向上。多個(gè)成直線(xiàn)排列的源電極SE以一定間隔設(shè)置在X方向上。源電極SE和漏電極DE沿著X方向交替設(shè)置。
[0304]在漏電極DE下方設(shè)置接觸孔C1D，接觸孔ClD是漏電極DE和蓋帽層CP(勢(shì)皇層BA)之間的聯(lián)接部。在源電極SE下方設(shè)置接觸孔Cl S，接觸孔Cl S是源電極SE和蓋帽層CP (勢(shì)皇層BA)之間的聯(lián)接部(圖47)。
[0305]柵電極GE設(shè)置在漏電極DE下方的接觸孔CID和源電極SE下方的接觸孔Cl S之間。兩個(gè)(一對(duì))柵電極GE設(shè)置在一個(gè)源電極SE下方。這兩個(gè)柵電極GE設(shè)置在源電極SE下方的接觸孔ClS相應(yīng)兩側(cè)。以此方式，針對(duì)每個(gè)源電極SE，設(shè)置兩個(gè)柵電極GE。
[0306]漏電極DE通過(guò)漏極焊盤(pán)(也被稱(chēng)為端子部)DP彼此聯(lián)接，源電極SE通過(guò)源極焊盤(pán)(也被稱(chēng)為端子部)SP相互聯(lián)接。柵電極GE通過(guò)柵極線(xiàn)GL彼此聯(lián)接。柵極線(xiàn)GL聯(lián)接到柵極線(xiàn)GL在X方向上的任一側(cè)(圖36中的右側(cè)和左側(cè)中的每個(gè))上設(shè)置的未描繪柵極焊盤(pán)。
[0307]源電極SE、漏電極DE和柵電極GE主要設(shè)置在被器件隔離區(qū)ISO環(huán)繞的有源區(qū)AC上。有源區(qū)AC的平面形狀是在X方向上具有長(zhǎng)邊的矩形形狀。漏極焊盤(pán)DP、柵極線(xiàn)GL和源極焊盤(pán)SP設(shè)置在器件隔離區(qū)ISO上。柵極線(xiàn)GL設(shè)置在有源區(qū)AC和源極焊盤(pán)SP之間(圖48)。
[0308]穿通孔(也被稱(chēng)為通路)TH設(shè)置在源極焊盤(pán)SP下方。用導(dǎo)電膜(CF1、CF2)填充穿通孔TH，形成聯(lián)接部VIA。聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。因此，源電極SE經(jīng)由源極焊盤(pán)SP和聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方。換言之，雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA和電壓箝位層VC之間的邊界附近。換句話(huà)講，聯(lián)接部VIA經(jīng)由雜質(zhì)區(qū)IR電聯(lián)接到電壓箝位層VC。
[0309]例如，雜質(zhì)區(qū)IR設(shè)置在電壓箝位層VC的表面部的整個(gè)區(qū)域上方。例如，雜質(zhì)區(qū)IR可由異質(zhì)外延生長(zhǎng)同時(shí)被摻雜具有深受主能級(jí)的雜質(zhì)的氮化物半導(dǎo)體層形成。
[0310]保護(hù)膜(也被稱(chēng)為絕緣膜、覆蓋膜或表面保護(hù)膜)PRO設(shè)置在源電極SE和漏電極DE上方。
[0311]襯底S、成核層NUC、緩沖層BU、電壓箝位層VC、溝道基底層UC、溝道層(也被稱(chēng)為電子迀移層)CH、勢(shì)皇層BA、蓋帽層CP和絕緣膜IFl的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0312]柵絕緣膜G1、柵電極GE、層間絕緣膜ILl和保護(hù)膜PRO的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0313]源電極SE、漏電極DE、源極焊盤(pán)SP、漏極焊盤(pán)DP和聯(lián)接部VIA的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0314]對(duì)制造方法的描述
[0315]現(xiàn)在，參照?qǐng)D49至圖55描述制造第五實(shí)施例的半導(dǎo)體器件的方法，同時(shí)進(jìn)一步闡明半導(dǎo)體器件的構(gòu)造。圖49至圖55是示出第五實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0316]如同第一實(shí)施例一樣，在襯底S上順序地形成成核層NUC和緩沖層BU(圖49)。此外，例如，使用金屬有機(jī)化學(xué)氣相沉積工藝等，在緩沖層BU上異質(zhì)外延生長(zhǎng)包含P型雜質(zhì)的AlGaN層(p-AlGaN層)作為電壓箝位層VC。例如，使用鎂(Mg)作為P型雜質(zhì)。例如，沉積大約200nm的氮化鎵層，同時(shí)摻雜鎂(Mg)。在摻雜鎂(Mg)期間，沉積氮化鎵層，同時(shí)摻雜受主能級(jí)比P型雜質(zhì)的受主能級(jí)深的雜質(zhì)(在這個(gè)示例性情況下，碳(C))。因此，雜質(zhì)區(qū)IR形成在電壓箝位層VC上。換言之，雜質(zhì)區(qū)IR形成在電壓箝位層VC的表面部中。沉積膜中的Mg濃度是例如大約5X1018(5E18)cm—3。雜質(zhì)區(qū)IR中的具有深受主能級(jí)的雜質(zhì)(在這個(gè)示例性情況下，碳(C))的濃度是例如大約lX1019(lE19)cm—3。雜質(zhì)區(qū)IR的厚度是10nm或更小。
[0317]隨后，如圖第一實(shí)施例一樣，在雜質(zhì)區(qū)IR上順序地形成溝道基底層UC、溝道層CH、勢(shì)皇層BA和蓋帽層CP。
[0318]隨后，如圖第一實(shí)施例一樣，在蓋帽層CP上形成絕緣膜IFl，然后形成器件隔離區(qū)(ISO)。隨后，形成溝槽T等，在包括溝槽T的內(nèi)部的絕緣膜IFI上形成柵電極GE，使柵絕緣膜GI位于其間。隨后，如同第一實(shí)施例一樣，形成層間絕緣膜IL1(參見(jiàn)圖50和圖51)。
[0319]隨后，如圖52中所示，使用光刻技術(shù)和蝕刻技術(shù)形成穿通孔TH。穿通孔TH延伸到下伏的雜質(zhì)區(qū)IR。穿通孔TH設(shè)置在源極焊盤(pán)形成區(qū)域中。
[0320]例如，在層間絕緣膜ILl上，形成在穿通孔形成區(qū)域中具有開(kāi)口的未描繪的第一光致抗蝕劑膜。隨后，用第一光致抗蝕劑膜作為掩模，部分蝕刻各層間絕緣膜IL1、絕緣膜IF1、器件隔離區(qū)IS0、溝道基底層UC和雜質(zhì)區(qū)IR，以形成穿通孔TH。換句話(huà)講，形成穿通層間絕緣膜ILl、絕緣膜IFl、器件隔離區(qū)ISO和溝道基底層UC延伸達(dá)雜質(zhì)區(qū)的一定深度的穿通孔TH。
[0321]如上所述，執(zhí)行蝕刻，使得穿通孔TH的底部位于雜質(zhì)區(qū)IR內(nèi)，并且在器件隔離區(qū)ISO的底部下方。
[0322]當(dāng)使用氧化硅膜作為層間絕緣膜ILl而使用氮化硅膜作為絕緣膜IFl時(shí)，首先，例如，通過(guò)使用包含諸如SF6的基于氟的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除這些膜。隨后，例如，通過(guò)使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除器件隔離區(qū)IS0、溝道基底層(AlGaN層)UC和一定深度的雜質(zhì)區(qū)(含C的AlGaN層)IR。
[0323]隨后，去除光致抗蝕劑膜，并且在包括穿通孔TH的內(nèi)部的層間絕緣膜ILl上，形成導(dǎo)電膜CFl。例如，通過(guò)磁控濺射工藝，沉積大約50nm的Ni膜作為導(dǎo)電膜CFl。隨后，形成具有比穿通孔形成區(qū)域略大的開(kāi)口的未描繪的光致抗蝕劑膜，并且用該光致抗蝕劑膜作為掩模蝕刻導(dǎo)電膜CF1。例如，用包含HCl的溶液濕蝕刻導(dǎo)電膜CF1。這導(dǎo)致形成覆蓋穿通孔TH的側(cè)壁和底部以及覆蓋穿通孔TH外周內(nèi)的層間絕緣膜IFl的導(dǎo)電膜CFl(也被稱(chēng)為穿通孔電極或穿通孔基底電極)(參見(jiàn)圖38)。隨后，去除光致抗蝕劑膜。
[0324]隨后，如圖53中所述，使用光刻技術(shù)和蝕刻技術(shù)，在層間絕緣膜ILl和絕緣膜IFl中形成接觸孔Cl S和ClD。
[0325]例如，在層間絕緣膜ILl上，形成在源電極聯(lián)接區(qū)域和漏電極聯(lián)接區(qū)域中的每個(gè)中具有開(kāi)口的未描繪的第二光致抗蝕劑膜。隨后，用第二光致抗蝕劑膜作為掩模，蝕刻層間絕緣膜ILl和絕緣膜IFl，使得形成接觸孔ClS和C1D。從以上步驟中形成的接觸孔ClS和ClD中的每個(gè)的底部，露出蓋帽層CP，并且從穿通孔TH的底部暴露導(dǎo)電膜CF1。
[0326]接觸孔ClD和穿通孔TH的形成次序不限于上述次序。
[0327]隨后，如圖54和圖55中所示，如同第一實(shí)施例一樣，形成導(dǎo)電膜CF2并且將其圖案化，從而在柵電極GE的兩個(gè)相應(yīng)側(cè)上的蓋帽層CP上形成源電極SE和漏電極DE，并且形成聯(lián)接部VIA。在源電極SE的端部形成源極焊盤(pán)SP，在漏電極DE的端部形成漏極焊盤(pán)DP。如同第一實(shí)施例一樣，可通過(guò)形成導(dǎo)電膜CF2并且將其圖案化來(lái)形成這些焊盤(pán)。因此，穿通孔TH位于源極焊盤(pán)SP下方，雜質(zhì)區(qū)IR位于穿通孔TH的底部下方。源極焊盤(pán)SP經(jīng)由聯(lián)接部VIA和雜質(zhì)區(qū)IR電聯(lián)接到電壓箝位層VC。
[0328]隨后，在包括源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的表面的層間絕緣膜ILl上，形成保護(hù)膜PRO ο例如，在包括源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的表面的層間絕緣膜ILl上，形成氮氧化硅(S1N)膜作為保護(hù)膜PR0(參見(jiàn)圖46至圖48)。
[0329]可通過(guò)上述步驟形成第五實(shí)施例的半導(dǎo)體器件。這些步驟只是作為示例示出，可通過(guò)其它步驟制造第五實(shí)施例的半導(dǎo)體器件。
[0330]因此，在第五實(shí)施例中，作為導(dǎo)電層的電壓箝位層VC設(shè)置在緩沖層BU和溝道層CH之間并且聯(lián)接到源電極SE;因此，半導(dǎo)體元件的特性的變化可減小。
[0331]在第五實(shí)施例中，由于設(shè)置了延伸到雜質(zhì)區(qū)(雜質(zhì)層)IR的穿通孔TH，因此雜質(zhì)區(qū)IR設(shè)置在穿通孔TH下方，可在聯(lián)接部VIA和電壓箝位層VC之間提供優(yōu)良的接觸。特別地，SP使進(jìn)行控制使電壓箝位層VC中的P型雜質(zhì)濃度相對(duì)低(例如，大約lX1018(lE18)cm—3)以增大漏擊穿電壓，也可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。
[0332]在第五實(shí)施例中，由于穿通孔TH中的聯(lián)接部VIA設(shè)置在允許導(dǎo)電的有源區(qū)AC外部的器件隔離區(qū)ISO的內(nèi)部以及在源極焊盤(pán)SP的形成區(qū)域下方，因此可實(shí)現(xiàn)半導(dǎo)體元件的小尺寸和高集成度。另外，由于可設(shè)置允許導(dǎo)電的大有源區(qū)AC，因此單位面積的導(dǎo)通電阻可減小。
[0333]第六實(shí)施例
[0334]盡管在第五實(shí)施例中聯(lián)接部VIA設(shè)置在器件隔離區(qū)ISO中，但聯(lián)接部VIA可設(shè)置在有源區(qū)AC中。例如，在第六實(shí)施例中，聯(lián)接部VIA設(shè)置在源電極SE下方。
[0335]現(xiàn)在，將參照附圖詳細(xì)描述第六實(shí)施例的半導(dǎo)體器件。
[0336]對(duì)結(jié)構(gòu)的描述
[0337]圖56是示意性示出第六實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。除了聯(lián)接部VIA的形成位置之外，第六實(shí)施例的半導(dǎo)體器件具有與第五實(shí)施例的半導(dǎo)體器件的構(gòu)造類(lèi)似的構(gòu)造。
[0338]如圖56中所示，在第六實(shí)施例中，穿通勢(shì)皇層BA、溝道層CH和溝道基底層UC進(jìn)一步延伸到下伏的雜質(zhì)區(qū)IR的聯(lián)接部(也被稱(chēng)為通路)VIA設(shè)置在有源區(qū)AC中的源電極SE下方。聯(lián)接部VIA與源電極SE電聯(lián)接。雜質(zhì)區(qū)IR設(shè)置在電壓箝位層VC的表面部的整個(gè)區(qū)域上方。聯(lián)接部VIA經(jīng)由雜質(zhì)區(qū)IR聯(lián)接到電壓箝位層VC。
[0339]電壓箝位層VC因此被設(shè)置并且聯(lián)接到源電極SE，從而諸如閾值電勢(shì)和導(dǎo)通電阻的特性的變化可減少，如第一實(shí)施例中詳細(xì)描述的。另外，由于聯(lián)接部VIA設(shè)置在允許導(dǎo)電的有源區(qū)AC中，因此可進(jìn)一步對(duì)電壓進(jìn)行有效箝位。
[0340]雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方，從而由于跳動(dòng)導(dǎo)電而導(dǎo)致聯(lián)接部VIA和電壓箝位層VC之間可形成優(yōu)良的接觸，如第二實(shí)施例中詳細(xì)描述的。
[0341]進(jìn)一步參照?qǐng)D57和圖58詳細(xì)描述第六實(shí)施例的半導(dǎo)體器件。圖57是示出第六實(shí)施例的半導(dǎo)體器件的構(gòu)造的平面圖。圖58是示出第六實(shí)施例的半導(dǎo)體器件的構(gòu)造的剖視圖。除了聯(lián)接部VIA的形成位置之外，第六實(shí)施例的半導(dǎo)體器件具有與第五實(shí)施例的半導(dǎo)體器件的構(gòu)造類(lèi)似的構(gòu)造。
[0342]如圖57和圖58中所示，穿通孔TH設(shè)置在源電極SE下方。用導(dǎo)電膜填充穿通孔TH，形成聯(lián)接部VIA。聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。因此，源電極SE經(jīng)由聯(lián)接部VIA電聯(lián)接到電壓箝位層VC。雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方。換言之，雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA和電壓箝位層VC之間的邊界附近。換句話(huà)講，聯(lián)接部VIA經(jīng)由雜質(zhì)區(qū)IR聯(lián)接到電壓箝位層VC。
[0343]例如，雜質(zhì)區(qū)IR設(shè)置在電壓箝位層VC的表面部的整個(gè)區(qū)域上方。例如，雜質(zhì)區(qū)IR可由異質(zhì)外延生長(zhǎng)同時(shí)被摻雜具有深受主能級(jí)的雜質(zhì)的氮化物半導(dǎo)體層形成。
[0344]保護(hù)膜PRO設(shè)置在源電極SE和漏電極DE上方。
[0345]襯底S、成核層NUC、緩沖層BU、電壓箝位層VC、溝道基底層UC、溝道層(也被稱(chēng)為電子迀移層)CH、勢(shì)皇層BA、蓋帽層CP和絕緣膜IFl的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0346]柵絕緣膜G1、柵電極GE、層間絕緣膜ILl和保護(hù)膜PRO的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0347]源電極SE、漏電極DE、源極焊盤(pán)SP、漏極焊盤(pán)DP和聯(lián)接部VIA的構(gòu)成材料與第一實(shí)施例中描述的那些相同。
[0348]對(duì)制造方法的描述
[0349]現(xiàn)在，參照?qǐng)D59至圖63描述制造第六實(shí)施例的半導(dǎo)體器件的方法，同時(shí)進(jìn)一步闡明半導(dǎo)體器件的構(gòu)造。圖59至圖63是示出第六實(shí)施例的半導(dǎo)體器件的制造過(guò)程的剖視圖。
[0350]如同第一實(shí)施例一樣，在襯底S上順序地形成成核層NUC和緩沖層BU(圖59)。此外，例如，使用金屬有機(jī)化學(xué)氣相沉積工藝等，在緩沖層BU上異質(zhì)外延生長(zhǎng)包含P型雜質(zhì)的AlGaN層(p-AlGaN層)作為電壓箝位層VC。例如，使用鎂(Mg)作為P型雜質(zhì)。例如，沉積大約200nm的氮化鎵層，同時(shí)摻雜鎂(Mg)。在摻雜鎂(Mg)期間，沉積氮化鎵層，同時(shí)摻雜受主能級(jí)比P型雜質(zhì)的受主能級(jí)深的雜質(zhì)(在這個(gè)示例性情況下，碳(C))。因此，雜質(zhì)區(qū)IR形成在電壓箝位層VC上。換言之，雜質(zhì)區(qū)IR形成在電壓箝位層VC的表面部中。沉積膜中的Mg濃度是例如大約1\1018(^18)(^—3。雜質(zhì)區(qū)11?中的具有深受主能級(jí)的雜質(zhì)(在這個(gè)示例性情況下，碳(C))的濃度是例如大約5X1018(5E18)cm—3。雜質(zhì)區(qū)IR的厚度是200nm或更小。
[0351]隨后，如圖第一實(shí)施例一樣，在雜質(zhì)區(qū)IR上順序地形成溝道基底層UC、溝道層CH、勢(shì)皇層BA和絕緣膜IFl。
[0352]隨后，如圖第一實(shí)施例一樣，在蓋帽層CP上形成絕緣膜IFl，然后形成器件隔離區(qū)(ISO)。隨后，形成溝槽T等，在包括溝槽T的內(nèi)部的絕緣膜IFI上形成柵電極GE，使柵絕緣膜GI位于其間(圖60)。
[0353]隨后，如圖61中所示的，如同第一實(shí)施例和第二實(shí)施例一樣，形成層間絕緣膜ILl，然后，使用光刻技術(shù)和蝕刻技術(shù)，穿通層間絕緣膜ILl和絕緣膜IFl中形成接觸孔ClS和C1D。此外，形成穿通孔TH。穿通孔TH延伸到下伏的雜質(zhì)區(qū)IR(圖62)。
[0354]例如，在層間絕緣膜ILl上，形成在源電極聯(lián)接區(qū)域和漏電極聯(lián)接區(qū)域中的每個(gè)中具有開(kāi)口的未描繪的第一光致抗蝕劑膜。隨后，用第一光致抗蝕劑膜作為掩模，蝕刻層間絕緣膜ILl和絕緣膜IFl，使得形成接觸孔ClS和ClD(圖61)。
[0355]當(dāng)使用氧化硅膜作為層間絕緣膜ILI而使用氮化硅膜作為絕緣膜IFI時(shí)，例如，通過(guò)使用包含諸如SF6的基于氟的氣體的干蝕刻氣體干蝕刻這些膜。
[0356]隨后，去除第一光致抗蝕劑膜，并且在包括接觸孔ClS和ClD的內(nèi)部的層間絕緣膜ILl上，形成在穿通孔形成區(qū)域中具有開(kāi)口的未描繪的第二光致抗蝕劑膜。隨后，如同第二實(shí)施例一樣，用第二光致抗蝕劑膜作為掩模，部分蝕刻各蓋帽層CP、勢(shì)皇層BA、溝道層CH、溝道基底層UC和雜質(zhì)區(qū)IR，以形成穿通孔TH。換句話(huà)講，形成穿通蓋帽層CP、勢(shì)皇層BA、溝道層CH和溝道基底層UC延伸達(dá)雜質(zhì)區(qū)IR的一定深度的穿通孔TH。執(zhí)行蝕刻，使得穿通孔TH的底部位于雜質(zhì)區(qū)IR內(nèi)。
[0357]當(dāng)使用氧化硅膜作為層間絕緣膜ILl而使用氮化硅膜作為絕緣膜IFl時(shí)，首先，例如，通過(guò)使用包含諸如SF6的基于氟的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除這些膜。隨后，例如，通過(guò)使用包含諸如BCl3的基于氯的氣體的干蝕刻氣體進(jìn)行干蝕刻來(lái)去除蓋帽層CP、勢(shì)皇層BA、溝道層CH、溝道基底層UC和一定深度的雜質(zhì)區(qū)IR。
[0358]從以上步驟中形成的穿通孔TH的底部露出電壓箝位層VC。隨后，去除第二光致抗蝕劑膜(未示出)。從以上步驟中形成的接觸孔ClD的底部露出蓋帽層CP，從穿通孔TH的底部露出雜質(zhì)區(qū)IR。
[0359]接觸孔ClD和穿通孔TH的形成次序不限于上述次序。例如，可在接觸孔ClD之前，形成延伸到雜質(zhì)區(qū)IR的穿通孔TH。
[0360]隨后，如圖63中所示，在柵電極GE相應(yīng)兩側(cè)上的蓋帽層CP上形成源電極SE和漏電極DE，并且形成聯(lián)接部。在源電極SE的端部形成源極焊盤(pán)SP，在漏電極DE的端部形成漏極焊盤(pán)DP?？梢砸耘c第二實(shí)施例相同的方式形成這些焊盤(pán)。穿通孔TH位于源極焊盤(pán)SP下方，并且雜質(zhì)區(qū)IR位于穿通孔TH下方。源極焊盤(pán)SP經(jīng)由聯(lián)接部VIA和雜質(zhì)區(qū)IR與電壓箝位層VC電聯(lián)接。
[0361]隨后，在包括源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的表面的層間絕緣膜ILl上，形成保護(hù)膜PRO ο例如，在包括源電極SE、漏電極DE、源極焊盤(pán)SP和漏極焊盤(pán)DP的表面的層間絕緣膜ILl上，形成氮氧化硅(S1N)膜作為保護(hù)膜RPO(圖57和圖58)。
[0362]可通過(guò)上述步驟形成第六實(shí)施例的半導(dǎo)體器件。這些步驟只是作為示例示出，可通過(guò)其它步驟制造第六實(shí)施例的半導(dǎo)體器件。
[0363]因此，在第六實(shí)施例中，作為導(dǎo)電層的電壓箝位層VC設(shè)置在緩沖層BU和溝道層CH之間并且聯(lián)接到源電極SE;因此，半導(dǎo)體元件的特性的變化可減小。
[0364]在第六實(shí)施例中，由于設(shè)置了延伸到雜質(zhì)區(qū)(雜質(zhì)層)IR的穿通孔TH，因此雜質(zhì)區(qū)IR設(shè)置在穿通孔TH的底部下方，可在聯(lián)接部VIA和電壓箝位層VC之間提供優(yōu)良的接觸。特別地，即使進(jìn)行控制使電壓箝位層VC中的P型雜質(zhì)濃度相對(duì)低(例如，大約lX1018(lE18)cm—3)以增大漏擊穿電壓，也可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。
[0365]在第六實(shí)施例中，由于聯(lián)接部VIA設(shè)置在允許導(dǎo)電的有源區(qū)AC中，因此可進(jìn)一步對(duì)電壓進(jìn)行有效箝位。
[0366]第七實(shí)施例
[0367]盡管在第一實(shí)施例至第六實(shí)施例中以凹柵型半導(dǎo)體器件為例，但可使用具有其它構(gòu)造的半導(dǎo)體器件。例如，如在第七實(shí)施例中一樣，可使用柵結(jié)層設(shè)置在柵電極下方的結(jié)型半導(dǎo)體器件。除了柵電極部分的構(gòu)造之外，下面的第七實(shí)施例的第一應(yīng)用至第六應(yīng)用的半導(dǎo)體器件分別類(lèi)似于第一實(shí)施例至第六實(shí)施例的半導(dǎo)體器件。
[0368]第一應(yīng)用
[0369]圖64是示意性示出第七實(shí)施例的第一應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。第七實(shí)施例的半導(dǎo)體器件(半導(dǎo)體元件)是包括氮化物半導(dǎo)體的晶體管。可使用該半導(dǎo)體器件作為高電子迀移率晶體管(HEMT)型功率晶體管。
[0370]在第七實(shí)施例的半導(dǎo)體器件中，如第一實(shí)施例一樣，成核層NUC、緩沖層BU、電壓箝位層VC、溝道基底層UC、溝道層(也被稱(chēng)為電子迀移層)CH和勢(shì)皇層BA以這個(gè)次序設(shè)置在襯底S上。成核層NUC包括氮化物半導(dǎo)體層。緩沖層BU包括一個(gè)或更多個(gè)氮化物半導(dǎo)體層，各氮化物半導(dǎo)體層均包括摻雜有形成深能級(jí)的雜質(zhì)的氮化物半導(dǎo)體。在這個(gè)示例性情況下，緩沖層BU包括具有多個(gè)氮化物半導(dǎo)體層的超晶格結(jié)構(gòu)。電壓箝位層VC包括含摻雜有P型雜質(zhì)的氮化物半導(dǎo)體的氮化物半導(dǎo)體層，并且是導(dǎo)電的。溝道基底層UC包括電子親和能比溝道層CH的電子親和能小的氮化物半導(dǎo)體層。溝道層CH包括電子親和能比溝道基底層UC的電子親和能大的氮化物半導(dǎo)體層。勢(shì)皇層BA包括電子親和能比溝道層CH的電子親和能和溝道基底層UC的電子親和能小的氮化物半導(dǎo)體層。
[0371 ]第七實(shí)施例的半導(dǎo)體元件包括:勢(shì)皇層BA;柵結(jié)層JL，其在勢(shì)皇層BA上;柵電極GE，其在柵結(jié)層JL上;源電極SE和漏電極DE，其在柵電極GE相應(yīng)兩側(cè)上的勢(shì)皇層BA上。半導(dǎo)體元件設(shè)置在被器件隔離區(qū)ISO劃分的有源區(qū)AC中。柵結(jié)層J摻雜有P型雜質(zhì)。柵結(jié)層J優(yōu)選地與柵電極GE形成孔的歐姆接觸。
[0372]雖然在溝道層CH和勢(shì)皇層BA之間的界面附近在溝道層CH側(cè)產(chǎn)生二維電子氣(2DEG)，但在柵結(jié)層J下方?jīng)]有產(chǎn)生二維電子氣(2DEG)，因?yàn)橛捎谑苤麟x子化造成的負(fù)電荷而導(dǎo)致溝道層CH的導(dǎo)帶升高。因此，第七實(shí)施例的半導(dǎo)體器件可在沒(méi)有向柵電極GE施加正電勢(shì)(閾值電勢(shì))時(shí)保持其截止?fàn)顟B(tài)，并且可在向柵電極GE施加正電勢(shì)(閾值電勢(shì))時(shí)保持其導(dǎo)通狀態(tài)。半導(dǎo)體器件因此執(zhí)行常關(guān)操作。
[0373]例如，可使用GaN層作為柵結(jié)層幾。盡管GaN層可根據(jù)目標(biāo)特性而具有所需厚度，但厚度是例如大約50nm。柵結(jié)層JL的材料可包括上述GaN、AlN和InN。柵結(jié)層JL優(yōu)選地?fù)诫s有P型雜質(zhì)。P型雜質(zhì)的示例包括Be、C和Mg。
[0374]柵電極GE、層間絕緣膜ILl和保護(hù)膜PRO的構(gòu)成材料與第一實(shí)施例中描述的構(gòu)成材料相同。
[0375]在第七實(shí)施例中，穿通器件隔離區(qū)ISO延伸到下伏的電壓箝位層VC的聯(lián)接部(也被稱(chēng)為通路)VIA被設(shè)置在器件隔離區(qū)ISO中，并且電聯(lián)接到源電極SE。在第七實(shí)施例中，雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方。
[0376]以此方式，電壓箝位層VC被設(shè)置成聯(lián)接到源電極SE，從而諸如閾值電勢(shì)和導(dǎo)通電阻的特性的變化可減少。
[0377]雜質(zhì)區(qū)IR設(shè)置在穿通孔TH的底部下方，從而可在聯(lián)接部VIA和電壓箝位層VC之間形成優(yōu)良的接觸。
[0378]由于穿通孔TH中的聯(lián)接部VIA設(shè)置在器件隔離區(qū)ISO的內(nèi)部和源極焊盤(pán)SP的形成區(qū)域下方，因此可實(shí)現(xiàn)半導(dǎo)體元件的小尺寸和高集成度。
[0379]以此方式，第一應(yīng)用還表現(xiàn)出與第一實(shí)施例等的效果類(lèi)似的效果。
[0380]第二應(yīng)用
[0381 ]圖65是示意性示出第七實(shí)施例的第二應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0382]盡管在第一應(yīng)用中聯(lián)接部VIA設(shè)置在器件隔離區(qū)ISO中，但聯(lián)接部VIA可設(shè)置在有源區(qū)AC中。例如，如圖65中所示，聯(lián)接部VIA設(shè)置在源電極SE下方，雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方。第二應(yīng)用還表現(xiàn)出與第二實(shí)施例等的效果類(lèi)似的效果。
[0383]第三應(yīng)用
[0384]圖66是示意性示出第七實(shí)施例的第三應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0385]盡管在第一應(yīng)用中已注入具有深受主能級(jí)的雜質(zhì)的雜質(zhì)區(qū)IR被設(shè)置為在聯(lián)接部VIA下方作為跳動(dòng)導(dǎo)電區(qū)，但可將缺陷區(qū)DR設(shè)置為聯(lián)接部VIA下方的跳動(dòng)導(dǎo)電區(qū)。第三應(yīng)用還表現(xiàn)出與第三實(shí)施例等的效果類(lèi)似的效果。
[0386]第四應(yīng)用
[0387]圖67是示意性示出第七實(shí)施例的第四應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0388]盡管在第二應(yīng)用中已注入具有深受主能級(jí)的雜質(zhì)的雜質(zhì)區(qū)IR被設(shè)置為聯(lián)接部VIA下方的跳動(dòng)導(dǎo)電區(qū)，但可將缺陷區(qū)DR設(shè)置為聯(lián)接部VIA下方的跳動(dòng)導(dǎo)電區(qū)。第四應(yīng)用還表現(xiàn)出與第四實(shí)施例等的效果類(lèi)似的效果。
[0389]第五應(yīng)用
[0390]圖68是示意性示出第七實(shí)施例的第五應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0391]盡管在第一應(yīng)用中已注入具有深受主能級(jí)的雜質(zhì)的雜質(zhì)區(qū)IR只設(shè)置在聯(lián)接部VIA的底部下方，但可將雜質(zhì)區(qū)IR設(shè)置在電壓箝位層VC的表面部的整個(gè)區(qū)域中。第五應(yīng)用還表現(xiàn)出與第五實(shí)施例等的效果類(lèi)似的效果。
[0392]第六應(yīng)用
[0393]圖69是示意性示出第七實(shí)施例的第六應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0394]盡管在第五應(yīng)用中聯(lián)接部VIA設(shè)置在器件隔離區(qū)ISO中，但可將聯(lián)接部VIA設(shè)置在有源區(qū)AC中。在第七實(shí)施例中，例如，聯(lián)接部VIA設(shè)置在源電極SE下方，雜質(zhì)區(qū)IR設(shè)置在聯(lián)接部VIA下方。第六應(yīng)用還表現(xiàn)出與第六實(shí)施例等的效果類(lèi)似的效果。
[0395]可通過(guò)與第一實(shí)施例等的半導(dǎo)體器件的制造過(guò)程類(lèi)似的制造過(guò)程來(lái)形成第一應(yīng)用至第六應(yīng)用中的每個(gè)中描述的半導(dǎo)體器件，而在柵結(jié)層JL的構(gòu)造方面是不同的。
[0396]第七應(yīng)用
[0397]圖70是示意性示出第七實(shí)施例的第七應(yīng)用的半導(dǎo)體器件的構(gòu)造的平面圖。
[0398]盡管在第一實(shí)施例中在源極焊盤(pán)SP下方設(shè)置一個(gè)穿通孔(聯(lián)接部VIA)TH，但可在焊盤(pán)SP下方設(shè)置多個(gè)穿通孔(聯(lián)接部VIA)TH。
[0399]例如，如圖70中所述，多個(gè)穿通孔(聯(lián)接部VIA)TH可以以一定間隔設(shè)置在源極焊盤(pán)SP下方。
[0400]第八應(yīng)用
[0401 ]圖71至圖73是示出第七實(shí)施例的第八應(yīng)用的半導(dǎo)體器件的構(gòu)造的剖視圖。
[0402]盡管在第一實(shí)施例、第三實(shí)施例和第五實(shí)施例中聯(lián)接部VIA由導(dǎo)電膜CFl和CF2的膜堆疊構(gòu)成而源電極SE、漏電極DE等由導(dǎo)電膜CF2的單層膜構(gòu)成，但是也可適當(dāng)?shù)馗淖兟?lián)接部VIA、源電極SE、漏電極DE等的膜構(gòu)造。
[0403]例如，聯(lián)接部VIA可具有與源電極SE等的膜構(gòu)造相同的膜構(gòu)造。例如，聯(lián)接部VIA、源電極SE等可由導(dǎo)電膜CFl和CF2的膜堆疊構(gòu)成(圖71)。聯(lián)接部VIA、源電極SE等可由單層膜構(gòu)成(圖72)。
[0404]源電極SE等可由與聯(lián)接部VIA的膜堆疊不同的膜堆疊(例如，Al/TiN)構(gòu)成。在這種情況下，聯(lián)接部VIA由導(dǎo)電膜CF1、CF2和CF3這三層膜的膜堆疊(例如，Al/TiN/Ni)構(gòu)成(圖73)。
[0405]以此方式，可適當(dāng)?shù)馗脑炻?lián)接部VIA、源電極SE等的膜構(gòu)造。當(dāng)聯(lián)接部VIA、源電極SE等由相同材料構(gòu)成時(shí)，可省去蝕刻步驟，從而造成工藝時(shí)間更短。當(dāng)聯(lián)接部VIA、源電極SE等由互不相同的材料構(gòu)成時(shí)，可針對(duì)其中每個(gè)來(lái)選擇最佳材料。
[0406]盡管根據(jù)以上本發(fā)明的一些實(shí)施例詳細(xì)描述了本發(fā)明的發(fā)明人實(shí)現(xiàn)的本發(fā)明，但本發(fā)明不應(yīng)該限于此，應(yīng)該理解，可在不脫離本發(fā)明的主旨的情況下，在所述范圍內(nèi)進(jìn)行各種修改或替代。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括: 襯底； 第一氮化物半導(dǎo)體層，其被設(shè)置在所述襯底上方； 第二氮化物半導(dǎo)體層，其被設(shè)置在所述第一氮化物半導(dǎo)體層上方； 柵電極，其被設(shè)置在所述第二氮化物半導(dǎo)體層上方； 第一電極和第二電極，其被設(shè)置在所述柵電極的相應(yīng)兩側(cè)上的所述第二氮化物半導(dǎo)體層上方； 聯(lián)接部，其將所述第一電極與所述第一氮化物半導(dǎo)體層聯(lián)接；以及 雜質(zhì)區(qū)，其被設(shè)置在所述聯(lián)接部和所述第一氮化物半導(dǎo)體層之間， 其中，所述第一氮化物半導(dǎo)體層包含P型雜質(zhì)，以及 其中，所述雜質(zhì)區(qū)包含這樣的雜質(zhì)，該雜質(zhì)具有的受主能級(jí)比所述P型雜質(zhì)的受主能級(jí)深。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，具有深的受主能級(jí)的所述雜質(zhì)包括Zn、Cd、Be和C中的至少一種。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述雜質(zhì)區(qū)被設(shè)置在所述第一氮化物半導(dǎo)體層的表面部的整個(gè)區(qū)域中。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，所述半導(dǎo)體器件還包括被設(shè)置在所述第二氮化物半導(dǎo)體層上方的第三氮化物半導(dǎo)體層。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述第三氮化物半導(dǎo)體層的電子親和能小于所述第二氮化物半導(dǎo)體層的電子親和能。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，所述半導(dǎo)體器件還包括被設(shè)置在所述第一氮化物半導(dǎo)體層和所述第二氮化物半導(dǎo)體層之間的第四氮化物半導(dǎo)體層。7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述第四氮化物半導(dǎo)體層的電子親和能小于所述第二氮化物半導(dǎo)體層的電子親和能。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述襯底具有第一區(qū)和第二區(qū)， 其中，所述柵電極、所述第一電極和所述第二電極被設(shè)置在所述第一區(qū)中， 其中，所述第二區(qū)是被設(shè)置在所述第二氮化物半導(dǎo)體層中的器件隔離區(qū)，以及 其中，所述聯(lián)接部被設(shè)置在穿通所述器件隔離區(qū)而延伸到所述第一氮化物半導(dǎo)體層的穿通孔的內(nèi)部中。9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，將與所述第一電極電聯(lián)接的第一端子部被設(shè)置在所述聯(lián)接部上方。10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述穿通孔的底部位于所述雜質(zhì)區(qū)的表面上或者位于所述雜質(zhì)區(qū)的一定深度處。11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述襯底具有第一區(qū)和第二區(qū)， 其中，所述柵電極、所述第一電極和所述第二電極被設(shè)置在所述第一區(qū)中， 其中，所述第二區(qū)是被設(shè)置在所述第二氮化物半導(dǎo)體層中的器件隔離區(qū)，以及 其中，所述聯(lián)接部被設(shè)置在穿通所述第二氮化物半導(dǎo)體層而延伸到所述第一氮化物半導(dǎo)體層的穿通孔的內(nèi)部中。12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中，所述第一電極被設(shè)置在所述聯(lián)接部上方。13.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，所述半導(dǎo)體器件還包括溝槽，所述溝槽穿通所述第三氮化物半導(dǎo)體層而延伸達(dá)所述第二氮化物半導(dǎo)體層的一定深度， 其中，所述柵電極通過(guò)柵絕緣膜而被設(shè)置在所述溝槽內(nèi)。14.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，所述半導(dǎo)體器件還包括在所述第三氮化物半導(dǎo)體層上方的第五氮化物半導(dǎo)體層， 其中，所述柵電極被設(shè)置在所述第三氮化物半導(dǎo)體層上方，并且使所述第五氮化物半導(dǎo)體層位于所述柵電極和所述第三氮化物半導(dǎo)體層之間，以及 其中，所述第五氮化物半導(dǎo)體層的電子親和能大于所述第三氮化物半導(dǎo)體層的電子親和能。15.一種半導(dǎo)體器件，所述半導(dǎo)體器件包括: 襯底； 第一氮化物半導(dǎo)體層，其被設(shè)置在所述襯底上方； 第二氮化物半導(dǎo)體層，其被設(shè)置在所述第一氮化物半導(dǎo)體層上方； 柵電極，其被設(shè)置在所述第二氮化物半導(dǎo)體層上方； 第一電極和第二電極，其被設(shè)置在所述柵電極的相應(yīng)兩側(cè)上的所述第二氮化物半導(dǎo)體層上方； 聯(lián)接部，其將所述第一電極與所述第一氮化物半導(dǎo)體層聯(lián)接；以及 缺陷區(qū)，其被設(shè)置在所述聯(lián)接部和所述第一氮化物半導(dǎo)體層之間， 其中，所述第一氮化物半導(dǎo)體層包含P型雜質(zhì)。16.—種制造半導(dǎo)體器件的方法，所述方法包括以下步驟: (a)在襯底上方，形成包含ρ型雜質(zhì)的第一氮化物半導(dǎo)體層； (b)在所述第一氮化物半導(dǎo)體層上方，形成第二氮化物半導(dǎo)體層； (c)在所述第二氮化物半導(dǎo)體層上方，形成柵電極； (d)在所述柵電極的相應(yīng)兩側(cè)上的所述第二氮化物半導(dǎo)體層上方，形成第一電極和第二電極； (e)形成穿通孔，所述穿通孔穿通所述第二氮化物半導(dǎo)體層和被設(shè)置在所述第二氮化物半導(dǎo)體層中的器件隔離區(qū)這兩者中的一個(gè)而延伸到所述第一氮化物半導(dǎo)體層； (f)在所述穿通孔下方，形成雜質(zhì)區(qū)；以及 (g)通過(guò)用導(dǎo)電膜填充所述穿通孔的內(nèi)部，形成聯(lián)接部， 其中，所述聯(lián)接部將所述第一電極聯(lián)接到所述第一氮化物半導(dǎo)體層，以及其中，在所述步驟(f)中，通過(guò)將雜質(zhì)注入到所述穿通孔下方的一部分中來(lái)形成所述雜質(zhì)區(qū)，所述雜質(zhì)具有的受主能級(jí)比所述P型雜質(zhì)的受主能級(jí)深。17.根據(jù)權(quán)利要求16所述的方法，其中，具有深的受主能級(jí)的所述雜質(zhì)包括Zn、Cd、Be和C中的至少一種。18.—種制造半導(dǎo)體器件的方法，所述方法包括以下步驟: (a)在襯底上方形成包含ρ型雜質(zhì)的第一氮化物半導(dǎo)體層，而在所述第一氮化物半導(dǎo)體層的表面部的整個(gè)區(qū)域上方形成雜質(zhì)區(qū)； (b)在所述第一氮化物半導(dǎo)體層上方，形成第二氮化物半導(dǎo)體層； (C)在所述第二氮化物半導(dǎo)體層上方，形成柵電極； (d)在所述柵電極的相應(yīng)兩側(cè)上的所述第二氮化物半導(dǎo)體層上方，形成第一電極和第二電極； (e)形成穿通孔，所述穿通孔穿通所述第二氮化物半導(dǎo)體層和被設(shè)置在所述第二氮化物半導(dǎo)體層中的器件隔離區(qū)這兩者中的一個(gè)而延伸到所述雜質(zhì)區(qū)；以及 (f)通過(guò)用導(dǎo)電膜填充所述穿通孔的內(nèi)部，形成聯(lián)接部， 其中，所述聯(lián)接部將所述第一電極聯(lián)接到所述第一氮化物半導(dǎo)體層，以及 其中，在所述步驟(a)中，在形成包含所述ρ型雜質(zhì)的第一層之后，在所述第一層上方，形成下述雜質(zhì)區(qū)作為第二層，該雜質(zhì)區(qū)包含所述P型雜質(zhì)和所具有的受主能級(jí)比所述P型雜質(zhì)的受主能級(jí)深的雜質(zhì)。19.根據(jù)權(quán)利要求18所述的方法，其中，具有深的受主能級(jí)的所述雜質(zhì)包括Zn、Cd、Be和C中的至少一種。20.—種制造半導(dǎo)體器件的方法，所述方法包括以下步驟: (a)在襯底上方，形成包含ρ型雜質(zhì)的第一氮化物半導(dǎo)體層； (b)在所述第一氮化物半導(dǎo)體層上方，形成第二氮化物半導(dǎo)體層； (C)在所述第二氮化物半導(dǎo)體層上方，形成柵電極； (d)在所述柵電極的相應(yīng)兩側(cè)上的所述第二氮化物半導(dǎo)體層上方，形成第一電極和第二電極； (e)蝕刻所述第二氮化物半導(dǎo)體層和所述第一氮化物半導(dǎo)體層，從而形成穿通孔，所述穿通孔穿通所述第二氮化物半導(dǎo)體層和被設(shè)置在所述第二氮化物半導(dǎo)體層中的器件隔離區(qū)這兩者中的一個(gè)而延伸到所述第一氮化物半導(dǎo)體層；以及 (f)通過(guò)用導(dǎo)電膜填充所述穿通孔的內(nèi)部，形成聯(lián)接部， 其中，所述聯(lián)接部將所述第一電極聯(lián)接到所述第一氮化物半導(dǎo)體層，以及 其中，所述步驟(e)在所述穿通孔下方的所述第一氮化物半導(dǎo)體層中引起晶體缺陷。
【文檔編號(hào)】H01L29/778GK106024879SQ201610196008
【公開(kāi)日】2016年10月12日
【申請(qǐng)日】2016年3月31日
【發(fā)明人】中山達(dá)峰, 宮本廣信
【申請(qǐng)人】瑞薩電子株式會(huì)社