本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種半導(dǎo)體器件及其制造方法。

背景技術(shù)：

對于CMOS的制造工藝而言，嵌入式鍺硅是經(jīng)常應(yīng)用的壓應(yīng)力工藝技術(shù)，以提高CMOS中的PMOS器件的電性能。

在嵌入式鍺硅工藝中，通常在PMOS的源/漏區(qū)形成∑狀凹槽以用于在其中選擇性外延生長嵌入式鍺硅，所述∑狀凹槽可以有效縮短器件溝道的長度，滿足器件尺寸按比例縮小的要求。形成所述∑狀凹槽之前，需要在半導(dǎo)體襯底上形成硬掩膜層，覆蓋CMOS的PMOS區(qū)和NMOS區(qū)，所述硬掩膜層通常包括自下而上層疊的氧化物和氮化硅；接著，對所述硬掩模層進(jìn)行高溫退火處理，再形成圖案化的光刻膠層，遮蔽NMOS區(qū)；然后，蝕刻硬掩膜層，以定義后續(xù)實(shí)施的用以形成所述∑狀凹槽的另一蝕刻的工藝窗口。所述另一蝕刻通常為先干法蝕刻再濕法蝕刻的工藝，形成所述∑狀凹槽之后，實(shí)施選擇性外延生長工藝在所述∑狀凹槽中形成鍺硅層，并在鍺硅層的頂部形成硅帽層。隨著半導(dǎo)體制造工藝節(jié)點(diǎn)的不斷縮小，上述工藝將會涉及更多的高溫?zé)崽幚磉^程(溫度通常高于800℃)，因此，在所述硬掩膜層的氧化物與氮化硅之間以及所述氧化物與鄰接的位于柵極結(jié)構(gòu)的側(cè)壁和頂部的柵極硬掩蔽層之間會形成通過常規(guī)蝕刻難以去除的物質(zhì)層(其主要是氮氧化硅層)，在半導(dǎo)體襯底的表面以及柵極結(jié)構(gòu)的表面形成殘留物，將會影響后續(xù)工藝過程(例如后續(xù)的硅化物形成以及在NMOS區(qū)形成嵌入式碳硅層)的工藝窗口。

因此，需要提出一種方法，以解決上述問題。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，在所述NMOS區(qū)和PMOS區(qū)上均形成有柵極結(jié)構(gòu)，且在所述柵極結(jié)構(gòu)的頂部和側(cè)壁形成有柵極硬掩蔽層；在所述半導(dǎo)體襯底上形成完全覆蓋所述柵極結(jié)構(gòu)的硬掩膜層；對硬掩模層進(jìn)行高溫退火處理；在位于所述PMOS區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式鍺硅層，在所述柵極結(jié)構(gòu)的側(cè)壁和/或頂部形成由所述柵極硬掩蔽層、所述硬掩膜層和新生材料層構(gòu)成的復(fù)合材料層疊結(jié)構(gòu)；去除位于所述NMOS區(qū)的部分所述復(fù)合材料層疊結(jié)構(gòu)，直至露出所述半導(dǎo)體襯底；去除所述復(fù)合材料層疊結(jié)構(gòu)的剩余部分，僅在所述柵極結(jié)構(gòu)的兩側(cè)留有部分所述柵極硬掩蔽層。

在一個示例中，所述硬掩膜層包括自下而上層疊的氧化物層和氮化物層。

在一個示例中，所述復(fù)合材料層疊結(jié)構(gòu)為五層復(fù)合結(jié)構(gòu)，所述五層復(fù)合結(jié)構(gòu)包括由內(nèi)及外層疊的所述柵極硬掩蔽層、第一所述新生材料層、所述氧化物層、第二所述新生材料層和所述氮化物層。

在一個示例中，對所述復(fù)合材料層疊結(jié)構(gòu)的去除過程包括依次實(shí)施的主蝕刻和過蝕刻。

在一個示例中，所述主蝕刻的蝕刻氣體包括CF₄、Ar和O₂，所述蝕刻氣體的各組分之間的比例根據(jù)工藝條件作相應(yīng)變化，壓強(qiáng)為2mtorr～100mtorr,偏壓為50V～250V，溫度為30℃～100℃，處理時間為3s～20s。

在一個示例中，所述過蝕刻的蝕刻氣體包括CH₃F、He和O₂，所述蝕刻氣體的各組分之間的比例根據(jù)工藝條件作相應(yīng)變化，壓強(qiáng)為10mtorr～100mtorr，偏壓為50V～250V，溫度為25℃～100℃，處理時間為5s～35s。

在一個示例中，去除位于所述NMOS區(qū)的部分所述復(fù)合材料層疊結(jié)構(gòu)之后，還包括在露出的所述半導(dǎo)體襯底中形成嵌入式碳硅層的步驟。

在一個實(shí)施例中，本發(fā)明還提供一種采用上述方法制造的半導(dǎo)體器件。

根據(jù)本發(fā)明，在所述PMOS區(qū)形成嵌入式鍺硅層后，可以有效去除所述復(fù)合材料層疊結(jié)構(gòu)，擴(kuò)大了后續(xù)制程的工藝窗口。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。

附圖中：

圖1A-圖1D為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；

圖1E為圖1B中示出的位于NMOS區(qū)的柵極結(jié)構(gòu)的放大示意性剖面圖；

圖1F為圖1B中示出的位于PMOS區(qū)的柵極結(jié)構(gòu)的放大示意性剖面圖；

圖2為根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟的流程圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的半導(dǎo)體器件及其制造方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。

[示例性實(shí)施例一]

參照圖1A-圖1D，其中示出了根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖。

首先，如圖1A所示，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底100的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)，作為示例，隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，在本實(shí)施例中，隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。所述隔離結(jié)構(gòu)將半導(dǎo)體襯底100分為NMOS區(qū)和PMOS區(qū)。半導(dǎo)體襯底100中還形成有各種阱(well)結(jié)構(gòu)，為了簡化，圖示中予以省略。

在半導(dǎo)體襯底100的NMOS區(qū)和PMOS區(qū)上均形成有柵極結(jié)構(gòu)101，作為示例，柵極結(jié)構(gòu)101包括自下而上層疊的柵極介電層101a和柵極材料層101b。柵極介電層101a的材料包括氧化硅。柵極材料層101b的材料包括多晶硅或無定形碳，特別優(yōu)選的是多晶硅。形成上述各層的工藝技術(shù)為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再贅述。

此外，作為示例，在柵極結(jié)構(gòu)101的頂部和側(cè)壁形成有柵極硬掩蔽層101c，其構(gòu)成材料包括氮化物，例如氮化硅(Si₃N₄)。柵極硬掩蔽層101c的形成方法可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的任何現(xiàn)有技術(shù)，優(yōu)選化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(RTCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)。形成柵極硬掩蔽層101c的作用是防止后續(xù)在NMOS區(qū)和PMOS區(qū)分別形成嵌入式碳硅和嵌入式鍺硅以及源/漏區(qū)時對柵極結(jié)構(gòu)101造成損傷。需要說明的是，位于柵極結(jié)構(gòu)101的頂部的柵極硬掩蔽層101c和位于柵極結(jié)構(gòu)101的側(cè)壁上的柵極硬掩蔽層101c是分步形成的，位于柵極結(jié)構(gòu)101的側(cè)壁上的柵極硬掩蔽層101c構(gòu)成柵極結(jié)構(gòu)101的側(cè)壁掩膜層，為了簡化，在圖1A中標(biāo)示為連成一體。

然后，以柵極硬掩蔽層101c為掩膜，執(zhí)行LDD注入，在柵極結(jié) 構(gòu)101兩側(cè)的半導(dǎo)體襯底100中形成LDD注入?yún)^(qū)，為了簡化，圖示中予以省略。在執(zhí)行LDD注入時，柵極硬掩蔽層101c可以防止在柵極材料層101b中摻雜注入離子，也可以控制形成的LDD注入?yún)^(qū)向半導(dǎo)體襯底100中的溝道區(qū)延伸的距離。

接下來，在位于柵極結(jié)構(gòu)101的側(cè)壁上的柵極硬掩蔽層101c的側(cè)壁外側(cè)依次形成一層氧化物薄層和一氮化硅層，以構(gòu)成間隙壁，為了簡化，圖示中予以省略。然后，以所述間隙壁為掩膜，執(zhí)行源/漏區(qū)注入，為了簡化，圖示中予以省略。

接下來，在半導(dǎo)體襯底100上形成完全覆蓋柵極結(jié)構(gòu)101的硬掩膜層，作為示例，所述硬掩膜層包括自下而上層疊的氧化物層102和氮化物層103，作為示例，氧化物層102的厚度為0.5-20nm，氮化物層103的厚度為1-30nm，氮化物層103的材料可以為氮化硅。形成所述硬掩膜層的工藝可以采用本領(lǐng)域技術(shù)人員所熟知的工藝，例如，化學(xué)氣相沉積工藝。形成所述硬掩膜層的作用是控制后續(xù)形成的用于外延生長嵌入式鍺硅的凹槽的深度。

接著，如圖1B所示，在位于PMOS區(qū)的柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100中形成嵌入式鍺硅層104。

作為示例，形成嵌入式鍺硅層104的工藝步驟包括：在半導(dǎo)體襯底100上形成第一圖案化的光刻膠層，僅露出PMOS區(qū)；采用先干法蝕刻再濕法蝕刻的工藝在PMOS區(qū)中將要形成源/漏區(qū)的位置形成∑狀凹槽，該工藝的具體步驟如下：先采用干法蝕刻工藝縱向蝕刻位于PMOS區(qū)的柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100以形成溝槽，采用包括CF₄和HBr的氣體組分作為主蝕刻氣體，溫度40℃-60℃，功率200W-400W，偏壓50V-200V，蝕刻時間根據(jù)蝕刻深度而定，再采用各向同性的干法蝕刻工藝?yán)^續(xù)蝕刻所述溝槽，在所述溝槽的下方形成橢圓形凹槽，即形成碗狀凹槽，采用Cl₂和NF₃作為主蝕刻氣體，溫度40℃-60℃，功率100W-500W，偏壓0V-10V，蝕刻時間根據(jù)所述碗狀凹槽的側(cè)壁向半導(dǎo)體襯底100的溝道區(qū)凹進(jìn)的深度而定，接著，采用灰化工藝去除所述第一光刻膠層，最后采用濕法蝕刻工藝擴(kuò)展蝕刻所述碗狀凹槽，以形成所述∑狀凹槽，所述濕法蝕刻的溫度為30℃-60℃，時間依據(jù)所述∑狀凹槽的期望尺寸而定，一般為100s -300s，在本實(shí)施例中，采用四甲基氫氧化銨(TMAH)溶液作為所述濕法蝕刻的腐蝕液；采用外延生長工藝在所述∑狀凹槽中形成嵌入式鍺硅層106，作為示例，嵌入式鍺硅層104的鍺含量(鍺原子百分比)為5％-50％，厚度為5nm-100nm，所述外延生長工藝可以采用低壓化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積或分子束外延中的一種。需要說明的是，在所述∑狀凹槽中形成嵌入式鍺硅層104之前，可以在所述∑狀凹槽的底部形成籽晶層(seed layer)，為了簡化，圖示中予以省略。采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝技術(shù)形成所述籽晶層，例如選擇性外延生長工藝。所述籽晶層可以為具有低鍺含量的鍺硅層，由于需要為隨后將要形成的嵌入式鍺硅層104留出足夠的空間，所以所述籽晶層不能太厚，以防填滿整個所述∑狀凹槽。

接下來，通過外延生長或者沉積的方法在嵌入式鍺硅層104的頂部形成第一帽層(cap layer)105，用于在后續(xù)的金屬互連之前形成自對準(zhǔn)硅化物，同時還可以避免后續(xù)工藝造成的鍺硅層應(yīng)力的釋放。作為示例，第一帽層105的厚度范圍為1nm-25nm，其構(gòu)成材料可以是硅或者硼硅(SiB)，其中，所述硼硅中硼原子的摻雜劑量為5.0×e¹⁴atom/cm²-5.0×e²⁰atom/cm²。

形成嵌入式鍺硅層104的過程還要涉及高溫?zé)崽幚磉^程，以消除層錯缺陷等，所述高溫?zé)崽幚磉^程會導(dǎo)致在所述硬掩膜層的氧化物102與氮化物103之間以及氧化物102與柵極硬掩蔽層101c之間會形成通過常規(guī)蝕刻難以去除的新生材料層，例如氮氧化硅層；如圖1E所示，覆蓋在位于NMOS區(qū)的柵極材料層101b的側(cè)壁和頂部的復(fù)合材料層疊結(jié)構(gòu)為五層復(fù)合結(jié)構(gòu)，其包括由內(nèi)及外層疊的柵極硬掩蔽層101c、第一新生材料層108、氧化物層102、第二新生材料層109和氮化物層103；如圖1F所示，覆蓋在位于PMOS區(qū)的柵極材料層101b的側(cè)壁的復(fù)合材料層疊結(jié)構(gòu)也為五層復(fù)合結(jié)構(gòu)，其包括由內(nèi)及外層疊的柵極硬掩蔽層101c、第一新生材料層108、氧化物層102、第二新生材料層109和氮化物層103。

接著，如圖1C所示，在位于NMOS區(qū)的柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100中形成嵌入式碳硅層106。

作為示例，形成嵌入式碳硅層106的工藝步驟包括：在半導(dǎo)體襯底100上形成圖案化的第二光刻膠層，僅露出NMOS區(qū)；采用各向異性的干法蝕刻工藝在NMOS區(qū)中將要形成源/漏區(qū)的位置形成凹槽，作為示例，所述凹槽的深度為3nm-80nm；采用灰化工藝去除所述第一光刻膠層；采用外延生長工藝在所述凹槽中形成嵌入式碳硅層106，作為示例，嵌入式碳硅層106的碳含量(碳原子百分比)為0.5％-15％，厚度為3nm-100nm，所述外延生長工藝可以采用低壓化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積或分子束外延中的一種。

在形成用于外延生長嵌入式碳硅層106的凹槽之前，需要蝕刻覆蓋在柵極材料層101b的側(cè)壁和頂部的復(fù)合材料層疊結(jié)構(gòu)以定義所述凹槽的開口尺寸，由于所述復(fù)合材料層疊結(jié)構(gòu)為如圖1E所示的五層復(fù)合結(jié)構(gòu)，與初始沉積形成的包括由內(nèi)及外層疊的柵極硬掩蔽層101c、氧化物層102和氮化物層103的三層層疊結(jié)構(gòu)存在顯著差異，該五層復(fù)合材料層疊結(jié)構(gòu)顯著影響所述蝕刻的蝕刻效果，使用傳統(tǒng)的針對上述三層層疊結(jié)構(gòu)材料的蝕刻方法難以蝕刻完全，導(dǎo)致形成所述凹槽的蝕刻的工藝窗口變小，造成工藝處理后產(chǎn)生殘留材料于半導(dǎo)體襯底100的表面尤其是具有更大表面積的柵極結(jié)構(gòu)的表面，進(jìn)而影響后續(xù)的嵌入式碳硅層工藝的實(shí)施，還會導(dǎo)致后續(xù)的硅化工藝不完全或者導(dǎo)致接觸孔的開路。

為此，需要實(shí)施特殊的蝕刻過程來蝕刻所述復(fù)合層疊結(jié)構(gòu)，該蝕刻過程包括依次實(shí)施的主蝕刻和過蝕刻。作為示例，所述主蝕刻的蝕刻氣體包括CF₄、Ar和O₂，蝕刻氣體的各組分之間的比例可根據(jù)工藝條件作相應(yīng)變化，壓強(qiáng)為2mtorr～100mtorr,偏壓為50V～250V，溫度為30℃～100℃，處理時間為3s～20s。所述過蝕刻的蝕刻氣體包括CH₃F、He和O₂，蝕刻氣體的各組分之間的比例可根據(jù)工藝條件作相應(yīng)變化，壓強(qiáng)為10mtorr～100mtorr，偏壓為50V～250V，溫度為25℃～100℃，處理時間為5s～35s。通過蝕刻工藝條件的調(diào)整，達(dá)到完全蝕刻去除位于半導(dǎo)體襯底100表面尤其是柵極結(jié)構(gòu)表面的多層復(fù)合材料的目的，使得半導(dǎo)體襯底100的表面以及柵極結(jié)構(gòu)表面具有無其它殘留材料的干凈表面，使嵌入式碳硅層工藝能夠順利實(shí)施。

接下來，通過外延生長或者沉積的方法在嵌入式碳硅層106的頂部形成第二帽層107，用于在后續(xù)的金屬互連之前形成自對準(zhǔn)硅化物。作為示例，第二帽層107的厚度范圍為1nm-25nm，其構(gòu)成材料為硅。

接著，如圖1D示，去除所述復(fù)合材料層疊結(jié)構(gòu)的剩余部分，僅在柵極結(jié)構(gòu)101的兩側(cè)留有部分柵極硬掩蔽層101c。

如圖1F所示，覆蓋在位于PMOS區(qū)的柵極材料層101b的側(cè)壁的復(fù)合材料層疊結(jié)構(gòu)也為五層復(fù)合結(jié)構(gòu)，其包括由內(nèi)及外層疊的柵極硬掩蔽層101c、第一新生材料層108、氧化物層102、第二新生材料層109和氮化物層103，進(jìn)而顯著提升實(shí)施所述去除的工藝難度，為此，需要實(shí)施特殊的蝕刻過程來實(shí)施所述去除，該蝕刻過程包括依次實(shí)施的主蝕刻和過蝕刻。作為示例，所述主蝕刻的蝕刻氣體包括CF₄、Ar和O₂，蝕刻氣體的各組分之間的比例可根據(jù)工藝條件作相應(yīng)變化，壓強(qiáng)為2mtorr～100mtorr,偏壓為50V～250V，溫度為30℃～100℃，處理時間為3s～20s。所述過蝕刻的蝕刻氣體包括CH₃F、He和O₂，蝕刻氣體的各組分之間的比例可根據(jù)工藝條件作相應(yīng)變化，壓強(qiáng)為10mtorr～100mtorr，偏壓為50V～250V，溫度為25℃～100℃，處理時間為5s～35s。通過蝕刻工藝條件的調(diào)整，達(dá)到完全蝕刻去除位于半導(dǎo)體襯底100表面尤其是柵極結(jié)構(gòu)表面的多層復(fù)合材料的目的，使得半導(dǎo)體襯底100的表面以及柵極結(jié)構(gòu)表面具有無其它殘留材料的干凈表面，使后續(xù)的硅化工藝能夠完全進(jìn)行。

至此，完成了根據(jù)本發(fā)明示例性實(shí)施例一的方法實(shí)施的工藝步驟。根據(jù)本發(fā)明，在PMOS區(qū)形成嵌入式鍺硅層104后，可以有效去除所述復(fù)合層疊結(jié)構(gòu)，不影響后續(xù)工藝的工藝窗口。

參照圖2，其中示出了根據(jù)本發(fā)明示例性實(shí)施例一的方法依次實(shí)施的步驟的流程圖，用于簡要示出制造工藝的流程。

在步驟201中，提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，在NMOS區(qū)和PMOS區(qū)上均形成有柵極結(jié)構(gòu)，且在柵極結(jié)構(gòu)的頂部和側(cè)壁形成有柵極硬掩蔽層；

在步驟202中，在半導(dǎo)體襯底上形成完全覆蓋柵極結(jié)構(gòu)的硬掩膜層；

在步驟203中，在位于PMOS區(qū)的柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底 中形成嵌入式鍺硅層，在柵極結(jié)構(gòu)的側(cè)壁和/或頂部形成由柵極硬掩蔽層、硬掩膜層和新生材料層構(gòu)成的復(fù)合材料層疊結(jié)構(gòu)；

在步驟204中，去除位于NMOS區(qū)的部分所述復(fù)合材料層疊結(jié)構(gòu)，直至露出半導(dǎo)體襯底；

在步驟205中，去除所述復(fù)合材料層疊結(jié)構(gòu)的剩余部分，僅在柵極結(jié)構(gòu)的兩側(cè)留有部分柵極硬掩蔽層。

[示例性實(shí)施例二]

接下來，可以通過后續(xù)工藝完成整個半導(dǎo)體器件的制作，包括：在半導(dǎo)體襯底100上形成完全覆蓋柵極結(jié)構(gòu)101的側(cè)墻材料層，采用側(cè)墻蝕刻(spacer etch)工藝蝕刻所述側(cè)墻材料層，直至露出柵極結(jié)構(gòu)101的頂部，以在柵極結(jié)構(gòu)101的兩側(cè)形成由柵極硬掩蔽層101c和所述側(cè)墻材料層共同構(gòu)成的偏移側(cè)墻；執(zhí)行源/漏區(qū)注入，以分別在NMOS區(qū)和PMOS區(qū)形成源/漏區(qū)；依次形成接觸孔蝕刻停止層和層間介電層，并在所述層間介電層中形成分別連通柵極材料層101b、嵌入式鍺硅層104和嵌入式碳硅層106的接觸孔；在通過所述接觸孔露出的柵極材料層101b、嵌入式鍺硅層104和嵌入式碳硅層106的頂部形成硅化物層；在所述接觸孔中形成接觸塞；形成多個互連金屬層，通常采用雙大馬士革工藝來完成；形成金屬焊盤，用于后續(xù)實(shí)施器件封裝時的引線鍵合。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。