1.一種集成電路(IC)器件，包括：
第一鰭型有源區(qū)，在基板的第一區(qū)中從所述基板突出，所述第一鰭型有源區(qū)具有在第一方向上的第一寬度；
第二鰭型有源區(qū)，在所述基板的第二區(qū)中從所述基板突出，所述第二鰭型有源區(qū)具有在所述第一方向上的第二寬度，其中所述第二寬度小于所述第一寬度；和
區(qū)域間臺(tái)階部，在底表面上的所述第一區(qū)和所述第二區(qū)之間的界面處，所述區(qū)域間臺(tái)階部是所述基板的在所述第一鰭型有源區(qū)和所述第二鰭型有源區(qū)之間的部分。
2.如權(quán)利要求1所述的集成電路器件，其中所述第一鰭型有源區(qū)具有與所述第二鰭型有源區(qū)的溝道區(qū)不同的導(dǎo)電類型的溝道區(qū)。
3.如權(quán)利要求1所述的集成電路器件，其中所述第一區(qū)包括NMOS晶體管區(qū)，所述第二區(qū)包括PMOS晶體管區(qū)。
4.如權(quán)利要求1所述的集成電路器件，其中所述區(qū)域間臺(tái)階部、所述第一鰭型有源區(qū)和所述第二鰭型有源區(qū)彼此平行延伸。
5.如權(quán)利要求1所述的集成電路器件，其中所述底表面包括在所述基板上的所述第一區(qū)中處于第一水平的第一底部單元和在所述基板上的所述第二區(qū)中處于第二水平的第二底部單元，其中所述第二水平不同于所述第一水平，和
所述區(qū)域間臺(tái)階部沿著所述第一底部單元和所述第二底部單元之間的界面延伸。
6.如權(quán)利要求1所述的集成電路器件，其中在所述第一方向上從所述區(qū)域間臺(tái)階部到所述第一鰭型有源區(qū)的第一距離不同于在所述第一方向上從所述區(qū)域間臺(tái)階部到所述第二鰭型有源區(qū)的第二距離。
7.如權(quán)利要求1所述的集成電路器件，其中所述第一區(qū)包括NMOS晶體管區(qū)，所述第二區(qū)包括PMOS晶體管區(qū)，和
在所述第一方向上從所述區(qū)域間臺(tái)階部到所述第一鰭型有源區(qū)的第一距離大于從所述區(qū)域間臺(tái)階部到所述第二鰭型有源區(qū)的第二距離。
8.如權(quán)利要求1所述的集成電路器件，其中在所述基板上，所述第二鰭型有源區(qū)的最低部分位于比所述第一鰭型有源區(qū)的最低部分低的水平。
9.如權(quán)利要求1所述的集成電路器件，其中所述第二鰭型有源區(qū)的最遠(yuǎn)離所述基板的第二尖端部分處于與所述第一鰭型有源區(qū)的最遠(yuǎn)離所述基板的第一尖端部分相同的水平或者處于比所述第一尖端部分低的水平。
10.如權(quán)利要求1所述的集成電路器件，其中所述第一鰭型有源區(qū)和所述第二鰭型有源區(qū)每個(gè)在第三方向上從所述基板突出，和
在所述第三方向上，所述第一鰭型有源區(qū)的高度大于所述第二鰭型有源區(qū)的高度。
11.如權(quán)利要求1所述的集成電路器件，其中所述第一鰭型有源區(qū)包括第一插入層，所述第一插入層包括與形成所述第一鰭型有源區(qū)的剩余部分的材料不同的材料，和
所述第二鰭型有源區(qū)包括第二插入層，所述第二插入層包括與形成所述第二鰭型有源區(qū)的剩余部分的材料不同的材料。
12.如權(quán)利要求11所述的集成電路器件，其中所述第一鰭型有源區(qū)的所述第一插入層包括鍺(Ge)，所述第一鰭型有源區(qū)的除所述第一插入層之外的剩余部分包括硅(Si)，和
所述第二鰭型有源區(qū)的所述第二插入層包括鍺，所述第二鰭型有源區(qū)的除所述第二插入層之外的剩余部分包括硅。
13.如權(quán)利要求1所述的集成電路器件，還包括器件隔離層，填充所述第一鰭型有源區(qū)和所述第二鰭型有源區(qū)之間的間隔，
其中所述器件隔離層包括：
第一應(yīng)力源襯墊，在所述第一鰭型有源區(qū)的第一側(cè)壁上并施加第一應(yīng)力到所述第一鰭型有源區(qū)；和
第二應(yīng)力源襯墊，在所述第二鰭型有源區(qū)的第二側(cè)壁上并施加第二應(yīng)力到所述第二鰭型有源區(qū)，所述第二側(cè)壁面對(duì)所述第一鰭型有源區(qū)的所述第一側(cè)壁，其中所述第二應(yīng)力不同于所述第一應(yīng)力。
14.如權(quán)利要求13所述的集成電路器件，其中所述第一區(qū)包括NMOS晶體管區(qū)，所述第二區(qū)包括PMOS晶體管區(qū)，所述第一應(yīng)力是張應(yīng)力，所述第二應(yīng)力是壓應(yīng)力。
15.如權(quán)利要求13所述的集成電路器件，其中所述第一鰭型有源區(qū)和所述第二鰭型有源區(qū)的每個(gè)在第三方向上從所述基板突出，和
在所述第一應(yīng)力源襯墊和所述第二應(yīng)力源襯墊之間的界面在所述第三方向上與所述區(qū)域間臺(tái)階部對(duì)準(zhǔn)。
16.如權(quán)利要求1所述的集成電路器件，還包括在與所述第一鰭型有源區(qū)和所述第二鰭型有源區(qū)的延伸方向交叉的方向上在所述第一鰭型有源區(qū)和所述第二鰭型有源區(qū)上延伸的柵線，
其中所述柵線包括：
第一柵線，在所述第一區(qū)中的所述第一鰭型有源區(qū)上并具有第一導(dǎo)電層層疊結(jié)構(gòu)；和
第二柵線，在所述第二區(qū)中的所述第二鰭型有源區(qū)上并具有第二導(dǎo)電層層疊結(jié)構(gòu)，
其中所述第一導(dǎo)電層層疊結(jié)構(gòu)不同于所述第二導(dǎo)電層層疊結(jié)構(gòu)。
17.如權(quán)利要求16所述的集成電路器件，其中所述第一鰭型有源區(qū)和所述第二鰭型有源區(qū)的每個(gè)在第三方向上從所述基板突出，和
在所述第一柵線和所述第二柵線之間的界面在所述第三方向上與所述區(qū)域間臺(tái)階部對(duì)準(zhǔn)。
18.如權(quán)利要求16所述的集成電路器件，還包括器件隔離層，所述器件隔離層包括在所述第一鰭型有源區(qū)的第一側(cè)壁上并施加第一應(yīng)力到所述第一鰭型有源區(qū)的第一應(yīng)力源襯墊和在所述第二鰭型有源區(qū)的第二側(cè)壁上并施加第二應(yīng)力到所述第二鰭型有源區(qū)的第二應(yīng)力源襯墊，所述第二側(cè)壁面對(duì)所述第一鰭型有源區(qū)的所述第一側(cè)壁，其中所述第二應(yīng)力不同于所述第一應(yīng)力，
其中所述區(qū)域間臺(tái)階部、在所述第一應(yīng)力源襯墊和所述第二應(yīng)力源襯墊之間的界面、以及在所述第一柵線和所述第二柵線之間的界面對(duì)準(zhǔn)。
19.一種集成電路(IC)器件，包括：
基板，具有彼此相鄰的第一區(qū)和第二區(qū)；
多個(gè)第一鰭型有源區(qū)，在所述第一區(qū)中從所述基板突出并彼此平行延伸；
多個(gè)第二鰭型有源區(qū)，在所述第二區(qū)中從所述基板突出并彼此平行延伸，每個(gè)第二鰭型有源區(qū)在第一方向上具有比所述多個(gè)第一鰭型有源區(qū)中任意一個(gè)的寬度小的寬度；和
區(qū)域間隔離區(qū)，具有在所述基板的底表面上的所述第一區(qū)和所述第二區(qū)之間的界面處的區(qū)域間臺(tái)階部，所述區(qū)域間臺(tái)階部在所述多個(gè)第一鰭型有源區(qū)和所述多個(gè)第二鰭型有源區(qū)之間。
20.如權(quán)利要求19所述的集成電路器件，其中所述多個(gè)第一鰭型有源區(qū)和所述多個(gè)第二鰭型有源區(qū)彼此平行延伸使得所述區(qū)域間臺(tái)階部在所述多個(gè)第一鰭型有源區(qū)和所述多個(gè)第二鰭型有源區(qū)之間，和
所述多個(gè)第一鰭型有源區(qū)和所述多個(gè)第二鰭型有源區(qū)在所述第一方向上具有均勻的節(jié)距。
21.如權(quán)利要求19所述的集成電路器件，其中所述多個(gè)第一鰭型有源區(qū)和所述多個(gè)第二鰭型有源區(qū)彼此平行延伸使得所述區(qū)域間臺(tái)階部在所述多個(gè)第一鰭型有源區(qū)和所述多個(gè)第二鰭型有源區(qū)之間，和
在所述第一方向上，所述區(qū)域間隔離區(qū)的寬度大于所述多個(gè)第一鰭型有源區(qū)中相鄰的第一鰭型有源區(qū)之間的第一間隔并且大于所述多個(gè)第二鰭型有源區(qū)中相鄰的第二鰭型有源區(qū)之間的第二間隔。
22.如權(quán)利要求19所述的集成電路器件，其中從所述區(qū)域間臺(tái)階部到所述多個(gè)第一鰭型有源區(qū)的第一距離大于從所述區(qū)域間臺(tái)階部到所述多個(gè)第二鰭型有源區(qū)的第二距離。
23.如權(quán)利要求19所述的集成電路器件，其中所述底表面包括在所述基板的所述第一區(qū)中設(shè)置在第一水平的第一底部單元和在所述基板的所述第二區(qū)中設(shè)置在第二水平的第二底部單元，其中所述第二水平不同于所述第一水平，
其中所述多個(gè)第一鰭型有源區(qū)從所述第一底部單元突出和第一高度一樣多，所述多個(gè)第二鰭型有源區(qū)從所述第二底部單元突出和第二高度一樣多，其中所述第二高度大于所述第一高度。
24.如權(quán)利要求19所述的集成電路器件，還包括：
第一器件隔離層，在所述第一區(qū)中的所述多個(gè)第一鰭型有源區(qū)的每個(gè)的兩個(gè)側(cè)壁上；和
第二器件隔離層，在所述第二區(qū)中的所述多個(gè)第二鰭型有源區(qū)的每個(gè)的兩個(gè)側(cè)壁上，
其中在所述第一器件隔離層和所述第二器件隔離層之間的界面垂直地交疊所述區(qū)域間臺(tái)階部。
25.如權(quán)利要求24所述的集成電路器件，其中深溝槽在所述基板的所述第一區(qū)中并與所述區(qū)域間臺(tái)階部間隔開(kāi)使得所述多個(gè)第一鰭型有源區(qū)在所述深溝槽和所述區(qū)域間臺(tái)階部之間，
所述深溝槽具有在第一水平上延伸的第一底表面，所述第一底表面低于所述第一器件隔離層的底表面，和
所述第二器件隔離層的底表面具有在所述第二區(qū)中在第二水平上延伸的第二底表面，所述第二水平等于或低于所述第一水平。