本說明書涉及驅(qū)動電路。

一個或多個實(shí)施例可以涉及用于例如在高電壓半橋開關(guān)電路中使用的驅(qū)動電路。

背景技術(shù)：

高電壓(HV)半橋開關(guān)電路可以用在各種應(yīng)用中，諸如例如電機(jī)驅(qū)動、用于熒光燈的電子鎮(zhèn)流器和供應(yīng)。這樣的半橋電路可以采用跨HV電軌DC電壓供應(yīng)放置的成對的圖騰式連接的開關(guān)元件(例如功率MOSFET、IGBT、FET和GaN器件)。

鑒于各種可能的應(yīng)用，尋求一種驅(qū)動電路的持續(xù)改進(jìn)。

技術(shù)實(shí)現(xiàn)要素：

一個或多個實(shí)施例涉及具有以下公開內(nèi)容中給出的特征的驅(qū)動電路。

一個或多個實(shí)施例還可以涉及對應(yīng)的集成電路以及對應(yīng)的器件(例如高電壓半橋開關(guān)電路)。

權(quán)利要求形成本文中提供的一個或多個實(shí)施例的公開內(nèi)容的組成部分。

一個或多個實(shí)施例可以包括用于借助于例如集成的高電壓耗盡晶體管實(shí)現(xiàn)電容充電的電路，晶體管被控制為用作高電壓和超低(前向)電壓降二極管。

一個或多個實(shí)施例可以包括MOS耗盡晶體管(諸如例如橫向擴(kuò)散的金屬氧化物半導(dǎo)體或LDMOS)作為這類晶體管。

在一個或多個實(shí)施例中，這類晶體管可以集成在隔離阱口袋中，該隔離阱口袋在高電壓供應(yīng)與集成電路接地電勢之間維持高電壓應(yīng) 力。

在一個或多個實(shí)施例中，等同的自舉(bootstrap)二極管電路可以包括第一(例如高電壓LDMOS耗盡)晶體管和第二(例如高電壓LDMOS耗盡)晶體管，第一晶體管可以用作高電壓共源共柵器件，第二晶體管可以用作用于低電壓感測比較器的區(qū)耦合晶體管，兩個晶體管具有公共的漏極、本體和柵極，但是具有不同的源極端子。

在一個或多個實(shí)施例中，晶體管漏極可以與高側(cè)供應(yīng)節(jié)點(diǎn)耦合，而柵極可以直接與低側(cè)供應(yīng)節(jié)點(diǎn)耦合；與晶體管的本體耦合的本體極化電路可以用于例如在各種應(yīng)用條件下避免LDMOS的本征雙極型晶體管的接通。

在一個或多個實(shí)施例中，第一晶體管的源極可以借助于低電壓開關(guān)連接至低側(cè)供應(yīng)節(jié)點(diǎn)，其中這樣的開關(guān)通過在其中低側(cè)柵極驅(qū)動信號為高并且第二晶體管的漏極與低側(cè)電壓供應(yīng)相比為低的階段期間活動的邏輯信號來控制。

附圖說明

現(xiàn)在參考附圖僅作為示例來描述一個或多個實(shí)施例，在附圖中：

圖1是半橋開關(guān)電路的示意性表示；

圖2是根據(jù)本公開的一個或多個實(shí)施例的驅(qū)動電路的框圖；

圖3是根據(jù)本公開的一個或多個實(shí)施例的驅(qū)動電路的示例性電路圖；以及

圖4和圖5是集成半導(dǎo)體器件中的一個或多個實(shí)施例的可能集成的例示。

具體實(shí)施方式

在隨后的描述中，說明一個或多個具體細(xì)節(jié)，目的是提供對實(shí)施例的示例的深度理解?？梢栽跊]有這些具體細(xì)節(jié)中的一個或多個的情況下或者在其他方法、組成、材料等的情況下來獲得這些實(shí)施例。在其他情況下，沒有詳細(xì)說明或描述已知的結(jié)構(gòu)、材料或操作，以免模 糊示例的某些方面。

本描述的框架中對“實(shí)施例”或“一個實(shí)施例”的提及意圖表示關(guān)于該示例描述的特定的配置、結(jié)構(gòu)或特性被包括在至少一個實(shí)施例中。因此，可能在本描述的一個或多個地方出現(xiàn)的諸如“在示例中”或者“在一個實(shí)施例中”等短語不一定指代同一個實(shí)施例。另外，在一個或多個實(shí)施例中，可以按照任何適當(dāng)?shù)捻樞驅(qū)μ囟ǖ臉?gòu)造、結(jié)構(gòu)或特性進(jìn)行組合。

本文中所使用的附圖標(biāo)記僅出于方便的目的而提供，因此沒有定義保護(hù)范圍或者實(shí)施例的范圍。

高電壓半橋開關(guān)電路可以用在各種應(yīng)用中，諸如電機(jī)驅(qū)動、用于熒光燈的電子鎮(zhèn)流器和功率供應(yīng)。

諸如例如US5883547(EP 0743752B1與其對應(yīng))、US6031412 A、US6060948A、US6075391A和WO94/27370A1等文檔通常是現(xiàn)有技術(shù)的例示。

半橋電路可以采用跨高電壓(HV)電軌DC電壓功率供應(yīng)放置的成對的圖騰式連接的開關(guān)元件(例如功率MOSFET、IGBT、FET和GaN器件)。

例如，傳統(tǒng)的半橋開關(guān)電路可以包括：

第一功率晶體管和第二功率晶體管，在圖騰式配置中在負(fù)載節(jié)點(diǎn)處彼此耦合，例如其中第一晶體管的源極和第二晶體管的漏極在負(fù)載節(jié)點(diǎn)處互連；

HV電軌DC電壓源，電連接至第一晶體管的漏極和第二晶體管的源極；

柵極驅(qū)動緩沖器，電耦合至晶體管的柵極，以便供應(yīng)控制信號從而導(dǎo)通和關(guān)斷晶體管；以及

DC電壓供應(yīng)，以便向功率器件提供電功率。

在操作條件下，成對中的晶體管被“正相反地”控制(即交替地接通和斷開)，使得它們在不在同一時間導(dǎo)通。以此方式，負(fù)載節(jié)點(diǎn)處的電壓(也就是連接至負(fù)載的輸出節(jié)點(diǎn))不固定，而是可以變?yōu)? HV電軌DC電壓源的電壓電平或零伏特，這取決于兩個晶體管中的哪個在給定時刻導(dǎo)通。

可以使用自舉技術(shù)來推導(dǎo)關(guān)于HV電軌DC電壓源浮動的DC電壓供應(yīng)。

圖1的框圖是這樣的方法的例示。

在圖1的框圖中，半橋布置HB可以包括在圖騰式配置中耦合的第一功率開關(guān)PW1和第二功率開關(guān)PW2(例如功率晶體管，諸如功率MOSFET)，其中第一晶體管PW1的源極和第二晶體管PW2的漏極在負(fù)載節(jié)點(diǎn)OUT處互連并且HV電軌DC電壓源電連接至第一晶體管的漏極和第二晶體管的源極。被相應(yīng)高側(cè)和低側(cè)控制信號HIN和LIN驅(qū)動的柵極驅(qū)動緩沖器HS-DRV(高側(cè))和LS_DRV(低側(cè))耦合(例如在HVG和LVG處)至晶體管PW1、PW2的柵極(控制電極)，以便供應(yīng)控制信號從而將晶體管導(dǎo)通和關(guān)斷。

在一個或多個實(shí)施例中，高電壓二極管DB可以連接在DC電壓供應(yīng)VCC與BOOT電壓引腳之間。二極管DB和電容器CB因此可以用于根據(jù)LS_DRV電壓供應(yīng)(VCC)推導(dǎo)關(guān)于HV電軌DC電壓源浮動的HS_DRV電壓供應(yīng)(VBO)。

當(dāng)?shù)诙w管PW2導(dǎo)通時，負(fù)載節(jié)點(diǎn)OUT有效地連接至低壓(例如零伏特——接地GND)并且高電壓節(jié)點(diǎn)DB使得電流能夠從DC電源(VCC)流向電容器CB，從而將電容器充電至大致DC電源的電壓電平。當(dāng)?shù)诙w管PW2關(guān)斷并且第一晶體管PW1導(dǎo)通時，負(fù)載節(jié)點(diǎn)OUT處的電壓呈現(xiàn)大致HV電軌DC電壓供應(yīng)的電壓電平，這引起二極管DB被反向偏置，而沒有電流從DC電源流向電容器CB。當(dāng)二極管DB保持反向偏置時，電容器中存儲的電荷向緩沖器供應(yīng)HS-DRV。然而，電容器CB出于僅在有限的時間內(nèi)供應(yīng)這樣的電壓的位置，使得第一晶體管PW1關(guān)斷并且第二晶體管PW2導(dǎo)通以便在電容器CB上重新存儲電荷。

在包括用于驅(qū)動離散功率器件的輸出級的集成電路中或者在集成在包含驅(qū)動電路裝置和控制電路裝置二者的同一芯片中的集成電 路中，可以采用自舉功能，以便促進(jìn)提供功率器件的驅(qū)動級的適當(dāng)?shù)墓?yīng)。

這些類型的系統(tǒng)可以使用高電壓LDMOS晶體管，而非PN結(jié)，用于實(shí)現(xiàn)自舉二極管以便促進(jìn)OUT端子的快速切換行為。

在某些實(shí)現(xiàn)中，集成的LDMOS晶體管可以提供自舉二極管行為。例如，LDMOS柵極和源極端子對于外部電壓供應(yīng)而言可以是公共的(即彼此短路)并且連接到該外部電壓供應(yīng)。這樣的拓?fù)浣Y(jié)構(gòu)促進(jìn)從LDMOS的源極端子到漏極端子獲取單向電流路徑，其中VGS保持在零V并且其中提供復(fù)雜的本體端子極化電路裝置以避免在漏極端子的快速擺動期間觸發(fā)集成在LDMOS結(jié)構(gòu)中的本征的雙極型晶體管。

這一方法的缺點(diǎn)可以在于VCC引腳與BOOT引腳之間的等同二極管的前向電壓降。其可以高于1V，因?yàn)榈韧O管的前向電壓降可以等于LDMOS的門限電壓，LDMOS的門限電壓取決于工藝參數(shù)以及LDMOS源極和本體端子之間的正電壓降。US6075391A(已經(jīng)引用)中提出的結(jié)構(gòu)可以被適配以便控制高電壓LDMOS，從而避免本征的雙極型晶體管的觸發(fā)以及減小等同二極管的正向電壓降。

在這種情況下，可以借助于充電泵從VCC源電壓獲取集成LDMOS的柵極的驅(qū)動電壓，以便在低側(cè)功率器件導(dǎo)通并且因此OUT引腳(輸出端子)為大約零伏特時導(dǎo)通LDMOS。在各種條件下，設(shè)置在源極端子與外部低側(cè)電壓供應(yīng)之間的齊納二極管可以保護(hù)LDMOS本體源極結(jié)并且抑制從集成的LDMOS晶體管漏極到供應(yīng)節(jié)點(diǎn)VCC的電流路徑。這一反向電流可能破壞器件或者在任何情況下對自舉電容器放電。最終，可以使用用于本體端子的適當(dāng)?shù)臉O化電路以避免觸發(fā)集成在LDMOS結(jié)構(gòu)中的本征的雙極型晶體管。

這一方法的缺點(diǎn)可以在于LDMOS關(guān)斷電路的復(fù)雜性以及由于相當(dāng)笨重的電荷泵電容器的存在而導(dǎo)致的LDMOS柵極端子控制電路的高的面積消耗。例如，這樣的架構(gòu)可以僅在低側(cè)控制信號為高時在VCC與自舉引腳之間呈現(xiàn)大約700mV(理想二極管)的等同二極管前向電壓降并且由于電荷泵柵極控制電路限制而持續(xù)有限的時間。

觀察到，在例如5V或更低的驅(qū)動級的最小電壓供應(yīng)方面SiC和GaN功率器件技術(shù)和嚴(yán)格的約束的連續(xù)改進(jìn)可以極大地減小連接在VCC與(BOOT)引腳之間的等同的集成二極管的正向電壓降。

如圖2中例示的一個或多個實(shí)施例可以通過節(jié)省面積占用來解決VCC與VBO(穩(wěn)定狀態(tài)條件下二極管DB上的電壓)之間的適當(dāng)?shù)碾妷翰畹膯栴}，以便克服對高電壓柵極驅(qū)動IC研究的限制。

圖2中使用相同的附圖標(biāo)記以便表示已經(jīng)結(jié)合圖1介紹的部分或元素。在此為了簡潔而不重復(fù)對應(yīng)的描述；這可以適用于以下事實(shí)：兩個開關(guān)(例如晶體管)PW1、PW2可以被“正好相反地”控制(也就是交替地接通和斷開)使得它們不同時導(dǎo)通以導(dǎo)電。

在圖2中例示的一個或多個實(shí)施例中，可以用經(jīng)由兩個高電壓、例如下面詳述的耗盡LDMOS晶體管LD1、LD2提供的類二極管傳導(dǎo)路徑來取代IC的VCC與BOOT引腳之間的圖1的自舉二極管DB。在一個或多個實(shí)施例中，這些晶體管可以集成在隔離的阱口袋中，隔離的阱口袋可以維持高電壓供應(yīng)與例如集成電路的接地電勢之間的高電壓應(yīng)力。

圖2因此是用于在對供應(yīng)電容器CB充電以驅(qū)動(例如在HS_DRV)功率開關(guān)(諸如PW1)時在DC電壓供應(yīng)端子VCC與自舉端子BOOT之間提供高電壓、低(前向電壓)降的類二極管傳導(dǎo)路徑的電路的一個或多個實(shí)施例的例示，其中電容器CB設(shè)置在自舉端子BOOT與輸出端子OUT之間，其中輸出端子OUT在低壓(諸如GND)與高電壓DC電壓(諸如HV電軌)之間交替地可切換(例如經(jīng)由PW1和PW2)。

在圖2中例示的一個或多個實(shí)施例中，等同的自舉二極管電路可以包括高電壓(例如LDMOS耗盡晶體管LD1，其可以用作高電壓共源共柵器件)以及第二高電壓(例如LDMOS耗盡晶體管LD2，其可以用作高電壓BOOT端子與低壓感測比較器CMP之間的去耦合晶體管)。

在一個或多個實(shí)施例中，晶體管LD1和LD2可以具有公共柵極 G(控制端子)、本體B和漏極D(也就是與自舉端子BOOT的公共耦合端子)。

在一個或多個實(shí)施例中，兩個晶體管LD1和LD2可以具有不同的源極(也就是電流發(fā)射極)端子。

在一個或多個實(shí)施例中，LD1和LD2的漏極可以與高側(cè)供應(yīng)節(jié)點(diǎn)BOOT耦合，而柵極可以與低側(cè)供應(yīng)節(jié)點(diǎn)VCC耦合。

在一個或多個實(shí)施例中，可以設(shè)置與晶體管的本體耦合的本體極化電路，例如以在各種應(yīng)用條件下避免LDMOS本征的雙極型晶體管的不期望的接通。

在一個或多個實(shí)施例中，LD1的源極可以借助于設(shè)置在DC電壓供應(yīng)VCC與LD1的源極端子之間的低壓開關(guān)SW來與低側(cè)供應(yīng)節(jié)點(diǎn)VCC耦合。

在一個或多個實(shí)施例中，LD2的源極可以與低電壓比較器CMP的非反相輸入耦合，低電壓比較器CMP的反相輸入與VCC耦合。

在一個或多個實(shí)施例中，控制邏輯CL可以(僅)在低側(cè)功率器件(圖1中的PW2)導(dǎo)通時并且在BOOT電壓低于低電壓比較器CMP通過高電壓耗盡LDMOS晶體管LD2感測的VCC電壓供應(yīng)時導(dǎo)通低壓開關(guān)SW，高電壓耗盡LDMOS晶體管LD2具有從高電壓去耦合的功能。

在一個或多個實(shí)施例中，控制邏輯CL的輸入可以包括低側(cè)控制信號LIN(也參見圖1)和啟用信號EN，其中目的是在安全條件下放置二極管。

在一個或多個實(shí)施例中，第一晶體管LD1和第二晶體管LD2的本體B可以與本體極化電路Vb耦合，以對抗其中的本征的雙極型晶體管的接通。

在一個或多個實(shí)施例中，鉗位元件CP可以設(shè)置在LD1的本體(與LD2公共)與接地GND之間。

圖3的圖示出了用于提供LD2源電壓端子和VCC電壓供應(yīng)比較器CMP的可能的實(shí)現(xiàn)的各種低壓晶體管M1-M6，其中使用相同的附 圖標(biāo)記以便表示已經(jīng)結(jié)合圖1和圖2介紹的部分和元素。

在可能的實(shí)現(xiàn)中，圖2的比較器CMP可以借助于公共柵極差分對(M1和M2)來實(shí)現(xiàn)，其中電流生成器(M4、M5和M6-電流IB)和啟用開關(guān)M3由低側(cè)控制信號LIN來驅(qū)動以便減小BOOT引腳與GND引腳之間的電流消耗。

在一個或多個實(shí)施例中，當(dāng)?shù)蛡?cè)控制信號LIN(也參見圖1)為高(信號EN與LIN進(jìn)行AND)時，比較器CMP被啟用(例如信號EN和信號LIN進(jìn)行AND組合)，并且M2和M3的漏極之間的VSNS信號將僅在BOOT電壓端子以及LD2源電壓端子低于VCC電壓供應(yīng)時變低。

在一個或多個實(shí)施例中，在LIN為低并且VSNS為低的情況下，開關(guān)SW可以激活VCC引腳與BOOT引腳之間的雙向電流路徑，從而產(chǎn)生VCC＝VBOOT。在這些操作條件下，VCC與BOOT之間的等同結(jié)構(gòu)基本上是電阻器。

否則，可以打開開關(guān)SW，其中自動抑制BOOT與VCC之間的電流路徑，這可以促進(jìn)避免對IC的損壞并且保留自舉電容器CB中存儲的電荷。

在開關(guān)SW打開的情況下，仍然可以借助于開關(guān)SW的本征二極管來提供VCC引腳與BOOT引腳之間的單向電流路徑，即使低側(cè)功率器件(圖1中的PW2)關(guān)斷。在這種情況下，VCC引腳與BOOT引腳之間的等同二極管的前向電壓降為大約700mV。

在一個或多個實(shí)施例中，在各種操作條件下，本文中例示的電路架構(gòu)可以在VCC引腳與BOOT引腳之間具有低的(前向)電壓降二極管行為。

在一個或多個實(shí)施例中，在同一隔離阱口袋中集成高電壓耗盡LDMOS以感測BOOT引腳的可能性可以使得能夠在自舉電容CB的充電階段的結(jié)束將VCC與VBO之間的電壓降降為零。

在一個或多個實(shí)施例中，高電壓耗盡MOS可以集成在HV浮動口袋的相同的隔離環(huán)中，如圖4和圖5中示意性地圖示的那樣。

圖4包括兩個部分，其被表示為高電壓(HV)浮動阱和集成的高電壓耗盡MOS的可能實(shí)現(xiàn)的a)和b)示例。

圖5是沿著圖4的線V-V'(兩個部分)的橫截面視圖。

在圖4的兩個部分中，以下附圖標(biāo)記適用：

10：浮動口袋

12：高電壓隔離

14：電平移位器

16：耗盡MOS

18：感測耗盡MOS

在圖5中，以下附圖標(biāo)記適用：

20：P襯底

22：N外延

24：高電壓N阱

26：P+隔離

28：P阱

30：浮動阱

32：襯底

34：N耗盡

S：源極

D：漏極

G：柵極

B：本體

在一個或多個實(shí)施例中，N耗盡注入34可以在漏極D(N+/HVWELL)與源極S(N+)之間建立用于電子的傳導(dǎo)路徑。這一傳導(dǎo)路徑可以通過柵極G的、低于源極S的正確極化來被抑制。

可以集成對自舉電容器CB充電的耗盡MOS 16以及用作BOOT電壓和低壓感測電路裝置之間的去耦合晶體管的感測耗盡MOS 18二者。這兩個耗盡MOS的漏極可以共享并且物理連接至浮動口袋10。兩個耗盡MOS 16、18的門限電壓可以通過構(gòu)造來對準(zhǔn)。

一個或多個實(shí)施例因此可以在二極管(例如圖1中的DB)的放置時使用，以便在對供應(yīng)電容器充電以驅(qū)動功率開關(guān)時在DC電壓供應(yīng)端子與自舉端子之間提供高電壓低壓降的類二極管傳導(dǎo)路徑，其中電容器設(shè)置在自舉端子與輸出端子之間，輸出端子在低壓(例如GND)與高電壓DC電壓(例如HV電軌)之間交替地可切換。

在一個或多個實(shí)施例中，電路可以包括第一晶體管和第二晶體管(例如LD1、LD2)，其中第一晶體管設(shè)置在自舉端子與DC電壓供應(yīng)端子之間的共源共柵布置中，并且第二晶體管耦合在BOOT端子與(低壓)感測比較器(例如CMP)之間，其中上述感測比較器設(shè)置在第二晶體管(LD2)與上述DC電壓供應(yīng)端子(VCC)之間。

在一個或多個實(shí)施例中，第一晶體管和第二晶體管可以具有與DC電壓供應(yīng)端子耦合的公共控制端子(例如柵極G)以及耦合至自舉端子的公共耦合端子(例如漏極D)。

在一個或多個實(shí)施例中，第一晶體管和第二晶體管可以具有公共本體。

在一個或多個實(shí)施例中，第一晶體管可以具有經(jīng)由開關(guān)與低壓DC電壓供應(yīng)端子耦合的源極(也就是電流發(fā)射極)端子，當(dāng)耦合至自舉端子的第一晶體管的端子(例如漏極)與DC電壓供應(yīng)端子相比較低時，開關(guān)可激活。

在一個或多個實(shí)施例中，可以設(shè)置比較器，用于借助于第二晶體管將自舉端子處的電壓與DC低壓供應(yīng)端子處的電壓相比較并且根據(jù)比較激活開關(guān)。

在一個或多個實(shí)施例中，第一晶體管和第二晶體管可以包括耗盡晶體管。

在一個或多個實(shí)施例中，第一晶體管和第二晶體管可以包括MOS晶體管、可選地包括LDMOS晶體管。

在一個或多個實(shí)施例中，第一晶體管和第二晶體管可以包括LDMOS耗盡晶體管。

在一個或多個實(shí)施例中，第一晶體管和第二晶體管的本體(例如 B)可以與本體極化電路耦合，以抵消本體極化電路中的本征雙極型晶體管的接通。

在一個或多個實(shí)施例中，第一晶體管和第二晶體管可以集成在集成半導(dǎo)體電路的隔離阱口袋中。

在一個或多個實(shí)施例中，諸如例如半橋開關(guān)器件等器件可以包括：

用于驅(qū)動功率開關(guān)(例如PW1)的電容器，其中電容器設(shè)置在自舉端子與輸出端子之間，輸出端子在低壓(例如GND)與高電壓DC電壓(例如HV電軌)之間交替地可切換。

根據(jù)一個或多個實(shí)施例的用于在對供應(yīng)電容器充電時在DC電壓供應(yīng)端子與自舉端子之間提供高電壓低壓降的類二極管傳導(dǎo)路徑的驅(qū)動電路。

一個或多個實(shí)施例可以包括另外的功率開關(guān)(例如PW2)以在低壓(例如GND)與高電壓DC電壓(例如HV電軌)之間切換輸出端子，其中功率開關(guān)和另外的功率開關(guān)被配置成交替地接通和斷開(也就是避免了它們可能同時導(dǎo)通)。

在沒有偏離潛在原理的情況下，細(xì)節(jié)和實(shí)施例關(guān)于已經(jīng)被描述僅作為示例的內(nèi)容可以發(fā)生變化、甚至是很明顯的變化，而沒有偏離保護(hù)范圍。

保護(hù)范圍由所附權(quán)利要求來定義。

以上描述的各種實(shí)施例可以組合以提供另外的實(shí)施例。

可以鑒于以上詳述的描述對實(shí)施例做出這些和其他變化?？傊?，在以下權(quán)利要求中，所使用的術(shù)語不應(yīng)當(dāng)被理解為將權(quán)利要求限于說明書和權(quán)利要求中公開的具體實(shí)施例，而是應(yīng)當(dāng)被理解為包括所有可能的實(shí)施例連同這樣的權(quán)利要求有權(quán)享有的等同方案的整個范圍。因此，權(quán)利要求不受本公開內(nèi)容的限制。