技術(shù)領(lǐng)域

本公開涉及半導(dǎo)體裝置，具體地講，涉及高速半導(dǎo)體模塊。

背景技術(shù)：

在數(shù)據(jù)處理系統(tǒng)(例如，計(jì)算機(jī)或通信系統(tǒng))中，具有多個(gè)半導(dǎo)體封裝件的半導(dǎo)體模塊通常設(shè)置在模塊板上。從半導(dǎo)體封裝件傳輸或傳輸?shù)桨雽?dǎo)體封裝件的信號的延遲時(shí)間取決于與模塊板的連接器的距離，或和與模塊板的連接器的距離成比例，因此，半導(dǎo)體模塊可能遭受減小的處理速度或信號失真。為了克服這些技術(shù)問題，正在研究各種半導(dǎo)體模塊結(jié)構(gòu)。

技術(shù)實(shí)現(xiàn)要素：

一些實(shí)施例包括半導(dǎo)體模塊，所述半導(dǎo)體模塊包括：模塊基底，具有電連接元件；至少一個(gè)半導(dǎo)體封裝件，設(shè)置在模塊基底上，所述至少一個(gè)半導(dǎo)體封裝件包括多個(gè)半導(dǎo)體芯片；連接區(qū)域，將半導(dǎo)體封裝件電連接到模塊基底，其中，連接區(qū)域包括：第一區(qū)域，在半導(dǎo)體封裝件的半導(dǎo)體芯片的第一芯片的數(shù)據(jù)信號端子與模塊基底之間電連接；第二區(qū)域，在半導(dǎo)體封裝件的半導(dǎo)體芯片的第二芯片的數(shù)據(jù)信號端子與模塊基底之間電連接；第三區(qū)域，在半導(dǎo)體封裝件的第一芯片和第二芯片兩者的指令/地址信號端子與模塊基底之間電連接，其中，與第三區(qū)域相比，第一區(qū)域更接近于模塊基底的電連接元件。

一些實(shí)施例包括半導(dǎo)體模塊，所述半導(dǎo)體模塊包括：模塊基底；多個(gè)半導(dǎo)體封裝件，在模塊基底上沿第一方向布置；電連接元件，在模塊基底上沿第一方向延伸；其中，半導(dǎo)體封裝件中的每個(gè)包括：封裝基底，具有彼此相對的頂表面和底表面；多個(gè)半導(dǎo)體芯片，設(shè)置在封裝基底的頂表面上并沿與第一方向交叉的第二方向布置；其中：半導(dǎo)體芯片共同安裝在封裝基底的頂表面上；第一方向和第二方向與封裝基底的頂表面平行；第二方向?yàn)檫h(yuǎn)離電連接元件延伸的方向。

一些實(shí)施例包括半導(dǎo)體模塊，所述半導(dǎo)體模塊包括設(shè)置在具有電連接元件的模塊基底上的多個(gè)半導(dǎo)體封裝件，其中，半導(dǎo)體封裝件中的每個(gè)包括：封裝基底，具有彼此相對的底表面和頂表面，所述底表面面對模塊基底；多個(gè)半導(dǎo)體芯片，共同安裝在封裝基底的頂表面上，使得當(dāng)在封裝基底的頂表面上測量時(shí)所述多個(gè)半導(dǎo)體芯片與模塊基底的電連接元件的距離彼此不同；封裝基底的多個(gè)電連接元件，設(shè)置在封裝基底的底表面上以將半導(dǎo)體芯片電連接到模塊基底，其中，封裝基底的所述多個(gè)電連接元件包括：多個(gè)第一連接元件，電連接到半導(dǎo)體芯片的數(shù)據(jù)信號端子；多個(gè)第二連接元件，電連接到半導(dǎo)體芯片的指令/地址信號端子，其中，封裝基底包括：第一連接區(qū)域，設(shè)置在封裝基底的底表面上，并且第一連接元件布置在第一連接區(qū)域上；第二連接區(qū)域，設(shè)置在封裝基底的底表面上，并且第二連接元件布置在第二連接區(qū)域上，其中，第一連接區(qū)域比第二連接區(qū)域更接近于模塊基底的電連接元件。

一些實(shí)施例包括半導(dǎo)體封裝件，所述半導(dǎo)體封裝件包括：封裝基底，包括頂表面和底表面；第一半導(dǎo)體芯片和第二半導(dǎo)體芯片，安裝在封裝基底的頂表面上；多個(gè)數(shù)據(jù)連接元件，設(shè)置在封裝基底的底表面上，并電連接到第一半導(dǎo)體芯片和第二半導(dǎo)體芯片中的每個(gè)的數(shù)據(jù)信號端子；多個(gè)指令/地址連接元件，設(shè)置在封裝基底的底表面上，并電連接到第一半導(dǎo)體芯片和第二半導(dǎo)體芯片中的每個(gè)的指令/地址信號端子；其中，數(shù)據(jù)連接元件比指令/地址連接元件更接近封裝基底的邊緣設(shè)置。

附圖說明

通過下面結(jié)合附圖的簡要描述，將更清楚地理解實(shí)施例。附圖表現(xiàn)如這里描述的非限制性的示例實(shí)施例。

圖1A是示出根據(jù)一些實(shí)施例的半導(dǎo)體模塊的平面圖。

圖1B是示出圖1A的一部分(例如，半導(dǎo)體封裝件)的俯視圖。

圖1C是示出圖1A的一部分(例如，半導(dǎo)體封裝件)的仰視圖。

圖1D是沿圖1C的線IA-IB截取的剖視圖。

圖2A是示出圖1C的改進(jìn)的示例的仰視圖。

圖2B是示出圖1D的改進(jìn)的示例的沿圖2A的線IA'-IB'截取的剖視圖。

圖3A是示出根據(jù)一些實(shí)施例的半導(dǎo)體模塊的平面圖。

圖3B是示出圖3A的一部分(例如，半導(dǎo)體封裝件)的俯視圖。

圖3C是示出圖3A的一部分(例如，半導(dǎo)體封裝件)的仰視圖。

圖3D是沿圖3C的線IC-ID截取的剖視圖。

圖3E和圖3F是示出圖3C的改進(jìn)的示例的俯視圖。

圖4A是示出根據(jù)一些實(shí)施例的半導(dǎo)體模塊的平面圖。

圖4B是示出圖4A的一部分(例如，半導(dǎo)體封裝件)的俯視圖。

圖4C是示出圖4A的一部分(例如，半導(dǎo)體封裝件)的仰視圖。

圖4D是沿圖4C的線IE-IF截取的剖視圖。

圖5A是示出根據(jù)一些實(shí)施例的半導(dǎo)體模塊的平面圖。

圖5B是示出圖5A的一部分(例如，半導(dǎo)體封裝件)的俯視圖。

圖5C是示出圖5A的一部分(例如，半導(dǎo)體封裝件)的仰視圖。

圖5D是沿圖5C的線IG-IH截取的剖視圖。

圖5E是沿圖5C的線II-IJ截取的剖視圖。

具體實(shí)施方式

圖1A是示出根據(jù)一些實(shí)施例的半導(dǎo)體模塊的平面圖。圖1B是示出圖1A的一部分(例如，半導(dǎo)體封裝件)的俯視圖。圖1C是示出圖1A的一部分(例如，半導(dǎo)體封裝件)的仰視圖。圖1D是沿圖1C的線IA-IB截取的剖視圖。

參照圖1A，半導(dǎo)體模塊10可以包括：模塊基底90，具有兩個(gè)相對的表面(例如，頂表面90a和底表面90b)；至少一個(gè)半導(dǎo)體封裝件100，設(shè)置在模塊基底90的頂表面90a上；連接器95，設(shè)置在模塊基底90的頂表面90a的邊緣區(qū)域上。箭頭151和152可以代表在半導(dǎo)體封裝件100與連接器95之間交換的數(shù)據(jù)信號(例如，DQ、DQS、DQSB)的傳輸或路線。如這里所使用的，數(shù)據(jù)信號將由參考符號“DQ1”和/或“DQ2”表示。例如，參考符號“DQ1”可以包括諸如DQ、DQS和DQSB的數(shù)據(jù)信號。相同的情況可以適用于參考符號“DQ2”。

半導(dǎo)體模塊10可以包括存儲(chǔ)器模塊(例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、相變隨機(jī)存取存儲(chǔ)器(PRAM)、磁阻隨機(jī)存取存儲(chǔ)器(MRAM)、鐵電隨機(jī)存取存儲(chǔ)器(FeRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、閃存或電可擦除可編程只讀存儲(chǔ)器(EEPROM)模塊)。例如，半導(dǎo)體模塊10可以包括多個(gè)半導(dǎo)體封裝件100，半導(dǎo)體封裝件100中的每個(gè)可以包括兩個(gè)或更多個(gè)存儲(chǔ)芯片。半導(dǎo)體模塊10還可以包括設(shè)置在模塊基底90的頂表面90a上的緩沖芯片190。緩沖芯片190可以被配置為以緩沖的方式將從外部裝置80(例如，存儲(chǔ)控制器)提供的信號(例如，指令信號(CMD)、地址信號(ADDR)和控制信號(CTRL))提供到半導(dǎo)體封裝件100。外部裝置80可以被配置為使用這樣的信號來控制從半導(dǎo)體封裝件100讀取數(shù)據(jù)和向半導(dǎo)體封裝件100寫入數(shù)據(jù)。箭頭195可以代表從外部裝置80或緩沖芯片190傳輸?shù)桨雽?dǎo)體封裝件100的非數(shù)據(jù)信號(例如，CMD、ADDR和CTRL)的傳輸或路線。為了簡潔起見，非數(shù)據(jù)信號將被稱為“指令/地址信號C/A”。例如，指令/地址信號C/A可以包括指令信號(CMD)、地址信號(ADDR)和控制信號(CTRL)等。

模塊基底90可以具有矩形形狀；例如，模塊基底90的在第一方向X上的長度可以比在與第一方向X垂直的第二方向Y上的長度長。半導(dǎo)體封裝件100可以在第一方向X上彼此分隔開。緩沖芯片190可以設(shè)置在模塊基底90的頂表面90a的中心處或者與中心鄰近的區(qū)域處。連接器95可以包括多個(gè)焊盤，所述多個(gè)焊盤設(shè)置在模塊基底90的頂表面90a的下邊緣區(qū)域上并布置在第一方向X上。

設(shè)置在模塊基底90的頂表面90a上的結(jié)構(gòu)可以與位于模塊基底90的底表面90b上的結(jié)構(gòu)基本相同或相似。例如，半導(dǎo)體模塊10還可以包括設(shè)置在模塊基底90的底表面90b上的多個(gè)半導(dǎo)體封裝件100，在一些實(shí)施例中，半導(dǎo)體模塊10還可以包括設(shè)置在模塊基底90的底表面90b上的緩沖芯片190。

參照圖1B和圖1D，半導(dǎo)體封裝件100可以包括具有兩個(gè)相對表面(例如，頂表面101a和底表面101b)的封裝基底101(例如，印刷電路板)、設(shè)置在封裝基底101的頂表面101a上的至少兩個(gè)芯片堆110和120以及覆蓋芯片堆110和120的模制層103。

第一芯片堆110可以包括堆疊在封裝基底101的頂表面101a上的第一下半導(dǎo)體芯片111和第一上半導(dǎo)體芯片112。第一粘合層113可以設(shè)置在第一下半導(dǎo)體芯片111與封裝基底101之間以及第一下半導(dǎo)體芯片111與第一上半導(dǎo)體芯片112之間。第一下半導(dǎo)體芯片111和第一上半導(dǎo)體芯片112可以彼此電連接和/或通過第一接合布線114電連接到封裝基底101。第一下半導(dǎo)體芯片111和第一上半導(dǎo)體芯片112中的每個(gè)可以包括第一芯片焊盤116，第一接合布線114電連接到第一芯片焊盤116。在一些實(shí)施例中，還可以在第一上半導(dǎo)體芯片112上堆疊至少一個(gè)半導(dǎo)體芯片。

第二芯片堆120可以具有與第一芯片堆110相同或相似的結(jié)構(gòu)。例如，第二芯片堆120可以包括與第一芯片堆110的相應(yīng)結(jié)構(gòu)相似的第二下半導(dǎo)體芯片121、第二上半導(dǎo)體芯片122、第二粘合層123、第二接合布線124和第二芯片焊盤126。

半導(dǎo)體芯片111、112、121和122可以具有相同的結(jié)構(gòu)或者可以是相同的種類；例如，全部的半導(dǎo)體芯片111、112、121和122可以是相同種類的存儲(chǔ)芯片。在一些實(shí)施例中，半導(dǎo)體芯片111、112、121和122中的至少一個(gè)可以被配置為具有彼此不同的結(jié)構(gòu)。盡管僅使用兩個(gè)芯片堆110和120作為示例，但在其他實(shí)施例中，更多個(gè)芯片堆可以類似地安裝在封裝基底101上。

根據(jù)本實(shí)施例，如圖1B所示，第一芯片堆110和第二芯片堆120可以一起安裝在單個(gè)封裝基底101上。第一芯片堆110和第二芯片堆120可以在單個(gè)封裝基底101上在第二方向Y上布置。因此，能夠減小半導(dǎo)體封裝件100的尺寸(例如，在第二方向Y上的長度H1)。第一接合布線114和第二接合布線124中的每個(gè)可以在第一方向X上延伸。這可以能夠減小第一芯片堆110與第二芯片堆120之間的空間，因此，可以進(jìn)一步減小半導(dǎo)體封裝件100的尺寸H1。由于減小半導(dǎo)體封裝件100的尺寸H1，因此能夠減小圖1A的半導(dǎo)體模塊10的在第二方向Y上的尺寸H2。

參照圖1C和圖1D，半導(dǎo)體模塊10可以包括多個(gè)連接區(qū)域110A、120A和130A，多個(gè)連接區(qū)域110A、120A和130A設(shè)置在封裝基底101的底表面101b上并且分別包括用于將半導(dǎo)體封裝件100電連接到模塊基底90的連接元件115、125和135。連接區(qū)域110A、120A和130A可以包括分別作為從半導(dǎo)體封裝件100傳輸和/或向半導(dǎo)體封裝件100傳輸?shù)臄?shù)據(jù)信號DQ1和DQ2的傳輸路徑的第一數(shù)據(jù)連接區(qū)域110A和第二數(shù)據(jù)連接區(qū)域120A、以及作為向半導(dǎo)體封裝件100傳輸指令/地址信號C/A的傳輸路徑的共連接區(qū)域130A。

第一數(shù)據(jù)連接區(qū)域110A可以包括作為在第一芯片堆110與連接器95之間傳輸?shù)牡谝粩?shù)據(jù)信號DQ1的傳輸路徑的多個(gè)第一連接元件115。第一連接元件115可以通過第一接合布線114電連接到第一芯片焊盤116。第一芯片焊盤116中的一些可以是被配置為傳輸和/或接收第一數(shù)據(jù)信號DQ1的數(shù)據(jù)信號端子。第二數(shù)據(jù)連接區(qū)域120A可以包括作為在第二芯片堆120與連接器95之間傳輸?shù)牡诙?shù)據(jù)信號DQ2的傳輸路徑的多個(gè)第二連接元件125。第二連接元件125可以通過第二接合布線124電連接到第二芯片焊盤126。第二芯片焊盤126中的一些可以是被配置為傳輸和/或接收第二數(shù)據(jù)信號DQ2的數(shù)據(jù)信號端子。共連接區(qū)域130A可以包括作為向半導(dǎo)體封裝件100傳輸?shù)闹噶?地址信號C/A的傳輸路徑的多個(gè)第三連接元件135。第三連接元件135可以電連接到第一芯片焊盤116和第二芯片焊盤126。第一芯片焊盤116和第二芯片焊盤126中的一些可以是被配置為傳輸和/或接收指令/地址信號C/A的指令/地址信號端子。第一連接元件至第三連接元件115、125和135可以包括例如設(shè)置在封裝基底101的底表面101b與模塊基底90的頂表面90a之間的焊料突起或焊料球；然而，在其他實(shí)施例中，不同的結(jié)構(gòu)可以用于第一連接元件至第三連接元件115、125和135。

一對第一芯片堆110和第二芯片堆120可以被配置為共享指令/地址信號C/A。這可以能夠減小第三連接元件135的數(shù)量。傳輸?shù)桨雽?dǎo)體封裝件100的指令/地址信號C/A可以通過第三連接元件135中的至少一個(gè)傳輸?shù)降谝恍酒?10和第二芯片堆120中的一個(gè)。例如，指令/地址信號C/A可以傳輸?shù)接傻谌B接元件135中的至少一個(gè)(例如，芯片選擇球)選擇的至少一個(gè)半導(dǎo)體芯片111、112、121和122。數(shù)據(jù)信號DQ1和DQ2可以通過連接元件115和125中的相應(yīng)的連接元件來傳輸?shù)桨雽?dǎo)體芯片111、112、121和122中的相應(yīng)的半導(dǎo)體芯片。

第一數(shù)據(jù)連接區(qū)域110A和第二數(shù)據(jù)連接區(qū)域120A中的每個(gè)可以與第一芯片堆110的至少一部分疊置，共連接區(qū)域130A可以與第二芯片堆120的至少一部分疊置。然而，實(shí)施例不限于此。例如，共連接區(qū)域130A可以與第一芯片堆110的至少一部分疊置。

根據(jù)本實(shí)施例，與共連接區(qū)域130A相比，第一數(shù)據(jù)連接區(qū)域110A和第二數(shù)據(jù)連接區(qū)域120A中的至少一個(gè)可以更靠近連接器95。例如，第一數(shù)據(jù)連接區(qū)域110A和第二數(shù)據(jù)連接區(qū)域120A可以在封裝基底101的底表面101b上在第一方向X上布置并且可以與連接器95鄰近設(shè)置。由于第一數(shù)據(jù)連接區(qū)域110A與連接器95鄰近，因此能夠減小連接器95與電連接到第一連接元件115的第一芯片焊盤116之間的第一路線151的長度。第一路線151的長度的減小可以能夠?qū)崿F(xiàn)第一芯片堆110與連接器95之間的第一數(shù)據(jù)信號DQ1的更快的傳輸或交換。由于第二數(shù)據(jù)連接區(qū)域120A類似地設(shè)置，因此也可以改善第二芯片堆20與連接器95之間的第二數(shù)據(jù)信號DQ2的傳輸或交換。

在一些實(shí)施例中，半導(dǎo)體封裝件100還可以包括第三芯片堆和第三數(shù)據(jù)連接區(qū)域，這里，第三數(shù)據(jù)連接區(qū)域可以作為用于傳輸?shù)降谌酒训牡谌龜?shù)據(jù)信號的信號路徑。與第一芯片堆110和第二芯片堆120一起的第三芯片堆可以布置在第二方向Y上。與第一數(shù)據(jù)連接區(qū)域110A和第二數(shù)據(jù)連接區(qū)域120A一起的第三數(shù)據(jù)連接區(qū)域可以布置在第一方向X上。在一些實(shí)施例中，半導(dǎo)體封裝件100的所有數(shù)據(jù)連接區(qū)域可以沿X方向布置，使得每個(gè)數(shù)據(jù)連接區(qū)域與連接器95鄰近。

如這里所使用的，第一路線151和第二路線152中的每個(gè)可以用于表示“信號傳輸”或“信號傳輸路徑”，但實(shí)施例不限于此。例如，第一路線151可以代表第一連接元件115與連接器95之間的信號線，第二路線152可以代表第二連接元件125與連接器95之間的信號線。

圖2A是示出圖1C的改進(jìn)的示例的仰視圖。圖2B是示出圖1D的改進(jìn)的示例的沿圖2A的線IA'-IB'截取的剖視圖。

參照圖2A，共連接區(qū)域130A和混合數(shù)據(jù)連接區(qū)域140A可以設(shè)置在封裝基底101的底表面101b上。這里，共連接區(qū)域130A可以作為指令/地址信號C/A的傳輸路徑，混合數(shù)據(jù)連接區(qū)域140A可以設(shè)置為與連接器95鄰近，比共連接區(qū)域130A更接近連接器95，并且可以作為數(shù)據(jù)信號DQ1和DQ2的傳輸路徑?；旌蠑?shù)據(jù)連接區(qū)域140A可以包括多個(gè)第一連接元件115和多個(gè)第二連接元件125，多個(gè)第一連接元件115設(shè)置為將第一芯片堆110電連接到連接器95，多個(gè)第二連接元件125設(shè)置為將第二芯片堆120電連接到連接器95。根據(jù)本實(shí)施例，第一連接元件115和第二連接元件125可以混合并且設(shè)置在單個(gè)混合數(shù)據(jù)連接區(qū)域140A中。

參照圖2B，半導(dǎo)體封裝件100可以具有單層結(jié)構(gòu)。例如，半導(dǎo)體封裝件100可以包括設(shè)置在封裝基底101的頂表面101a上的第一下半導(dǎo)體芯片111和第二下半導(dǎo)體芯片121。如先前參照圖1C和圖1D描述的，第一下半導(dǎo)體芯片111和第二下半導(dǎo)體芯片121可以通過接合布線連接到封裝基底101。然而，在其他實(shí)施例中，芯片堆可以用于如上所述的單個(gè)半導(dǎo)體芯片111和121中的一個(gè)或更多個(gè)的位置中。

圖3A是示出根據(jù)一些實(shí)施例的半導(dǎo)體模塊的平面圖。圖3B是示出圖3A的一部分(例如，半導(dǎo)體封裝件)的俯視圖。圖3C是示出圖3A的一部分(例如，半導(dǎo)體封裝件)的仰視圖。圖3D是沿圖3C的線IC-ID截取的剖視圖。圖3E和圖3F是示出圖3C的改進(jìn)的示例的俯視圖。

參照圖3A，半導(dǎo)體模塊20可以具有與圖1A的半導(dǎo)體模塊10相似的結(jié)構(gòu)。半導(dǎo)體模塊20可以包括多個(gè)半導(dǎo)體封裝件200，多個(gè)半導(dǎo)體封裝件200設(shè)置在模塊基底90的頂表面90a上并布置在第一方向X上。在一些實(shí)施例中，多個(gè)半導(dǎo)體封裝件200還可以設(shè)置在模塊基底90的底表面90b上。

參照圖3B和圖3D，半導(dǎo)體封裝件200可以安裝在單個(gè)封裝基底101的頂表面101a上并且可以包括包封有模制層203的至少兩個(gè)芯片堆210和220。第一芯片堆210和第二芯片堆220可以布置在第二方向Y上。

第一芯片堆210可以堆疊在封裝基底101的頂表面101a上并且可以包括第一下半導(dǎo)體芯片211和第一上半導(dǎo)體芯片212。第一芯片堆210可以包括至少一個(gè)第一貫穿電極214，所述至少一個(gè)第一貫穿電極214設(shè)置在第一下半導(dǎo)體芯片211和第一上半導(dǎo)體芯片212中的每個(gè)中。例如，第一貫穿電極214可以設(shè)置為穿過第一下半導(dǎo)體芯片211和第一上半導(dǎo)體芯片212中的每個(gè)的至少一部分。第一連接端子213(例如，焊料球或焊料突起)可以設(shè)置在第一下半導(dǎo)體芯片211與封裝基底101之間以及第一下半導(dǎo)體芯片211與第一上半導(dǎo)體芯片212之間并且可以電連接到第一貫穿電極214。第一下半導(dǎo)體芯片211和第一上半導(dǎo)體芯片212可以彼此電連接和/或通過第一貫穿電極214電連接到封裝基底101。在一些實(shí)施例中，還可以在第一上半導(dǎo)體芯片212上堆疊至少一個(gè)半導(dǎo)體芯片。

第二芯片堆220可以與第一芯片堆210具有相同或相似的結(jié)構(gòu)。例如，第二芯片堆220可以堆疊在封裝基底101的頂表面101a上并且可以包括與第一芯片堆210的相應(yīng)結(jié)構(gòu)相似的第二下半導(dǎo)體芯片221、第二上半導(dǎo)體芯片222、第二連接端子223和第二貫穿電極224。

除了上述特征之外，圖3C和圖3D的半導(dǎo)體模塊可以被配置為具有與圖1C和圖1D的半導(dǎo)體模塊基本相同的特征。在一些實(shí)施例中，如先前參照圖2A描述的，半導(dǎo)體模塊20可以包括共連接區(qū)域130A和混合數(shù)據(jù)連接區(qū)域140A。

如圖3B或圖3C所示，在第二方向Y上延伸的第一貫穿電極214可以布置在第一芯片堆210的中心區(qū)域上以形成與第二方向Y平行的一個(gè)或更多個(gè)列。相似地，在第二方向Y上延伸的第二貫穿電極224可以布置在第二芯片堆220的中心區(qū)域上以形成與第二方向Y平行的一個(gè)或更多個(gè)列。第一貫穿電極214和第二貫穿電極224可以設(shè)置為在第二方向Y上對齊。

可選擇地，如圖3E所示，在第一方向X上延伸的第一貫穿電極214可以布置在第一芯片堆210的中心區(qū)域上以形成與第一方向X平行的一個(gè)或更多個(gè)列。相似地，在第一方向X上延伸的第二貫穿電極224可以布置在第二芯片堆220的中心區(qū)域上以形成與第一方向X平行的一個(gè)或更多個(gè)列。在一些實(shí)施例中，如圖3F所示，第一貫穿電極214和第二貫穿電極224可以以網(wǎng)狀或柵格狀布置。

圖4A是示出根據(jù)一些實(shí)施例的半導(dǎo)體模塊的平面圖。圖4B是示出圖4A的一部分(例如，半導(dǎo)體封裝件)的俯視圖。圖4C是示出圖4A的一部分(例如，半導(dǎo)體封裝件)的仰視圖。圖4D是沿圖4C的線IE-IF截取的剖視圖。

參照圖4A，半導(dǎo)體模塊30可以具有與圖1A的半導(dǎo)體模塊10相似的結(jié)構(gòu)。半導(dǎo)體模塊30可以包括多個(gè)半導(dǎo)體封裝件300，多個(gè)半導(dǎo)體封裝件300在模塊基底90的頂表面90a和底表面90b中的至少一個(gè)上在第一方向X上布置。

參照圖4B和圖4D，半導(dǎo)體封裝件300可以具有單層結(jié)構(gòu)。例如，半導(dǎo)體封裝件300可以包括第一半導(dǎo)體芯片311和第二半導(dǎo)體芯片321，第一半導(dǎo)體芯片311和第二半導(dǎo)體芯片321在封裝基底101的頂表面101a上沿第二方向Y布置并且包封有模制層303。在一些實(shí)施例中，第一半導(dǎo)體芯片311和第二半導(dǎo)體芯片321可以以倒裝芯片的方式安裝在封裝基底101上。第一半導(dǎo)體芯片311可以通過一個(gè)或更多個(gè)第一連接端子314(例如，焊料球或焊料突起)來電連接到封裝基底101。第一半導(dǎo)體芯片311可以包括結(jié)合到第一連接端子314的第一芯片焊盤316。相似地，第二半導(dǎo)體芯片321可以通過一個(gè)或更多個(gè)第二連接端子324(例如，焊料球或焊料突起)來電連接到封裝基底101。第二半導(dǎo)體芯片321可以包括結(jié)合到第二連接端子324的第二芯片焊盤326。

參照圖4C和圖4D，封裝基底101的底表面101b和位于底表面101b上的結(jié)構(gòu)可以與參照圖1C和圖1D描述的底表面101b和其上結(jié)構(gòu)相同或相似。例如，半導(dǎo)體模塊30可以包括與連接器95鄰近的第一數(shù)據(jù)連接區(qū)域110A和第二數(shù)據(jù)連接區(qū)域120A以及遠(yuǎn)離連接器95的共連接區(qū)域130A。除了上述特征之外，圖4C和圖4D的半導(dǎo)體模塊可以被配置為具有與圖1C和圖1D的半導(dǎo)體模塊基本相同或相似的特征。在一些實(shí)施例中，如先前參照圖2A描述的，半導(dǎo)體模塊30可以包括共連接區(qū)域130A和混合數(shù)據(jù)連接區(qū)域140A。

圖5A是示出根據(jù)一些實(shí)施例的半導(dǎo)體模塊的平面圖。圖5B是示出圖5A的一部分(例如，半導(dǎo)體封裝件)的俯視圖。圖5C是示出圖5A的一部分(例如，半導(dǎo)體封裝件)的仰視圖。圖5D是沿圖5C的線IG-IH截取的剖視圖。圖5E是沿圖5C的線II-IJ截取的剖視圖。

參照圖5A，半導(dǎo)體模塊40可以具有與圖1A的半導(dǎo)體模塊10相似的結(jié)構(gòu)。半導(dǎo)體模塊40可以包括多個(gè)半導(dǎo)體封裝件400，多個(gè)半導(dǎo)體封裝件400在模塊基底90的頂表面90a和底表面90b中的至少一個(gè)上在第一方向X上布置。

參照圖5B，半導(dǎo)體封裝件400可以設(shè)置在封裝基底101的頂表面101a上并且可以包括包封有模制層403(例如，見圖5D或圖5E)的第一芯片堆410和第二芯片堆420。第一芯片堆410和第二芯片堆420可以布置在第一方向X上。例如，如果半導(dǎo)體封裝件400或半導(dǎo)體模塊40的尺寸不強(qiáng)烈取決于設(shè)置在第一芯片堆410和第二芯片堆420中的半導(dǎo)體芯片的一些尺寸(例如，在第一方向X上的長度)，則第一芯片堆410和第二芯片堆420可以布置在第一方向X上。

如圖5D所示，第一芯片堆410可以包括堆疊在封裝基底101的頂表面101a上的第一下半導(dǎo)體芯片411和第一上半導(dǎo)體芯片412、用于將第一下半導(dǎo)體芯片411附著到第一上半導(dǎo)體芯片412并且將第一下半導(dǎo)體芯片411附著到封裝基底101的第一粘合層413以及用于將第一下半導(dǎo)體芯片411和第一上半導(dǎo)體芯片412電連接到封裝基底101的第一接合布線414。第一下半導(dǎo)體芯片411和第一上半導(dǎo)體芯片412可以包括電連接到第一接合布線414的第一芯片焊盤416。如圖5B所示，第一接合布線414中的每個(gè)可以在第二方向Y上延伸。

如圖5E所示，第二芯片堆420可以包括堆疊在封裝基底101的頂表面101a上的第二下半導(dǎo)體芯片421和第二上半導(dǎo)體芯片422、用于將第二下半導(dǎo)體芯片421附著到第二上半導(dǎo)體芯片422并且將第二下半導(dǎo)體芯片421附著到封裝基底101的第二粘合層423以及用于將第二下半導(dǎo)體芯片421和第二上半導(dǎo)體芯片422電連接到封裝基底101的第二接合布線424。第二下半導(dǎo)體芯片421和第二上半導(dǎo)體芯片422可以包括電連接到第二接合布線424的第二芯片焊盤426。如圖5B所示，第二接合布線424中的每個(gè)可以在第二方向Y上延伸。

參照圖5C、圖5D和圖5E，封裝基底101的底表面101b和位于底表面101b上的結(jié)構(gòu)可以與參照圖1C和圖1D描述的底表面101b和其上結(jié)構(gòu)相同或相似。除了上述特征之外，圖5C至圖5E的半導(dǎo)體模塊可以被配置為具有與圖1C和圖1D的半導(dǎo)體模塊基本相同或相似的特征。在一些實(shí)施例中，如先前參照圖2A描述的，半導(dǎo)體模塊40可以包括共連接區(qū)域130A和混合數(shù)據(jù)連接區(qū)域140A。

根據(jù)一些實(shí)施例，多個(gè)半導(dǎo)體封裝件集成為單個(gè)半導(dǎo)體封裝件，因此，能夠減小半導(dǎo)體封裝件的整體尺寸并且能夠減小半導(dǎo)體模塊的尺寸。此外，連接端子可以布置為減小路線路徑的長度或使路線路徑的長度最小化，因此，能夠改善半導(dǎo)體模塊的數(shù)據(jù)處理速度。

盡管已經(jīng)示出并描述了具體實(shí)施例，但是本領(lǐng)域的普通技術(shù)人員將理解的是，在不脫離所附權(quán)利要求的精神和范圍的情況下，在這里可以做出形式上和細(xì)節(jié)上的改變。