本發(fā)明構(gòu)思的示范性實(shí)施方式涉及存儲(chǔ)器件，更具體地，涉及具有集成的存儲(chǔ)元件的垂直存儲(chǔ)器件。

背景技術(shù)：

日益要求電子器件處理大容量的數(shù)據(jù)同時(shí)在體積上逐漸減小。為了實(shí)現(xiàn)此，半導(dǎo)體存儲(chǔ)元件正以增大的集成度制作。為了增大半導(dǎo)體存儲(chǔ)元件的集成度，可以使用具有垂直晶體管結(jié)構(gòu)的存儲(chǔ)器件。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式，一種存儲(chǔ)器件包括：外圍區(qū)域，包括第一基板、設(shè)置在第一基板上的多個(gè)電路元件、設(shè)置在所述多個(gè)電路元件上的第一絕緣層以及設(shè)置在第一絕緣層中的第一保護(hù)層；和單元區(qū)域，包括設(shè)置在第一絕緣層上的第二基板，其中單元區(qū)域包括第一雜質(zhì)區(qū)域、在基本上垂直于第二基板的上表面的方向上延伸的溝道區(qū)、堆疊在第二基板上并鄰近于溝道區(qū)的多個(gè)柵電極層、以及電連接到第一雜質(zhì)區(qū)域的第一接觸，其中第一保護(hù)層設(shè)置在第一雜質(zhì)區(qū)域下面并具有與第一雜質(zhì)區(qū)域的形狀對(duì)應(yīng)的形狀。

根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式，一種存儲(chǔ)器件包括：第一絕緣層，交疊設(shè)置在第一基板上的多個(gè)電路元件；第二基板，設(shè)置在第一絕緣層上；溝道區(qū)，在基本上垂直于第二基板的上表面的方向上延伸；多個(gè)柵電極層，堆疊在第二基板上并鄰近于溝道區(qū)；多個(gè)接觸，包括連接到第二基板的多個(gè)第一接觸以及分別連接到所述多個(gè)柵電極層的多個(gè)第二接觸；以及保護(hù)層，設(shè)置在所述多個(gè)第一接觸下面在第一絕緣層中，并在與所述多個(gè)第一接觸相同的方向上延伸。

根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式，一種存儲(chǔ)器件包括：第一區(qū)域，包括第一基板、設(shè)置在第一基板上的多個(gè)電路元件、設(shè)置在所述多個(gè)電路元件上的第一絕緣層以及設(shè)置在第一絕緣層中的保護(hù)層；和第二區(qū)域，包括設(shè)置在第一絕緣層上的第二基板，其中第二區(qū)域包括第一雜質(zhì)區(qū)域、在基本上垂直于第二基板的上表面的第一方向上延伸的溝道區(qū)、以及堆疊在第二基板上并鄰近于溝道區(qū)的多個(gè)柵電極層，其中保護(hù)層設(shè)置在第一雜質(zhì)區(qū)域下面并包括彼此分離的多個(gè)區(qū)域。

附圖說明

通過參照附圖詳細(xì)描述本發(fā)明構(gòu)思的示范性實(shí)施方式，本發(fā)明構(gòu)思的以上和其它特征將變得更加明顯，附圖中：

圖1是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的示意性框圖；

圖2是可應(yīng)用在根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件中的存儲(chǔ)單元陣列的電路圖；

圖3是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的平面圖；

圖4是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖3中示出的存儲(chǔ)器件的沿線i-i'截取的截面圖；

圖5是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖3中示出的存儲(chǔ)器件的區(qū)域a的局部透視圖；

圖6是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的平面圖；

圖7是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖6中示出的存儲(chǔ)器件的沿線ii-ii'截取的截面圖；

圖8是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖6中示出的存儲(chǔ)器件的區(qū)域b的局部透視圖；

圖9是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的平面圖；

圖10是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖9中示出的存儲(chǔ)器件的沿線iii-iii'截取的截面圖；

圖11是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖9中示出的存儲(chǔ)器件的區(qū)域c的局部透視圖；

圖12a、12b、13a、13b、14a、14b、15a、15b、16a、16b、17a、17b、18a、18b、19a、19b、20a、20b、21a和21b分別是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的制造圖3至圖5中示出的存儲(chǔ)器件的方法的視圖；

圖22a至圖24b分別是制造圖6至圖8中示出的存儲(chǔ)器件的方法的視圖；以及

圖25和圖26是包括根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的電子設(shè)備的框圖。

具體實(shí)施方式

本發(fā)明構(gòu)思的示范性實(shí)施方式將隨后參照附圖來描述。

圖1是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的示意性框圖。

參照?qǐng)D1，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的半導(dǎo)體器件10可以包括存儲(chǔ)單元陣列30、行解碼器20和核心邏輯電路55。核心邏輯電路55可以包括讀/寫電路40和控制電路50。

存儲(chǔ)單元陣列30可以包括布置成多個(gè)行和多個(gè)列的多個(gè)存儲(chǔ)單元。包括在存儲(chǔ)單元陣列30中的所述多個(gè)存儲(chǔ)單元可以通過字線wl、公共源極線csl、串選擇線ssl、地選擇線gsl等連接到行解碼器20。行解碼器20可以通過位線bl連接到讀/寫電路40。在本發(fā)明構(gòu)思的示范性實(shí)施方式中，布置在一行中的多個(gè)存儲(chǔ)單元可以連接到一字線wl，布置在一列中的多個(gè)存儲(chǔ)單元可以連接到一位線bl。例如，第一行存儲(chǔ)單元可以連接到第一字線，第一列存儲(chǔ)單元可以連接到第一位線。

包括在存儲(chǔ)單元陣列30中的所述多個(gè)存儲(chǔ)單元可以分為多個(gè)存儲(chǔ)塊。每個(gè)存儲(chǔ)塊可以包括多條字線wl、多條串選擇線ssl、多條地選擇線gsl、多條位線bl以及至少一條公共源極線csl。

行解碼器20可以外部地接收地址addr信息并解碼接收到的addr信息以選擇字線wl、公共源極線csl、串選擇線ssl和地選擇線gsl中連接到存儲(chǔ)單元陣列30的至少一部分。地址addr可以例如從外部裝置提供。

讀/寫電路40可以響應(yīng)于從控制電路50接收的命令來選擇位線bl中的連接到存儲(chǔ)單元陣列30的至少一部分。讀/寫電路40可以讀取存儲(chǔ)在連接到位線bl的被選擇部分的存儲(chǔ)單元中的數(shù)據(jù)，或可以寫入數(shù)據(jù)到連接到位線bl的被選擇部分的存儲(chǔ)單元。讀/寫電路40可以包括電路，諸如頁緩沖器、輸入/輸出(i/o)緩沖器和數(shù)據(jù)鎖存器，并可以進(jìn)行以上描述的操作。

控制電路50可以響應(yīng)于從外部源傳輸?shù)目刂菩盘?hào)ctrl來控制行解碼器20和讀/寫電路40的操作。在存儲(chǔ)于存儲(chǔ)單元陣列30中的數(shù)據(jù)被讀取的情形下，控制電路50可以控制行解碼器20的操作以供應(yīng)用于數(shù)據(jù)讀操作的電壓到連接到期望被讀取的數(shù)據(jù)存儲(chǔ)于其中的存儲(chǔ)單元的字線wl。當(dāng)用于數(shù)據(jù)讀操作的電壓被供應(yīng)到某一字線wl時(shí)，控制電路50可以控制讀/寫電路40以讀取連接到字線wl的存儲(chǔ)單元中存儲(chǔ)的數(shù)據(jù)，用于數(shù)據(jù)讀操作的電壓被供應(yīng)到該字線wl。

此外，在數(shù)據(jù)被寫入存儲(chǔ)單元陣列30中的情形下，控制電路50可以控制行解碼器20的操作以供應(yīng)用于數(shù)據(jù)寫操作的電壓到連接到期望數(shù)據(jù)被寫入其中的存儲(chǔ)單元的字線wl。當(dāng)用于數(shù)據(jù)寫操作的電壓被供應(yīng)到某一字線wl時(shí)，控制電路50可以控制讀/寫電路40以寫入數(shù)據(jù)到連接到字線wl的存儲(chǔ)單元，用于數(shù)據(jù)寫操作的電壓被供應(yīng)到該字線wl。

圖2是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的存儲(chǔ)單元陣列的等效電路圖。根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的半導(dǎo)體器件可以是垂直nand快閃元件。

參照?qǐng)D2，每個(gè)存儲(chǔ)單元陣列可以包括多個(gè)存儲(chǔ)單元串s。每個(gè)存儲(chǔ)單元串s包括彼此串聯(lián)連接的n個(gè)存儲(chǔ)單元mc1至mcn(n可以是大于一的整數(shù))以及串聯(lián)連接到存儲(chǔ)單元mc1至mcn的兩端的地選擇晶體管gst和串選擇晶體管sst。

彼此串聯(lián)連接的n個(gè)存儲(chǔ)單元mc1至mcn可以分別連接到用于選擇存儲(chǔ)單元mc1至mcn的n條字線wl1至wln。

地選擇晶體管gst的柵極端子可以連接到地選擇線gsl，地選擇晶體管gst的源極端子可以連接到公共源極線csl。此外，串選擇晶體管sst的柵極端子可以連接到串選擇線ssl，串選擇晶體管sst的源極端子可以連接到存儲(chǔ)單元mcn的漏極端子。圖2示出其中地選擇晶體管gst和串選擇晶體管sst連接到彼此串聯(lián)(例如一個(gè)接一個(gè)地)連接的n個(gè)存儲(chǔ)單元mc1至mcn。此外，多個(gè)地選擇晶體管gst或多個(gè)串選擇晶體管sst還可以連接到n個(gè)存儲(chǔ)單元mc1至mcn。

串選擇晶體管sst的漏極端子可以連接到多條位線bl1至blm。當(dāng)信號(hào)通過串選擇線ssl被施加到串選擇晶體管sst的柵極端子時(shí)，通過所述多條位線bl1至blm施加的信號(hào)可以然后被傳輸?shù)奖舜舜?lián)連接的n個(gè)存儲(chǔ)單元mc1至mcn。在這種情況下，可以執(zhí)行數(shù)據(jù)讀操作或數(shù)據(jù)寫操作。此外，當(dāng)串選擇晶體管sst的源極端子允許信號(hào)通過地選擇線gsl施加到連接到公共源極線csl的地選擇晶體管gst的柵極端子時(shí)，可以執(zhí)行除去儲(chǔ)存在n個(gè)存儲(chǔ)單元mc1至mcn中的全部電荷的擦除操作。

圖3是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的平面圖。

參照?qǐng)D3，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件100可以包括溝道區(qū)ch、連接到基板的第一接觸117、連接到層疊在基板上的多個(gè)柵電極層的多個(gè)第二接觸111至116、連接到多個(gè)電路元件中的至少一個(gè)的第三接觸118、將柵電極層隔離成多個(gè)區(qū)域的隔離絕緣層104等。所述多個(gè)第二接觸111至116鄰近溝道區(qū)ch。此外，溝道區(qū)ch、所述多個(gè)接觸111至118(例如總地表示為110)以及基板的上表面可以對(duì)應(yīng)于x-y平面。所述多個(gè)接觸110可以例如在z軸方向上延伸。此外，連接到所述多個(gè)第二接觸111至116的所述多個(gè)柵電極層可以設(shè)置在z軸方向上以層疊在基板的對(duì)應(yīng)于x-y平面的上表面上。

溝道區(qū)ch可以設(shè)置為在第一方向(例如x軸方向)和第二方向(例如y軸方向)上彼此間隔開。此外，溝道區(qū)ch可以在z軸方向上延伸。溝道區(qū)ch的數(shù)目和布置可以根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式而改變。例如，溝道區(qū)ch可以如圖3所示地設(shè)置為z字形方式。彼此相鄰且隔離絕緣層104插設(shè)在其間的溝道區(qū)ch的布置可以如圖3所示地是對(duì)稱的，但是不限于此。

所述多個(gè)柵電極層、溝道區(qū)ch等可以通過公共源極線103和設(shè)置在公共源極線103周圍的隔離絕緣層104被分為多個(gè)區(qū)域。通過公共源極線103和隔離絕緣層104限定的所述多個(gè)區(qū)域中的每個(gè)可以提供為存儲(chǔ)器件100的單位單元。源極區(qū)可以在z軸方向上提供在公共源極線103下面，當(dāng)某一電平的電壓被施加到源極區(qū)時(shí)，可以在存儲(chǔ)器件100的單位單元中進(jìn)行數(shù)據(jù)擦除操作。

第一接觸117可以在單一方向上，例如在x軸方向上，設(shè)置在所述多個(gè)第二接觸111至116與第三接觸118之間。此外，第一接觸117可以通過金屬層150與第三接觸118連接。

在下文，將參照?qǐng)D4和圖5描述圖3的存儲(chǔ)器件100。

圖4是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖3中示出的存儲(chǔ)器件100的沿線i-i'截取的截面圖。圖5是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖3中示出的存儲(chǔ)器件100的區(qū)域a的透視圖。如圖5所示，第二絕緣層107可以被除去以使得更易于描述接觸110的結(jié)構(gòu)和布置。

本實(shí)施方式的存儲(chǔ)器件100可以具有外圍上單元(cop)結(jié)構(gòu)。參照?qǐng)D4和圖5，具有多個(gè)柵電極層131至136(例如總地表示為130)、溝道區(qū)ch等的單元區(qū)域c可以提供在具有多個(gè)電路元件180的外圍區(qū)域p上。外圍區(qū)域p可以包括第一基板101，單元區(qū)域c可以包括第二基板102，第一和第二基板101和102可以提供為不同的附加基板。

第一基板101可以為單晶硅基板，第二基板102可以是多晶硅基板。第二基板102可以形成在第一絕緣層106上，并且與第一基板101可以是單晶硅基板不同，第二基板102可以包括多晶硅。為了提高第二基板102的結(jié)晶性，第一基板101的至少一區(qū)域可以在z軸方向上延伸以接觸第二基板102的下表面，從而使第二基板102結(jié)晶。此外，可以使用生長(zhǎng)第二基板102的方法。這可以例如通過在第一絕緣層106上形成某個(gè)多晶硅區(qū)域以及通過使用所形成的多晶硅區(qū)域作為籽層而實(shí)現(xiàn)。用作籽層的多晶硅區(qū)域可以提供在第一絕緣層106的上表面上，或者可以提供在形成于第一絕緣層106上并在特定方向上延伸的某個(gè)凹槽圖案中。

外圍區(qū)域p可以包括第一基板101、所述多個(gè)電路元件180、第一絕緣層106等。在本發(fā)明構(gòu)思的示范性實(shí)施方式中，電路元件180可以包括平面晶體管。參照?qǐng)D4和5，每個(gè)電路元件180可以具有源/漏區(qū)域181、平面柵電極182、平面柵間隔物膜183以及平面柵絕緣層184。電路元件180上可以提供有第一絕緣層106，第一絕緣層106中可以提供有布線圖案185和保護(hù)層190。此外，布線圖案185可以連接到平面柵電極182或源/漏區(qū)域181。保護(hù)層190可以包含類似于布線圖案185中包含的材料的金屬性材料，或者可以包含被選擇的材料，該被選擇的材料具有相對(duì)于在第一絕緣層106中包含的材料的某種蝕刻選擇性。

單元區(qū)域c可以設(shè)置在外圍區(qū)域p上。參照?qǐng)D4和圖5，包括在單元區(qū)域c中的第二基板102可以設(shè)置在包括在外圍區(qū)域p中的第一絕緣層106的上表面上。溝道區(qū)ch可以提供在垂直于第二基板102的上表面的方向上。此外，所述多個(gè)柵電極層130可以層疊在第二基板102的上表面上并鄰近于溝道區(qū)ch。多個(gè)層間絕緣層141至147(例如總地表示為140)可以設(shè)置在柵電極層130之間。此外，所述多個(gè)柵電極層130可以延伸為分別在第一方向(例如x軸方向)上具有不同的長(zhǎng)度，以在第二基板102的一區(qū)域中形成臺(tái)階結(jié)構(gòu)。在提供臺(tái)階結(jié)構(gòu)的區(qū)域中，所述多個(gè)柵電極層131至136可以分別連接到所述多個(gè)第一接觸111至116。所述多個(gè)層間絕緣層140可以在第一方向(例如x軸方向)上延伸并具有與它們相鄰的柵電極層130的長(zhǎng)度相似的長(zhǎng)度。此外，第二絕緣層107可以設(shè)置在所述多個(gè)柵電極層131至136上。類似于第一層間絕緣層141，第二絕緣層107可以包括硅氧化物，并可以包括高沉積的等離子體(hdp)氧化物膜或者正硅酸乙酯(teos)氧化物膜。

每個(gè)溝道區(qū)ch可以包括溝道層170、設(shè)置在溝道層170和所述多個(gè)柵電極層130之間的柵絕緣層160、提供在溝道層170中的嵌入絕緣層173、設(shè)置在溝道層170上的漏極區(qū)175、以及外延層171。嵌入絕緣層173可以填充形成在溝道層170中的環(huán)形空間。在本發(fā)明構(gòu)思的示范性實(shí)施方式中，溝道層170可以具有柱形的形狀，諸如圓柱或棱柱。取決于溝道區(qū)ch的深寬比，每個(gè)溝道區(qū)ch可以具有朝向第二基板102的上表面變窄的傾斜側(cè)表面。此外，漏極區(qū)175可以包含摻雜的多晶硅。

溝道層170可以通過在第二基板102與溝道層170的下表面之間形成的外延層171而連接到第二基板102。溝道層170可以包含半導(dǎo)體材料，諸如多晶硅或單晶硅，該半導(dǎo)體材料可以是沒有用雜質(zhì)摻雜的材料，或用p型或n型雜質(zhì)摻雜的材料。外延層171可以通過進(jìn)行選擇性外延生長(zhǎng)(seg)工藝生長(zhǎng)。

如圖4和圖5所示，接觸110可以連接到所述多個(gè)柵電極層130、第二基板102和所述多個(gè)電路元件180中的至少一個(gè)。例如，為了形成所述多個(gè)接觸110，第二絕緣層107的一區(qū)域可以被選擇性地除去以形成在垂直于第二基板102的上表面的方向(例如z軸方向)上延伸的多個(gè)垂直開口，該多個(gè)垂直開口可以用導(dǎo)電材料填充。在這種情況下，包含在柵電極層130中或形成在第一絕緣層106中的布線圖案185中的金屬性材料可以相對(duì)于包含在第一或第二絕緣層106或107中的絕緣材料具有某種蝕刻選擇性。

此外，第二基板102可以包含半導(dǎo)體材料，諸如多晶硅，并因而可以具有與金屬性材料相比的相對(duì)低的蝕刻選擇性。因此，在提供垂直開口以形成連接到第二基板102的第一接觸117的工藝中，第一接觸117可能穿過第二基板102連接到位于外圍區(qū)域p中的電路元件180或布線圖案185。然而，這會(huì)降低存儲(chǔ)器件100的可靠性。為了增大存儲(chǔ)器件100的可靠性，可以使用在獨(dú)立于形成第二接觸111至116或第三接觸118的工藝的額外工藝中形成第一接觸117的方法。然而，在這種情況下，工藝的數(shù)目會(huì)增加。

在本發(fā)明構(gòu)思的示范性實(shí)施方式中，保護(hù)層190可以設(shè)置在第二基板102的連接到第一接觸117的區(qū)域下面。保護(hù)層190可以包含與第一絕緣層106和第二絕緣層107相比具有某種蝕刻選擇性的材料。在本發(fā)明的示范性實(shí)施方式中，在第一絕緣層106和第二絕緣層107為硅氧化物膜的情形下，保護(hù)層190可以包含硅氮化物膜。在本發(fā)明構(gòu)思的另一個(gè)示范性實(shí)施方式中，保護(hù)層190可以包含金屬性材料，并且還可以與布線圖案185一起形成。

在提供垂直開口以形成第一接觸117的工藝中，即使當(dāng)垂直開口被過度蝕刻而穿過第二基板102時(shí)，位于第二基板102下面的保護(hù)層190也可以使垂直開口不延伸直至位于外圍區(qū)域p中的布線圖案185或電路元件180。例如，保護(hù)層190可以保護(hù)存儲(chǔ)器件100使其不短路，該短路可能在第一接觸117連接到除了第二基板102之外的其它元件(諸如提供在第一絕緣層106中的布線圖案185或電路元件180的一部分)時(shí)發(fā)生。

第一接觸117可以在用雜質(zhì)摻雜的第一雜質(zhì)區(qū)域105中連接到第二基板102。第一接觸117可以通過單元區(qū)域c的上部分上的金屬層150連接到第三接觸118，該第三接觸118連接到所述多個(gè)電路元件180中的至少一個(gè)。當(dāng)某一電平的電壓通過第一接觸117被施加到第二基板102的第一雜質(zhì)區(qū)域105時(shí)，可以刪除存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。將理解，存儲(chǔ)單元可以通過溝道區(qū)ch和所述多個(gè)柵電極層130來提供。在本發(fā)明構(gòu)思的示范性實(shí)施方式中，第一雜質(zhì)區(qū)域105可以用p型雜質(zhì)摻雜。除了第一雜質(zhì)區(qū)域105之外，第二基板102的剩余區(qū)域可以不用雜質(zhì)摻雜，或可以用具有比第一雜質(zhì)區(qū)域105的濃度低的濃度的p型雜質(zhì)摻雜。第二基板102的一區(qū)域還可以包含在公共源極線103下面的n型雜質(zhì)。

此外，阻擋層108可以提供在第一接觸117和第一雜質(zhì)區(qū)域105之間。阻擋層108可以使第一接觸117與第一雜質(zhì)區(qū)域105分離。阻擋層108可以包含導(dǎo)電的金屬性材料，諸如鉭(ta)或鈦氮化物(tin)。阻擋層108可以防止第一接觸117被包括在第一雜質(zhì)區(qū)域105中的p型雜質(zhì)材料等污染。

在圖5中示出的本實(shí)施方式中，保護(hù)層190可以在第二方向(例如y軸方向)上延伸，并可以設(shè)置在所述多個(gè)第一接觸117下面。設(shè)置在保護(hù)層190之上的第一雜質(zhì)區(qū)域105也可以具有在第二方向(例如y軸方向)上延伸的形狀。在本發(fā)明構(gòu)思的示范性實(shí)施方式中，在存儲(chǔ)器件100的x-y平面上，第一雜質(zhì)區(qū)域105可以具有圍繞溝道層170、所述多個(gè)柵電極層130等的形狀。此外，保護(hù)層190可以具有對(duì)應(yīng)于第一雜質(zhì)區(qū)域105的形狀。

參照?qǐng)D4和圖5中示出的本發(fā)明構(gòu)思的示范性實(shí)施方式，所述多個(gè)柵電極層130可以在z軸方向上與所述多個(gè)層間絕緣層140交替地堆疊。所述多個(gè)柵電極層130的每個(gè)可以鄰近于溝道層170中的至少一個(gè)設(shè)置，并可以用于形成每個(gè)包括地選擇晶體管gst、多個(gè)存儲(chǔ)單元晶體管mc1至mcn和串選擇晶體管sst的柵電極。所述多個(gè)柵電極層130可以在形成字線wl1至wln的同時(shí)延伸，并可以共同地連接到在第一方向(例如x軸方向)和第二方向(例如y軸方向)上布置的預(yù)定單元的相鄰存儲(chǔ)單元串。在本發(fā)明構(gòu)思的示范性實(shí)施方式中，形成存儲(chǔ)單元晶體管mc1至mcn的柵電極層130的總數(shù)目可以為2ⁿ(其中n是正整數(shù))。

地選擇晶體管gst的柵電極層131可以連接到地選擇線gsl。圖4和5分別示出串選擇晶體管sst的單個(gè)柵電極層136和地選擇晶體管gst的單個(gè)柵電極層131，但是柵電極層136和柵電極層131的每個(gè)的數(shù)目不限于一個(gè)。此外，串選擇晶體管sst的柵電極層136和地選擇晶體管gst的柵電極層131可以具有不同于存儲(chǔ)單元晶體管mc1至mcn的柵電極層132至135的結(jié)構(gòu)。

所述多個(gè)柵電極層130可以包含多晶硅材料或金屬硅化物材料。金屬硅化物材料可以例如是包括從鈷(co)、鎳(ni)、鉿(hf)、鉑(pt)、鎢(w)和鈦(ti)選擇的金屬的硅化物材料。根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式，所述多個(gè)柵電極層130還可以包含金屬性材料，諸如鎢(w)。此外，所述多個(gè)柵電極層130還可以包括擴(kuò)散阻擋物，擴(kuò)散阻擋物可以包含例如鎢氮化物(wn)、鉭氮化物(tan)和鈦氮化物(tin)中的至少一種。

所述多個(gè)柵電極層130可以與所述多個(gè)層間絕緣層140交替地層疊。例如，第一柵電極層131可以設(shè)置在層間絕緣層141之上，層間絕緣層142可以設(shè)置在第一柵電極層131之上，諸如此類。此外，所述多個(gè)層間絕緣層140可以在y軸方向上通過隔離絕緣層104彼此分離，像所述多個(gè)柵電極層130一樣。層間絕緣層141至147可以延伸為分別具有不同的長(zhǎng)度，以形成臺(tái)階結(jié)構(gòu)。所述多個(gè)層間絕緣層140可以包含絕緣材料，諸如硅氧化物或硅氮化物。

柵絕緣層160可以設(shè)置在溝道層170和所述多個(gè)柵電極層130之間。每個(gè)柵絕緣層160可以包括順序地層疊在溝道層170和柵電極層130之間的阻擋層162、電荷存儲(chǔ)層164和隧穿層166。阻擋層162可以包含高電介質(zhì)(高k)材料。在這種情況下，高電介質(zhì)(高k)材料可以被定義為具有比硅氧化物膜的介電常數(shù)高的介電常數(shù)的電介質(zhì)材料。隧穿層166可以允許電荷以fowler-nordheim(f-n)隧穿方式傳輸?shù)诫姾纱鎯?chǔ)層164。隧穿層166可以包含例如硅氧化物。電荷存儲(chǔ)層164可以是電荷俘獲層或?qū)щ姷母≈脰艑?。例如，電荷存?chǔ)層164可以包含電介質(zhì)材料、量子點(diǎn)或納米晶。在這種情況下，量子點(diǎn)或納米晶可以包括導(dǎo)電體，例如金屬或半導(dǎo)體的微顆粒。

圖6是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件200的平面圖。

參照?qǐng)D6，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件200可以包括溝道區(qū)ch、連接到基板的第一接觸217、連接到層疊在基板上的多個(gè)柵電極層并鄰近溝道區(qū)ch的多個(gè)第二接觸211至216、連接到多個(gè)電路元件中的至少一個(gè)的第三接觸218、用于將每個(gè)柵電極層劃分為多個(gè)區(qū)域的隔離絕緣層204、分別包括在隔離絕緣層204中的公共源極線203等。設(shè)置在公共源極線203下面的基板可以包含n型雜質(zhì)，并可以在基板連接到第一接觸217的區(qū)域中包含p型雜質(zhì)。溝道區(qū)ch、第一至第三接觸211至218(其由接觸210共同地表示)、柵電極層等的構(gòu)造可以類似于根據(jù)圖3中示出的本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件100的對(duì)應(yīng)構(gòu)造。

在下文，將參照?qǐng)D7和圖8描述根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件200。

圖7是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖6中示出的存儲(chǔ)器件200的沿線ii-ii'截取的截面圖。圖8是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖6中示出的存儲(chǔ)器件200的區(qū)域b的透視圖。

參照?qǐng)D7和圖8，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件200可以具有cop結(jié)構(gòu)，在該cop結(jié)構(gòu)中，單元區(qū)域c設(shè)置在具有多個(gè)電路元件280的外圍區(qū)域p上。外圍區(qū)域p和單元區(qū)域c可以分別包括第一基板201和第二基板202。第一基板201上可以設(shè)置有所述多個(gè)電路元件280。單元區(qū)域c可以具有設(shè)置在第二基板202上的溝道區(qū)ch、多個(gè)柵電極層231至236(例如總地表示為230)、多個(gè)層間絕緣層241至247(例如總地表示為240)、第一至第三接觸211至218(例如總地表示為210)等。此外，所述多個(gè)柵電極層230可以層疊在第二基板202上并鄰近于溝道區(qū)ch。溝道區(qū)ch和所述多個(gè)柵電極層230可以在單元區(qū)域c中形成多個(gè)存儲(chǔ)單元器件。

所述多個(gè)柵電極層230和所述多個(gè)層間絕緣層240可以交替地層疊在第二基板202的上表面上。柵電極層231至236和層間絕緣層241至247可以延伸為分別具有不同的長(zhǎng)度，以形成臺(tái)階結(jié)構(gòu)。所述多個(gè)柵電極層230可以在其中形成臺(tái)階結(jié)構(gòu)的區(qū)域中連接到所述多個(gè)第二接觸211至216。所述多個(gè)層間絕緣層240可以在第一方向(也就是，x軸方向)上延伸與鄰近其的所述多個(gè)柵電極層230的長(zhǎng)度基本上相同的長(zhǎng)度。

設(shè)置在外圍區(qū)域p中的第一基板201上的每個(gè)電路元件280可以是平面晶體管，并可以包括源/漏區(qū)域281、平面柵電極282、平面柵間隔物膜283、平面柵絕緣層284等。包括在每個(gè)電路元件280中的源/漏區(qū)域281、平面柵電極282等可以電連接到提供在第一絕緣層206中的布線圖案285。

溝道區(qū)ch可以穿過所述多個(gè)柵電極層230。因此，在z軸方向上延伸的溝道層270可以鄰近于所述多個(gè)柵電極層230設(shè)置，所述多個(gè)柵絕緣層260插設(shè)在溝道層270與所述多個(gè)柵電極層230之間。所述多個(gè)柵絕緣層260的每個(gè)可以包括阻擋層262、電荷存儲(chǔ)層264、隧穿層266等。每個(gè)溝道層270的內(nèi)部空間可以用嵌入絕緣層273填充，外延層271可以提供在第二基板202和每個(gè)溝道層270之間。

所述多個(gè)接觸210可以包括第一接觸217、第二接觸211至216、第三接觸218等。所述多個(gè)第二接觸211至216可以分別連接到所述多個(gè)柵電極層230。第一接觸217可以在第一雜質(zhì)區(qū)域205中連接到第二基板202。此外，第三接觸218可以穿過第一絕緣層206以連接到設(shè)置在外圍區(qū)域p中的布線圖案285或電路元件280。

在圖7和圖8中示出的本發(fā)明構(gòu)思的示范性實(shí)施方式中，第一接觸217可以穿過第一雜質(zhì)區(qū)域205，并連接到在第二基板202下面且在第一絕緣層206中的保護(hù)層290。此外，與圖4至圖6中示出的本發(fā)明構(gòu)思的示范性實(shí)施方式相比，第一接觸217可以不延伸直到第二絕緣層207的上表面，而可以通過在第二基板202下面且在第一絕緣層206中的保護(hù)層290連接到外圍區(qū)域p的電路元件280和布線圖案285的至少之一。保護(hù)層290可以具有對(duì)應(yīng)于第一雜質(zhì)區(qū)域205的形狀。第一接觸217可以設(shè)置在保護(hù)層290的上表面上以穿過第一雜質(zhì)區(qū)域205。

例如，第一接觸217可以通過保護(hù)層290從外圍區(qū)域p的電路元件280接收某一電壓信號(hào)。由第一接觸217接收的電壓信號(hào)可以允許存儲(chǔ)在單元區(qū)域c的存儲(chǔ)單元器件中的數(shù)據(jù)被刪除。如上所述，為了通過第一接觸217供應(yīng)電壓信號(hào)到第二基板202，保護(hù)層290可以由導(dǎo)電材料(諸如與布線圖案285中包括的金屬性材料類似的金屬性材料)形成。保護(hù)層290可以利用基本上相同的工藝與布線圖案285一起形成。

第一接觸217可以通過設(shè)置在第二基板202下面且在第一絕緣層206中的保護(hù)層290連接到電路元件280或布線圖案285，因此設(shè)置在第二絕緣層207的上部分上的金屬層的一部分可以被除去。因此，存儲(chǔ)器件200的集成度可以提高。

圖9是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的平面圖。

參照?qǐng)D9，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件300可以包括溝道區(qū)ch、多個(gè)接觸311至318(例如總地表示為310)、用于將多個(gè)柵電極層劃分為多個(gè)單位單元區(qū)域的隔離絕緣層304和公共源極線303等。所述多個(gè)柵電極層可以延伸為在第一方向(例如x軸方向)上具有不同的長(zhǎng)度以分別連接到所述多個(gè)第二接觸311至316。保護(hù)層390可以提供在第一接觸317下面，該第一接觸317連接到在其上設(shè)置所述多個(gè)柵電極層的基板。當(dāng)?shù)谝唤佑|317穿過基板時(shí)，保護(hù)層390可以保護(hù)存儲(chǔ)器件300免受短路，該短路可能在第一接觸317電連接到基板下面的其它電路元件時(shí)發(fā)生。

圖10是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖9中示出的存儲(chǔ)器件300的沿線iii-iii'截取的截面圖。圖11是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的圖9中示出的存儲(chǔ)器件300的區(qū)域c的透視圖。

首先，參照?qǐng)D10，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件300可以具有cop結(jié)構(gòu)，在該cop結(jié)構(gòu)中，單元區(qū)域c設(shè)置在外圍區(qū)域p上。外圍區(qū)域p可以包括第一基板301，第一基板301可以包括設(shè)置在其上的多個(gè)電路元件380和第一絕緣層306。第一基板301可以為例如單晶硅基板。每個(gè)電路元件380可以包括源/漏區(qū)域381、平面柵電極382、平面柵間隔物膜383、平面柵絕緣層384等，并可以電連接到布線圖案385。

第一絕緣層306的上表面上可以設(shè)置有第二基板302。第二基板302可以為例如多晶硅基板。此外，第二基板302的一區(qū)域可以用p型雜質(zhì)摻雜以被提供為第一雜質(zhì)區(qū)域305。第一雜質(zhì)區(qū)域305可以被提供為袋型p阱(ppw)區(qū)域，并可以連接到第一接觸317以接收電壓信號(hào)。

此外，保護(hù)層390可以設(shè)置在第一雜質(zhì)區(qū)域305下面。保護(hù)層390可以被提供用于防止第一接觸317由于穿過第二基板302而無意地連接到設(shè)置在第二基板302下面的電路元件380或布線圖案385。圖10和圖11中示出的本發(fā)明構(gòu)思的示范性實(shí)施方式示出第一接觸317沒有穿過第二基板302，但是不限于此。例如，在提供垂直開口以形成第一接觸317的工藝中，保護(hù)層390可以被提供用于防止第一接觸317由于垂直開口的過度蝕刻而連接到電路元件380或布線圖案385，其中垂直開口的過度蝕刻導(dǎo)致第二基板302被延伸到第一絕緣層306中的第一接觸317穿過。

單元區(qū)域c可以包括多個(gè)柵電極層330和多個(gè)層間絕緣層340。所述多個(gè)柵電極層331至336和所述多個(gè)層間絕緣層341至347可以彼此交替地層疊在第二基板302上。例如，第一柵電極層331可以設(shè)置在層間絕緣層341之上，層間絕緣層342可以設(shè)置在第一柵電極層331之上，諸如此類。所述多個(gè)柵電極層331至336和所述多個(gè)層間絕緣層341至347可以在第一方向(例如x軸方向)上延伸以分別具有不同的長(zhǎng)度，形成臺(tái)階結(jié)構(gòu)。在其中形成臺(tái)階結(jié)構(gòu)的區(qū)域中，所述多個(gè)第二接觸311至316可以分別連接到所述多個(gè)柵電極層331至336。溝道區(qū)ch和所述多個(gè)柵電極層331至336可以形成多個(gè)存儲(chǔ)單元器件。

每個(gè)溝道區(qū)ch可以包括溝道層370、嵌入絕緣層373、漏極區(qū)375和外延層371。漏極區(qū)375可以包括或可以不包括包含雜質(zhì)的多晶硅，外延層371可以使用例如seg工藝從第二基板302生長(zhǎng)。柵絕緣層360可以提供在溝道層370和柵電極層331至336之間。每個(gè)柵絕緣層360可以包括阻擋層362、電荷存儲(chǔ)層364、隧道層366等。阻擋層362可以設(shè)置為圍繞柵電極層331至336的每個(gè)。

在圖10和圖11中示出的本發(fā)明構(gòu)思的示范性實(shí)施方式中，保護(hù)層390可以包括在第一雜質(zhì)區(qū)域305下面彼此分離的多個(gè)區(qū)域。為了有效地供應(yīng)用于數(shù)據(jù)擦除操作的電壓信號(hào)到被提供作為ppw區(qū)域的第一雜質(zhì)區(qū)域305，所述多個(gè)第一接觸317可以通過第二絕緣層307的上部分上的第一金屬層351彼此電連接。參照?qǐng)D9，所述多個(gè)第一接觸317可以通過在y軸方向上延伸的第一金屬層351而電連接到彼此，所述多個(gè)電路元件380和第一接觸317的至少一部分可以通過設(shè)置在第一金屬層351上的第二金屬層352而電連接到彼此。

圖12a至圖24b分別是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的制造圖3至圖6中示出的存儲(chǔ)器件的方法的視圖。圖12b、13b、14b、15b、16b、17b、18b、19b、20b、21b、22b、23b和24b分別是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的沿圖12a、13a、14a、15a、16a、17a、18a、19a、20a、21a、22a、23a和24a的線i-i'截取的截面圖。

首先，參照?qǐng)D12a和圖12b，所述多個(gè)電路元件180和第一絕緣層106可以形成在第一基板101上。第一基板101可以包含半導(dǎo)體材料。在本發(fā)明構(gòu)思的示范性實(shí)施方式中，第一基板101可以是例如單晶硅基板。每個(gè)電路元件180可以提供平面晶體管，并可以包括源/漏區(qū)域181、平面柵電極182、平面柵間隔物膜183、平面柵絕緣層184等。

所述多個(gè)電路元件180可以用提供在第一基板101上的第一絕緣層106覆蓋。第一絕緣層106可以包含絕緣材料，諸如硅氧化物膜或硅氮化物膜。布線圖案185和保護(hù)層190可以提供在第一絕緣層106中。此外，布線圖案185可以電連接到所述多個(gè)電路元件180中的至少一個(gè)。保護(hù)層190可以設(shè)置在第二基板102下面并提供在第一絕緣層106的上表面上，具體地，可以設(shè)置在形成于第二基板102上的某一雜質(zhì)區(qū)域下面。保護(hù)層190可以在用于供應(yīng)某一電信號(hào)到雜質(zhì)區(qū)域的接觸穿過第二基板102的情形下提供，并可以具有對(duì)應(yīng)于將隨后形成的雜質(zhì)區(qū)域的形狀。

保護(hù)層190可以由相對(duì)于第一絕緣層106具有預(yù)定的蝕刻選擇性的材料形成。例如，當(dāng)?shù)谝唤^緣層106是硅氧化物膜時(shí)，保護(hù)層190可以包括硅氮化物膜。在本發(fā)明構(gòu)思的示范性實(shí)施方式中，保護(hù)層190可以包含像在布線圖案185中發(fā)現(xiàn)的金屬性材料，并可以使用基本上相同的工藝與布線圖案185一起形成。

接下來，參照?qǐng)D13a和13b，第二基板102可以形成在第一絕緣層106的上表面上，多個(gè)犧牲層121至126(例如總地表示為120)和所述多個(gè)層間絕緣層141至147(例如總地表示為140)可以彼此交替地層疊在第二基板102上。所述多個(gè)犧牲層120可以由可以利用對(duì)于所述多個(gè)層間絕緣層140的高蝕刻選擇性而被選擇性地蝕刻的材料形成。該蝕刻選擇性可以由所述多個(gè)犧牲層120的蝕刻速率與所述多個(gè)層間絕緣層140的蝕刻速率的比值定量地表示。例如，所述多個(gè)層間絕緣層140可以是硅氧化物膜和硅氮化物膜中的至少一個(gè)。此外，所述多個(gè)犧牲層120可以包括從硅、硅氧化物、硅碳化物和硅氮化物選擇且與在所述多個(gè)層間絕緣層140中包括的材料不同的材料。例如，當(dāng)所述多個(gè)層間絕緣層140是硅氧化物膜時(shí)，所述多個(gè)犧牲層120可以是硅氮化物膜。

在形成所述多個(gè)犧牲層120和所述多個(gè)層間絕緣層140之前，雜質(zhì)可以被注入到第二基板102的一區(qū)域上以形成第一雜質(zhì)區(qū)域105。第一雜質(zhì)區(qū)域105可以包括p型雜質(zhì)，并可以具有圍繞在隨后的工藝中通過溝道區(qū)ch和所述多個(gè)柵電極層130提供的存儲(chǔ)單元的形狀。

接下來，參照?qǐng)D14a和圖14b，犧牲層120和層間絕緣層140可以被蝕刻以形成臺(tái)階結(jié)構(gòu)。例如，為了如圖14a和14b所示地在z軸方向上彼此相鄰的所述多個(gè)犧牲層120和所述多個(gè)層間絕緣層140之間形成臺(tái)階，某一掩模層可以形成在所述多個(gè)犧牲層121至126和所述多個(gè)層間絕緣層141至147上。此外，通過掩模層暴露的所述多個(gè)犧牲層120和所述多個(gè)層間絕緣層140可以被蝕刻。在剪裁掩模層的同時(shí)蝕刻通過掩模層暴露的所述多個(gè)犧牲層120和所述多個(gè)層間絕緣層140的工藝可以被重復(fù)，以順序地蝕刻所述多個(gè)犧牲層120和所述多個(gè)層間絕緣層140，從而形成臺(tái)階結(jié)構(gòu)。

在本發(fā)明構(gòu)思的示范性實(shí)施方式中，所述多個(gè)層間絕緣層141至147的每個(gè)和所述多個(gè)犧牲層121至126的每個(gè)可以形成對(duì)。此外，在所述對(duì)中包括的所述多個(gè)層間絕緣層141至147和所述多個(gè)犧牲層121至126可以在一方向(例如圖14a和14b的x軸)上延伸以分別具有基本上相同的長(zhǎng)度。例如，在z軸方向上位于所述多個(gè)犧牲層120的底部的犧牲層121下還可以設(shè)置有絕緣層141，并且該絕緣層141可以延伸為具有與犧牲層121的長(zhǎng)度相同的長(zhǎng)度。

參照?qǐng)D15a和圖15b，可以形成用于形成溝道區(qū)ch的多個(gè)溝道開口tc。溝道開口tc可以具有從第二基板102的上表面鉆孔第二基板102的至少一部分的深度。因此，第二基板102的鉆孔部分可以通過溝道開口tc的下表面暴露。在形成溝道開口tc之前，第二絕緣層107可以形成在所述多個(gè)犧牲層120和所述多個(gè)層間絕緣層140上。在其上未形成第二基板102的x-y平面上，第二絕緣層107可以連接到第一絕緣層106。

隨后，參照?qǐng)D16a和圖16b，溝道層170、嵌入絕緣層173、漏極區(qū)175等可以形成在溝道開口tc中以形成溝道區(qū)ch。在形成溝道層170、嵌入絕緣層173、漏極區(qū)175等之前，可以使用第二基板102的通過溝道開口tc暴露的區(qū)域作為籽晶來執(zhí)行seg工藝。seg工藝可以允許外延層171分別形成在溝道區(qū)ch的下部分上。

此外，在形成溝道層170之前，原子層沉積(ald)工藝或化學(xué)氣相沉積(cvd)工藝可以應(yīng)用到溝道開口tc的內(nèi)部以分別在所述多個(gè)溝道開口tc的內(nèi)表面和下表面上形成電荷存儲(chǔ)層164和隧穿層166。電荷存儲(chǔ)層164和隧穿層166可以從在其中電荷存儲(chǔ)層164和隧穿層166鄰近犧牲層120和層間絕緣層140的區(qū)域順序地一層堆疊在另一層上。此外，溝道層170可以分別形成在隧穿層166的內(nèi)部上。溝道層170可以具有某一厚度，例如從溝道開口tc的寬度的約1/50至約1/5的厚度。溝道層170可以使用例如ald或cvd工藝形成。

溝道層170的內(nèi)部可以分別用嵌入絕緣層173填充。在形成嵌入絕緣層173之前，可以選擇性地執(zhí)行在氣體氛圍下熱處理在其中形成溝道層170的結(jié)構(gòu)的氫退火操作。所述氣體氛圍可以包括氫或重氫。氫退火操作可以允許存在于溝道層170中的晶體的許多有缺陷的部分被修正。接下來，漏極區(qū)175可以使用導(dǎo)電材料諸如多晶硅分別形成在溝道層170上。

現(xiàn)在參照?qǐng)D17a，可以形成多個(gè)垂直開口tv。所述多個(gè)垂直開口tv可以是隨后將在其上形成公共源極線103和隔離絕緣層104的區(qū)域。參照?qǐng)D17b，流過多個(gè)垂直開口tv的蝕刻劑可以允許犧牲層120被選擇性地除去，除了層間絕緣層140之外。通過除去犧牲層120，多個(gè)水平開口th可以分別提供在所述多個(gè)層間絕緣層141至147的每個(gè)之間。電荷存儲(chǔ)層164的側(cè)部分可以通過所述多個(gè)水平開口th暴露。此外，在形成所述多個(gè)垂直開口tv之前，額外的絕緣層可以設(shè)置在漏極區(qū)175上以保護(hù)溝道區(qū)ch。

參照?qǐng)D18a和圖18b，所述多個(gè)柵電極層130可以形成在通過除去犧牲層120而提供的所述多個(gè)水平開口th中。在這種情況下，在形成所述多個(gè)柵電極層130之前，阻擋層162可以分別形成在水平開口th的內(nèi)壁上。所述多個(gè)柵電極層130可以包括材料，諸如金屬、多晶硅或金屬硅化物。金屬硅化物材料可以是例如從co、ni、hf、pt、w和ti選擇的金屬的硅化物材料或其組合。當(dāng)所述多個(gè)柵電極層130包括金屬硅化物材料時(shí)，硅(si)和額外的金屬層可以順序地嵌入水平開口th中，可以進(jìn)行對(duì)水平開口th的硅化工藝，從而形成所述多個(gè)柵電極層130。

此外，隔離絕緣層104和公共源極線103可以形成在垂直開口tv中。在形成隔離絕緣層104和公共源極線103之前，雜質(zhì)諸如n型雜質(zhì)可以被注入第二基板102的通過垂直開口tv暴露的區(qū)域上以提供第二雜質(zhì)區(qū)域。第二雜質(zhì)區(qū)域可以被提供作為源極區(qū)，隔離絕緣層104和公共源極線103可以隨后順序地形成。

接下來，參照?qǐng)D19a和圖19b，形成形成第一至第三接觸111至118(例如總地表示為110)的接觸開口tmc、tw和tp，其中接觸開口tmc形成于在其中形成臺(tái)階結(jié)構(gòu)的區(qū)域中。接觸開口tmc、tw和tp可以包括：阱開口tw，用于形成連接到第二基板102的第一雜質(zhì)區(qū)域105的第一接觸117；存儲(chǔ)單元開口tmc，用于形成連接到柵電極層130的第二接觸111至116；周邊開口tp，用于形成連接到設(shè)置在外圍區(qū)域p上的所述多個(gè)電路元件180的第三接觸118等。

為了形成接觸110，可以在z軸方向上從第二絕緣層107的上表面進(jìn)行選擇蝕刻工藝，以在z軸方向上形成所述多個(gè)接觸開口tmc、tw和tp。所述多個(gè)接觸開口tmc、tw和tp可以具有其中接觸開口tmc、tw和tp的寬度朝向第二基板102變窄的錐形結(jié)構(gòu)。寬度的變窄可能由于大的深寬比引起。

參照?qǐng)D19b，包含金屬性材料的柵電極層130設(shè)置在存儲(chǔ)單元開口tmc周圍，且包含金屬性材料的布線圖案185設(shè)置在周邊開口tp下面。由于第一絕緣層106和第二絕緣層107可以具有相對(duì)于所述多個(gè)柵電極層130和布線圖案185的高的蝕刻選擇性，所以存儲(chǔ)單元開口tmc和周邊開口tp可以分別具有要求的深度，沒有被過度蝕刻。

此外，阱開口tw可以具有在提供在第二基板102上的第一雜質(zhì)區(qū)域105可被暴露的深度。當(dāng)阱開口tw與存儲(chǔ)單元開口tmc或周邊開口tp一起形成時(shí)，第一絕緣層106和第二絕緣層107相對(duì)于第二基板102的蝕刻選擇性不高。因此，第二基板102可能被穿過以使得布線圖案185或電路元件180的一部分會(huì)通過阱開口tw暴露。在這種情況下，所形成的阱開口tw可以允許第二基板102的第一雜質(zhì)區(qū)域105無意地連接到布線圖案185或電路元件180，存儲(chǔ)器件100不正常地操作。為了減少操作錯(cuò)誤，阱開口tw可以通過使用不同于形成存儲(chǔ)單元開口tmc和周邊開口tp的工藝的額外工藝形成。然而，工藝操作的數(shù)目會(huì)增加，于是阱開口tw的形成會(huì)因而是昂貴的或耗時(shí)的。

然而，在本發(fā)明構(gòu)思的示范性實(shí)施方式中，保護(hù)層190可以設(shè)置在第一雜質(zhì)區(qū)域105下面。保護(hù)層190的材料可以被選擇以使得第一絕緣層106和第二絕緣層107可以具有關(guān)于保護(hù)層190的高的蝕刻選擇性。例如，當(dāng)?shù)谝唤^緣層106和第二絕緣層107是硅氧化物膜時(shí)，保護(hù)層190可以是硅氮化物膜。保護(hù)層190可以由像包括在布線圖案185或柵電極層130中的金屬性材料一樣的金屬性材料形成。因此，當(dāng)?shù)诙?02被阱開口tw穿過時(shí)，保護(hù)層190可以防止阱開口tw無意地連接到布線圖案185或電路元件180。

接下來，參照?qǐng)D20a和圖20b，所述多個(gè)接觸開口tmc、tw和tp可以用導(dǎo)電材料填充以形成所述多個(gè)接觸111至118(例如總地表示為110)。所述多個(gè)接觸110可以包括連接到第一雜質(zhì)區(qū)域105的第一接觸117、連接到柵電極層130的第二接觸111至116、連接到外圍區(qū)域p的電路元件180的第三接觸118等。參照?qǐng)D20a和圖20b，第一接觸117可以設(shè)置在第二接觸111至116與第三接觸118之間。第二接觸111至116可以在隨后的工藝中連接到字線。

此外，在形成第一接觸117之前，阻擋層108可以分別形成在第一雜質(zhì)區(qū)域105的通過阱開口tw暴露的表面上。阻擋層108可以包含鈦氮化物(tinx)或鉭(ta)，并可以使用ald或cvd工藝形成。阻擋層108可以防止在形成第一接觸117時(shí)由包括在第一雜質(zhì)區(qū)域105中的雜質(zhì)材料引起的污染。

參照?qǐng)D21a和圖21b，形成在第二絕緣層107的上表面上的金屬層150可以允許第一接觸117連接到第三接觸118。通過連接第一接觸117到第三接觸118，第一雜質(zhì)區(qū)域105可以從電路元件180接收電壓信號(hào)。由第一雜質(zhì)區(qū)域105接收的電壓信號(hào)可以允許擦除操作被執(zhí)行。擦除操作包括擦除存儲(chǔ)在單元區(qū)域c的存儲(chǔ)單元中的數(shù)據(jù)。

圖22a至圖24b是描述根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的制造分別在圖6至圖8中示出的存儲(chǔ)器件的方法的視圖。圖22b是根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的沿圖22a的線ii-ii'截取的截面圖。

首先，參照?qǐng)D22a和圖22b，可以提供外圍區(qū)域p。外圍區(qū)域p可以包括包含半導(dǎo)體材料的第一基板201、形成在第一基板201上的所述多個(gè)電路元件280、覆蓋所述多個(gè)電路元件280的第一絕緣層206等。所述多個(gè)電路元件280的每個(gè)可以包括源/漏區(qū)域281、平面柵電極282、平面柵間隔物膜283、平面柵絕緣層284等。布線圖案285和保護(hù)層290可以設(shè)置在第一絕緣層206中。保護(hù)層290可以電連接到布線圖案285的至少一部分。

參照?qǐng)D23a和23b，第一絕緣層206的上表面上可以形成有單元區(qū)域c。單元區(qū)域c可以包括提供在第一絕緣層206的上表面上的第二基板202、彼此交替地一層接一層地層疊在第二基板202的上表面上的所述多個(gè)柵電極層231至236(例如總地表示為230)和所述多個(gè)層間絕緣層241至247(總地表示為240)。單元區(qū)域c還可以包括溝道區(qū)ch、圍繞所述多個(gè)柵電極層230的第一雜質(zhì)區(qū)域205等。所述多個(gè)柵電極層230和所述多個(gè)層間絕緣層240可以分別在一方向(例如x軸方向)上延伸不同的長(zhǎng)度，以形成臺(tái)階結(jié)構(gòu)，第二絕緣層207可以提供在所述多個(gè)柵電極層230上。

每個(gè)溝道區(qū)ch可以包括外延層271、溝道層270、嵌入絕緣層273、漏極區(qū)275等。所述多個(gè)柵絕緣層260可以設(shè)置在溝道層270和柵電極層230之間，所述多個(gè)柵絕緣層260的每個(gè)可以包括從所述多個(gè)柵電極層230順序地設(shè)置的阻擋層262、電荷存儲(chǔ)層264和隧穿層266。

此外，如圖23a和23b所示，第一絕緣層206和第二絕緣層207的部分可以被選擇性地除去以形成接觸開口tmc、tw和tp，該接觸開口tmc、tw和tp用于形成第一至第三接觸211至218。接觸開口tmc、tw和tp可以包括：阱開口tw，用于形成連接到第一雜質(zhì)區(qū)域205的第一接觸217；存儲(chǔ)單元開口tmc，用于形成連接到所述多個(gè)柵電極層230的第二接觸211至216；周邊開口tp，用于形成連接到外圍區(qū)域p的電路元件280的第三接觸218等。

所述多個(gè)柵電極層230的部分可以通過存儲(chǔ)單元開口tmc的下部分暴露。此外，外圍區(qū)域p的布線圖案285的部分可以通過周邊開口tp的下部分暴露。此外，在本發(fā)明構(gòu)思的示范性實(shí)施方式中，第一雜質(zhì)區(qū)域205的部分可以通過阱開口tw暴露。在圖23a和圖23b中示出的示范性實(shí)施方式中，阱開口tw的長(zhǎng)度可以被調(diào)整以使得保護(hù)層290可以通過阱開口tw的下部分暴露。

接下來，參照?qǐng)D24a和圖24b，接觸開口tmc、tw和tp可以每個(gè)用導(dǎo)電材料填充以形成第一至第三接觸211至218(總地表示為210)。所述多個(gè)接觸210可以包括電連接到第一雜質(zhì)區(qū)域205的第一接觸217、電連接到所述多個(gè)柵電極層231至236的第二接觸211至216以及電連接到外圍區(qū)域p的布線圖案285的第三接觸218。

參照?qǐng)D24b，第一接觸217可以通過穿過第一雜質(zhì)區(qū)域205而連接到保護(hù)層290。如以上參照?qǐng)D22b所述的，保護(hù)層290可以通過第一絕緣層206內(nèi)的布線圖案285連接到電路元件280的至少一部分。例如，在第一絕緣層206內(nèi)的連接到第一接觸217的布線圖案285可以允許某一電壓信號(hào)被選擇性地施加到第一雜質(zhì)區(qū)域205。該電壓信號(hào)可以允許擦除操作被執(zhí)行。擦除操作可以包括擦除存儲(chǔ)在單元區(qū)域c中的數(shù)據(jù)的至少一部分。第一雜質(zhì)區(qū)域205和部分的電路元件280可以通過第一絕緣層206內(nèi)的保護(hù)層290電連接到彼此。因此，可以提高存儲(chǔ)器件200的集成度。

圖25和圖26分別是包括根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)器件的電子設(shè)備的框圖。

參照?qǐng)D25，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的存儲(chǔ)裝置1000可以包括與主機(jī)通信的控制器1010以及存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器1020-1、1020-2和1020-3。各存儲(chǔ)器1020-1、1020-2和1020-3可以包括根據(jù)上面描述的本發(fā)明構(gòu)思的各種示范性實(shí)施方式的存儲(chǔ)器件100、200和300。

接收來自主機(jī)的各種請(qǐng)求的電子設(shè)備可以是在其中安裝了存儲(chǔ)裝置1000的各種電子設(shè)備，并可以是例如智能手機(jī)、數(shù)字?jǐn)z像機(jī)、桌上型計(jì)算機(jī)、膝上型計(jì)算機(jī)、媒體播放器等?？刂破?010可以接收從主機(jī)傳輸?shù)臄?shù)據(jù)寫入或讀請(qǐng)求以產(chǎn)生用于存儲(chǔ)數(shù)據(jù)到存儲(chǔ)器1020-1、1020-2和1020-3或從其獲取數(shù)據(jù)的命令(cmd)。

如圖25所示，存儲(chǔ)器1020-1、1020-2和1020-3中的至少一個(gè)可以在存儲(chǔ)裝置1000內(nèi)并聯(lián)地連接到控制器1010。通過并聯(lián)地連接所述多個(gè)存儲(chǔ)器1020-1、1020-2、1020-3到控制器1010，可以實(shí)現(xiàn)具有大容量的存儲(chǔ)裝置1000，諸如固態(tài)驅(qū)動(dòng)器(ssd)。

圖26是包括根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的非易失性存儲(chǔ)器的電子設(shè)備的框圖。

參照?qǐng)D26，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式的電子設(shè)備2000可以包括通信單元2010、輸入單元2020、輸出單元2030、存儲(chǔ)器2040和處理器2050。

通信單元2010可以包括有線/無線通信模塊諸如無線因特網(wǎng)模塊、近距離通信模塊、全球定位系統(tǒng)(gps)模塊和移動(dòng)通信模塊。包括在通信單元2010中的有線/無線通信模塊可以根據(jù)用于發(fā)送和接收數(shù)據(jù)的各種通信標(biāo)準(zhǔn)連接到外部通信網(wǎng)絡(luò)。

輸入單元2020(其是用于允許使用者控制電子設(shè)備2000的操作的模塊)可以包括機(jī)械開關(guān)、觸摸屏、語音識(shí)別模塊等。此外，輸入單元2020可以包括根據(jù)跟蹤球或激光指示器操作的鼠標(biāo)或手指鼠標(biāo)器件，并且還可以包括使得使用者能輸入數(shù)據(jù)的各種傳感器模塊。

輸出單元2030可以以音頻或影像格式輸出被處理器2050處理的信息。存儲(chǔ)器2040可以存儲(chǔ)用于處理數(shù)據(jù)或控制處理器2050的程序。存儲(chǔ)器2040可以包括根據(jù)上面描述的本發(fā)明構(gòu)思的各種示范性實(shí)施方式的存儲(chǔ)器件100、200和300中的至少一個(gè)，處理器2050可以取決于所要求的操作而發(fā)送命令到存儲(chǔ)器2040以存儲(chǔ)數(shù)據(jù)到存儲(chǔ)器2040或從存儲(chǔ)器2040取回?cái)?shù)據(jù)。

存儲(chǔ)器2040可以通過構(gòu)建在電子設(shè)備2000中的接口或額外的接口與處理器2050通訊。當(dāng)存儲(chǔ)器2040通過額外的接口與處理器2050通訊時(shí)，處理器2050可以通過諸如安全數(shù)字(sd)、安全數(shù)字高容量(sdhc)、安全數(shù)字?jǐn)U展容量(sdxc)、微型sd、通用串行總線(usb)等的各種接口標(biāo)準(zhǔn)存儲(chǔ)數(shù)據(jù)到存儲(chǔ)器2040或從存儲(chǔ)器2040取回?cái)?shù)據(jù)。

處理器2050可以控制包括在電子設(shè)備2000中的每個(gè)部件的操作。處理器2050可以進(jìn)行與話音呼叫、視頻呼叫、數(shù)據(jù)通信等有關(guān)的控制和處理，或可以進(jìn)行用于多媒體再現(xiàn)和管理的控制和處理。處理器2050還可以處理經(jīng)由輸入單元2020由使用者輸入的輸入，并經(jīng)由輸出單元2030輸出結(jié)果。此外，處理器2050可以存儲(chǔ)電子設(shè)備2000的控制操作所需要的數(shù)據(jù)到如上所述的存儲(chǔ)器2040或從如上所述的存儲(chǔ)器2040取回電子設(shè)備2000的控制操作所需要的數(shù)據(jù)。

如以上闡述的，根據(jù)本發(fā)明構(gòu)思的示范性實(shí)施方式，通過在設(shè)置于單元區(qū)域下面的絕緣層內(nèi)提供保護(hù)層，存儲(chǔ)器件可以防止連接到包括在單元區(qū)域中的基板的接觸穿過該基板而連接到設(shè)置在單元區(qū)域下面的電路元件。因此，可以提高存儲(chǔ)器件的可靠性，并可以增大其集成度。

盡管以上已經(jīng)示出和描述了本發(fā)明構(gòu)思的示范性實(shí)施方式，但是對(duì)于本領(lǐng)域技術(shù)人員將明顯的是，可以進(jìn)行修改和變化，而沒有背離本發(fā)明構(gòu)思的如權(quán)利要求書限定的范圍。

本申請(qǐng)要求于2015年11月10日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專利申請(qǐng)第10-2015-0157580號(hào)的優(yōu)先權(quán)，其公開內(nèi)容通過引用整體結(jié)合于此。