技術(shù)領(lǐng)域

本公開涉及一種半導(dǎo)體芯片封裝件及其制造方法，更具體地，涉及一種包括具有精細(xì)節(jié)距的連接端子的半導(dǎo)體芯片的半導(dǎo)體芯片封裝件及其制造方法。

背景技術(shù)：

隨著電子工業(yè)迅速地發(fā)展和用戶需求增加，電子裝置更加小型化并會更加傾向于多功能。因此，用于電子裝置的半導(dǎo)體裝置的小型化和多功能兩者的需求也在增加。因此，期望具有精細(xì)節(jié)距的連接端子的半導(dǎo)體芯片，并且在包括半導(dǎo)體芯片的半導(dǎo)體封裝件內(nèi)的諸如布線圖案和連接通路的連接組件可以受益于精細(xì)節(jié)距。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明構(gòu)思的多個(gè)方面提供了一種包括精細(xì)節(jié)距的連接通路的半導(dǎo)體芯片封裝件及其制造方法。

根據(jù)發(fā)明構(gòu)思的一方面，一種半導(dǎo)體芯片封裝件包括：半導(dǎo)體芯片，具有作為有效表面的第一表面和與第一表面背對的第二表面，并且被設(shè)置為使第一表面面朝上；模塑構(gòu)件，圍繞半導(dǎo)體芯片的側(cè)面；連接通路，側(cè)向地設(shè)置在半導(dǎo)體芯片外部且穿過模塑構(gòu)件，所述連接通路具有與模塑構(gòu)件的頂表面對應(yīng)的上端部和與上端部背對且對應(yīng)于與模塑構(gòu)件的頂表面背對的底表面的下端部，其中，連接通路的下端部延伸到低于模塑構(gòu)件的底表面的水平。

根據(jù)發(fā)明構(gòu)思的另一方面，半導(dǎo)體芯片封裝件包括：半導(dǎo)體芯片，具有作為有效表面的第一表面和與第一表面背對的第二表面，并且被設(shè)置為使第一表面朝向第一方向；模塑構(gòu)件，圍繞半導(dǎo)體芯片的側(cè)面；連接通路，圍繞半導(dǎo)體芯片設(shè)置且穿過模塑構(gòu)件，所述連接通路具有靠近半導(dǎo)體芯片的第一表面的第一端部和與第一端部背對的第二端部，其中，連接通路的第一端部的寬度小于連接通路的第二端部的寬度。

根據(jù)發(fā)明構(gòu)思的另一方面，提供了一種制造半導(dǎo)體芯片封裝件的方法，所述方法包括：將半導(dǎo)體芯片附著在載體基底上；形成包括連接通路部和一體地連接到連接通路部的支撐部的初步連接通路結(jié)構(gòu)；將初步連接通路結(jié)構(gòu)附著在載體基底上使得連接通路部側(cè)向地設(shè)置在半導(dǎo)體芯片的外部；形成圍繞半導(dǎo)體芯片和初步連接通路結(jié)構(gòu)的模塑構(gòu)件；通過去除模塑構(gòu)件的上部和初步連接通路結(jié)構(gòu)的上部來形成貫穿模塑構(gòu)件的連接通路。

根據(jù)一些示例實(shí)施例，制造半導(dǎo)體封裝件的方法包括：提供具有第一表面和與第一表面背對的第二表面的封裝基底；將第一半導(dǎo)體芯片設(shè)置在封裝基底上，第一半導(dǎo)體芯片具有面對封裝基底的第二表面的第一表面、與第一半導(dǎo)體芯片的第一表面背對的第二表面和從第一半導(dǎo)體芯片的第一表面延伸到第一半導(dǎo)體芯片的第二表面的側(cè)表面；設(shè)置覆蓋第一半導(dǎo)體芯片的側(cè)表面并且覆蓋封裝基底的第二表面的模塑層；在第一半導(dǎo)體芯片的側(cè)表面外部設(shè)置多個(gè)穿過模塑導(dǎo)電通路。穿過模塑導(dǎo)電通路可以在形成模塑層之前形成并且可以貫穿模塑層。

根據(jù)某些示例性實(shí)施例，一種方法包括：提供具有第一表面和與第一表面背對的第二表面的封裝基底；將第一半導(dǎo)體芯片設(shè)置在封裝基底上，所述第一半導(dǎo)體芯片具有面對封裝基底的第二表面的第一表面、與第一表面背對的第二表面以及從第一半導(dǎo)體芯片的第一表面延伸到第一半導(dǎo)體芯片的第二表面的側(cè)表面；設(shè)置覆蓋第一半導(dǎo)體芯片的側(cè)表面并覆蓋封裝基底的第二表面的模塑層，其中，模塑層的第一表面面對封裝基底的第二表面；設(shè)置貫穿模塑層并位于第一半導(dǎo)體芯片的側(cè)表面外部的多個(gè)穿過模塑導(dǎo)電通路。穿過模塑導(dǎo)電通路可以延伸超過模塑層的第一表面。

附圖說明

通過下面結(jié)合附圖進(jìn)行的詳細(xì)描述，將更清楚地理解發(fā)明構(gòu)思的示例實(shí)施例，在附圖中：

圖1A是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件的平面圖；

圖1B是根據(jù)示例實(shí)施例，沿著圖1A的線1B-1B'截取的剖視圖；

圖1C是根據(jù)示例實(shí)施例，圖1B的部分1C的放大視圖；

圖2A是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件的剖視圖；

圖2B是根據(jù)示例實(shí)施例，圖2A的部分2B的放大視圖；

圖3A是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件的剖視圖；

圖3B是根據(jù)示例實(shí)施例，圖3A的部分3B的放大視圖；

圖4是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件的剖視圖；

圖5是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件的剖視圖；

圖6是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件的剖視圖；

圖7A至圖7C是示出根據(jù)示例實(shí)施例的制造初步連接通路結(jié)構(gòu)的方法的剖視圖和平面圖，并且圖7D是根據(jù)示例實(shí)施例沿著圖7C的線7D-7D'截取的剖視圖；

圖8A和圖8B是示出根據(jù)示例實(shí)施例的制造初步連接通路結(jié)構(gòu)的方法的剖視圖；

圖9A和圖9B是示出根據(jù)示例實(shí)施例的制造初步連接通路結(jié)構(gòu)的方法的剖視圖；

圖10A至圖10G是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體芯片封裝件的方法的剖視圖；

圖11A至圖11E是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體芯片封裝件的方法的剖視圖；以及

圖12A至圖12C是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體芯片封裝件的方法的剖視圖。

在附圖中，為了清晰起見，可以夸大層和區(qū)域的尺寸和相對尺寸。同樣的附圖標(biāo)記始終表示同樣的元件。盡管不同的附圖示出了示例性實(shí)施例的多種變化，但是這些附圖未必意圖彼此互斥。相反，如將從以下具體實(shí)施方式的上下文可知，當(dāng)把附圖及其描述作為整體來考慮時(shí)，在不同附圖中描繪和描述的某些特征可以與來自其它附圖的其它特征組合以產(chǎn)生各種實(shí)施例。

具體實(shí)施方式

如在此使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)列出項(xiàng)中的任意和全部組合。當(dāng)諸如“……中的至少一個(gè)(種/者)”的表述放在一列元件(要素)之后時(shí)，修飾整列的元件(要素)，而不是修飾列中的個(gè)別元件(要素)。

為了充分地理解發(fā)明構(gòu)思的構(gòu)造和效果，參照附圖描述示例實(shí)施例。然而，發(fā)明構(gòu)思不限于下面提供的示例實(shí)施例，而是可以以各種形式實(shí)現(xiàn)并可以做出各種改變。提供示例實(shí)施例的描述以使發(fā)明構(gòu)思的公開完整并使本領(lǐng)域普通技術(shù)人員了解發(fā)明構(gòu)思的范圍。為了便于解釋，可夸大附圖中的組件的尺寸，并且可以夸大或減小每個(gè)組件的比例。

將理解的是，當(dāng)組件被稱作“在”另一組件“上”或“連接到”另一組件時(shí)，該組件可以直接在另一組件上或可以直接連接到其它組件，但是在它們之間可以存在中間組件。相反，當(dāng)組件被稱作“直接在”另一組件“上”或“與”另一組件“直接連接”，或者被稱作“接觸”另一組件或“與”另一組件“相接觸”時(shí)，應(yīng)理解的是它們之間不存在中間組件。解釋元件之間關(guān)系的其它表達(dá)(例如，“在……之間”與“直接在……之間”等)可以以類似的方式來理解。

將理解的是，雖然在這里可以使用術(shù)語第一、第二、第三等來描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該受這些術(shù)語限制。除非上下文另有說明，否則這些術(shù)語僅用來將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)元件、組件、區(qū)域、層或部分區(qū)分開來，例如作為命名慣例。因此，在不脫離本發(fā)明的教導(dǎo)的情況下，下面在說明書的一部分中討論的第一元件、組件、區(qū)域、層或部分在說明書的另一部分或權(quán)利要求中可被稱為第二元件、組件、區(qū)域、層或部分。此外，在某些情況下，即使說明書中沒有使用“第一”、“第二”等來描述術(shù)語，該術(shù)語也可以在權(quán)利要求中被稱為“第一”或“第二”以將所要求保護(hù)的元件彼此區(qū)分開。

如這里所使用的，除非上下文另外清楚地指出，否則單數(shù)形式的“一個(gè)(種/者)”和“該/所述”也意圖包括復(fù)數(shù)形式。將理解的是，在此使用的術(shù)語“包含”、“包括”和/或其變型說明了存在所述特征、數(shù)量、操作、組件、部件或它們的組合，并且可以理解為可添加一個(gè)或更多個(gè)其它特征、數(shù)量、操作、組件、部件或它們的組合。

將以理想示意圖的方式參照平面圖和/或剖視圖來描述在此描述的實(shí)施例。因此，示例性視圖可以基于制造技術(shù)和/或公差來修改。因此，所公開的實(shí)施例不限于這些視圖中所示，而是包括基于制造工藝形成的構(gòu)造上的修改。因此，在附圖中例示的區(qū)域可以具有示意性的性質(zhì)，并且附圖中所示的區(qū)域的形狀可以舉例說明發(fā)明的各方面不受其限制的元件的區(qū)域的具體形狀。

為了便于描述，這里可使用諸如“在……之下”、“在……下方”、“下面的”、“在……上方”、“上面的”等的空間相對術(shù)語來描述如在圖中所示的一個(gè)元件或特征與另一元件或特征的關(guān)系。將理解的是，除附圖中描述的方位之外，空間相對術(shù)語還意在包括裝置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉(zhuǎn)，則被描述為在其它元件或特征“下方”或“之下”的元件將隨后被定向?yàn)樵谄渌蛱卣鳌吧戏健薄Ｒ虼?，術(shù)語“在……下方”可以包括在……上方和在……下方兩種方位。裝置可以另外定向(旋轉(zhuǎn)90度或在其它方位)，并相應(yīng)解釋在此使用的空間相對描述語。

如這里所使用的，被描述為“電連接”的項(xiàng)可以構(gòu)造為使電信號能夠從一個(gè)項(xiàng)傳遞到另一項(xiàng)。因此，物理連接到無源絕緣組件(例如，印刷電路板的預(yù)浸料層、連接兩個(gè)裝置的電絕緣粘合劑、電絕緣底填或模塑層等)的無源導(dǎo)電組件(例如，布線、焊盤、內(nèi)部電線等)沒有電連接到那個(gè)組件。此外，“直接電連接”到彼此的項(xiàng)通過一個(gè)或更多個(gè)無源元件(諸如布線、焊盤、內(nèi)部電線、通孔等示例)電連接。這樣，直接電連接的組件不包括通過諸如晶體管或二極管的有源元件電連接的組件。直接電連接的元件可以直接物理連接和直接電連接。

此外，如在這里使用的諸如“在……上方”和“在……下方”的這些空間相對術(shù)語具有它們普通的廣泛含義——例如，即使當(dāng)俯視元素A和元素B時(shí)它們之間不疊置，元素A也可以在元素B的上方(就像即使沒有在直接的上方，在天空中的某物也通常在地面上的某物的上方)。

如在這里使用的，諸如“相同”、“相等”、“平面”或“共面”的術(shù)語當(dāng)涉及方向、布局、位置、形狀、水平、大小、數(shù)量或其它測量時(shí)，不一定意味著完全相同的方向、布局、位置、形狀、水平、大小、數(shù)量或其它測量，而是意圖包括在例如因制造工藝可能發(fā)生的可接受的變化內(nèi)幾乎相同的方向、布局、位置、形狀、水平、大小、數(shù)量或其它測量。除非上下文或其它聲明另外指出，否則可以在這里使用術(shù)語“基本上”以強(qiáng)調(diào)這一含義。例如，被描述為“基本上相同”、“基本上相等”或“基本上平面”的項(xiàng)可以完全相同、相等或平面，或者可以在例如因制造工藝可能發(fā)生的可接受的變化內(nèi)相同、相等或平面。

諸如“大約”或“近似”的術(shù)語可以反映僅以相對小的方式和/或以不明顯地改變某些元件的操作、功能或結(jié)構(gòu)的方式而變化的數(shù)量、大小、方向或布局。例如，“約0.1至約1”的范圍可以包括諸如0.1附近0％-5％的偏差和1附近0％-5％偏差的范圍，特別是在這樣的偏差保持了與已列出范圍相同的效果時(shí)。

如這里所使用的，例如，半導(dǎo)體裝置可以指諸如半導(dǎo)體芯片(例如，形成在裸片上的存儲芯片和/或邏輯芯片)、半導(dǎo)體芯片的堆疊件、包括一個(gè)或更多個(gè)堆疊在封裝結(jié)構(gòu)上的半導(dǎo)體芯片的半導(dǎo)體封裝件或包括多個(gè)封裝件的層疊封裝裝置的裝置。這些裝置可以利用球柵陣列、引線鍵合、穿過基底通路或其它電連接元件來形成，并且可以包括諸如易失性或非易失性存儲裝置的存儲裝置。

如這里所使用的，電子裝置可以指這些半導(dǎo)體裝置，但可以另外包括包含這些裝置的產(chǎn)品，諸如存儲模塊、存儲卡、包括額外組件的硬盤驅(qū)動器或移動電話、膝上型計(jì)算機(jī)、平板計(jì)算機(jī)、桌面計(jì)算機(jī)、相機(jī)或者其它消費(fèi)類電子裝置等。

除非另有定義，否則這里使用的全部術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本公開所屬領(lǐng)域的普通技術(shù)人員所通常理解的含義相同的含義。還將理解的是，除非這里明確如此定義，否則術(shù)語(諸如在通用字典中定義的術(shù)語)應(yīng)該被解釋為具有與相關(guān)領(lǐng)域和/或本申請的上下文中它們的意思一致的意思，并且將不以理想化或過于形式化的含義進(jìn)行解釋。

圖1A是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件100的平面圖，圖1B是沿著圖1A的線1B-1B'截取的剖視圖，圖1C是圖1B的部分1C的放大視圖。

參照圖1A至圖1C，半導(dǎo)體芯片封裝件100可包括半導(dǎo)體芯片110、連接通路130、模塑構(gòu)件140、重分配層160和連接端子174。

半導(dǎo)體芯片110可以包括彼此背對的第一表面F1和第二表面F2，第一表面F1可以是與半導(dǎo)體芯片110的有效表面對應(yīng)的表面。第一表面F1可以被稱為頂表面，第二表面F2可以被稱為底表面。半導(dǎo)體芯片110通常可以被稱為半導(dǎo)體裝置，并且可以實(shí)現(xiàn)為諸如存儲芯片或邏輯芯片的單個(gè)芯片或者可以是各種存儲芯片或邏輯芯片的堆疊件的一部分。半導(dǎo)體芯片110可以包括在第一表面F1處針對半導(dǎo)體芯片110而暴露的導(dǎo)電焊盤112。這里描述的裝置的各種焊盤可以是連接到裝置的內(nèi)部布線的導(dǎo)電端子，并且可以在裝置的內(nèi)部布線和/或內(nèi)部電路與外部源之間發(fā)送信號和/或提供電壓。例如，半導(dǎo)體芯片(例如，芯片110)的芯片焊盤(例如，導(dǎo)電焊盤112)可以電連接到半導(dǎo)體芯片上的集成電路和連接到半導(dǎo)體芯片的裝置，并且/或者可以在半導(dǎo)體芯片上的集成電路與連接到半導(dǎo)體芯片的裝置之間提供電壓和/或信號。在此描述的各種焊盤可以設(shè)置在裝置(例如，半導(dǎo)體芯片、封裝基底、中介芯片等)的外表面上面或附近，并且通?？梢跃哂衅教沟谋砻婷娣e(通常比焊盤所連接的內(nèi)部布線的相應(yīng)表面面積更大)以有助于連接到諸如突起或焊球的更遠(yuǎn)的端子和/或外部布線。

另外，半導(dǎo)體芯片110可以包括在第一表面F1處使半導(dǎo)體芯片110暴露并且覆蓋導(dǎo)電焊盤112的側(cè)面(lateral side)的第一保護(hù)層114。這里，為了便于描述，將第一保護(hù)層114的與半導(dǎo)體芯片110的第二表面F2背對的上表面稱為第一表面F1。第一保護(hù)層114可以包括例如氮化硅層、聚酰亞胺層或這些層的堆疊結(jié)構(gòu)。例如，第一保護(hù)層114可以包括氮化硅層和聚酰亞胺層的雙層結(jié)構(gòu)。雖然半導(dǎo)體裝置可以包括多個(gè)某些組件(例如，焊盤、通孔等)，但是為便于描述，這里僅以單數(shù)形式來描述這樣的組件。

連接通路130(亦稱為通路、導(dǎo)電通路、穿過模塑通路)可以在半導(dǎo)體芯片110的至少一側(cè)上與半導(dǎo)體芯片110橫向分隔開。圖1A示出連接通路130布置在半導(dǎo)體芯片110的兩側(cè)上，但是發(fā)明構(gòu)思不限于此?？梢愿鶕?jù)半導(dǎo)體芯片封裝件100的種類和尺寸、包括于半導(dǎo)體芯片封裝件100中的I/O端子的數(shù)目等以各種布局來布置連接通路130。

如圖1B中示例性示出的，連接通路130可以具有比半導(dǎo)體芯片110的高度高的高度，但是發(fā)明構(gòu)思不限于此。與圖1B不同，連接通路130可以具有與半導(dǎo)體芯片110的高度相同的高度。

這里，為便于描述，連接通路130的接近于并對應(yīng)于半導(dǎo)體芯片110的第一表面F1的一端被稱為底部，連接通路130的鄰近于連接通路130的所述底部的表面被稱為連接通路130的底表面130_B。另外，連接通路130的接近于并對應(yīng)于半導(dǎo)體芯片110的第二表面F2并且與連接通路130的所述底部背對的另一端被稱為上部，連接通路130的鄰近于連接通路130的所述上部的表面被稱為連接通路130的上表面130_U或頂表面。如在此針對組件的上部和下部或者頂部和底部所描述的，在兩個(gè)組件均具有頂部(上部)或頂表面(上表面)以及底部(下部)或底表面(下表面)并且對于第一組件從頂?shù)降椎姆较蚺c第二組件從頂?shù)降椎姆较蛳嗤瑫r(shí)，第一組件的頂部(上部)或頂表面(上表面)可以被描述為“對應(yīng)于”第二組件的頂部(上部)或頂表面(上表面)，第一組件的底部(下部)或底表面(下表面)可被描述為“對應(yīng)于”第二組件的底部(下部)或底表面(下表面)。

如圖1C所示，連接通路130可以包括以預(yù)定斜率傾斜的側(cè)壁130S。連接通路130可以具有沿水平方向的第一寬度W1，所述第一寬度W1可以朝向連接通路130的底部以預(yù)定的比率減小。在沿通路的任意豎直位置處測量的連接通路130的第一寬度W1在一些實(shí)施例中可以小于190微米，或者在一些實(shí)施例中可以小于160微米。使用上述方法，在一些實(shí)施例中，在沿通路的任意豎直位置處測量的連接通路130的第一寬度W1(例如，在通路的頂部處或通路的底部處測量的寬度)可以是例如約10微米至約100微米，但是不限于此。因此，在一些實(shí)施例中，穿過模塑通路的沿其豎直高度的最大寬度可以是在10微米和100微米之間的寬度。

根據(jù)示例實(shí)施例，連接通路130沿水平方向可以具有圓形截面，但是連接通路130可以具有各種截面形狀，諸如，橢圓的形狀、四邊形的形狀、矩形的形狀、正方形的形狀、梯形的形狀和多邊形的形狀。

模塑構(gòu)件140可以圍繞或覆蓋半導(dǎo)體芯片110的側(cè)壁和連接通路130的側(cè)壁。如圖1B和圖1C中示例性示出的，當(dāng)半導(dǎo)體芯片110的第二表面F2位于低于連接通路130的上表面130_U的水平上時(shí)，模塑構(gòu)件140可以圍繞半導(dǎo)體芯片110的側(cè)壁和第二表面F2，并且還圍可繞連接通路130的側(cè)壁130S。同時(shí)，不同于圖1B和圖1C，當(dāng)半導(dǎo)體芯片110的第二表面F2位于與連接通路130的上表面130_U相同的水平上時(shí)，模塑構(gòu)件140可以圍繞半導(dǎo)體芯片110的側(cè)壁和連接通路130的側(cè)壁130S，例如不覆蓋半導(dǎo)體芯片110的第二表面F2。

根據(jù)示例實(shí)施例，模塑構(gòu)件140可以包括諸如環(huán)氧模塑料(EMC)材料的絕緣材料。在這種情況下，模塑構(gòu)件140可以包括單個(gè)材料層。在形成模塑構(gòu)件140的示例性工藝中，可以在半導(dǎo)體芯片110和初步連接通路結(jié)構(gòu)30附著在載體基底210上(見圖10B)的狀態(tài)下，通過注入模塑材料以填充圍繞半導(dǎo)體芯片110和初步連接通路結(jié)構(gòu)30(見圖10B)的空空間并且硬化模塑材料來形成模塑構(gòu)件140，因此，模塑構(gòu)件140可以包括單個(gè)材料層。模塑構(gòu)件140通常可以描述為模塑結(jié)構(gòu)或模塑層。

根據(jù)示例實(shí)施例，模塑構(gòu)件140的上表面可以位于與連接通路130的上表面130_U相同的水平上。因此，圍繞連接通路130的上表面130_U的模塑構(gòu)件140的上表面可以與連接通路130的上表面130_U形成同一表面并且可以與連接通路130的上表面130_U共面。在形成連接通路130的示例性工藝中，可以通過研磨工藝使包括圍繞半導(dǎo)體芯片110和初步連接通路結(jié)構(gòu)30的模塑構(gòu)件140的結(jié)構(gòu)平坦化，直到去除初步連接通路結(jié)構(gòu)30的支撐部32(見圖10B)為止，并可以由剩余的初步連接通路結(jié)構(gòu)30的連接通路部34(見圖10B)來形成連接通路130。因此，模塑構(gòu)件140的上表面可以位于與連接通路130的上表面130_U相同的水平上。

在示例實(shí)施例中，連接通路130與鄰近的連接通路130可以以精細(xì)的節(jié)距(或者連接通路130和鄰近的連接通路130之間的間隔可以相對地小)來設(shè)置。例如，連接通路130可以具有范圍為約30微米至約300微米的節(jié)距(或者連接通路130的中心與鄰近的連接通路130的中心之間的距離)。然而，發(fā)明構(gòu)思不限于此。在形成連接通路130的示例性工藝中，可以通過使用以下方法來形成連接通路130：使用圖案化工藝來形成以相對小的間隔設(shè)置多個(gè)連接通路部34的初步連接通路結(jié)構(gòu)30，并且使用研磨工藝在初步連接通路結(jié)構(gòu)30中僅留下連接通路部34。因此，可以以相對小的間隔來設(shè)置連接通路130與鄰近的連接通路130。

重分配層160可以包括重分配塞162、重分配圖案164和重分配絕緣層166。重分配塞162可以接觸導(dǎo)電焊盤112或連接通路130。重分配圖案164可以通過重分配塞162電連接到導(dǎo)電焊盤112或連接通路130。圖1B示例性示出重分配塞162和重分配圖案164的連接結(jié)構(gòu)連接到不同的重分配塞162和重分配圖案164的連接結(jié)構(gòu)，所述不同的連接結(jié)構(gòu)位于與上述連接結(jié)構(gòu)不同的水平處(例如，圖1B示出了這樣一個(gè)結(jié)構(gòu)：位于第一水平的第一重分配塞162連接到在其下方的第一重分配圖案164，所述第一重分配圖案164連接到在其下方的第二重分配塞162，所述第二重分配塞162連接到在其下方的第二重分配圖案164)。然而，發(fā)明構(gòu)思不限于此，重分配層160可以在下突起金屬層172與連接通路130或?qū)щ姾副P112之間具有僅一個(gè)重分配塞162連接到一個(gè)重分配圖案164的結(jié)構(gòu)(均在下文中進(jìn)一步描述)。與此不同，重分配層160可以具有三個(gè)或更多個(gè)重分配塞162在不同水平上連接到三個(gè)或更多個(gè)重分配圖案164的結(jié)構(gòu)。重分配絕緣層166可以圍繞重分配塞162和重分配圖案164。雖然未示出，但是重分配絕緣層166可以包括多個(gè)絕緣層并且所述多個(gè)絕緣層中的不同的絕緣層可以具有位于與重分配塞162和重分配圖案164的上表面的各自水平相同的水平上的上表面。

在示例性實(shí)施例中，重分配塞162和重分配圖案164可以由導(dǎo)電材料(例如，金屬)形成并且可以包括Cu、Al、W、Ni、Ti、TiN、Ta、TaN和Au中的至少一種。重分配層160可以形成封裝件100的封裝基底，并且還可以被稱為封裝基體層。

下突起金屬(UBM)層172可以連接到重分配塞162或重分配圖案164并且可以暴露在重分配絕緣層166的外部。例如，UBM層172可以包括諸如金屬的導(dǎo)電材料，并且可以包括Cr、W、Ti、Cu、Ni、Al、Pd、Au或它們的組合。

用于與外部裝置連接的連接端子174可以設(shè)置在UBM層172上。連接端子174可以是例如焊球或?qū)щ娡黄稹?/p>

如圖1C中示例性示出的，連接通路130的底表面130_B可以具有比模塑構(gòu)件140的底表面的水平LV1低的下表面水平LV2。因此，連接通路130的底部分(包括連接通路130的底表面)可以延伸到模塑構(gòu)件140的底表面以下的水平，或超過模塑構(gòu)件140的底表面的水平。因此，連接通路130的側(cè)壁130S的下側(cè)可以被重分配絕緣層166圍繞。在形成連接通路130的示例性工藝中，在將初步連接通路結(jié)構(gòu)30臨時(shí)固定在設(shè)置在第一載體基底210上的第一粘合構(gòu)件220(見圖10B)上之后，可以形成圍繞初步連接通路結(jié)構(gòu)30的模塑構(gòu)件140。在這種情況下，第一粘合構(gòu)件220可以包括硬度相對低的聚合物材料。因此，在臨時(shí)固定初步連接通路結(jié)構(gòu)30的工藝期間，第一粘合構(gòu)件220的與初步連接通路結(jié)構(gòu)30的下部對應(yīng)的部分接收壓力，并且初步連接通路結(jié)構(gòu)30的底表面(例如，連接通路部34的底表面)可以位于比第一粘合構(gòu)件220的上表面低的水平處?？蛇x擇地，為了確保初步連接通路結(jié)構(gòu)30與重分配塞162之間的足夠的接觸面積，在將初步連接通路結(jié)構(gòu)30放置在第一粘合構(gòu)件220上之后，可以向初步連接通路結(jié)構(gòu)30施加以預(yù)定的壓力。因此，連接通路130的底表面130_B可以具有比模塑構(gòu)件140的底表面的水平LV1低的下表面水平LV2，并且因此可以確保連接通路130的底表面130_B與連接到其的重分配塞162之間的足夠的接觸面積。

如圖1C中示例性示出的，半導(dǎo)體芯片110的第一表面F1可以具有比模塑構(gòu)件140的底表面的水平LV1低的下表面水平LV3。因此，半導(dǎo)體芯片110的側(cè)壁的下側(cè)可以被重分配絕緣層166圍繞。圖1C不僅示例性地示出了半導(dǎo)體芯片110的第一表面F1(即，第一保護(hù)層114的底表面)，而且還示出了第一保護(hù)層114的上表面位于比模塑構(gòu)件140的底表面的水平LV1低的水平處。然而，發(fā)明構(gòu)思不限于此，第一保護(hù)層114的上表面可以位于與模塑構(gòu)件140的底表面的水平LV1相同的水平或者比模塑構(gòu)件140的底表面的水平LV1高的水平處。

圖1C為了示例性示出模塑構(gòu)件140、連接通路130和半導(dǎo)體芯片110的相對位置，夸大了下表面水平LV1、LV2和LV3之間的差值。因此，與圖1C不同，下表面水平LV1、LV2和LV3之間的相對差值可以改變。

可以通過安裝預(yù)先形成的初步連接通路結(jié)構(gòu)30使得初步連接通路結(jié)構(gòu)30與半導(dǎo)體芯片110分隔開并且形成圍繞初步連接通路結(jié)構(gòu)30和半導(dǎo)體芯片110的模塑構(gòu)件140來制造半導(dǎo)體芯片封裝件100。因此，由可以實(shí)現(xiàn)精細(xì)節(jié)距的初步連接通路結(jié)構(gòu)30形成的連接通路130可以具有精細(xì)的節(jié)距。另外，由于連接通路130的底表面130_B具有比模塑構(gòu)件140的下表面的水平LV1低的水平LV2，所以可以確保連接通路130與重分配塞162之間的足夠的接觸面積。因此，半導(dǎo)體芯片封裝件100可以具有良好的可靠性。

圖2A是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件100A的剖視圖，圖2B是圖2A的部分2B的放大視圖。由于根據(jù)圖2A和圖2B的半導(dǎo)體芯片封裝件100A除了連接通路130A的形狀之外與參照圖1A至圖1C描述的半導(dǎo)體芯片封裝件100類似，所以主要描述不同之處。在圖2A和圖2B中，與圖1A至圖1C中的附圖標(biāo)記相同的附圖標(biāo)記表示相同的組件。

參照圖2A和圖2B，連接通路130A具有第一寬度W1A，寬度W1A可以從上表面130A_U朝向下表面130A_B逐漸減小。連接通路130A的側(cè)壁130SA可以相對于與半導(dǎo)體芯片110的第一表面F1垂直的方向傾斜。連接通路130A的與連接通路130A的上表面130A_U鄰近的上部處的第一傾角θ1可以大于連接通路130A的與連接通路130A的底表面130A_B鄰近的底部處的第二傾角θ2。例如，第一傾角θ1可以在約2°至約30°的范圍內(nèi)，并且第二傾角θ2可以在約2°至約10°的范圍內(nèi)，但是第一傾角θ1和第二傾角θ2不限于此。作為角度不同的結(jié)果，連接通路130A可以具有喇叭的形狀。

在形成連接通路130A的示例性工藝中，可以通過將金屬板30P(見圖7A)圖案化來形成包括支撐部32(見圖7D)和連接通路部34(見圖7D)的初步連接通路結(jié)構(gòu)30(見圖7D)。在圖案化工藝中，當(dāng)蝕刻位置從金屬板30P的上表面向下移動時(shí)(例如，當(dāng)蝕刻位置接近于支撐部32和連接通路部34之間的界面時(shí))，可以減少蝕刻金屬板30P的量，連接通路部34可以具有傾斜的側(cè)壁。連接通路部34的側(cè)壁的輪廓可以根據(jù)金屬板30P的種類、蝕刻工藝的種類、蝕刻劑的種類、連接通路部34之間的間隔等而改變。具體地，連接通路部34可以如圖7D所示具有預(yù)定斜率的側(cè)壁，與此不同，連接通路部34可以具有傾角根據(jù)豎直位置而改變(例如，不規(guī)則的傾角)的側(cè)壁。

圖3A是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件100B的剖視圖，圖3B是圖3A的部分3B的放大視圖。在圖3A和圖3B中，與圖1A至圖1C中的附圖標(biāo)記相同的附圖標(biāo)記表示相同的組件。

參照圖3A和圖3B，模塑構(gòu)件140A可以具有第一上表面140U1和第二上表面140U2。模塑構(gòu)件140A的第一上表面140U1可以與半導(dǎo)體芯片110豎直地疊置，并且可以與連接通路130的上表面130_U位于同一水平上。模塑構(gòu)件140A的第二上表面140U2可以位于連接通路130所在的區(qū)域處，例如，其可以位于連接通路130的附近，并且其可以圍繞連接通路130的側(cè)壁130S。模塑構(gòu)件140A的第二上表面140U2可以位于比連接通路130的上表面130_U低的水平處。因此，連接通路130的上部可以從模塑構(gòu)件140A的第二上表面140U2向上突出，或者可以延伸超過模塑構(gòu)件140A的第二上表面140U2。

在形成連接通路130的示例性工藝中，可以通過形成圍繞初步連接通路結(jié)構(gòu)30(見圖10B)和半導(dǎo)體芯片110的附近的模塑構(gòu)件140A并且去除初步連接通路結(jié)構(gòu)30的上部來形成具有與模塑構(gòu)件140A位于同一水平上的上表面130_U的連接通路130。隨后，通過使用激光輻照工藝等去除模塑構(gòu)件140A的與連接通路130的附近對應(yīng)的部分，使連接通路130的上部可以從模塑構(gòu)件140A的第二上表面140U2向上突出。

如圖3B所示，由于連接通路130的上部從模塑構(gòu)件140A的第二上表面140U2向上突出，所以可以增大連接通路130的暴露在模塑構(gòu)件140A外部的表面積。因此，當(dāng)另一半導(dǎo)體芯片封裝件(未示出)堆疊在半導(dǎo)體芯片封裝件100B上方時(shí)，可以在連接通路130和另一半導(dǎo)體芯片封裝件的連接端子(未示出)之間提供穩(wěn)定的電連接。另外，當(dāng)另一半導(dǎo)體芯片封裝件堆疊在半導(dǎo)體芯片封裝件100B上方時(shí)，可以減少或防止在連接通路130和另一半導(dǎo)體芯片封裝件的連接端子(例如，焊球)之間的錯位。

圖3A和圖3B所示的連接通路130可以被參照圖2A和圖2B描述的連接通路130A替換。應(yīng)該注意到的是這里描述的各種連接通路(例如，130或130A)可以由諸如金屬的導(dǎo)電材料形成。

圖4是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件100C的剖視圖。在圖4中，與圖1A至圖3B中的附圖標(biāo)記相同的附圖標(biāo)記表示相同的元件。

參照圖4，第二保護(hù)層180可以形成在半導(dǎo)體芯片110上。第二保護(hù)層180可以包括諸如聚酰亞胺和環(huán)氧樹脂的絕緣材料。另外，第二保護(hù)層180可以是裸片貼膜(DAF)。

布線圖案182可以設(shè)置在連接通路130和/或第二保護(hù)層180上。連接到連接通路130的布線圖案182可以與連接通路130一體地形成。設(shè)置在與半導(dǎo)體芯片110豎直地疊置的位置處的布線圖案182由于第二保護(hù)層180設(shè)置在布線圖案182與半導(dǎo)體芯片110的第二表面F2之間，所以不會電連接到半導(dǎo)體芯片110的第二表面F2。暴露布線圖案182的上表面的第三保護(hù)層184可以設(shè)置在模塑構(gòu)件140上。

在形成連接通路130的示例性工藝中，可以在半導(dǎo)體芯片110的附近設(shè)置包括支撐部32和連接通路部34的初步連接通路結(jié)構(gòu)30，并且可以形成圍繞初步連接通路結(jié)構(gòu)30和半導(dǎo)體芯片110的模塑構(gòu)件140。隨后，可以在去除模塑構(gòu)件140的上表面的研磨工藝期間，通過留下預(yù)定高度的支撐部32然后將支撐部32圖案化來形成布線圖案182。當(dāng)另一半導(dǎo)體芯片封裝件(未示出)堆疊在半導(dǎo)體芯片封裝件100C上方時(shí)，可以根據(jù)另一半導(dǎo)體芯片封裝件的連接端子(未示出)的布置或節(jié)距來改變布線圖案182的布局。因此，由于即使在另一半導(dǎo)體芯片封裝件的連接端子的節(jié)距與連接通路130的節(jié)距不同的情況下也可以形成半導(dǎo)體芯片封裝堆疊件，所以半導(dǎo)體芯片封裝件100C可以具有改善的靈活性。

圖5是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件100D的剖視圖。在圖5中，與圖1A至圖4中的附圖標(biāo)記相同的附圖標(biāo)記表示相同的元件。

參照圖5，連接通路130的側(cè)壁的上部可以被支撐絕緣層136圍繞。支撐絕緣層136的上表面可以與連接通路130的上表面位于同一水平處，但是發(fā)明構(gòu)思不限于此。支撐絕緣層136可以圍繞在鄰近的連接通路130之間的連接通路130的側(cè)壁的附近，并且可以不設(shè)置在與半導(dǎo)體芯片110垂直地疊置的位置處。支撐絕緣層136可以具有在連接通路130的高度的約10％至約50％的范圍內(nèi)的高度(或厚度)，但是支撐絕緣層136的高度不限于此。根據(jù)示例實(shí)施例，支撐絕緣層136可以包括諸如EMC或環(huán)氧樹脂的絕緣材料，但是支撐絕緣層136的材料不限于此。

模塑構(gòu)件140B可以圍繞半導(dǎo)體芯片110的側(cè)壁和上表面、連接通路130的側(cè)壁以及支撐絕緣層136的側(cè)壁和底表面。模塑構(gòu)件140B的上表面(例如，最上的表面)可以位于與支撐絕緣層136的上表面(例如，最上的表面)相同的水平上。

在形成連接通路130的示例性工藝中，可以在半導(dǎo)體芯片110的附近設(shè)置包括支撐部32(見圖8B)、連接通路部34和支撐絕緣層36(見圖8B)的初步連接通路結(jié)構(gòu)30A(見圖8B)，并且可以形成圍繞初步連接通路結(jié)構(gòu)30A和半導(dǎo)體芯片110的模塑構(gòu)件140。支撐絕緣層36可以用作在模塑初步連接通路結(jié)構(gòu)30A的工藝期間防止初步連接通路結(jié)構(gòu)30A錯位或倒塌的輔助支撐構(gòu)件。因此，即使當(dāng)支撐部32的高度相對小時(shí)，也可以通過支撐絕緣層36足夠地支撐初步連接通路結(jié)構(gòu)30A，因此可以減少用于去除支撐部32的研磨工藝的時(shí)間消耗。

圖6是示出根據(jù)示例實(shí)施例的半導(dǎo)體芯片封裝件100E的剖視圖。在圖6中，與圖1A至圖5中的附圖標(biāo)記相同的附圖標(biāo)記表示相同的元件。

參照圖6，半導(dǎo)體芯片110的第二表面F2可以利用裸片貼膜(DAF)190附著到絕緣框架134。絕緣框架134可以包括開口134H，每個(gè)連接通路130可以經(jīng)由每個(gè)開口134H暴露在半導(dǎo)體芯片封裝件100E的外部。根據(jù)示例實(shí)施例，絕緣框架134可包括酚醛樹脂、環(huán)氧樹脂和聚酰亞胺中的至少一種。

模塑構(gòu)件140可以圍繞半導(dǎo)體芯片110的側(cè)面(lateral side)和連接通路130的側(cè)壁，模塑構(gòu)件140的上表面可以接觸絕緣框架134。

在形成連接通路130的示例性工藝中，可以形成包括包含絕緣材料的絕緣支撐部32A(見圖9B)和附著在絕緣支撐部32A上的連接通路部34(見圖9B)的初步連接通路結(jié)構(gòu)30B(見圖9B)，將初步連接通路結(jié)構(gòu)30B設(shè)置為使得初步連接通路結(jié)構(gòu)30B的絕緣支撐部32A可以設(shè)置在半導(dǎo)體芯片110上，然后可以形成圍繞初步連接通路結(jié)構(gòu)30B和半導(dǎo)體芯片110的模塑構(gòu)件140。在這種情況下，包括絕緣材料的絕緣支撐部32A可以對應(yīng)于絕緣框架134，可以通過使用圖案化工藝在絕緣框架134中形成開口134H來暴露連接通路130的上表面。

根據(jù)半導(dǎo)體芯片封裝件100E，包括在初步連接通路結(jié)構(gòu)30B內(nèi)的絕緣支撐部32A可以不被研磨工藝去除并且可以用作在其中安裝半導(dǎo)體芯片110的框架。因此，可以改善半導(dǎo)體芯片封裝件100E的結(jié)構(gòu)穩(wěn)定性。

圖7A至圖7C是示出根據(jù)示例實(shí)施例的制造初步連接通路結(jié)構(gòu)30的方法的剖視圖和平面圖，圖7D是沿圖7C的線7D-7D'截取的剖視圖。

參照圖7A，可以設(shè)置包括多個(gè)單位區(qū)域UA的金屬板30P。金屬板30P可以包括Cu、Al、Ti、Ni、Au或它們的組合。例如，金屬板30P可以是具有預(yù)定厚度的銅箔，但不限于此。雖然未在圖7A中示出，但可以設(shè)置支撐基底(未示出)并且可以在支撐基底上設(shè)置金屬板30P。

可以在金屬板30P上形成第一掩模圖案40?？梢栽谂c形成連接通路部34(見圖7B)的位置對應(yīng)的位置處設(shè)置第一掩模圖案40。

根據(jù)示例實(shí)施例，第一掩模圖案40可以是光致抗蝕劑圖案。

參照圖7B，可以通過將第一掩模圖案40用作蝕刻掩模，通過將金屬板30P(見圖7A)的上部蝕刻到預(yù)定的高度來形成連接通路部34和連接到連接通路部34的支撐部32。

根據(jù)示例實(shí)施例，連接通路部34的連接通路的寬度可以是約10微米至約100微米，但不限于此。連接通路部34的高度可以是約50微米至約200微米，但不限于此?？梢钥紤]支撐部32的高度、半導(dǎo)體芯片的高度、半導(dǎo)體芯片封裝件的高度等來適當(dāng)?shù)剡x取連接通路部34的寬度和高度。根據(jù)某些實(shí)施例，連接通路部34的高度與半導(dǎo)體芯片的高度相同或者大于半導(dǎo)體芯片的高度。當(dāng)連接通路部34的高度太高時(shí)，在模塑工藝之后去除支撐部32的研磨工藝會消耗較長時(shí)間。

隨著蝕刻位置從金屬板30P的上表面向下移動，連接通路部34的已經(jīng)形成的側(cè)壁34S可以被暴露于蝕刻環(huán)境，從而可以進(jìn)一步蝕刻連接通路部34的側(cè)壁34S。結(jié)果，連接通路部34的側(cè)壁34S可以以預(yù)定的傾角傾斜，因此連接通路部34的底部的寬度可以大于連接通路部34的上部的寬度。雖然圖7B示例性示出了連接通路部34的側(cè)壁34S以預(yù)定的傾角傾斜，但是可以形成包括如下側(cè)壁的連接通路部：該側(cè)壁像圖2A和圖2B所示的連接通路130A的側(cè)壁130SA那樣根據(jù)豎直位置而具有不同傾角。

基于上述工藝，支撐部32和連接通路部34形成單一、連續(xù)、一體地形成的結(jié)構(gòu)。根據(jù)示例實(shí)施例，支撐部32的高度可以是約10微米至約100微米，但不限于此?？梢钥紤]連接通路部34的高度、半導(dǎo)體芯片的高度、半導(dǎo)體芯片封裝件的高度等來適當(dāng)?shù)剡x取支撐部32的高度。當(dāng)支撐部32的高度太低時(shí)，由于支撐部32在為模塑工藝而固定初步連接通路結(jié)構(gòu)30時(shí)難以足夠地支撐連接通路部34，所以初步連接通路結(jié)構(gòu)30會在模塑工藝期間錯位或者會倒塌。當(dāng)支撐部32的高度太高時(shí)，在模塑工藝之后去除支撐部32的研磨工藝會消耗較長時(shí)間。

參照圖7C和圖7D，可以通過在每個(gè)單位區(qū)域UA內(nèi)去除支撐部32的與半導(dǎo)體安裝區(qū)域CMA對應(yīng)的部分來制造初步連接通路結(jié)構(gòu)30。支撐部32可以包括在與半導(dǎo)體安裝區(qū)域CMA對應(yīng)的位置中的開口32H，除了半導(dǎo)體安裝區(qū)域CMA以外的剩余的支撐部32可以是其上設(shè)置有連接通路部34的通路區(qū)域VA。

根據(jù)示例實(shí)施例，連接通路部34可以具有范圍為約30微米至約300微米的第一節(jié)距P1(即，在連接通路部34的中心與鄰近的連接通路部34的中心之間的距離，或者連接通路部34的寬度和鄰近的連接通路部34之間的間隔的和)。然而，連接通路部34的節(jié)距不限于此。由于通過使用利用包括光致抗蝕劑圖案的第一掩模圖案40的蝕刻工藝來形成連接通路部34，所以連接通路部34可以形成為具有相對小的節(jié)距。

在首先形成模塑構(gòu)件，使用諸如激光鉆孔等工藝形成貫穿模塑構(gòu)件的通孔并且用導(dǎo)電材料填充通孔來形成導(dǎo)電通路的情況下，通孔形成為具有相對大的節(jié)距。難以形成穿過模塑構(gòu)件的通孔以使通孔可以具有小的寬度，或者難以形成通孔以使通孔可以以小的間隔來設(shè)置，因此，填充通孔的導(dǎo)電通路具有相對大的節(jié)距。因此，會難以將該導(dǎo)電通路應(yīng)用于包括精細(xì)節(jié)距的半導(dǎo)體芯片的半導(dǎo)體芯片封裝件或者具有緊湊尺寸的扇出型晶片級封裝件。

然而，參照圖7A至圖7D描述的初步連接通路結(jié)構(gòu)30可以包括通過使用蝕刻金屬板30P的方法形成的具有相對小節(jié)距的連接通路部34。可以通過用模塑構(gòu)件以圍繞初步連接通路結(jié)構(gòu)30的方式形成半導(dǎo)體芯片封裝件，實(shí)現(xiàn)包括精細(xì)節(jié)距的半導(dǎo)體芯片的半導(dǎo)體芯片封裝件，或者具有緊湊尺寸的扇出型晶片級封裝件。

圖8A和圖8B是示出根據(jù)示例實(shí)施例的制造初步連接通路結(jié)構(gòu)30A的方法的剖視圖。在圖8A和圖8B中，與圖7A至圖7D中的附圖標(biāo)記相同的附圖標(biāo)記表示相同的組件。參照圖8A和圖8B描述的初步連接通路結(jié)構(gòu)30A可以用于制造參照圖5描述的半導(dǎo)體芯片封裝件100D的工藝，但發(fā)明構(gòu)思不限于此。

首先，通過執(zhí)行參照圖7A和圖7B描述的工藝來形成包括支撐部32和連接通路部34的結(jié)構(gòu)。

參照圖8A，形成填充連接通路部34的側(cè)壁34S的下部與支撐部32之間的空間的支撐絕緣層36。支撐絕緣層36可以包括諸如EMC或環(huán)氧樹脂的絕緣材料，但不限于此。

參照圖8B，可以通過去除支撐部32和支撐絕緣層36每者的與在每個(gè)單位區(qū)域UA內(nèi)的半導(dǎo)體安裝區(qū)域CMA對應(yīng)的那一部分來制造初步連接通路結(jié)構(gòu)30A。

在參照圖8A和圖8B描述的初步連接通路結(jié)構(gòu)30A中，支撐絕緣層36的第一高度H1可以是連接通路部34的側(cè)壁34S的第二高度H2的約10％至約50％，但其不限于此。支撐絕緣層36的高度可以大于或小于支撐部32的高度(或者支撐部32的沿連接通路部34的延伸方向的厚度)。可以根據(jù)支撐部32的高度與連接通路部34的高度的相對比例、連接通路部34的節(jié)距和/或?qū)挾葋韺⒅谓^緣層36的高度確定為適當(dāng)?shù)闹?。支撐絕緣層36可以用作在模塑初步連接通路結(jié)構(gòu)30A的工藝期間防止初步連接通路結(jié)構(gòu)30A錯位或倒塌的輔助支撐構(gòu)件。因此，即使當(dāng)支撐部32的高度相對小時(shí)，也可以通過支撐絕緣層36足夠地支撐初步連接通路結(jié)構(gòu)30A，并且因此可以減少用于去除支撐部32的研磨工藝的時(shí)間消耗。

圖9A和圖9B是示出根據(jù)示例實(shí)施例的制造初步連接通路結(jié)構(gòu)30B的方法的剖視圖。在圖9A和圖9B中，與圖7A至圖8B中的附圖標(biāo)記相同的附圖標(biāo)記表示相同的組件。參照圖9A和圖9B描述的初步連接通路結(jié)構(gòu)30B可以用于制造參照圖6描述的半導(dǎo)體芯片封裝件100E的工藝，但發(fā)明構(gòu)思不限于此。

參照圖9A，可以設(shè)置絕緣支撐部32A和金屬板30PA的堆疊結(jié)構(gòu)。

絕緣支撐部32A可以包括酚醛樹脂、環(huán)氧樹脂和聚酰亞胺中的至少一種。例如，絕緣支撐部32A可以包括雙馬來酰亞胺三嗪(BT)樹脂、阻燃劑4(frame retardant 4,FR4)、聚酰亞胺、聚酯、四官能團(tuán)環(huán)氧樹脂、聚苯醚、環(huán)氧/聚亞苯基氧化物、芳族聚酰胺紙(thermount)、氰酸酯和液晶聚合物。

金屬板30PA可以通過利用粘合構(gòu)件(未示出)附著在絕緣支撐部32A上。然而，在一個(gè)實(shí)施例中，絕緣支撐部32A包括具有低粘度的半硬化絕緣材料，使半硬化絕緣材料和金屬板30PA彼此接觸，然后通過熱處理等使半硬化絕緣材料被硬化，從而可以形成絕緣支撐部32A和金屬板30PA的堆疊結(jié)構(gòu)。

可以在金屬板30PA的上表面上形成第一掩模圖案40。第一掩模圖案40可以是光致抗蝕劑圖案。

參照圖9B，可以通過將第一掩模圖案40(見圖9A)用作蝕刻掩模通過將金屬板30PA(見圖9A)的上部蝕刻到預(yù)定高度來形成連接通路部34。在蝕刻工藝期間可以暴露絕緣支撐部32A的上表面，連接通路部34可以在絕緣支撐部32A上與鄰近的連接通路部34分隔開。

圖9B示例性示出具有以預(yù)定傾角傾斜的側(cè)壁34S的連接通路部34，但是與此不同，可以形成包括以下側(cè)壁的連接通路部34：該側(cè)壁如參考圖2B所述的具有根據(jù)豎直位置而改變的傾角。

圖9B所示的初步連接通路結(jié)構(gòu)30B可以包括絕緣支撐部32A和設(shè)置在絕緣支撐部32A上的連接通路部34。與參照圖7D作出的描述不同，不去除絕緣支撐部32A的與半導(dǎo)體安裝區(qū)域CMA對應(yīng)的部分，可以在絕緣支撐部32A的與半導(dǎo)體安裝區(qū)域CMA對應(yīng)的部分上安裝半導(dǎo)體芯片(未示出)。

圖10A至圖10G是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體芯片封裝件100的方法的剖視圖。

參照圖10A，可以設(shè)置第一載體基底210和第一粘合構(gòu)件220。

第一載體基底210可以包括多個(gè)單位區(qū)域UA，所述多個(gè)單位區(qū)域UA中的每個(gè)可以是用于安裝一個(gè)半導(dǎo)體芯片110的區(qū)域。

可以將第一粘合構(gòu)件220附著在第一載體基底210的整個(gè)區(qū)域上。第一粘合構(gòu)件220可以包括，例如，通過激光輻照將光能轉(zhuǎn)換為熱能的光熱轉(zhuǎn)換材料。例如，第一粘合構(gòu)件220可以包括包含激光吸收材料的有機(jī)材料。另外，第一粘合構(gòu)件220可以包括諸如丙烯酸樹脂的熱塑性材料，或紫外(UV)敏感材料。

隨后，可以在第一粘合構(gòu)件220上附著半導(dǎo)體芯片110。半導(dǎo)體芯片110可以包括第一表面F1和與第一表面F1背對的第二表面F2，第一表面F1可以與第一粘合構(gòu)件220接觸。

可以將導(dǎo)電焊盤112和第一保護(hù)層114暴露于半導(dǎo)體芯片110的第一表面F1，并且因此可以將導(dǎo)電焊盤112和第一保護(hù)層114與第一粘合構(gòu)件220相接觸。

參照圖10B，可以圍繞半導(dǎo)體芯片110(例如，半導(dǎo)體芯片110的側(cè)表面的外部)來設(shè)置初步連接通路結(jié)構(gòu)30。初步連接通路結(jié)構(gòu)30可以是根據(jù)參照圖7A至圖7D描述的制造方法而制造的初步連接通路結(jié)構(gòu)30。另外，初步連接通路結(jié)構(gòu)30可以由通過參照圖8A和圖8B描述的制造方法制造的初步連接通路結(jié)構(gòu)30A來替代，并可以由通過參照圖9A和圖9B描述的制造方法制造的初步連接通路結(jié)構(gòu)30B來替代。

初步連接通路結(jié)構(gòu)30可以包括支撐部32和連接通路部34?？梢栽O(shè)置初步連接通路結(jié)構(gòu)30使得連接通路部34的底表面可以接觸第一粘合構(gòu)件220并且支撐部32的上表面可以位于初步連接通路結(jié)構(gòu)30的上部。在某些實(shí)施例中，連接通路部的連接通路的末端可以設(shè)置在第一粘合構(gòu)件220中，使得第一粘合構(gòu)件220的頂表面在連接通路的底表面上方。另外，支撐部32具有開口32H，可以設(shè)置初步連接通路結(jié)構(gòu)30，使得開口32H可以位于與半導(dǎo)體芯片110豎直疊置的位置處。因此，半導(dǎo)體芯片110的上表面(例如，第二表面F2)可以不被初步連接通路結(jié)構(gòu)30覆蓋。

參照圖10C，形成圍繞半導(dǎo)體芯片110和初步連接通路結(jié)構(gòu)30的暴露的表面的模塑構(gòu)件140。

根據(jù)示例實(shí)施例，模塑構(gòu)件140可以包括諸如EMC的絕緣材料。

在形成模塑構(gòu)件140的示例性工藝中，可以將其上附著了半導(dǎo)體芯片110和初步連接通路結(jié)構(gòu)30的第一載體基底210設(shè)置在模子(未示出)內(nèi)。可以通過將模塑材料(未示出)注入到由模子限定的空間中并將模塑材料硬化來形成圍繞半導(dǎo)體芯片110和初步連接通路結(jié)構(gòu)30的上表面和側(cè)表面的模塑構(gòu)件140。因此，模塑構(gòu)件140可以包括單個(gè)材料層。

同時(shí)，由于支撐部32包括開口32H并且半導(dǎo)體芯片110的上表面(例如，第二表面F2)設(shè)置在豎直地疊置開口32H的位置處，所以可以通過開口32H將模塑材料注入到半導(dǎo)體芯片110和初步連接通路結(jié)構(gòu)30之間的空間中，因此可以使模塑材料圍繞半導(dǎo)體芯片110和初步連接通路結(jié)構(gòu)30的暴露的表面而沒有孔隙。參照圖10D，例如，可以通過對模塑構(gòu)件140的上部執(zhí)行研磨工藝來去除模塑構(gòu)件140的上部。在研磨工藝期間，可以將初步連接通路結(jié)構(gòu)30(見圖10C)的支撐部32(見圖10C)與模塑構(gòu)件140的上部一起去除，并且可以僅保留連接通路部34(見圖10C)，從而可以形成連接通路130。

在研磨工藝之后，模塑構(gòu)件140的上表面可以與連接通路130的上表面位于同一水平處，并且可以與連接通路130的上表面共面。因此，連接通路130的頂表面可以延伸到模塑構(gòu)件140的頂表面的水平。另外，如圖10D所示，在某些實(shí)施例中，連接通路130的一部分(例如，與上表面背對的底部部分)延伸超過模塑構(gòu)件140的下表面，以使其不與模塑構(gòu)件140的下表面共面。

參照圖10E，將第二載體基底230附著在模塑構(gòu)件140的上表面上。可以在第二載體基底230與模塑構(gòu)件140之間設(shè)置第二粘合構(gòu)件240以使第二載體基底230可以附著在模塑構(gòu)件140上。

因此，可以形成第一載體基底210以其間設(shè)置有模塑構(gòu)件的方式面對第二載體基底230的結(jié)構(gòu)。

參照圖10F，將第一載體基底210(見圖10E)與模塑構(gòu)件140和半導(dǎo)體芯片110分離。

在使第一載體基底210分離的示例性工藝中，可以根據(jù)第一粘合構(gòu)件220(見圖10E)的材料和特性來執(zhí)行適當(dāng)?shù)姆椒?。例如，在第一粘合?gòu)件220包括包含激光吸收材料的有機(jī)材料的情況下，可以通過在第一載體基底210的上表面上照射激光并且使第一粘合構(gòu)件220部分地熔化來使第一載體基底210與模塑構(gòu)件140和半導(dǎo)體芯片110分離。除此之外，可以使用諸如將UV照射到第一載體基底210的上部上或者加熱第一載體基底210的上部的各種方法。

在分離第一載體基底210之后，可以暴露模塑構(gòu)件140、半導(dǎo)體芯片110的第一表面F1和連接通路130的上表面。在這種情況下，還可以暴露半導(dǎo)體芯片110的導(dǎo)電焊盤112的上表面。另外，連接通路130的端部可以突出至超過模塑構(gòu)件140的表面。

可選地，可以對暴露的模塑構(gòu)件140、半導(dǎo)體芯片110的第一表面F1和連接通路130的表面進(jìn)一步執(zhí)行洗滌工藝。

隨后，可以在暴露的模塑構(gòu)件140、半導(dǎo)體芯片110的第一表面F1和連接通路130的表面上形成重分配層160。

在形成重分配層160的示例性工藝中，可以形成覆蓋暴露的模塑構(gòu)件140、半導(dǎo)體芯片110的第一表面F1和連接通路130的表面的第一絕緣層(未示出)，并且可以形成暴露導(dǎo)電焊盤112的上表面和連接通路130的上表面的第一開口(未示出)?？梢栽诘谝唤^緣層上形成填充第一開口的第一導(dǎo)電層(未示出)，并且可以通過使第一導(dǎo)電層圖案化來形成與導(dǎo)電焊盤112的上表面和連接通路130的上表面接觸的重分配塞162以及一體地連接到重分配塞162的重分配圖案164。隨后，可以形成覆蓋重分配圖案164的上表面的第二絕緣層(未示出)，并且可以形成暴露重分配層164的上表面的一部分的第二開口(未示出)?？梢栽诘诙^緣層上形成填充第二開口的第二導(dǎo)電層(未示出)，并且可以通過使第二導(dǎo)電層圖案化來形成與重分配圖案164的上表面接觸的另一個(gè)重分配塞162以及一體地連接到所述另一個(gè)重分配塞162的另一個(gè)重分配圖案164。還可以形成覆蓋所述另一個(gè)重分配圖案164的第三絕緣層(未示出)。這里，第一絕緣層至第三絕緣層可以被稱為重分配絕緣層166，因此可以形成包括重分配塞162、重分配圖案164和重分配絕緣層166的重分配層160。然而，形成重分配層160的工藝不限于此。

參照圖10G，通過去除重分配絕緣層166的一部分可以暴露重分配圖案164的上表面的一部分，并且可以在重分配圖案164的上表面的暴露的部分上形成UBM層172?？梢栽赨BM層172的上表面上附著連接端子174。這樣，第一組外部連接端子可以連接到與在半導(dǎo)體芯片的第一表面處的焊盤電連接的第一組重分配圖案，第二組外部連接端子可以連接到與多個(gè)穿過模塑導(dǎo)電通路電連接的第二組重分配圖案。

隨后，通過以單位區(qū)域?yàn)榛A(chǔ)，將其上已附著連接端子174的結(jié)構(gòu)單個(gè)化(例如，通過使芯片彼此分割)來完成半導(dǎo)體芯片封裝件100(見圖1B)。隨后，可以從半導(dǎo)體芯片封裝件100分離第二載體基底230。在某些實(shí)施例中，所述分割可以發(fā)生在第二組芯片和/或封裝件被安裝在晶片級的半導(dǎo)體芯片封裝件100上之后。例如，可以首先去除載體基底230，隨后將第二組芯片和/或封裝件安裝在晶片形式的封裝件100上以連接到連接通路130的頂表面。在采取額外的制造步驟以形成多芯片封裝件或?qū)盈B封裝的裝置之后，可以使封裝件彼此分割以形成多個(gè)單獨(dú)的封裝件100。

根據(jù)制造半導(dǎo)體芯片封裝件100的方法，圍繞半導(dǎo)體芯片110安裝包括具有精細(xì)節(jié)距的連接通路部34的初步連接通路結(jié)構(gòu)30，然后形成圍繞半導(dǎo)體芯片110和初步連接通路結(jié)構(gòu)30的模塑構(gòu)件140。因此，半導(dǎo)體芯片封裝件100可以包括具有精細(xì)節(jié)距的連接通路130。如上所述，在一些實(shí)施例中，在封裝件的半導(dǎo)體芯片的側(cè)表面的外部形成半導(dǎo)體封裝件的多個(gè)穿過模塑導(dǎo)電通路，在形成穿過模塑導(dǎo)電通路之后，圍繞穿過模塑導(dǎo)電通路形成模塑層。此外，在形成模塑層之后，可在半導(dǎo)體芯片和模塑層上形成封裝基底。由于這一工藝，穿過模塑導(dǎo)電通路可以形成為具有比現(xiàn)有技術(shù)方法小的節(jié)距。例如，可以實(shí)現(xiàn)小于100微米和像10微米那么小的節(jié)距。這樣，可以提供諸如封裝或?qū)盈B封裝的半導(dǎo)體裝置，所述半導(dǎo)體裝置包括封裝基底、一個(gè)或更多個(gè)半導(dǎo)體芯片、模塑層和圍繞一個(gè)或更多個(gè)半導(dǎo)體芯片的側(cè)表面形成的穿過模塑通路，所述半導(dǎo)體裝置具有比傳統(tǒng)封裝件高的良率。雖然在各種實(shí)施例中給出了一個(gè)半導(dǎo)體芯片的示例，但是多個(gè)堆疊的半導(dǎo)體芯片可以被包括在封裝件中，并且放置在各種實(shí)施例中示出的半導(dǎo)體芯片110的位置處。封裝件可以以堆疊的方式通過穿過模塑導(dǎo)電通路連接到另一封裝件。

與圖10B不同的是，在圍繞半導(dǎo)體芯片110設(shè)置圖8B所示的初步連接通路結(jié)構(gòu)30A并且執(zhí)行模塑工藝的情況下，可以制造參照圖5描述的半導(dǎo)體芯片封裝件100D。

圖11A至圖11E是示出根據(jù)示例實(shí)施例制造半導(dǎo)體芯片封裝件的方法的剖視圖。所述制造方法可以是制造參照圖4描述的半導(dǎo)體芯片封裝件100C的方法。在圖11A至11E中，與圖1A至圖10G中的附圖標(biāo)記相同的附圖標(biāo)記表示相同的組件。

參照圖11A，可以在第一載體基底210和第一粘合構(gòu)件220上附著半導(dǎo)體芯片110。半導(dǎo)體芯片110的第一表面F1可接觸第一粘合構(gòu)件220，可以將第二保護(hù)層180附著在半導(dǎo)體芯片110的第二表面F2上。這里，為便于描述，將第二保護(hù)層180的上表面稱為半導(dǎo)體芯片110的第二表面F2。

可以將初步連接通路結(jié)構(gòu)30C附著在半導(dǎo)體芯片110上。初步連接通路結(jié)構(gòu)30C可以包括支撐部32B和連接通路部34，支撐部32B可以包括開口32H。開口32H可以設(shè)置與半導(dǎo)體芯片110的一部分豎直地疊置的位置。開口32H的寬度可以小于半導(dǎo)體芯片110的寬度，因此半導(dǎo)體芯片110的第二表面F2的一部分可以被支撐部32B覆蓋。

參照圖11B，可以形成圍繞初步連接通路結(jié)構(gòu)30C的暴露的表面和半導(dǎo)體芯片110的模塑構(gòu)件140。

隨后，可以通過對模塑構(gòu)件140的上部執(zhí)行研磨工藝來去除模塑構(gòu)件140的上部。在研磨工藝期間，可以將距初步連接通路結(jié)構(gòu)30C的支撐部32B的上表面預(yù)定的高度去除，并且可以減小支撐部32B的高度。

參照圖11C，在支撐部32B(見圖11B)上形成第二掩模圖案(未示出)，可以將第二掩模圖案用作蝕刻掩模，通過使支撐部32B圖案化來形成布線圖案182。例如，圖案化的步驟可以包括：去除支撐部32B的與第二掩模對應(yīng)的部分，并去除位于單位區(qū)域UA之間的支撐部32B的一部分。隨后，可以通過形成覆蓋布線圖案182的絕緣層(未示出)、在絕緣層上形成第三掩模圖案(未示出)、然后將第三掩模圖案用作蝕刻掩模使絕緣層圖案化來形成第三保護(hù)層184。

在這種情況下，由于通過圖案化支撐部32B來形成布線圖案182，所以位于連接通路130上方的布線圖案182可以與連接通路130一體地形成。布線圖案182可以形成在半導(dǎo)體芯片110的頂表面上方的第一豎直區(qū)域處，并且可以在第一豎直區(qū)域處連接到導(dǎo)電通路130。另外，由于在半導(dǎo)體芯片110上設(shè)置了第二保護(hù)層180，并且在第二保護(hù)層180上設(shè)置了支撐部32B，所以位于半導(dǎo)體芯片110上方的布線圖案182，會因第二保護(hù)層180而不與半導(dǎo)體芯片110電接觸。

參照圖11D，可以通過利用第二粘合構(gòu)件240將第二載體基底230附著在布線圖案182和第三保護(hù)層184上。

隨后，通過執(zhí)行參照圖10F和圖10G描述的工藝來形成圖11E中所示的結(jié)構(gòu)。

隨后，可以通過以單位區(qū)域?yàn)榛A(chǔ)對其上已附著了連接端子174的結(jié)構(gòu)進(jìn)行單個(gè)化，和/或先在晶片級的半導(dǎo)體芯片封裝件100B上形成額外的器件然后將所述封裝件彼此分割來完成半導(dǎo)體芯片封裝件100B(見圖3A)。

圖12A至圖12C是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體芯片封裝件的方法的剖視圖。所述制造方法可以是參照圖6描述的半導(dǎo)體芯片封裝件100E的制造方法。在圖12A至12C中，與圖1A至圖11E中的附圖標(biāo)記相同的附圖標(biāo)記表示相同的組件。

參照圖12A，可以在初步連接通路結(jié)構(gòu)30B上安裝半導(dǎo)體芯片110。

初步連接通路結(jié)構(gòu)30B可以包括絕緣支撐部32A和連接通路部34，并且半導(dǎo)體芯片110可以安裝在絕緣支撐部32A的與半導(dǎo)體安裝區(qū)域CMA對應(yīng)的部分上。

可以通過利用裸片貼膜(DAF)190將半導(dǎo)體芯片110附著在絕緣支撐部32A上。在這種情況下，可以安裝半導(dǎo)體芯片110以使作為半導(dǎo)體芯片110的有效表面的第一表面F1可以面朝上，即，可以以面朝上的方式安裝半導(dǎo)體芯片110。因此，可以通過利用DAF 190將與半導(dǎo)體芯片110的第一表面F1背對的第二表面F2附著在絕緣支撐部32A上。

連接通路部34可以沿垂直于半導(dǎo)體芯片110的第一表面F1的方向在半導(dǎo)體芯片110的附近延伸。在這種情況下，連接通路部34的上表面可以位于與半導(dǎo)體芯片110的第一表面F1的水平相等或比半導(dǎo)體芯片110的第一表面F1的水平高的水平上。

參照圖12B，可以通過利用第一粘合構(gòu)件220將其上已安裝了半導(dǎo)體芯片110的初步連接通路結(jié)構(gòu)30B附著在第一載體基底210上。這里，半導(dǎo)體芯片110的第一表面F1和連接通路部34的底部(即，與連接通路部34的連接到絕緣支撐部32A的一個(gè)端部背對的連接通路部34的另一個(gè)端部)可以與第一粘合構(gòu)件220相接觸。連接通路部34的一部分可以形成在第一粘合構(gòu)件220中。

參照圖12C，可以形成覆蓋半導(dǎo)體芯片110、絕緣支撐部32A的暴露的表面以及連接通路部34的模塑構(gòu)件140，可以研磨模塑構(gòu)件140的上表面直到暴露絕緣支撐部32A的上表面。

可以通過在絕緣支撐部32A上形成第四掩模圖案(未示出)并通過將第四掩模圖案用作蝕刻掩模來去除絕緣支撐部32A的一部分來暴露連接通路130的上表面。因此，可以形成包括暴露連接通路130的上表面的開口134H的絕緣框架134。這里，連接通路部34通過開口134H與絕緣框架134分離，從而可以形成連接通路130。連接通路130的側(cè)壁可以被模塑構(gòu)件140圍繞，模塑構(gòu)件140的上表面可以接觸絕緣框架134。

隨后，可以通過執(zhí)行參照圖10E至10G描述的工藝來完成圖6所示的半導(dǎo)體芯片封裝件100E。

如上面討論的，在一些實(shí)施例中，可以形成包括封裝基底、至少一個(gè)半導(dǎo)體芯片和穿過模塑層形成的多個(gè)穿過模塑導(dǎo)電通路的半導(dǎo)體器件，使得第二半導(dǎo)體芯片或封裝件可以利用穿過模塑通路堆疊在第一半導(dǎo)體芯片或封裝件上，以使在第二半導(dǎo)體芯片或封裝件上的重分配層電連接到在封裝基底中的布線層或重分配層。在一些實(shí)施例中，制造工藝可以允許以非常精細(xì)的節(jié)距來形成穿過模塑導(dǎo)電通路。例如，制造工藝可以包括在形成圍繞其的模塑層之前形成穿過模塑導(dǎo)電通路。此外，穿過模塑導(dǎo)電通路可以由延伸超出模塑層的頂表面的單獨(dú)的、連續(xù)的結(jié)構(gòu)來形成，并且可以與形成在模塑層的頂表面處的布線圖案一體地形成。

盡管已經(jīng)參照發(fā)明構(gòu)思的示例實(shí)施例具體地示出并描述了發(fā)明構(gòu)思，但是將理解的是，在不脫離權(quán)利要求的精神和范圍的情況下，可以在其中作出形式和細(xì)節(jié)上的各種改變。