各種實(shí)施例一般地涉及芯片封裝和用于制造芯片封裝的方法。

背景技術(shù)：
在半導(dǎo)體組件裝配的領(lǐng)域中，可以串行地執(zhí)行芯片到線框架的連接和線鍵合工藝。這些工藝是非常成本集約的。生產(chǎn)具有許多焊盤和許多線連接的小的芯片或組件可以占裝配工藝價(jià)值的高達(dá)90%。用于半導(dǎo)體組件的制造工藝通常可以在兩個(gè)部分中進(jìn)行。如圖1所示，在第一部分中，可以在未加工的硅晶圓上生產(chǎn)芯片（在110中）。其中，可以并行地制造許多芯片（高達(dá)每晶圓100000個(gè)）（在110、120中）。在第二部分中，可以切割硅片例如硅晶圓，并且隨后，在例如管芯附接工藝中（在130中），獨(dú)立的芯片可以被構(gòu)造成芯片封裝。以順序工藝執(zhí)行例如線鍵合（在140中）的最后的工藝步驟中的一個(gè)。例如，管芯可以一次一個(gè)地和/或接連地（即串行地）進(jìn)行線鍵合。此外，管芯可以例如一次一個(gè)地和/或串行地獨(dú)立成型（在150中）。單獨(dú)地和/或串行地加工管芯，即特別是在后端工藝中具有很多順序工藝，可能產(chǎn)生非常高的成本。除了對于串行工藝的成本之外，可能由于多個(gè)電氣測試而進(jìn)一步出現(xiàn)附加成本。此外，供應(yīng)鏈的中斷可能進(jìn)一步增加邏輯復(fù)雜度。

技術(shù)實(shí)現(xiàn)要素：
各種實(shí)施例提供了一種用于制造芯片封裝的方法，該方法包括：保持包括多個(gè)管芯的載體；通過從載體移除在多個(gè)管芯之間的載體的一個(gè)或多個(gè)部分來形成多個(gè)管芯之間的分離；在多個(gè)管芯之間的移除的一個(gè)或多個(gè)部分中形成封裝材料；以及通過封裝材料使管芯分離。附圖說明在附圖中，在不同的視圖中，相似的附圖標(biāo)記通常指相同的部分。附圖不必按比例繪制，而是一般重點(diǎn)放在圖示本發(fā)明的原理。在下面的描述中，參考以下附圖來描述本發(fā)明的各種實(shí)施例，在附圖中：圖1示出了標(biāo)準(zhǔn)供應(yīng)鏈?zhǔn)緢D；圖2示出了根據(jù)實(shí)施例的供應(yīng)鏈的示圖；圖3示出了根據(jù)實(shí)施例的用于制造芯片封裝的方法；圖4A至圖4E示出了根據(jù)實(shí)施例的用于制造芯片封裝的方法；圖5A至圖5F示出了根據(jù)實(shí)施例的用于制造芯片封裝的方法；圖6示出了根據(jù)實(shí)施例的用于制造芯片封裝的方法；圖7示出了根據(jù)實(shí)施例的芯片封裝。具體實(shí)施方式下面的詳細(xì)描述涉及附圖，附圖通過圖示的方式示出了其中可以實(shí)踐本發(fā)明的特定細(xì)節(jié)和實(shí)施例。這里，詞語“示例性”用于指“用作示例、實(shí)例或說明”。這里描述為“示例性”的任何實(shí)施例或設(shè)計(jì)不必被解釋為比其他實(shí)施例或設(shè)計(jì)優(yōu)選或有利。這里，關(guān)于在側(cè)面或表面“上”形成的沉積材料所使用的詞語“在...上”可以用于意指沉積的材料可以“直接”形成在所暗示的側(cè)面或表面上，例如與所暗示的側(cè)面或表面直接接觸。這里，關(guān)于在側(cè)面或表面“上”形成的沉積材料所使用的詞語“在...上”可以用于意指沉積的材料可以“間接”形成在所暗示的側(cè)面或表面上，其中一個(gè)或多個(gè)附加層被布置在所暗示的側(cè)面或表面與沉積的材料之間。各種實(shí)施例提供了用于制造芯片封裝的方法，其中可以例如在生產(chǎn)最終芯片封裝之前不獨(dú)立化芯片的情況下，在硅晶圓上執(zhí)行所有工藝中的一個(gè)或多個(gè)。各種實(shí)施例提供了用于制造芯片封裝的方法，在該方法中可以消除單一工藝，即其中各個(gè)芯片和/或器件可以彼此獨(dú)立地且分離地被加工的單一工藝?？梢允褂迷诰A制造工藝中所使用的典型工藝?？梢栽趦羰铱諝庵袌?zhí)行整個(gè)工作流程的執(zhí)行，使得可實(shí)現(xiàn)關(guān)于缺陷密度的高要求。各種實(shí)施例提供了用于制造芯片封裝的方法，其中可以在晶圓級執(zhí)行在殼體內(nèi)對超薄半導(dǎo)體組件的完整生產(chǎn)（見圖2，工藝210至240）。換言之，整個(gè)制造工藝，例如晶圓準(zhǔn)備（210中）、管芯形成和前端工藝（220中）、芯片互連（230中）以及管芯成型（240中）可以用硅制造設(shè)備來進(jìn)行，其中能夠在晶圓級進(jìn)行并行工藝。并行工藝可以被理解為意味著，作為每個(gè)管芯被分離和/或其中可以一次一個(gè)地和/或接連地在每個(gè)管芯上執(zhí)行工藝的替代，可以例如以分批工藝?yán)缤瑫r(shí)在多個(gè)管芯上一起執(zhí)行工藝，例如工藝210到240中的每一個(gè)。具體地，可以在硅上立即實(shí)現(xiàn)具有電磁屏蔽的附加功能的與芯片頂側(cè)的接觸和布線金屬化。該方法可以用于具有或不具有背面金屬化的組件。圖3示出了根據(jù)實(shí)施例的用于制造芯片封裝的方法300。方法300可包括：保持包括多個(gè)管芯的載體（310中）；通過從載體移除在多個(gè)管芯之間的載體的一個(gè)或多個(gè)部分來形成在多個(gè)管芯之間的分離（320中）；在多個(gè)管芯之間的移除的一個(gè)或多個(gè)部分中形成封裝材料（330中）；以及通過封裝材料來使管芯分離（340中）。圖4示出了根據(jù)實(shí)施例的用于制造芯片封裝的方法400。載體402可以包括半導(dǎo)體晶圓，例如未加工的半導(dǎo)體晶圓。晶圓襯底可以包括下述材料組中的至少一個(gè)，該材料組包括：硅、鍺、III到V族材料、聚合物。根據(jù)一個(gè)實(shí)施例，晶圓襯底可以包括摻雜或未摻雜的硅。根據(jù)另一實(shí)施例，晶圓襯底可以包括絕緣體上硅SOI晶圓。根據(jù)實(shí)施例，晶圓襯底可以包括半導(dǎo)體化合物材料，例如砷化鎵（GaAs）、磷化銦（InP）。根據(jù)實(shí)施例，晶圓襯底可以包括四元半導(dǎo)體化合物材料，例如砷化銦鎵（InGaAs）。例如晶圓襯底的載體402可以具有范圍從約250μm到約950μm，例如從約300μm到約750μm，例如從約400μm到約650μm的厚度tw（從頂側(cè)到底側(cè)）。晶圓可以具有范圍從約25mm到約450mm，例如約100mm到約350mm，例如約200mm到約300mm的直徑?？梢栽谇岸斯に囍性诠苄緝?nèi)形成一個(gè)或多個(gè)電子電路，例如在半導(dǎo)體晶圓的前側(cè)上形成一個(gè)或多個(gè)電子電路。前端工藝可以包括前端線（FEOL）工藝，其中工藝可以被執(zhí)行為形成半導(dǎo)體器件的有源電氣組件，例如形成源區(qū)，例如形成漏區(qū)，例如形成溝道區(qū)。前端工藝可以正常在載體頂側(cè)412執(zhí)行，其中可以在載體頂側(cè)412形成一個(gè)或多個(gè)電子電路4131、4132、4133...413n。FEOL工藝之后可以是后端線BEOL工藝，其中例如布線的金屬化可以被形成為電連接半導(dǎo)體器件的有源電子組件。在FEOL和BEOL工藝之后，載體402可以包括半導(dǎo)體晶圓，并且可以包括許多半導(dǎo)體管芯，例如在半導(dǎo)體晶圓中所形成的多個(gè)管芯4041、4042、4043...404n。包括多個(gè)管芯的載體402在圖4A中被示出為包括兩個(gè)管芯4041和4042。然而，多個(gè)管芯不限于兩個(gè)管芯，并且可以包括一個(gè)或多個(gè)管芯，例如，二、三、四、五、六、七、八、九、十個(gè)或甚至更多管芯，諸如數(shù)十、數(shù)百或數(shù)千個(gè)管芯。管芯中的每一個(gè)都可以被稱作芯片，例如半導(dǎo)體芯片。每個(gè)管芯4041、4042，例如每個(gè)半導(dǎo)體芯片，可以包括例如晶圓襯底的載體402的至少一部分。在FEOL和BEOL工藝之后，可以在載體頂側(cè)412上，即直接在載體頂側(cè)412上形成鈍化層408（換言之，鈍化層408可以被形成為與載體頂側(cè)412物理接觸）。鈍化層408可以具有范圍從約20nm到約20μm，例如從約50nm到約10μm，例如從約1μm到5μm的厚度tp?？梢载灤┾g化層408和/或在鈍化層408上，即在載體頂側(cè)412上形成一個(gè)或多個(gè)接觸焊盤4141、4142、4143、4144...414n或電觸點(diǎn)。可以理解，在載體頂側(cè)412形成的一個(gè)或多個(gè)電子電路4131、4132、4133...413n可以布置在限定的管芯區(qū)4041、4042、4043...404n內(nèi)?？梢杂赦g化層408共同保持多個(gè)管芯4041、4042、4043...404n。在管芯區(qū)之間的區(qū)域，例如在多個(gè)管芯4041、4042、4043...404n之間的區(qū)域，例如在相鄰的管芯之間的區(qū)域，可以包括過剩區(qū)422，過剩區(qū)422對于管芯的運(yùn)行來說不是必要的。在多個(gè)管芯4041、4042、4043...404n之間的過剩區(qū)422可以稱作劃片區(qū)。通常，劃片區(qū)可以用作切割區(qū)，并且可以被切割或切開以使管芯分離，例如使管芯彼此獨(dú)立化。然而，根據(jù)各種實(shí)施例，可以避免這些切割和切開晶圓以使管芯分離的方法。為了形成一個(gè)或多個(gè)接觸焊盤4141、4142、4143、4144...414n或電觸點(diǎn)，首先，可以貫穿鈍化層408，例如在每個(gè)管芯區(qū)域內(nèi)，形成一個(gè)或多個(gè)通孔。隨后，導(dǎo)電材料可以形成，例如沉積在一個(gè)或多個(gè)通孔中，其中導(dǎo)電材料可以電氣地接觸管芯，例如在管芯區(qū)域中所形成的電子電路。通常，每個(gè)管芯4041，例如每個(gè)管芯區(qū)域，可以包括在管芯內(nèi)，例如在管芯頂側(cè)4061所形成的一個(gè)或多個(gè)電子電路。此外，每個(gè)管芯4041，例如每個(gè)管芯區(qū)域，可以包括在管芯頂側(cè)4061上形成的鈍化層、以及貫穿鈍化層所形成的一個(gè)或多個(gè)通孔。每個(gè)管芯4041可以進(jìn)一步包括在一個(gè)或多個(gè)通孔中形成的導(dǎo)電材料、以及與導(dǎo)電材料電連接的一個(gè)或多個(gè)接觸焊盤4141。因?yàn)榭梢砸苑峙に囍圃燧d體402和載體402中的多個(gè)管芯4041、4042、4043...404n，所以可以理解，可以例如通過以并行工藝來貫穿鈍化層形成一個(gè)或多個(gè)通孔并且在一個(gè)或多個(gè)通孔中形成導(dǎo)電材料，來在頂側(cè)4061、4062、4063、4064...406n上形成一個(gè)或多個(gè)接觸焊盤4141、4142、4143、4144...414n或電觸點(diǎn)。在共同工藝，例如并行工藝中，一個(gè)或多個(gè)接觸焊盤4141、4142、4143、4144...414n可以電連接到多個(gè)管芯4041、4042、4043...404n。還可以理解，還可以在限定的管芯區(qū)4041、4042、4043...404n內(nèi)形成一個(gè)或多個(gè)接觸焊盤4141、4142、4143、4144...414n，并且因此，每個(gè)管芯，例如每個(gè)管芯區(qū)4041，可以包括在管芯頂側(cè)4061處形成的一個(gè)或多個(gè)電子電路4131和一個(gè)或多個(gè)接觸焊盤4141。載體402可以包括多個(gè)管芯4041、4042、4043...404n，其中每個(gè)管芯4041、4042、4043...404n可以包括管芯區(qū)，該管芯區(qū)包括在管芯頂側(cè)4061、4062、4063、4064...406n處形成的一個(gè)或多個(gè)電子電路。頂側(cè)4061、4062、4063、4064...406n可以面對與底側(cè)4161、4162、4163、4164...416n所面對的方向基本上相反的方向。底側(cè)4161、4162、4163、4164...416n可以被理解為指通常可以沒有金屬化或者接觸焊盤或電觸點(diǎn)的多個(gè)管芯4041、4042、4043...404n的一側(cè)。然而，關(guān)于功率半導(dǎo)體器件，底側(cè)4161、4162、4163、4164...416n可以設(shè)置有在底側(cè)上形成的后部觸點(diǎn)，其中可以支持在管芯的頂側(cè)和管芯的底側(cè)之間的垂直電流流動。多個(gè)管芯4041、4042、4043...404n的底側(cè)4161、4162、4163、4164...416n可以在與載體底側(cè)418的相同側(cè)上形成。頂側(cè)4061、4062、4063、4064...406n還可以被稱為多個(gè)管芯4041、4042、4043...404n的“第一側(cè)”、“前側(cè)”或“上側(cè)”。術(shù)語“頂側(cè)”、“第一側(cè)”、“前側(cè)”或“上側(cè)”在下文中可以可互換地進(jìn)行使用。底側(cè)4161、4162、4163、4164...416n還可以被稱成多個(gè)管芯4041、4042、4043...404n的“第二側(cè)”或“后側(cè)”。術(shù)語“第二側(cè)”、“后側(cè)”或“底側(cè)”在下文中可以可互換地使用。可以例如從第一側(cè)，例如從載體402的頂側(cè)412，保持包括多個(gè)管芯4041、4042、4043...404n的載體402。可以理解，載體頂側(cè)412可包括多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n。在420中，可以在例如載體402的一側(cè)412的一側(cè)上沉積粘結(jié)材料424，并且載體402和多個(gè)管芯4041、4042、4043...404n可以經(jīng)由粘結(jié)材料424粘結(jié)到支撐結(jié)構(gòu)426?？梢栽谳d體頂側(cè)412上沉積粘結(jié)材料424，其中可以在多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n上形成的一個(gè)或多個(gè)頂側(cè)導(dǎo)電焊盤4141、4142、4143、4144...414n上形成粘結(jié)材料424。粘結(jié)材料424可以具有范圍從約0.5μm到約10μm，例如從約1μm到約10μm，例如從約2μm到約5μm的厚度ta。支撐結(jié)構(gòu)426可以包括下述材料組中的至少一個(gè)，該組包括：塑料、玻璃、硅，例如支撐材料426可以包括例如塑料晶圓、例如玻璃晶圓、例如硅晶圓。通?？梢杂烧辰Y(jié)材料424來保持多個(gè)管芯4041、4042、4043...404n。支撐結(jié)構(gòu)426可以提供基本上平整的支撐結(jié)構(gòu)，在該支撐結(jié)構(gòu)上可以保持載體402并且多個(gè)管芯4041、4042、4043...404n可以粘結(jié)到該支撐結(jié)構(gòu)。可以從第一側(cè)，即多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n，保持多個(gè)管芯4041、4042、4043...404n。隨后，可以從載體第二側(cè)418執(zhí)行對載體402的減薄，其中第二載體側(cè)面對與第一載體側(cè)，即載體頂側(cè)412，所面對的方向相反的方向。換言之，可以通過從與所保持的一側(cè)412相反的載體402的一側(cè)418移除多個(gè)管芯4041、4042、4043...404n的一個(gè)或多個(gè)區(qū)域422來執(zhí)行對載體402的減薄。對載體402的減薄可以包括執(zhí)行研磨和/或等離子蝕刻和/或化學(xué)蝕刻來對載體402進(jìn)行減薄。當(dāng)對載體402進(jìn)行減薄時(shí)，還可以對多個(gè)管芯4041、4042、4043...404n進(jìn)行減薄。可以執(zhí)行其中多個(gè)管芯和/或載體的上下厚度可以被減少到小于100μm的厚度tt的減薄。厚度tt的范圍可以從約5μm到約400μm，例如約20μm到約100μm，例如約30μm到約80μm。換言之，可以通過分批研磨工藝來形成超薄芯片。對載體402的減薄可以被執(zhí)行為使得后側(cè)418基本上是平面的，例如平整的。換言之，在減薄工藝之后，多個(gè)管芯4041、4042、4043...404n的底側(cè)4161、4162、4163、4164...416n也可以基本上是平面的，例如平整的。還可以理解，減薄的多個(gè)管芯4041、4042、4043...404n可以具有彼此類似的厚度。到目前為止，多個(gè)管芯4041、4042、4043...404n通常可以經(jīng)由載體402來保持。換言之，多個(gè)管芯4041、4042、4043...404n仍然可以形成載體402的一部分。隨后，可以通過從載體402移除在多個(gè)管芯4041、4042、4043...404n之間的載體402的一個(gè)或多個(gè)部分422來形成多個(gè)管芯4041、4042、4043...404n之間的分離。分離可以在多個(gè)管芯4041、4042、4043...404n仍然通過粘結(jié)材料424、鈍化層408和/或支撐結(jié)構(gòu)426中的至少一個(gè)保持在其頂側(cè)4061、4062、4063、4064...406n的同時(shí)發(fā)生。掩模工藝，例如沉積光致抗蝕劑掩模，可以用來保護(hù)，例如屏蔽，多個(gè)管芯4041、4042、4043...404n免受劃片移除工藝的影響，并且使一個(gè)或多個(gè)部分422即劃片區(qū)暴露于移除工藝?？梢允褂玫入x子蝕刻工藝和/或化學(xué)蝕刻工藝來選擇性地移除在多個(gè)管芯4041、4042、4043...404n之間的載體402的一個(gè)或多個(gè)部分422。一旦劃片區(qū)422被移除，就可以在多個(gè)管芯4041、4042、4043...404n之間，例如在如4041的至少一個(gè)管芯和如4042的至少一個(gè)相鄰管芯之間留下移除的一個(gè)或多個(gè)部分428，例如分離空間。例如，因?yàn)閯澠瑓^(qū)被移除，所以多個(gè)管芯4041、4042、4043...404n可以彼此分離。然而，多個(gè)管芯4041、4042、4043...404n可以仍然通過粘結(jié)材料424和/或鈍化層408和/或支撐結(jié)構(gòu)426中的至少一個(gè)來共同保持。在430中，在多個(gè)管芯4041、4042、4043...404n之間的移除的一個(gè)或多個(gè)部分428中形成封裝材料434之前，可以在多個(gè)管芯的第二側(cè)，例如底側(cè)4161、4162、4163、4164...416n上，沉積導(dǎo)電層432。在多個(gè)管芯4041、4042、4043...404n之間的移除的一個(gè)或多個(gè)部分428中形成封裝材料434之前，可以在多個(gè)管芯4041、4042、4043...404n的一個(gè)或多個(gè)側(cè)壁4361、4362、4363...436n上沉積導(dǎo)電層432。多個(gè)管芯4041、4042、4043...404n的一個(gè)或多個(gè)側(cè)壁4361、4362可以包括多個(gè)管芯4041、4042、4043...404n的在管芯頂側(cè)4061、4062、4063、4064...406n和管芯底側(cè)4161、4162、4163、4164...416n之間延伸的側(cè)。導(dǎo)電層432，例如在管芯4061的底側(cè)4161上沉積的導(dǎo)電層432的部分4321，可以電連接到在管芯4061的底側(cè)4161上形成的接觸焊盤4381。類似地，導(dǎo)電層432，例如在管芯4062的底側(cè)4162上沉積的導(dǎo)電層432的部分4322，可以電連接到在管芯4062的底側(cè)4162上形成的接觸焊盤4382，并且對于一個(gè)或多個(gè)或全部管芯也諸如此類。接觸焊盤4381可以包括用于在管芯中所形成的一個(gè)或多個(gè)電子電路的電觸點(diǎn)，例如用于功率半導(dǎo)體器件的漏區(qū)。根據(jù)實(shí)施例，管芯4061中形成的一個(gè)或多個(gè)電子電路可以包括功率晶體管，該功率晶體管可以包括管芯頂側(cè)4061上的一個(gè)或多個(gè)接觸焊盤4141，一個(gè)或多個(gè)接觸焊盤4141與例如管芯頂側(cè)4061的第一源/漏區(qū)和/或柵極區(qū)電連接，并且進(jìn)一步與在管芯底側(cè)4161上形成的接觸焊盤4381電接觸，其中接觸焊盤4381可以與例如第二源/漏區(qū)電連接?？梢岳斫?，導(dǎo)電層432還可以包括在多個(gè)管芯4041、4042之間的鈍化層408上，例如從載體402的后側(cè)418沉積的導(dǎo)電層的一個(gè)或多個(gè)部分432r。導(dǎo)電層432r的該一個(gè)或多個(gè)部分可以保留在最終芯片封裝中。替代地，如方法500中所描述的，導(dǎo)電層432r的該一個(gè)或多個(gè)部分可以從最終芯片封裝中移除?？梢岳斫猓椒?00可以不僅僅限于制造功率半導(dǎo)體芯片的芯片封裝，還可以用于低功率半導(dǎo)體芯片，例如能夠承載高達(dá)100V到150V的器件，例如用于半導(dǎo)體邏輯器件，諸如專用集成電路ASIC、現(xiàn)場可編程門陣列FPGA、可編程處理器諸如微處理器、驅(qū)動器、控制器、傳感器。在這些情況下，底側(cè)觸點(diǎn)可能并不是必要的，并且不需要執(zhí)行沉積導(dǎo)電層432。可以理解，多個(gè)管芯4041、4042、4043...404n中的至少一個(gè)管芯可以包括功率半導(dǎo)體器件，其中功率半導(dǎo)體器件能夠承載高達(dá)大約600V的電壓。可以理解，多個(gè)管芯4041、4042、4043...404n中的至少一個(gè)管芯可以包括功率半導(dǎo)體芯片，其中功率半導(dǎo)體芯片可以包括下述組中的至少一個(gè)功率半導(dǎo)體器件，該組包括：功率晶體管、功率MOS晶體管、功率雙極型晶體管、功率場效應(yīng)晶體管、功率絕緣柵雙極型晶體管、晶閘管、MOS控制晶閘管、硅控制整流器、功率肖基特二極管、碳化硅二極管、氮化鎵器件。導(dǎo)電層432可以包括下述材料組中的至少一個(gè)，該組包括：銅、鎳、鐵、銀、金、鈀、鋁、鎢。導(dǎo)電層432可以具有范圍從約0.5μm到約5μm，例如從約1μm到約4μm的厚度tec。封裝材料434可以在導(dǎo)電層432上形成?？梢酝ㄟ^壓縮成型來沉積封裝材料434。替代地，可以通過旋轉(zhuǎn)涂布來沉積封裝材料434?？梢栽趯?dǎo)電層432上直接形成封裝材料434。封裝材料434可以在第二側(cè)上形成，例如在多個(gè)管芯4041、4042、4043...404n的底側(cè)4161、4162、4163、4164...416n上形成，第二側(cè)4161、4162、4163、4164...416n面對與第一側(cè)4061、4062、4063、4064...406n所面對的方向相反的方向。封裝材料434可以在多個(gè)管芯4041、4042、4043...404n之間的移除的一個(gè)或多個(gè)部分428中形成。封裝材料434可以在移除的一個(gè)或多個(gè)部分428中的導(dǎo)電層432上形成和/或在多個(gè)管芯4041、4042、4043...404n的底側(cè)4161、4162、4163、4164...416n上形成。封裝材料434可以在多個(gè)管芯4041、4042、4043...404n之間的移除的一個(gè)或多個(gè)部分428中的多個(gè)管芯4041、4042、4043...404n的一個(gè)或多個(gè)側(cè)壁4361、4362、4363...436n上形成，并且在多個(gè)管芯4041、4042、4043...404n的第二側(cè)4161、4162、4163、4164...416n上的導(dǎo)電層432上形成。封裝材料434可以具有范圍從約50μm到約200μm，例如從約70μm到約180μm，例如從約100μm到約150μm的厚度tc。封裝材料434可以用作包圍和/或保護(hù)多個(gè)管芯4041、4042、4043...404n的至少底側(cè)4161、4162、4163、4164...416n的封裝材料。此外，封裝材料434可以用作支撐載體，該支撐載體進(jìn)一步將多個(gè)管芯4041、4042、4043...404n共同保持在單個(gè)支持載體中。因此，可以不必單獨(dú)地處理多個(gè)管芯4041、4042、4043...404n。封裝材料434可以包括下述材料組中的至少一個(gè)，該組包括：填充的或未經(jīng)填充的環(huán)氧樹脂、預(yù)浸漬的復(fù)合纖維、強(qiáng)化纖維、層壓板、成型材料、熱固材料、熱塑材料、填充物粒子、強(qiáng)化纖維層壓板、強(qiáng)化纖維聚合物層壓板、具有填充物粒子的強(qiáng)化纖維聚合物層壓板。隨后，在440中，在多個(gè)管芯4041、4042、4043...404n之間的移除的一個(gè)或多個(gè)部分428中形成封裝材料434之后，可以使包括多個(gè)管芯4041、4042、4043...404n的載體402從支撐結(jié)構(gòu)426中釋放。因?yàn)殁g化層408和/或封裝材料434中的至少一個(gè)可以仍然共同地保持多個(gè)管芯4041、4042、4043...404n，所以可以進(jìn)一步移除支撐結(jié)構(gòu)426和/或粘結(jié)材料424。如440中所示，電絕緣層442可以在第一側(cè)上形成，例如在多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n上形成，例如在多個(gè)管芯4041、4042、4043...404n中的至少一個(gè)上形成。電絕緣層442可以具有范圍從約0.5μm到約5μm，例如從約1μm到約4μm的厚度tc。一個(gè)或多個(gè)通孔4431、4432、4433...443n可以形成貫穿電絕緣層442、在例如多個(gè)管芯4041、4042、4043...404n中的至少一個(gè)4041的頂側(cè)4061的第一側(cè)上和/或貫穿鈍化層408。一個(gè)或多個(gè)通孔的形成可以被執(zhí)行為使得可以從前側(cè)，例如多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n，暴露部分導(dǎo)電層432。一個(gè)或多個(gè)電互連4441、4442、4443...444n可以沉積在一個(gè)或多個(gè)通孔4431、4432、4433...443n內(nèi)?？梢栽诙鄠€(gè)管芯4041、4042、4043...404n上執(zhí)行該工藝。在一個(gè)或多個(gè)通孔4431、4432、4433...443n內(nèi)沉積一個(gè)或多個(gè)電互連4441、4442、4443...444n可以包括用導(dǎo)電材料填充一個(gè)或多個(gè)通孔4431、4432、4433...443n。一個(gè)或多個(gè)電互連4441、4442、4443...444n可以電連接到多個(gè)管芯4041、4042、4043...404n中的至少一個(gè)。例如，一個(gè)或多個(gè)電互連4441可以電連接到管芯4041，例如連接到在例如多個(gè)管芯4041、4042、4043...404n中的管芯4041的至少一個(gè)管芯的頂側(cè)4061上形成的一個(gè)或多個(gè)頂側(cè)導(dǎo)電焊盤4141。例如，一個(gè)或多個(gè)電互連4442可以電連接到管芯4042，例如連接到在多個(gè)管芯4041、4042、4043...404n的管芯4042的頂側(cè)4062上形成的一個(gè)或多個(gè)頂側(cè)導(dǎo)電焊盤4142，并且對于一個(gè)或多個(gè)或全部管芯也諸如此類。作為在通孔內(nèi)沉積一個(gè)或多個(gè)電互連4441、4442、4443...444n的結(jié)果，可以形成底側(cè)416到頂側(cè)406的電互連。至少一個(gè)電互連4441可以電連接到在第二側(cè)上沉積的導(dǎo)電層4321，第二側(cè)例如為多個(gè)管芯4041、4042、4043...404n的底側(cè)4161。例如，至少一個(gè)電互連4442可以電連接到在例如多個(gè)管芯4041、4042、4043...404n的底側(cè)4162的第二側(cè)上沉積的導(dǎo)電層4322，并且對于一個(gè)或多個(gè)或全部管芯也諸如此類?？梢岳斫?，一個(gè)或多個(gè)電互連4441、4442、4443...444n中的每一個(gè)可以各自進(jìn)一步包括在電絕緣材料442上形成的至少一個(gè)導(dǎo)電部分4461、4462、4463...446n。導(dǎo)電部分4461、4462、4463...446n可以被稱為重分布層，其可以電連接到一個(gè)或多個(gè)頂側(cè)接觸焊盤4141、4142、4143、4144...414n并且可以使接觸焊盤的空間布局重新結(jié)構(gòu)化。隨后，如450中所示，另一封裝材料4481、4482、4483、4484...448n可以沉積在多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n上。另一封裝材料4481、4482、4483、4484...448n可以用于使芯片封裝的頂側(cè)平坦化。隨后，可以通過封裝材料434使管芯分離。這可以通過切開在多個(gè)管芯4041、4042、4043...404n之間，例如在如管芯4041的至少一個(gè)管芯和至少一個(gè)相鄰管芯例如4042之間的例如分離空間的一個(gè)或多個(gè)部分428中的封裝材料434來執(zhí)行。通過多個(gè)管芯4041、4042、4043...404n之間的例如分離空間的一個(gè)或多個(gè)部分428中的電絕緣層442和封裝材料434來使多個(gè)管芯4041、4042、4043...404n分離。因此，獨(dú)立芯片封裝4011、4012、4013...401n可以彼此分離。根據(jù)一個(gè)實(shí)施例，例如封裝4011的每個(gè)芯片封裝可以包括：芯片，例如管芯4041；在芯片前側(cè)4061上形成的鈍化層4081，芯片前側(cè)4061包括一個(gè)或多個(gè)電焊盤4141；在芯片4041的芯片后側(cè)4161上以及至少一個(gè)側(cè)壁4361上形成的導(dǎo)電層4321；在導(dǎo)電層4321上形成的封裝材料434；貫穿鈍化層4081形成的至少一個(gè)通孔4431；以及在通孔4431內(nèi)形成的導(dǎo)電材料4441；其中通孔4431中的導(dǎo)電材料4441可以電連接到導(dǎo)電層4321。根據(jù)實(shí)施例，例如芯片封裝4011的每個(gè)芯片封裝可以進(jìn)一步包括在鈍化層4081上形成的電絕緣層4421，并且其中，可以貫穿鈍化層4081和電絕緣層4421形成至少一個(gè)通孔4431。圖5示出根據(jù)實(shí)施例的用于制造芯片封裝的方法500。方法500示出了用于將一個(gè)或多個(gè)電互連4441、4442、4443...444n電連接到在第二側(cè)上沉積的導(dǎo)電層432的一系列工藝，第二側(cè)例如為多個(gè)管芯4041、4042的底側(cè)4161、4162、4163、4164...416n。方法500可以包括已經(jīng)關(guān)于方法400描述的一個(gè)或多個(gè)或所有工藝。方法500可以包括已經(jīng)關(guān)于方法400描述的一個(gè)或多個(gè)或所有工藝410、420、430、440、450。方法500可以進(jìn)一步包括一個(gè)或多個(gè)中間工藝，該中間工藝可以在工藝440和450之間執(zhí)行和/或包括工藝440和450。在510中，與工藝440類似，在多個(gè)管芯4041、4042、4043...404n之間的移除的一個(gè)或多個(gè)部分428中形成封裝材料434之后，可以使包括多個(gè)管芯4041、4042、4043...404n的載體從支撐材料426釋放。因?yàn)榭梢杂赦g化層408和/或封裝材料434中的至少一個(gè)共同地保持多個(gè)管芯4041、4042、4043...404n，所以可以進(jìn)一步移除支撐結(jié)構(gòu)426和/或粘結(jié)材料424。圖5A示出了移除了支撐結(jié)構(gòu)426和粘結(jié)材料424的包括多個(gè)管芯4041、4042、4043...404n的載體402?？梢詮妮d體前側(cè)412選擇性地移除，例如化學(xué)蝕刻和/或等離子蝕刻，鈍化層408的一個(gè)或多個(gè)部分552。此外，可以以相同工藝或以單獨(dú)的工藝來從載體前側(cè)412移除，例如化學(xué)蝕刻和/或等離子蝕刻，導(dǎo)電層432的一個(gè)或多個(gè)部分432r。鈍化層408的移除的一個(gè)或多個(gè)部分552以及導(dǎo)電層432的移除的一個(gè)或多個(gè)部分432r可以位于多個(gè)管芯4041、4042、4043...404n之間，例如位于如4041的至少一個(gè)管芯和如4042的至少一個(gè)相鄰管芯之間。如在520中所示，對多個(gè)管芯4041、4042、4043...404n之間的導(dǎo)電層432的一個(gè)或多個(gè)部分432r以及鈍化層408的一個(gè)或多個(gè)部分552的移除可以使得從前側(cè)412暴露多個(gè)管芯4041、4042、4043...404n之間的封裝材料434。在530中，電絕緣層442可以在例如多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n的第一側(cè)上形成，例如在多個(gè)管芯4041、4042、4043...404n中的至少一個(gè)上形成，如已經(jīng)關(guān)于方法400中的工藝440所描述的?？梢栽阝g化層408的移除的一個(gè)或多個(gè)部分552以及導(dǎo)電層432的移除的一個(gè)或多個(gè)部分432r中進(jìn)一步形成電絕緣層442。電絕緣層442可以覆蓋載體402的頂側(cè)412以及多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n。在540中，一個(gè)或多個(gè)通孔4431、4432、4433...443n可以貫穿電絕緣層442形成在例如多個(gè)管芯4041、4042、4043...404n中的至少一個(gè)4041的頂側(cè)4061的第一側(cè)和/或鈍化層408上，如已經(jīng)關(guān)于方法400的工藝440所描述的。一個(gè)或多個(gè)通孔4431、4432、4433...443n的形成可以被執(zhí)行為使得可以從例如多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n的前側(cè)暴露部分導(dǎo)電層432。在550中，可以在一個(gè)或多個(gè)通孔內(nèi)沉積一個(gè)或多個(gè)電互連4441，如已經(jīng)關(guān)于方法400中的工藝440所描述的。在560中，可以在多個(gè)管芯4041、4042、4043...404n的頂側(cè)4061、4062、4063、4064...406n上沉積另一封裝材料4481、4482、4483、4484...448n，如已經(jīng)關(guān)于方法400的工藝450所描述的。隨后，可以通過封裝材料434，例如通過在多個(gè)管芯4041、4042、4043…404n之間的例如分離空間的一個(gè)或多個(gè)部分428中的封裝材料434和電絕緣層442來使管芯分離，如已經(jīng)關(guān)于方法400的工藝550所描述的。因此，獨(dú)立芯片封裝5011、5012、5013...501n可以彼此分離。獨(dú)立芯片封裝5011、5012、5013...501n中的每一個(gè)可以包括已經(jīng)關(guān)于芯片封裝4011、4012、4013...401n描述的一個(gè)或多個(gè)或所有特征。圖6示出了根據(jù)實(shí)施例的用于制造如芯片封裝4011、5011的芯片封裝的方法600。方法600可以包括：保持包括多個(gè)管芯的晶圓（610中）；通過移除在多個(gè)管芯之間的晶圓的一個(gè)或多個(gè)部分來形成在多個(gè)管芯之間的分離區(qū)域（620中）；在多個(gè)管芯之間的移除的一個(gè)或多個(gè)部分中形成成型材料（630中）；以及通過成型材料使得管芯分離（640中）。方法600可以包括：保持包括例如4041、4042、4043...404n的多個(gè)管芯的晶圓例如載體402（610中）；通過移除在多個(gè)管芯4041、4042、4043...404n之間的晶圓的一個(gè)或多個(gè)部分422來形成在多個(gè)管芯4041、4042、4043...404n之間的分離區(qū)域（620中）；在多個(gè)管芯4041、4042、4043...404n之間的移除的一個(gè)或多個(gè)部分422中形成成型材料，例如封裝材料434（630中）；以及通過成型材料使管芯4041、4042、4043...404n分離（640中）。圖7示出了根據(jù)實(shí)施例的芯片封裝701。芯片封裝701可以進(jìn)一步包括已經(jīng)關(guān)于芯片封裝401、501中的至少一個(gè)描述的一個(gè)或多個(gè)或所有特征。芯片封裝701可以包括：芯片，例如4041；在第一芯片側(cè)4061上形成的電絕緣層4081，第一芯片側(cè)4061包括一個(gè)或多個(gè)接觸焊盤4141；在第二芯片側(cè)4161上以及在芯片側(cè)壁4361上形成的導(dǎo)電層4321；在導(dǎo)電層4321上形成的成型材料4341；貫穿電絕緣層4081形成的至少一個(gè)通孔4431；以及在通孔4431內(nèi)形成的電互連4441；其中通孔4431中的電互連4441可以電連接到導(dǎo)電層4321。可以理解，各種實(shí)施例提供了一種用于制造芯片封裝的方法，其中可以在連接的晶圓切片上執(zhí)行一個(gè)或多個(gè)或所有工藝。換言之，可以執(zhí)行下述工藝，在該工藝中多個(gè)管芯，作為單獨(dú)并且彼此分離地進(jìn)行處理的替代，可以替代地在例如晶圓的單個(gè)載體內(nèi)連接。當(dāng)處理整個(gè)晶圓時(shí)，例如載體的晶圓的尺寸允許一起承載多個(gè)管芯。處理時(shí)間可以被減少。通過并行工藝，換言之通過執(zhí)行其中多個(gè)管芯可以一起進(jìn)行分批工藝的工藝，與其中可以獨(dú)立地并且在彼此單獨(dú)的工藝中處理每個(gè)管芯的串行工藝相比，可以實(shí)現(xiàn)變化數(shù)目的減少?？梢悦黠@改善芯片封裝的制造。由于組件生產(chǎn)期間的較少的工藝波動而可以實(shí)現(xiàn)改善的可靠性。芯片后側(cè)的熱電連接可以在芯片側(cè)壁上被引導(dǎo)到芯片前側(cè)，并且其中，可以實(shí)現(xiàn)器件連接和焊點(diǎn)。此外，在芯片后側(cè)上形成的導(dǎo)電層可以用作電屏蔽?？梢酝ㄟ^使用封裝材料來提供保護(hù)免受環(huán)境的注入和/或改變和/或擾動的影響。根據(jù)各種實(shí)施例，封裝材料可以是不必要的。根據(jù)器件功能和器件結(jié)構(gòu)，可能不必具有額外封裝。封裝可易于被集成。各種實(shí)施例提供了一種用于制造芯片封裝的方法，其中芯片的傳統(tǒng)機(jī)械切割可以不是必要的，并且替代地可以使用等離子切割以使超薄芯片獨(dú)立化。各種實(shí)施例提供了一種用于制造芯片封裝的方法，其中替代地，例如在管芯分離之后，可以執(zhí)行拾放工藝。然而，這可能意味著成本集約的串行工藝將再次是必要的。各種實(shí)施例提供了一種用于制造芯片封裝的方法，該方法包括：保持包括多個(gè)管芯的載體；通過從載體中移除在多個(gè)管芯之間的載體的一個(gè)或多個(gè)部分來形成多個(gè)管芯之間的分離；在多個(gè)管芯之間的移除的一個(gè)或多個(gè)部分中形成封裝材料；以及通過封裝材料使管芯分離。根據(jù)實(shí)施例，該方法進(jìn)一步包括在保持載體之前在載體的一側(cè)上形成鈍化層，其中由鈍化層共同保持多個(gè)管芯。根據(jù)實(shí)施例，保持包括多個(gè)管芯的載體包括在載體的一側(cè)上沉積粘結(jié)材料并且經(jīng)由粘結(jié)材料將載體和多個(gè)管芯粘結(jié)到支撐結(jié)構(gòu)。根據(jù)實(shí)施例，保持包括多個(gè)管芯的載體包括在載體頂側(cè)上沉積粘結(jié)材料，其中在多個(gè)管芯的頂側(cè)上形成的一個(gè)或多個(gè)頂側(cè)導(dǎo)電焊盤上形成粘結(jié)材料。根據(jù)實(shí)施例，該方法進(jìn)一步包括通過從與保持的載體的一側(cè)相反的載體的一側(cè)移除多個(gè)管芯的一個(gè)或多個(gè)區(qū)域來減薄包括多個(gè)管芯的載體。根據(jù)一個(gè)實(shí)施例，減薄載體包括減薄多個(gè)管芯，其中多個(gè)管芯的上下側(cè)厚度被減少到范圍從約5μm到400μm的厚度。根據(jù)一個(gè)實(shí)施例，保持包括多個(gè)管芯的載體包括從多個(gè)管芯的第一側(cè)保持多個(gè)管芯；并且其中在多個(gè)管芯之間的移除的一個(gè)或多個(gè)部分中形成封裝材料包括在多個(gè)管芯的第二側(cè)上形成封裝材料，第二側(cè)面對與第一側(cè)所面對的方向相反的方向。根據(jù)實(shí)施例，該方法進(jìn)一步包括從多個(gè)管芯的第二側(cè)減薄包括多個(gè)管芯的載體。根據(jù)實(shí)施例，通過從載體移除在多個(gè)管芯之間的載體的一個(gè)或多個(gè)部分來形成多個(gè)管芯之間的分離包括通過使用等離子蝕刻工藝而從載體移除在多個(gè)管芯之間的載體的一個(gè)或多個(gè)部分來形成多個(gè)管芯之間的分離。根據(jù)實(shí)施例，通過從載體移除在多個(gè)管芯之間的載體的一個(gè)或多個(gè)部分來形成多個(gè)管芯之間的分離包括通過使用化學(xué)蝕刻工藝而從載體移除在多個(gè)管芯之間的載體的一個(gè)或多個(gè)部分來形成多個(gè)管芯之間的分離。根據(jù)實(shí)施例，該方法進(jìn)一步包括在多個(gè)管芯的一側(cè)上沉積導(dǎo)電層并且進(jìn)一步在導(dǎo)電層上形成封裝材料。根據(jù)實(shí)施例，該方法進(jìn)一步包括在與保持的載體的一側(cè)相反的多個(gè)管芯的一側(cè)上沉積導(dǎo)電層并且進(jìn)一步在導(dǎo)電層上形成封裝材料。根據(jù)實(shí)施例，該方法進(jìn)一步包括在多個(gè)管芯的一個(gè)或多個(gè)側(cè)壁上沉積導(dǎo)電層并且進(jìn)一步在導(dǎo)電層上形成封裝材料。根據(jù)實(shí)施例，在多個(gè)管芯的一側(cè)上沉積導(dǎo)電層包括在多個(gè)管芯的第二側(cè)上沉積包括下述材料組中的至少一個(gè)的導(dǎo)電層，該組包括：銅、鎳、鐵、銀、金、鈀、鋁、鎢。根據(jù)實(shí)施例，該方法進(jìn)一步包括在多個(gè)管芯的底側(cè)上形成封裝材料并且在多個(gè)管芯的頂側(cè)上形成電絕緣層。根據(jù)實(shí)施例，該方法進(jìn)一步包括形成貫穿電絕緣層的一個(gè)或多個(gè)通孔并且在一個(gè)或多個(gè)通孔內(nèi)沉積一個(gè)或多個(gè)電互連。根據(jù)實(shí)施例，在一個(gè)或多個(gè)通孔內(nèi)沉積一個(gè)或多個(gè)電互連包括用導(dǎo)電材料填充一個(gè)或多個(gè)通孔。根據(jù)實(shí)施例，在一個(gè)或多個(gè)通孔內(nèi)沉積一個(gè)或多個(gè)電互連包括將一個(gè)或多個(gè)電互連電連接到多個(gè)管芯中的至少一個(gè)。根據(jù)實(shí)施例，在一個(gè)或多個(gè)通孔內(nèi)沉積一個(gè)或多個(gè)電互連包括將至少一個(gè)電互連電連接到在多個(gè)管芯中的至少一個(gè)的頂側(cè)上形成的一個(gè)或多個(gè)頂側(cè)導(dǎo)電焊盤。根據(jù)實(shí)施例，該方法進(jìn)一步包括在多個(gè)管芯的頂側(cè)上沉積一個(gè)或多個(gè)電互連；以及將至少一個(gè)電互連電連接到在多個(gè)管芯的底側(cè)上沉積的導(dǎo)電層。根據(jù)實(shí)施例，該方法進(jìn)一步包括在與導(dǎo)電層和封裝材料相反的多個(gè)管芯的一側(cè)上沉積一個(gè)或多個(gè)電互連；以及將至少一個(gè)電互連電連接到導(dǎo)電層。根據(jù)實(shí)施例，該方法進(jìn)一步包括在通過封裝材料和電絕緣層使管芯分離之前，在多個(gè)管芯的頂側(cè)上沉積另一封裝材料。各種實(shí)施例提供了一種芯片封裝，其包括：芯片；在芯片前側(cè)上形成的鈍化層，芯片前側(cè)包括一個(gè)或多個(gè)電焊盤；在芯片后側(cè)上和芯片的至少一個(gè)側(cè)壁上形成的導(dǎo)電層；在導(dǎo)電層上所形成的封裝材料；貫穿鈍化層形成的至少一個(gè)通孔；以及在通孔內(nèi)形成的導(dǎo)電材料；其中通孔中的導(dǎo)電材料電連接到導(dǎo)電層。根據(jù)實(shí)施例，芯片封裝進(jìn)一步包括在鈍化層上所形成的電絕緣層，并且其中貫穿鈍化層和電絕緣層形成至少一個(gè)通孔。各種實(shí)施例提供了一種用于制造芯片封裝的方法，該方法包括：保持包括多個(gè)管芯的晶圓；通過移除在多個(gè)管芯之間的晶圓的一個(gè)或多個(gè)部分來形成多個(gè)管芯之間的分離區(qū)域；在多個(gè)管芯之間的移除的一個(gè)或多個(gè)部分中形成成型材料；通過成型材料使管芯分離。各種實(shí)施例提供了一種芯片封裝，其包括：芯片；在第一芯片側(cè)上形成的電絕緣層，第一芯片側(cè)包括一個(gè)或多個(gè)接觸焊盤；在第二芯片側(cè)上并且在芯片側(cè)壁上形成的導(dǎo)電層；在導(dǎo)電層上所形成的成型材料；貫穿電絕緣層形成的至少一個(gè)通孔；以及在通孔內(nèi)所形成的電互連；其中在通孔中的電互連被電連接到導(dǎo)電層。盡管已參考特定實(shí)施例來具體示出和描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，可以在不偏離如所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以在本發(fā)明中進(jìn)行在形式和細(xì)節(jié)上的各種改變。因此，本發(fā)明的范圍由所附權(quán)利要求來指示，并且因此意在包含落入權(quán)利要求的含義和等價(jià)物的范圍內(nèi)的所有改變。