本公開(kāi)總體上涉及固態(tài)熱電器件，具體地涉及適于利用平面處理技術(shù)和異質(zhì)或混合3D集成的相關(guān)技術(shù)制造的熱電發(fā)電機(jī)(TEG)。

背景技術(shù)：

熱電發(fā)電機(jī)(TEG)除了由環(huán)保材料制成以外，作為具有優(yōu)異的堅(jiān)固性、可靠性和幾乎無(wú)限的服務(wù)壽命的低焓廢熱利用器件而被認(rèn)真研究。

隨著越來(lái)越流行的電子器件的功耗不斷地最小化，TEG開(kāi)始被認(rèn)為是結(jié)合或者甚至代替電池或諸如超級(jí)電容器的其它能量存儲(chǔ)器件的補(bǔ)充電源。

有越來(lái)越多數(shù)量的出版物涉及薄膜技術(shù)TEG，其利用在微電子和微機(jī)電系統(tǒng)(MEMS)中開(kāi)發(fā)的良好建立的處理技術(shù)，諸如平面處理、微加工植入和后植入處理、倒裝芯片(flip-chip)和鍵合技術(shù)等等。

由加利福尼亞大學(xué)的Israel Boniche于2010年的博士論文“Silicon-Micromachined Thermoelectric Generators for Power Generation from hot gas streams”以及由巴塞羅那自治大學(xué)的Diana Davila Pineda于2011年的博士論文“Monolithic integration of VLS silicon nanowires into planar thermoelectric generators”提供了用于固態(tài)熱泵和發(fā)電機(jī)的熱電器件領(lǐng)域中的最先進(jìn)實(shí)踐的廣泛介紹性綜述。

該綜述還包括用硅相容的微米和納米技術(shù)制造的兩個(gè)TEG族：在第一族的器件中，熱流是平行的，而在另一族中，熱流垂直于基板。這些集成TEG的體系架構(gòu)通常包括具有n-p摻雜管腳(leg)的若干基本單元，其以基本單元被熱并聯(lián)且電串聯(lián)的方式進(jìn)行布置。

通常，其中熱流平行于基板的集成TEG器件可以具有沉積在非常高的熱阻材料或膜上、懸浮在基板上方幾百微米的熱電活性材料的導(dǎo)電管腳，或者活性材料本身的管腳是不需要支撐物的[無(wú)膜]。

其它相關(guān)例子在以下中報(bào)告：

■Huesgen,T.；Wois,P.；Kockmann,N.Design and fabrication of MEMS thermoelectric generators with high temperature efficiency.Sens.Actuators A 2008,145–146,423–429。

■Xie,J.；Lee,C.；Feng,H.Design,fabrication and characterization of CMOS MEMS-based thermoelectric power generators.J.Micromech.Syst.2010,19,317–324。

·Wang,Z.；Leonov,V.；Fiorini,P.；van Hoof,C.Realization of a wearable miniaturized thermoelectric generator for human body applications.Sens.Actuators A 2009,156,95–102。

■Wang,Z.；Fiorini,P.；Leonov,V.；van Hoof,C.Characterization and optimization of polycrystalline Si70％Ge30％for surface micromachined thermopiles in human body applications.J.Micromech.Microeng.2009,doi:10.1088/0960-1317/19/9/094011。

·Su,J.；Leonov,V.；Goedbloed,M.；van Andel,Y.；de Nooijer,M.C.；Elfrink,R.；Wang,Z.；Vullers,R.J.A batch process micromachined thermoelectric energy harvester:Fabrication and characterization.J.Micromech.Microeng.2010,doi:10.1088/0960-1317/20/10/104005。

■Yang,S.M.；Lee,T.；Jeng,C.A.Development of a thermoelectric energy harvester with thermal isolation cavity by standard CMOS process.Sens.Actuators A 2009,153,244–250。

·Kao,P.-H.；Shih,P.-J.；Dai,C.-L.；Liu,M.-C.Fabrication and characterization of CMOS-MEMS thermoelectric micro generators.Sensors 2010,10,1315–1325。

·Wang,Z.；van Andel,Y.；Jambunathan,M.；Leonov,V.；Elfrink,R.；Vullers,J.M.Characterization of a bulk-micromachined membraneless in-plane thermopile.J.Electron.Mater.2011,40,499–503.13。

·專(zhuān)利US 7,875,791B1“Method for manufacturing a thermopile on a membrane and a membrane-less thermopile,the thermopile thus obtained and a thermoelectric generator comprising such thermopiles”Vladimir Leonov,Paolo Fiorini,Chris Van Hoof(2011)。

·膜上的小型化熱電堆也由A.Jacquot,W.L Liu,G.Chen,,J.P Flrial,A.Dauscher,B.Lenoir在“Fabrication and Modeling of an in-plane thermoelectric micro-generator”,Proceedings ICT'02.21st International Conference on Thermoelectrics,第561-564頁(yè)，(2002)中描述。

平行熱流TEG結(jié)構(gòu)的其它例子依賴(lài)于在低熱導(dǎo)率的平面基板上生長(zhǎng)或限定具有幾十納米的平均直徑的平行和極細(xì)長(zhǎng)導(dǎo)體(納米線)的群體并且最終堆疊瓦片模塊以形成熱量沿與平行納米線相同方向流過(guò)的熱電活性隔膜的能力。文章：“A.I.Hobabaum，R.K.Chen，R.D.Delgado，W.J.Liang，E.C.Garnett，M.Najarian，A.Majumdar和P.D.Yang，Nature 451，163-U5(2008)”和“A.I.Boukai，Y.Bunimovich，J.Tahir-Kheli，J.-K.Yu，W.A.Goddard Iii和J.R.Hath，Nature 451，168-171(2008)”；WO2009/125317；EP1,083,610；WO2011/07241；WO2011/073142；提供了對(duì)按照這種方法進(jìn)行實(shí)踐的綜述。

US 7,875,791 B1(由Leonov等人)公開(kāi)了可以由膜層支撐或可以是自支撐的熱電堆。雖然這些器件明顯地容易制造，但是熱量被迫在具有顯著熱損失的復(fù)雜結(jié)構(gòu)中移動(dòng)。此外，在一些情況下，需要粘合劑以便確保與初始基板的頂部或底部表面處的熱源的熱接觸。這導(dǎo)致差的系統(tǒng)級(jí)熱耦合、有損耗的熱路徑以及機(jī)械脆性，所有這些都會(huì)損害熱電堆的性能。

第二族TEG器件通常被稱(chēng)為“平面外”熱通量TEG。它們的特征在于熱垂直于基板流動(dòng)的事實(shí)。在這些器件中，熱電活性材料通常鋪設(shè)在基板上站立的高縱橫比支撐結(jié)構(gòu)上或者是基板上站立的高縱橫比支撐結(jié)構(gòu)的一部分。雖然這種構(gòu)造是更復(fù)雜并且顯然昂貴的制造工藝，但是這種構(gòu)造使熱損失最小化、簡(jiǎn)化了系統(tǒng)級(jí)的熱耦合，從而增強(qiáng)了整體性能。

“平面外”熱通量TEG利用常規(guī)的CMOS/BiCMOS/MEM材料和工藝制造，其適于微電子和光電子器件中的小型化和集成，以及其它應(yīng)用。

例子由M.Strasser等人在“Miniaturized Thermoelectric Generators Based on Poly-Si and Poly-SiGe Surface Micromachining”中(在2001年6月10-14日，德國(guó)慕尼黑的第11屆固態(tài)傳感器和致動(dòng)器國(guó)際會(huì)議中給出)和“Micromachined CMOS Thermoelectric Generators as On-Chip Power Supply”中(在2003年6月8-12日，美國(guó)波士頓的第12屆固態(tài)傳感器和致動(dòng)器以及微系統(tǒng)國(guó)際會(huì)議中給出)報(bào)告。

平面外或正交熱通量薄膜結(jié)構(gòu)對(duì)于無(wú)數(shù)應(yīng)用都是有用的，例如用于微發(fā)電或用于復(fù)雜集成系統(tǒng)中的溫度管理、用于能量回收或收獲。

基于公共半導(dǎo)體或與IC制造工藝相兼容的任何材料，來(lái)自給定熱流的電功率產(chǎn)出以及電功率產(chǎn)出相對(duì)于現(xiàn)有技術(shù)的平面外或正交熱通量器件的覆蓋面積仍然很差，并且需要更高效和功率密集的器件。

技術(shù)實(shí)現(xiàn)要素：

利用具有如所附權(quán)利要求中定義的新穎“Z-器件”結(jié)構(gòu)的硅集成兼容平面外(或正交)熱通量TEG實(shí)現(xiàn)了顯著增加的轉(zhuǎn)換效率，所附權(quán)利要求的內(nèi)容旨在作為本描述的整體部分并且通過(guò)明確引用被結(jié)合于此。

基本上，通常通過(guò)介電填充物(典型地是沉積在順序交替的p-型和n-型沉積半導(dǎo)體薄膜的限定束(tract)或片段上以及在谷底接頭處的p-型和n-型半導(dǎo)體的限定片段的并置端之間、在大致梯形橫截面的間隔山丘之間提供電連續(xù)性的金屬橋上，在放置典型的Z-器件輪廓的基本單元的限定半導(dǎo)體薄膜管腳的相對(duì)傾斜側(cè)翼上的谷中的氧化物(例如氧化硅))發(fā)生的熱傳導(dǎo)的內(nèi)部旁路熱傳遞通過(guò)實(shí)現(xiàn)相對(duì)低輪廓(即，低縱橫比)的接頭金屬接觸和減小的阻礙并且通過(guò)使谷空間保持為空的并因此不再用介電氧化物填充并且不再承擔(dān)p-型和n-型管腳的并置端的電連接的高輪廓的金屬橋而被顯著減少。

鑒于除其它因素之外，集成熱電發(fā)電機(jī)(iTEG)的輸送電功率與兩層金屬觸點(diǎn)之間的溫度差的第二功率有關(guān)的事實(shí)，減少?gòu)臒峤饘俳宇^到Z-器件的冷金屬接頭的內(nèi)部旁路熱傳遞對(duì)效率具有顯著影響。

根據(jù)優(yōu)選實(shí)施例，空隙空間在包裝完成的器件時(shí)抽空，以便基本上消除通過(guò)其對(duì)沿著旁路路徑而不是沿著Z-器件結(jié)構(gòu)的半導(dǎo)體薄膜線的熱電有用的熱傳導(dǎo)路徑從熱接頭金屬觸點(diǎn)到冷接頭金屬觸點(diǎn)的熱傳遞的熱對(duì)流貢獻(xiàn)。

根據(jù)新穎體系架構(gòu)的方面，連接(例如重?fù)诫s多晶硅或多晶鍺硅的)摻雜多晶半導(dǎo)體線的p-摻雜和n-摻雜薄膜片段、分別在規(guī)則間隔的山丘的山丘線的每個(gè)介電\絕熱的一側(cè)和相對(duì)側(cè)側(cè)翼上延伸的谷底和山頂接頭金屬觸點(diǎn)是沉積的金屬層的限定束的形式，部分地與半導(dǎo)體薄膜的p-摻雜和n-摻雜管腳的并置端部分重疊，用于電連接串聯(lián)交替的冷和熱熱電接頭，從而組織成單個(gè)或多個(gè)鏈。

山丘通?？梢跃哂薪仨?shù)乃睦忮F形狀，或者它們可以具有沿著一個(gè)軸線的梯形橫截面和與其正交的直側(cè)面或側(cè)翼，但是可以使用包括截頂圓錐形狀的其它形狀。

山丘材料應(yīng)當(dāng)具有低的導(dǎo)熱性，低于其上支撐的材料的p-型和n-型管腳的材料的導(dǎo)熱性。山丘可以是熱生長(zhǎng)的(例如所謂的locos氧化物)，或者是諸如氧化物、氮氧化物、氮化硅之類(lèi)的材料的沉積層，或者甚至是有意形成的聲子材料的納米長(zhǎng)度尺度結(jié)構(gòu)，諸如硅的納米級(jí)薄膜的超晶格，其最終在控制的蝕刻條件下和/或以最終逐步的方式被連續(xù)地掩蔽和蝕刻，以便將蝕刻的谷的壁朝基本平坦的底部?jī)A斜。

接頭金屬觸點(diǎn)的這種形狀，就谷底接頭(相對(duì)于連貫的冷或熱山頂接頭的熱或冷)而言，在相鄰山丘之間、在放置p-摻雜和n-摻雜半導(dǎo)體的薄膜導(dǎo)電管腳的傾斜側(cè)翼之上留下內(nèi)部分隔空間，對(duì)于完全利用由空的空間提供的減少的熱傳遞，基本上不受阻礙。

這些內(nèi)部空隙空間在頂部處被平面覆蓋物封閉，平面覆蓋物具有在平面覆蓋物的耦合表面上限定的金屬觸點(diǎn)，適于與相應(yīng)的山頂接頭金屬觸點(diǎn)鍵合。

附圖說(shuō)明

圖1是根據(jù)本公開(kāi)的基本實(shí)施例的集成Z-器件的基本單元的橫截面圖。

圖2是示出集成Z-器件結(jié)構(gòu)的兩行基本單元的不連續(xù)的、三維橫截面圖。

圖3示出了基本單元的平行導(dǎo)電線的可能布局，其中基本單元構(gòu)成具有到電路的連接焊盤(pán)的電串聯(lián)的若干單元的串的集成TEG模塊。

圖4是串聯(lián)的集成單元的導(dǎo)電部件的布置的三維視圖，其示出了在熱山頂金屬接頭和冷谷底金屬接頭之間的溫度差下由集成TEG器件生成的電流的流動(dòng)路徑。

具體實(shí)施方式

參考圖1和圖2，硅晶片1被用作用于在其上制造平面外(正交)熱通量類(lèi)型的集成TEG的新穎Z-器件結(jié)構(gòu)的基板。

可以使用任何尺寸并且具有通常不超過(guò)675微米(μm)厚度的市售硅晶片。

通?？梢栽?納米(nm)和1微米(μm)之間(優(yōu)選地為大約10nm)包括的基本上均勻厚度的介電基層2提供必要的底部電絕緣而不引入顯著的熱阻。

根據(jù)良好建立的微加工處理技術(shù)，相對(duì)低熱導(dǎo)率材料(諸如厚氧化物)的間隔山丘3的布置熱生長(zhǎng)或沉積在首先生長(zhǎng)的基層2的未掩蔽區(qū)域上，直到通常可以包括在0.1和50μm之間的高度。山丘3的典型傾斜側(cè)翼限定其間的谷，其基本平坦的底部通常可具有包括在0.1和100μm之間，最優(yōu)選地在0.2和50μm之間的寬度，類(lèi)似于山丘3的頂部的寬度。

可替代地，山丘3可以在受控的各向同性蝕刻條件下，通過(guò)一系列掩蔽和蝕刻步驟，從沉積的氧化物或其它材料(諸如氮化硅)的層開(kāi)始限定，以便使逐漸蝕刻的谷的壁朝基本平坦的底部?jī)A斜了與基平面的傾斜角，該傾斜角優(yōu)選地包括在45和85度之間。

利用不同量的磷和/或氫雜質(zhì)以及促進(jìn)結(jié)構(gòu)紊亂的特定處理和后處理?xiàng)l件進(jìn)行沉積的LPCVD氧化硅(參考：Y.S.Ju和K.E.Goodson，“Process-dependent thermal transport properties of silicon-dioxide films deposited using low-pressure chemical vapor deposition”，AIP Journal of Applied Physics，第85卷，第10期，第7130-7134頁(yè))也是有效的材料，利用該材料可以在基板晶片1的氧化表面上形成具有增強(qiáng)的耐熱導(dǎo)性的山丘3。

利用其可以在基板晶片的氧化表面上形成具有增強(qiáng)的耐熱導(dǎo)性的具有兩個(gè)適當(dāng)傾斜的相對(duì)側(cè)的山丘3的還有另一種替代材料是聲子硅的納米網(wǎng)結(jié)構(gòu)的族(參考：由Jen-Kan Yu，S.Mitrovic，D.Tham，J.Varghese和J.R.Heath的“Reduction of thermal conductivity in phononic nanomesh structures”，Nature Nanotechnology，第5卷，2010年10月，Macmillan Publishers Lim.)。

山丘材料應(yīng)當(dāng)具有低的熱導(dǎo)率，顯著低于其上支撐的導(dǎo)電材料的p-型和n-型管腳的材料的熱導(dǎo)率，以便進(jìn)一步損害熱傳導(dǎo)流的旁路路徑，該路徑是沿著多晶摻雜半導(dǎo)體薄膜片段或管腳的生產(chǎn)性熱傳導(dǎo)的路徑的替代，其中多晶摻雜半導(dǎo)體薄膜片段或管腳被限定在截頂四棱錐形山丘3或具有沿著一個(gè)軸線的梯形橫截面以及與其正交的直側(cè)面或側(cè)翼的相對(duì)傾斜表面上。

具有比熱電活性多晶半導(dǎo)體的熱導(dǎo)率低的熱導(dǎo)率的合適材料及其相應(yīng)的導(dǎo)熱系數(shù)的例子在以下表中報(bào)告。

在基板表面上的介電基層上實(shí)現(xiàn)的聲子硅的納米級(jí)薄膜的超晶格的山丘3是能夠顯著降低集成TEG結(jié)構(gòu)的山丘3的熱導(dǎo)率的另一種替代方案。

以基本上均勻厚度的薄膜形式沉積在底部隔離電介質(zhì)2和間隔山丘3上方的、多晶半導(dǎo)體材料(諸如摻雜的Si或SiGe)的分別為4和5的交替p-摻雜和n-摻雜的限定束或片段的平行線構(gòu)成熱電材料的兩個(gè)管腳，其將谷底部處的接頭電連接到山丘3頂部上的兩個(gè)相鄰接頭(即，Z-器件結(jié)構(gòu)的單元或基本單元)。片段4和5的沉積摻雜多晶硅層可以具有通常包括在10和1000nm之間的厚度，但是甚至可以厚至一個(gè)或多個(gè)微米，這取決于預(yù)期的應(yīng)用、基本單元結(jié)構(gòu)的尺度、所使用的多晶半導(dǎo)體材料的屬性以及集成TEG的設(shè)計(jì)選擇。

在物理上，分別在谷底和山頂或反之亦然的冷接頭和熱接頭都由低縱橫比的金屬觸點(diǎn)(分別為6和7)構(gòu)成，其電橋接多晶薄膜半導(dǎo)體的p-摻雜片段或管腳5的限定端和n-摻雜熱電片段或管腳4的限定端之間的中斷間隙，以便避免沿著基本集成模塊的串或系列導(dǎo)電線(鏈)單元中的單元形成p-n結(jié)。

在多晶半導(dǎo)體的兩個(gè)片段4和5的端部上延伸并與其電接觸的接頭金屬觸點(diǎn)6和7的沉積金屬層，對(duì)于其置于基本平坦的谷底和山頂上的部分中的大部分，可以具有大約0.1至大約5μm的厚度。

視圖的橫截面圖很好地表示了基本單元的熱電活性材料的導(dǎo)電管腳4和5的“Z輪廓”特性。

優(yōu)選地，在與多晶半導(dǎo)體薄膜重疊的金屬之間存在多層界面，以控制金屬和其間的半導(dǎo)體材料之間的電界面電阻，并且最終導(dǎo)致不成比例的導(dǎo)電率與熱導(dǎo)率，以便減少朝金屬接頭，即谷底接頭6和山頂接頭7的金屬本體的熱傳導(dǎo)。如放大透鏡所示，有效界面多層可以包括與多晶摻雜半導(dǎo)體接觸的屬于以下組的硅化物的1-50nm膜6a：TiSi₂、WSi₂、MoSi₂、PtSi₂和CoSi₂，中間的W或Ti的1-10nm厚的膜6b以及與Al或Al-Si合金或銅的金屬層6，7接觸的TiN的5-30nm厚的膜6c。

根據(jù)新穎的集成平面外TEG結(jié)構(gòu)的優(yōu)選實(shí)施例，平行線當(dāng)中的空隙谷空間或間隔山丘3的其它布置在頂部由第二晶片8封閉，第二晶片8被提供有在晶片的表面上形成的薄介電層9，以使其不導(dǎo)電，并且然后在其上限定金屬鍵合焊盤(pán)10，其適于根據(jù)許多倒裝芯片鍵合技術(shù)中的一種與相應(yīng)的山頂金屬觸點(diǎn)7鍵合，優(yōu)選地在CMP平面化之后使用具有或不具有擴(kuò)散層的熱壓金屬對(duì)金屬鍵合(Cu-Cu、W-W、Ti-Ti等)的對(duì)準(zhǔn)鍵合技術(shù)，或經(jīng)由等離子體鍵合(Y-Ox/Y-Ox)、PECVD SiO2-SiO2、苯并環(huán)丁烯(BCB)與BCB鍵合?？梢蕴娲厥褂弥T如BCB和各種聚合物或聚酰亞胺的混合鍵合技術(shù)、諸如Ti膜和金屬間化合物(IMC)的金屬層、Cu-Sn固液相互擴(kuò)散(SLID)鍵合、Au-Sn或Au-In共晶鍵合，以及陽(yáng)極鍵合或微凸塊堆疊。

也可以使用在美國(guó)專(zhuān)利No.5,374,564中描述的所謂智能切割處理或Soitec的層轉(zhuǎn)移技術(shù)Smart Stacking^TM。

倒裝芯片對(duì)準(zhǔn)結(jié)合可以在TEG器件晶粒(dice)從其被連續(xù)地切割以被封裝的整個(gè)處理后晶片上，或者替代地在其切割的晶粒上執(zhí)行。通常，取決于具體應(yīng)用，用于實(shí)現(xiàn)本公開(kāi)的TEG器件的對(duì)準(zhǔn)結(jié)合可以芯片到芯片、芯片到晶片、晶片到晶片模式或根據(jù)基板上晶片上芯片(chip-on-wafer-on-substrate)或基板上芯片上芯片(chip-on-chip-on-substrate)的方法來(lái)執(zhí)行。

優(yōu)選地，在器件制造之后，頂部和底部晶片都可以經(jīng)受旨在減小商業(yè)晶片厚度的背面減薄工藝，包括機(jī)械或化學(xué)處理，諸如機(jī)械研磨、干拋光、化學(xué)-機(jī)械研磨、旋轉(zhuǎn)蝕刻化學(xué)機(jī)械拋光和等離子體干蝕刻。目的是將原始厚度減小到小于100μm或者小于40μm的超薄值。晶片的變薄減小了集成平面外TEG結(jié)構(gòu)的總體熱阻，并使其適合在下一代3D集成電路中部署。

示出集成Z-器件結(jié)構(gòu)的基本單元的兩行L的特征的不連續(xù)的、三維橫截面草圖可以在圖2中觀察到。

其中正交于間隔山丘3的陣列線，通過(guò)谷底和山頂接頭金屬觸點(diǎn)6和7連接的、半導(dǎo)體材料的交替p-摻雜和n-摻雜的4和5的限定束或片段的平行導(dǎo)電線被創(chuàng)建的方式可以被立即識(shí)別。

導(dǎo)電線L的寬度通?？梢园ㄔ?.1和500μm之間，更優(yōu)選地在0.5和10μm之間。

微單元的多個(gè)線L通常以電串聯(lián)連接，例如以若干相鄰集成平行線的布置的方式。圖3示出了基本單元的五條平行線L的導(dǎo)電部分的示例性布局，用于構(gòu)成集成TEG模塊，該集成TEG模塊由對(duì)應(yīng)于以連接焊盤(pán)A和B終止的所有線L的若干單元之和的電串聯(lián)的單元的串組成。

兩條線L的相鄰端部的連接通過(guò)在已從平面表面中去除用于填充多晶半導(dǎo)體管腳4和5的相對(duì)端之間的間隙空間的第一沉積金屬層之后，限定橫向金屬連接6'，即通過(guò)掩蔽和選擇性蝕刻步驟限定第二沉積金屬層來(lái)實(shí)現(xiàn)。

在圖4的串聯(lián)單元的導(dǎo)電部件的布置的三維視圖中，箭頭頭部描述了在熱山頂金屬接頭7和冷谷底金屬接頭6之間的溫度差下由集成TEG器件生成的電流的流動(dòng)路徑。

當(dāng)然，在端子A和B處產(chǎn)生的DC電壓對(duì)應(yīng)于由串的每個(gè)基本串聯(lián)連接的單元產(chǎn)生的DC電壓的和。

TEG器件可以包括許多模塊化集成多單元TEG，每個(gè)需要兩個(gè)焊盤(pán)用于連接到根據(jù)應(yīng)用需要收集或利用所生成的電功率的一個(gè)或多個(gè)外部電路。為了從外部組織封裝器件的多個(gè)單片集成TEG中的一個(gè)或多個(gè)串聯(lián)/并聯(lián)網(wǎng)絡(luò)，該器件必須考慮每個(gè)單獨(dú)集成TEG的兩個(gè)引腳。因此，除了提供期望數(shù)量的單獨(dú)集成TEG之外，單片集成的適當(dāng)?shù)亩郥EG布局必須與封裝器件可能具有的最大數(shù)量的引腳相兼容。

可替代地，通過(guò)選擇最大化串行化以便實(shí)現(xiàn)大的開(kāi)路輸出電壓，完成的TEG器件可以具有少數(shù)輸出引腳對(duì)或甚至為雙引腳器件。