本發(fā)明涉及SiC半導(dǎo)體裝置。

背景技術(shù)：

以往，為了在進行半導(dǎo)體裝置的特性的試驗時不致產(chǎn)生不良，完成了各種各樣的提案。例如，專利文獻1提出了在電特性的試驗中不會在大氣中引起放電的對策。具體而言，專利文獻1公開了包含以下工序的半導(dǎo)體裝置的制造方法，即，在半導(dǎo)體晶圓形成基極區(qū)域及發(fā)射極區(qū)域，在對基極電極、發(fā)射極電極進行構(gòu)圖后，在其表面粘附聚酰亞胺膜并進行構(gòu)圖，覆蓋除切割區(qū)域及其他的電極接合（bonding）部以外的區(qū)域的工序。

現(xiàn)有技術(shù)文獻

專利文獻

專利文獻1：日本特開昭60－50937號公報

專利文獻2：日本特開昭54－45570號公報

專利文獻3：日本特開2011－243837號公報

專利文獻4：日本特開2001－176876號公報

專利文獻5：再公表特許WO2009/101668號公報。

技術(shù)實現(xiàn)要素：

發(fā)明要解決的課題

不過，作為半導(dǎo)體裝置的試驗，開始采用高溫高濕高電壓試驗。在該試驗中，半導(dǎo)體裝置例如在85℃、85％RH及施加960V的條件下連續(xù)曝露1000小時（約40日的時間）。以往，雖然施行了能個別地承受上述的溫度、濕度及電壓各自的條件的對策，但是尚不至于提出處理（clear）這三個條件全部的對策。

因此，本發(fā)明的一實施方式提供能防止在晶圓狀態(tài)下實施的電特性試驗中的放電，并且能夠承受高溫高濕高電壓試驗的SiC半導(dǎo)體裝置。

用于解決課題的方案

本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置，包括：第1導(dǎo)電型的SiC層；選擇性地形成在所述SiC層上的電極；以及形成在所述SiC層上、達到設(shè)定在所述SiC層的端部的切割區(qū)域的絕緣物，所述絕緣物包含配置在所述電極的下方的電極下絕緣膜及以覆蓋該電極下絕緣膜的方式配置的有機絕緣層，所述有機絕緣層與所述SiC層相接的區(qū)間的距離（A）為40μm以上，所述電極下絕緣膜上的所述電極與所述SiC層的橫向的距離（B）為40μm以上。

依據(jù)該結(jié)構(gòu)，由于切割區(qū)域被絕緣物覆蓋，所以在對晶圓狀態(tài)的半導(dǎo)體裝置的電特性進行試驗時，能夠減輕切割區(qū)域－電極之間的大氣中施加的電壓的負(fù)擔(dān)。換言之，能夠由大氣及絕緣物分?jǐn)偸┘釉谇懈顓^(qū)域－電極之間的電壓，因此能夠防止大氣中的放電。

進一步，由于距離（A）為40μm以上，能充分地確保有機絕緣層和SiC層的接觸面積，因此能夠提高有機絕緣層對SiC層的密合性。在此之上，由于距離（B）為40μm以上，所以還能夠承受高溫高濕高電壓試驗。將距離（A）及距離（B）設(shè)為上述范圍，在SiC半導(dǎo)體裝置中是完全新的見解。SiC中，由于耗盡層的橫向的擴展比Si小，所以以往沒有必要加長距離（A）及距離（B）而增大小片尺寸。這是因為存在如下?lián)鷳n，即即便不加大小片尺寸，耗盡層到達小片端面的可能性也低，在此之上小片尺寸的擴大會成為小片單位面積的導(dǎo)通電阻的上升的因素?；谶@樣的背景，本申請發(fā)明人發(fā)現(xiàn)了通過敢于將距離（A）及距離（B）設(shè)為40μm以上，能提高對于高溫高濕高電壓試驗的耐受性。

所述半導(dǎo)體裝置可以在進一步包含形成在所述切割區(qū)域的第2導(dǎo)電型區(qū)域的情況下，關(guān)于所述有機絕緣層與所述SiC層的第1導(dǎo)電型區(qū)域相接的區(qū)間，使所述距離（A）為40μm以上。

依據(jù)該結(jié)構(gòu)，對第2導(dǎo)電型區(qū)域也能分配施加在切割區(qū)域－電極之間的電壓。因而，能夠更加有效地防止大氣中的放電。

所述有機絕緣層可以以覆蓋所述切割區(qū)域的方式形成，在該切割區(qū)域中與所述第2導(dǎo)電型區(qū)域相接。

所述有機絕緣層可以不覆蓋所述切割區(qū)域，所述絕緣物進一步包含由與所述電極下絕緣膜同一層的膜構(gòu)成、覆蓋所述切割區(qū)域并且部分與所述有機絕緣層重疊的端部絕緣膜的情況下，所述有機絕緣層與所述端部絕緣膜的重疊寬度（C）為5μm以上。

依據(jù)該結(jié)構(gòu)，由于切割區(qū)域沒有被有機絕緣層覆蓋，所以能夠容易地分割（切割）晶圓狀態(tài)的半導(dǎo)體裝置。即便在該情況下，切割區(qū)域也被構(gòu)成絕緣物的端部絕緣膜覆蓋，因此能夠充分地實現(xiàn)上述放電防止效果。

所述絕緣物可以由與所述電極下絕緣膜同一層的膜構(gòu)成，在進一步包含覆蓋所述切割區(qū)域的端部絕緣膜的情況下，所述有機絕緣層以隔著所述端部絕緣膜選擇性地覆蓋所述第2導(dǎo)電型區(qū)域的方式與所述端部絕緣膜重疊，所述有機絕緣層與所述端部絕緣膜的重疊寬度（C）為5μm以上。

所述端部絕緣膜可以具有與所述電極下絕緣膜相同的厚度。

依據(jù)該結(jié)構(gòu)，由于能以與電極下絕緣膜同一個工序制作端部絕緣膜，所以能夠簡化制造工序。

所述距離（A）也可為45μm～180μm，所述距離（B）也可為45μm～180μm。另外，所述距離（A）及所述距離（B）的合計可為180μm以下。

通過使距離（A）及距離（B）處于上述范圍，能夠?qū)雽?dǎo)體裝置的小片尺寸控制在適當(dāng)?shù)拇笮?。另外，在距離（A）及距離（B）為上述范圍的情況下大氣中容易引起放電，因此以絕緣物覆蓋切割區(qū)域是有用處的。

所述半導(dǎo)體裝置的擊穿電壓值（BV）可為1000V以上。

在擊穿電壓值（BV）為1000V以上的情況下大氣中容易引起放電，因此以絕緣物覆蓋切割區(qū)域是有用處的。

也可以所述SiC層的第1導(dǎo)電型的雜質(zhì)濃度為1×10¹⁶cm^－3以下，所述SiC層的厚度為5μm以上。

所述半導(dǎo)體裝置可以在進一步包含在所述SiC層中比所述電極更靠外側(cè)地形成的由雜質(zhì)區(qū)域構(gòu)成的第2導(dǎo)電型的終端構(gòu)造的情況下，所述第2導(dǎo)電型區(qū)域的寬度（F）為所述切割區(qū)域的寬度（D）與從所述終端構(gòu)造延伸的耗盡層的寬度（E）的2倍之差以上。

所述電極可以由以Ti/TiN/Al－Cu表示的層疊構(gòu)造構(gòu)成。

通過使用Al－Cu，能夠更加提高對于濕度的耐受性。

所述電極下絕緣膜可以由具有1μm以上的厚度的SiO₂膜構(gòu)成。在該情況下，所述SiO₂膜可以含有磷（P）或硼（B）。

如果使用具有1μm以上的厚度的SiO₂膜，則即便對電極下絕緣膜施加1000V以上的電壓也能防止絕緣破壞。另外，如果含有磷（P）或硼（B），則通過回流，能夠容易地使電極下絕緣膜平坦。另外，能夠?qū)﹄姌O下絕緣膜的角部進行倒角加工。

所述電極下絕緣膜可以由具有1μm以上的厚度的SiN膜構(gòu)成。

如果使用具有1μm以上的厚度的SiN膜，即便對電極下絕緣膜施加1000V以上的電壓也能防止絕緣破壞。

所述有機絕緣層可以由聚酰亞胺類的原料、聚苯并惡唑類的原料、丙烯類的原料等構(gòu)成。

也可以作為半導(dǎo)體元件構(gòu)造，在所述SiC層形成MOSFET，所述電極包含與所述MOSFET的源極電連接的源極電極。在該情況下，所述MOSFET可以具有平面柵構(gòu)造，也可以具有溝槽柵構(gòu)造。

另外，也可以作為半導(dǎo)體元件構(gòu)造，在所述SiC層形成肖特基勢壘二極管，所述電極包含構(gòu)成所述肖特基勢壘二極管的一部分的肖特基電極。

進一步，也可以作為半導(dǎo)體元件構(gòu)造，在所述SiC層形成IGBT，所述電極包含與所述IGBT的源極電連接的源極電極。

也可以在所述有機絕緣層在多個區(qū)域中與所述SiC層相接的情況下，所述距離（A）該多個區(qū)域各自中的接觸區(qū)間的距離的合計為40μm以上。

也可以在所述半導(dǎo)體裝置進一步包含選擇性地形成在所述SiC層、由所述有機絕緣層填滿的凹部的情況下，所述距離（A）包括所述凹部的內(nèi)表面中的所述有機絕緣層的接觸區(qū)間的合計為40μm以上。

本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置，包含：第1導(dǎo)電型的SiC層；選擇性地形成在所述SiC層上的電極；形成在所述SiC層上、達到設(shè)定于所述SiC層的端部的切割區(qū)域的絕緣物；以及在所述SiC層中比所述電極更靠外側(cè)地形成的由雜質(zhì)區(qū)域構(gòu)成的第2導(dǎo)電型的終端構(gòu)造，所述絕緣物包含配置在所述電極的下方的電極下絕緣膜及以覆蓋該電極下絕緣膜的方式配置的有機絕緣層，所述有機絕緣層與所述SiC層相接的區(qū)間的距離（A）為40μm以上，所述電極下絕緣膜上的所述電極與所述SiC層的橫向的距離（B）為從所述終端構(gòu)造延伸的耗盡層的寬度（E）的2倍以上。

依據(jù)該結(jié)構(gòu)，由于切割區(qū)域被絕緣物覆蓋，所以在對晶圓狀態(tài)的半導(dǎo)體裝置的電特性進行試驗時，能夠以絕緣物緩沖施加電壓。由此，能夠減輕切割區(qū)域－電極之間的大氣中施加的電壓的負(fù)擔(dān)。換言之，能夠由大氣及絕緣物分?jǐn)偸┘釉谇懈顓^(qū)域－電極之間的電壓，因此能夠防止大氣中的放電。

進一步，由于距離（A）為40μm以上、距離（B）為從終端構(gòu)造延伸的耗盡層的寬度（E）的2倍以上，所以還能承受高溫高濕高電壓試驗。

附圖說明

【圖1】圖1是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置的示意性的俯視圖。

【圖2】圖2是圖1的以單點劃線II包圍的區(qū)域的放大圖。

【圖3】圖3是圖2的以雙點劃線III包圍的區(qū)域的放大圖。

【圖4】圖4是圖3的以切斷線IV－IV切斷半導(dǎo)體裝置時的截面圖。

【圖5】圖5是圖2的以雙點劃線V包圍的區(qū)域的放大圖。

【圖6】圖6是圖5的以切斷線VI－VI切斷半導(dǎo)體裝置時的截面圖。

【圖7A】圖7A是用于說明與晶圓的切斷關(guān)聯(lián)的工序的截面圖。

【圖7B】圖7B是示出切斷后的晶圓的狀態(tài)的截面圖。

【圖8】圖8是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置的示意性的截面圖。

【圖9】圖9是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置的示意性的截面圖。

【圖10】圖10是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置的示意性的截面圖。

【圖11】圖11是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置的示意性的截面圖。

【圖12】圖12是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置的示意性的截面圖。

【圖13】圖13是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置的示意性的截面圖。

【圖14】圖14是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置的示意性的截面圖。

具體實施方式

以下，參照附上的附圖，對本發(fā)明的實施方式詳細(xì)地進行說明。

圖1是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置1的示意性的俯視圖。此外，在圖1中，為了清晰而將實際的俯視觀察下不會在半導(dǎo)體裝置1的最表面露出的要素的一部分以實線示出。

半導(dǎo)體裝置1是采用SiC的半導(dǎo)體裝置，例如，在從法線方向觀看其最表面的俯視觀察（以下，僅稱為“俯視觀察”。）下形成為四邊形的小片狀。

在半導(dǎo)體裝置1設(shè)定有有源區(qū)域2及包圍有源區(qū)域2的外周區(qū)域3。在該實施方式中，有源區(qū)域2在半導(dǎo)體裝置1的內(nèi)部區(qū)域俯視觀察下形成為大致四邊形狀，其形狀無特別限制。

在有源區(qū)域2，形成有柵極金屬44、作為本發(fā)明的電極的一個例子的源極金屬43及柵極指狀部5。而且，以覆蓋它們的方式，在半導(dǎo)體裝置1的最表面形成有鈍化膜40。在鈍化膜40形成有使柵極金屬44的一部分及源極金屬43的一部分分別作為柵極焊盤4及源極焊盤6而露出的開口41、42。另一方面，關(guān)于柵極指狀部5，其整體被鈍化膜40覆蓋。此外，在圖1中為了清晰而以實線示出柵極指狀部5并加了陰影。

柵極金屬44、柵極指狀部5及源極金屬43由例如Al（鋁）、AlCu（鋁－銅合金）、Cu（銅）等的金屬布線構(gòu)成。優(yōu)選的是，即便在圖6的說明也有描述，由以Ti/TiN/Al－Cu表示的層疊構(gòu)造構(gòu)成。

通過以電阻比多晶硅低的金屬布線構(gòu)成柵極指狀部5，即便對于從柵極金屬44比較有距離的位置（較遠(yuǎn)位置）的晶體管單元18（參照圖2），也能夠以短時間供給柵極電流。另外，如果為Al，則其加工性良好（易于加工），所以能夠簡化這些布線的形成工序。另一方面，與使用Al的情況相比，AlCu能夠提高半導(dǎo)體裝置1的功率循環(huán)耐受性、對濕度的耐受性，并且關(guān)于柵極焊盤4也能夠提高接合引線的接合強度。在使用Cu的情況下，存在與Al及AlCu的情況相比能降低電阻率的優(yōu)點。

柵極金屬44選擇性地形成在有源區(qū)域2的周邊部（與外周區(qū)域3的邊界附近）的一部分。柵極指狀部5從柵極焊盤4的形成位置分成沿著有源區(qū)域2的周邊部的方向及向著有源區(qū)域2的內(nèi)部的方向而延伸。由此，在有源區(qū)域2中，在由夾著柵極金屬44而在互相不同的方向延伸的多個柵極指狀部5劃分的部分及柵極指狀部5的外側(cè)區(qū)域形成有單元（cell）區(qū)域7、45。

更具體而言，在該實施方式中，柵極金屬44形成為俯視觀察四邊形狀，選擇性地配置在有源區(qū)域2的一邊8的中央部。此外，有源區(qū)域2的一邊8（配置柵極金屬44的邊）以外的邊是一邊8的對邊9及與這些邊8、9的兩端部分別連續(xù)的邊10、11。

柵極指狀部5包含：對于柵極金屬44的周圍隔開間隔而進行包圍的焊盤周邊部12；從該焊盤周邊部12在沿著有源區(qū)域2的該一邊8的方向及與該一邊8正交的方向各自延伸的第1指狀部13及第2指狀部14。

焊盤周邊部12形成為沿著柵極金屬44的周圍的俯視觀察四角環(huán)狀。

在相對于焊盤周邊部12朝著邊10及其相反的邊11的方向，第1指狀部13沿著邊8形成一對。

第2指狀部14包含：在與第1指狀部13正交的方向?qū)⒂性磪^(qū)域2橫切至邊9的直線狀的主部位15；以及對該主部位15整體地連接、從該連接之處沿著第1指狀部13延伸的多個分支部16。在該實施方式中，分支部16與主部位15的前端部和主部位15的中途部兩處連接而合計形成兩對，但是該數(shù)量無特別限制。

這樣，在有源區(qū)域2中，利用第1指狀部13及第2指狀部14（主部位15及分支部16）劃分單元區(qū)域7、45。在該實施方式中，形成有在由第2指狀部14的主部位15和中央的分支部16形成的交叉部的各角各1個、合計4個內(nèi)側(cè)單元區(qū)域7。另外，在有源區(qū)域2的周邊與柵極指狀部5之間，沿著有源區(qū)域2的周邊形成有環(huán)狀的外側(cè)單元區(qū)域45。

源極金屬43以覆蓋內(nèi)側(cè)單元區(qū)域7及外側(cè)單元區(qū)域45的大致整體的方式形成。在鈍化膜40以源極焊盤6在各內(nèi)側(cè)單元區(qū)域7各1個地配置的方式，合計形成有4個開口42。

另外，在源極金屬43形成有與柵極金屬44的形狀對應(yīng)的凹部17。凹部17是柵極金屬44相對于第1指狀部14縮進（set back）到有源區(qū)域2的內(nèi)部側(cè)而配置，為避開該柵極金屬44而形成的凹坑。

圖2是圖1的以單點劃線II包圍的區(qū)域的放大圖。即，是放大示出半導(dǎo)體裝置1的柵極焊盤4及其附近區(qū)域的圖。此外，在圖2中，為了清晰，將實際的俯視觀察下不會在半導(dǎo)體裝置1的最表面露出的要素的一部分以實線示出。

如圖2所示，在由柵極指狀部5（焊盤周邊部12、第1指狀部13及第2指狀部14）劃分的內(nèi)側(cè)單元區(qū)域7及外側(cè)單元區(qū)域45，排列有多個晶體管單元18。

在該實施方式中，多個晶體管單元18在內(nèi)側(cè)單元區(qū)域7及外側(cè)單元區(qū)域45的各個區(qū)域中，以俯視觀察下矩陣狀排列。在柵極指狀部5的附近，多個晶體管單元18配合柵極指狀部5的形狀而排隊。例如，多個晶體管單元18配合焊盤周邊部12的角部的形狀而彎曲排隊，配合直線狀的第2指狀部14的主部位15的形狀而以直線狀排隊。源極金屬43以覆蓋這些多個晶體管單元18的方式形成。

此外，在圖2中，為了清晰，僅示出被源極金屬43覆蓋的多個晶體管單元18的一部分。另外，多個晶體管單元18的排列方式并不限于矩陣狀，例如，也可以為條紋狀、交錯狀等。另外，各晶體管單元18的平面形狀不限于四邊形狀，例如，也可以為圓形狀、三角形狀、六角形狀等。

在彼此相鄰的晶體管單元18之間，形成有柵電極19。柵電極19在內(nèi)側(cè)單元區(qū)域7及外側(cè)單元區(qū)域45中，配置在矩陣狀的晶體管單元18各個之間，作為整體以俯視觀察格子狀形成。另一方面，該柵電極19不僅形成在內(nèi)側(cè)單元區(qū)域7及外側(cè)單元區(qū)域45，也形成在配置有柵極指狀部5的區(qū)域，該柵極指狀部5的下方的部分對柵極指狀部5接觸。

在該實施方式中，柵電極19的一部分形成在第1指狀部13及第2指狀部14的下方區(qū)域，作為接觸部而與第1指狀部13及第2指狀部14對置。在圖2中，為了清晰以加陰影的區(qū)域表示形成在柵電極19的該下方區(qū)域的部分。由此，彼此相鄰的內(nèi)側(cè)單元區(qū)域7的柵電極19經(jīng)由在下方橫切第2指狀部14的柵電極19而連續(xù)。該柵電極19的連續(xù)方式即便是關(guān)于與柵極金屬44相鄰的內(nèi)側(cè)單元區(qū)域7和外側(cè)單元區(qū)域45之間也是同樣的。即，這些區(qū)域的柵電極19經(jīng)由在下方橫切第1指狀部13的柵電極19而連續(xù)。

而且，第1指狀部13及第2指狀部14分別通過柵極接觸部20，對配置在其下方區(qū)域的柵電極19連接。柵極接觸部20在從第1指狀部13及第2指狀部14的各側(cè)緣隔開間隔的指狀部中央部，沿著各自的長度方向以直線狀形成。

另外，在該實施方式中，在柵極金屬44的下方配置有多個內(nèi)置電阻21。優(yōu)選通過將多個內(nèi)置電阻21配置在距離柵極金屬44的平面形狀的重心位置互相大致等距離的位置，從而關(guān)于多個內(nèi)置電阻21的配置具有對稱性。在該實施方式中，多個內(nèi)置電阻21在距離俯視觀察四邊形狀的柵極金屬44的重心G處于等距離的柵極金屬44的各角部各配置1個。由此，給4個內(nèi)置電阻21給予對稱性。

這樣的對稱性的圖案可考慮各種各樣，例如，兩個內(nèi)置電阻21可以在處于對角關(guān)系的柵極金屬44的兩個角部各配置1個，也可以在處于對邊關(guān)系的柵極金屬44的兩個邊以互相相對的方式各配置1個。另外，例如，在柵極金屬44為俯視觀察圓形狀的情況下，兩個內(nèi)置電阻21可以在該柵極金屬44的直徑的兩端各配置1個，在柵極金屬44為俯視觀察三角形狀的情況下，三個內(nèi)置電阻21可以在該柵極金屬44的三個角部各配置1個。

各內(nèi)置電阻21橫切柵極金屬44與柵極指狀部5（焊盤周邊部12）之間的環(huán)狀的間隙區(qū)域26、橫跨它們地形成。由此，內(nèi)置電阻21與柵極金屬44及柵極指狀部5分別對置。柵極金屬44及柵極指狀部5（焊盤周邊部12）分別通過焊盤側(cè)接觸部22及單元側(cè)接觸部23，對配置在其下方區(qū)域的內(nèi)置電阻21連接。

在該實施方式中，4個內(nèi)置電阻21從處于對邊關(guān)系的柵極金屬44的兩個邊的各周邊部24的下方，在與該邊正交的外側(cè)方向延伸而達到焊盤周邊部12的下方。各內(nèi)置電阻21以俯視觀察四邊形狀形成，例如，具有200μm□以下（200μm×200μm以下）的大小。在實用上，內(nèi)置電阻21的大小如果每一個為200μm□以下，則能減小SiC外延層28（參照圖4）上的區(qū)域之中因內(nèi)置電阻21而要犧牲的區(qū)域的面積，能夠謀求省空間化。

另外，焊盤側(cè)接觸部22及單元側(cè)接觸部23分別沿著柵極金屬44及焊盤周邊部12的邊而以互相平行的直線狀形成。

將內(nèi)置電阻21配置在避開柵極金屬44的中央部的周邊部24的下方，進一步，以鈍化膜40覆蓋配置有內(nèi)置電阻21的區(qū)域的上方區(qū)域，從而在柵極金屬44的中央部確保被內(nèi)置電阻21包圍的作為引線區(qū)域的柵極焊盤4。柵極焊盤4是連接接合引線的區(qū)域。

即，在該實施方式中，以鈍化膜40選擇性地覆蓋配置有內(nèi)置電阻21的、柵極金屬44的各角部，使柵極金屬44的其他部分從開口41露出。由此，在半導(dǎo)體裝置1的最表面，露出各角部向內(nèi)部凹入的俯視觀察四邊形狀的柵極焊盤4。這樣，通過以鈍化膜40覆蓋配置有內(nèi)置電阻21的區(qū)域的上方區(qū)域，在接合接合引線時，能防止接合引線錯誤地接合到柵極金屬44中的與內(nèi)置電阻21重疊的部分。其結(jié)果，在接合接合引線時，能夠抑制因超聲波等的沖擊而內(nèi)置電阻21受到損傷，或者因其受到破壞。

圖3是圖2的以雙點劃線III包圍的區(qū)域的放大圖。圖4是圖3的以切斷線IV－IV切斷半導(dǎo)體裝置1時的截面圖。此外，在圖3及圖4中，為了清晰，存在各構(gòu)成要素的比例尺與圖1及圖2不同的情況，在圖3和圖4之間也有各構(gòu)成要素的比例尺不同的情況。另外，在圖3及圖4中，為了清晰，將實際的俯視觀察下在半導(dǎo)體裝置1的最表面不會露出的要素的一部分以實線示出。

接著，將內(nèi)置電阻21及其附近區(qū)域的更加詳細(xì)的結(jié)構(gòu)與半導(dǎo)體裝置1的截面構(gòu)造一起進行說明。

半導(dǎo)體裝置1包含SiC襯底27和SiC外延層28。SiC外延層28層疊在SiC襯底27，該層疊構(gòu)造作為本發(fā)明的SiC層的一個例子而示出。

SiC襯底27及SiC外延層28分別為n^＋型及n^－型的SiC。n^＋型的SiC襯底27的雜質(zhì)濃度為例如1×10¹⁷cm^－3～1×10²¹cm^－3。另一方面，n^－型的SiC外延層28的雜質(zhì)濃度為例如1×10¹⁴cm^－3～1×10¹⁶cm^－3。另外，作為n型雜質(zhì)，能使用例如N（氮）、P（磷）、As（砷）等（以下，相同）。

另外，SiC襯底27的厚度為例如50μm～1000μm，SiC外延層28為例如5μm以上（具體而言，5μm～100μm）。

在內(nèi)側(cè)單元區(qū)域7中，在SiC外延層28的表面部形成有多個晶體管單元18。多個晶體管單元18包含：p^－型主體（body）區(qū)域29；在從p^－型主體區(qū)域29的周邊隔著間隔的內(nèi)部區(qū)域選擇性地形成的n^＋型源極區(qū)域30；以及在從n^＋型源極區(qū)域30的周邊隔著間隔的內(nèi)部區(qū)域選擇性地形成的p^＋型主體接觸區(qū)域31。另外，SiC外延層28的n^－型的部分成為多個晶體管單元18的共同的漏極區(qū)域。

如圖3所示，在俯視觀察下，除了沿著焊盤周邊部12（柵極指狀部5）的晶體管單元18以外，以包圍p^＋型主體接觸區(qū)域31的方式形成n^＋型源極區(qū)域30，進一步，以包圍n^＋型源極區(qū)域30的方式形成p^－型主體區(qū)域29。在p^－型主體區(qū)域29中，包圍n^＋型源極區(qū)域30的環(huán)狀的區(qū)域是半導(dǎo)體裝置1導(dǎo)通時形成通道的通道區(qū)域32。

另一方面，在沿著焊盤周邊部12（柵極指狀部5）的晶體管單元18中，p^－型主體區(qū)域29及p^＋型主體接觸區(qū)域31分別與后述的p^－型區(qū)域34及p^＋型區(qū)域33電連接。

p^－型主體區(qū)域29的雜質(zhì)濃度為例如1×10¹⁴cm^－3～1×10¹⁹cm^－3，n^＋型源極區(qū)域30的雜質(zhì)濃度為例如1×10¹⁷cm^－3～1×10²¹cm^－3，p^＋型主體接觸區(qū)域31的雜質(zhì)濃度為例如1×10¹⁹cm^－3～1×10²¹cm^－3。

形成這些區(qū)域29～31時，例如，通過向SiC外延層28的表面部進行離子注入而形成p^－型主體區(qū)域29。其后，向p^－型主體區(qū)域29的表面部依次離子注入n型雜質(zhì)及p型雜質(zhì)，從而形成n^＋型源極區(qū)域30及p^＋型主體接觸區(qū)域31。由此，形成由區(qū)域29～31構(gòu)成的晶體管單元18。作為p型雜質(zhì)，能使用例如B（硼）、Al（鋁）等（以下，相同）。

有源區(qū)域2中內(nèi)側(cè)單元區(qū)域7及外側(cè)單元區(qū)域45以外的區(qū)域，具體而言，在柵極金屬44、柵極指狀部5及間隙區(qū)域26的下方區(qū)域，p^－型區(qū)域34形成在SiC外延層28的表面部。p^＋型區(qū)域33形成在p^－型區(qū)域34的表面部。

p^＋型區(qū)域33遍及柵極金屬44等的下方區(qū)域的大致整個區(qū)域而形成，以在SiC外延層28的與內(nèi)置電阻21對置的區(qū)域中，使p^－型區(qū)域34的p^－型部分選擇性地露出于SiC表面，除此以外的區(qū)域中，自身的p^＋型部分選擇性地露出于SiC表面。即，柵極金屬44及柵極指狀部5在配置有內(nèi)置電阻21的區(qū)域中與p^－型部分對置，但是除此以外的大部分的區(qū)域中，與p^＋型部分對置。另外，p^＋型區(qū)域33及p^－型區(qū)域34分別以延伸至源極金屬43的下方的方式形成，在源極金屬43（該實施方式中，比源極焊盤6更靠外側(cè)的部分）的下方，整體地連接p^＋型主體接觸區(qū)域31及p^－型主體區(qū)域29。此外，在圖3中，以加陰影的區(qū)域示出沿著焊盤周邊部12（柵極指狀部5）的晶體管單元18的p^＋型主體接觸區(qū)域31和p^＋型區(qū)域33。在實用上，p^＋型主體接觸區(qū)域31與源極金屬43一起固定于接地電位，由此p^＋型區(qū)域33在0V穩(wěn)定。因此，如該實施方式那樣，優(yōu)選使柵極金屬44及柵極指狀部5的大部分與p^＋型區(qū)域33對置。

p^＋型區(qū)域33及p^－型區(qū)域34分別以與p^＋型主體接觸區(qū)域31及p^－型主體區(qū)域29相同的工序形成，其雜質(zhì)濃度及深度也相同。

在SiC外延層28的表面形成有柵極絕緣膜35。柵極絕緣膜35由氧化硅等的絕緣材料構(gòu)成，例如，具有0.001μm～1μm的厚度。柵極絕緣膜35為用于將柵電極19及內(nèi)置電阻21與SiC外延層28絕緣的共同的絕緣膜。

在柵極絕緣膜35上，形成有柵電極19及內(nèi)置電阻21。柵電極19在各晶體管單元18的通道區(qū)域32以夾著柵極絕緣膜35而對置的方式形成。另一方面，內(nèi)置電阻21在p^－型區(qū)域34的露出p^－型部分以夾著柵極絕緣膜35而對置的方式形成。

柵電極19及內(nèi)置電阻21都可以由p型的多晶硅構(gòu)成，并以同一個工序形成。在該實施方式中，柵電極19及內(nèi)置電阻21包含B（硼）作為p型雜質(zhì)。含B（硼）多晶硅相對于在Si半導(dǎo)體裝置中普遍使用的含磷（P）多晶硅電阻率要大。因此，含硼多晶硅（內(nèi)置電阻21）即便在實現(xiàn)相同電阻值的情況下，也會以比含磷多晶硅更小的面積達成。因而，能減小SiC外延層28上的內(nèi)置電阻21的占用面積，因此能夠謀求有效利用空間。

多晶硅所包含的p型雜質(zhì)的濃度能配合柵電極19及內(nèi)置電阻21各自的設(shè)計電阻值而適當(dāng)變更。該濃度在該實施方式中，以使內(nèi)置電阻21的薄層電阻成為10Ω/□以上的方式設(shè)定。在實用上，如果內(nèi)置電阻21的薄層電阻為10Ω/□以上，則即便不增大內(nèi)置電阻21的面積也能使內(nèi)置電阻21整體的電阻值與多個半導(dǎo)體裝置1之間的電阻值的偏差相比簡單地增大。例如，在電阻值的偏差為0.1Ω～20Ω的情況下，能夠以較小的面積將內(nèi)置電阻21的電阻值設(shè)為2Ω～40Ω。其結(jié)果，能減小SiC外延層28上的區(qū)域之中為內(nèi)置電阻21而犧牲的區(qū)域的面積，因此對其他要素的布局影響很少就行了。另外，在該情況下，對柵電極19的電阻值及內(nèi)置電阻21的電阻值進行合計的電阻值優(yōu)選為4Ω～50Ω。

另外，柵電極19及內(nèi)置電阻21的厚度優(yōu)選為2μm以下。通過使內(nèi)置電阻21的厚度為2μm以下，能夠使內(nèi)置電阻21整體的電阻值與多個半導(dǎo)體裝置1之間的電阻值的偏差相比簡單地增大。相反，若內(nèi)置電阻21過厚，則其電阻值變得過低，因此不能說是理想的。

在SiC外延層28上進一步形成有絕緣膜47。絕緣膜47由氧化硅（SiO₂）、氮化硅（SiN）等的絕緣材料構(gòu)成，具有例如1μm～5μm的厚度。特別是，優(yōu)選使用具有1μm以上的厚度的BPSG（硼磷硅玻璃：Boron Phosphorus Silicon Glass）膜。

絕緣膜47包含以覆蓋柵電極19及內(nèi)置電阻21的方式形成的層間膜36。層間膜36以進入柵極絕緣膜35上的區(qū)域之中未配置柵電極19及內(nèi)置電阻21的區(qū)域（第1區(qū)域）的方式形成。由此，在未配置內(nèi)置電阻21的區(qū)域中，能夠增大SiC外延層28和柵極金屬44的距離（絕緣膜的厚度T），因此能夠降低這些之間的電容。

以貫通該層間膜36的方式，形成焊盤側(cè)接觸部22及單元側(cè)接觸部23。焊盤側(cè)接觸部22及單元側(cè)接觸部23由分別與柵極金屬44及柵極指狀部5（焊盤周邊部12）整體形成的金屬通路構(gòu)成。

另外，在層間膜36貫通地形成有用于從源極金屬43取得對n^＋型源極區(qū)域30及p^＋型主體接觸區(qū)域31的接觸的源極接觸部46。源極接觸部46由與源極金屬43整體形成的金屬通路構(gòu)成。

在層間膜36上，柵極金屬44、柵極指狀部5及源極金屬43彼此隔開間隔而形成。

而且，以覆蓋柵極金屬44、柵極指狀部5及源極金屬43的方式，在層間膜36上形成鈍化膜40。在鈍化膜40形成有使柵極金屬44及源極金屬43的一部分露出的開口41、42。

如以上那樣，依據(jù)半導(dǎo)體裝置1，如圖3及圖4所示，在柵極金屬44與柵極指狀部5（焊盤周邊部12）之間隔著多晶硅電阻（內(nèi)置電阻21）。即，從外部連通到多個晶體管單元18的電流路徑的中途，隔有內(nèi)置電阻21。

通過調(diào)節(jié)該內(nèi)置電阻21的電阻值，在對柵電極19的電阻值及內(nèi)置電阻21的電阻值進行合計的電阻值（柵極電阻）中，能夠使內(nèi)置電阻21的電阻值處于主導(dǎo)。因此，即便在柵電極19的電阻值存在偏差的多個半導(dǎo)體裝置1并聯(lián)連接而使用的情況下，也能通過使內(nèi)置電阻21的電阻值大于該偏差，限制對于柵電極19的電阻值相對較低的半導(dǎo)體裝置1的電流的流入。其結(jié)果，能夠減少該使用時的噪聲的發(fā)生。

而且，構(gòu)成內(nèi)置電阻21的多晶硅是能通過雜質(zhì)的注入等而簡單控制電阻值的材料，另外，即便關(guān)于其加工，也根據(jù)現(xiàn)有的半導(dǎo)體制造技術(shù)進行確立。因此，當(dāng)引入內(nèi)置電阻21時，還能夠避免半導(dǎo)體裝置1自身及具備它的模塊的構(gòu)造變復(fù)雜。

此外，即便關(guān)于內(nèi)置電阻21，也與柵電極19同樣，因制造半導(dǎo)體裝置1時的加工精度（蝕刻尺寸等）的偏差而在大小、厚度上有出現(xiàn)偏差的情況，但是加工尺寸比柵電極19小。因而，內(nèi)置電阻21偏差幾乎不會成為噪聲發(fā)生的契機。

另外，由于內(nèi)置電阻21在柵極金屬44的下方與柵極金屬44連接，所以能夠在從外部連通到多個晶體管單元18的電流路徑的入口部限制柵極電流的流入。由此，能夠僅在特定的晶體管單元18防止沖擊電流流動。

例如，在圖2中，考慮了內(nèi)置電阻21在柵極指狀部5的第1指狀部13、第2指狀部14的中途部作為這些指狀部13、14的迂回徑路而形成的情況。在該情況下，存在在比該內(nèi)置電阻21更靠近柵極金屬44的一側(cè)，到達內(nèi)置電阻21之前，沖擊電流從指狀部13、14經(jīng)由柵極接觸部20流入柵電極19的情況。相對于此，如該實施方式那樣，如果能在電流路徑的入口部限制柵極電流，則能夠減小多個晶體管單元18之間的開關(guān)速度的偏差。

進而，如圖2所示，內(nèi)置電阻21具有對稱性地配置。即便利用該特征，也能夠減小多個晶體管單元18之間的開關(guān)速度的偏差。

另外，如圖3及圖4所示，在SiC外延層28中，與內(nèi)置電阻21對置的區(qū)域是具有1×10¹⁹cm^－3以下的雜質(zhì)濃度的p^－型區(qū)域34。因此，能夠良好地抑制柵極絕緣膜35的絕緣破壞。進一步，由于p^－型區(qū)域比n型區(qū)域難以蓄積載流子，還能夠降低夾著柵極絕緣膜35互相對置的內(nèi)置電阻21與p^－型區(qū)域34之間的電容。

另外，如圖3及圖4所示，柵極金屬44和內(nèi)置電阻21以由金屬通路構(gòu)成的焊盤側(cè)接觸部22連接。因此，利用將焊盤側(cè)接觸部22的位置沿著SiC外延層28的表面進行變更的加工或?qū)ν返闹睆竭M行變更的加工等，能夠簡單地調(diào)節(jié)從外部連通到多個晶體管單元18的電流路徑中內(nèi)置電阻21所分配的電阻值。

例如，如圖4中以虛線示出的焊盤側(cè)接觸部37那樣，僅僅比焊盤側(cè)接觸部22更接近焊盤周邊部12，能夠?qū)膶τ趦?nèi)置電阻21的接觸位置到焊盤周邊部12為止的距離簡單地從D₁縮短到D₂。由此，能夠減小內(nèi)置電阻21的電阻值。相反，如果從焊盤周邊部12遠(yuǎn)離，則能增大內(nèi)置電阻21的電阻值。另外，如在圖3中以虛線示出的焊盤側(cè)接觸部38那樣，僅僅使通路直徑小于焊盤側(cè)接觸部22，能夠增大面向內(nèi)置電阻21的電流路徑的電阻值。相反，如果增大通路直徑，則能夠減小該路徑的電阻值。

而且，這些加工在形成焊盤側(cè)接觸部22（通路）時，僅僅使用配合距離設(shè)計、通路直徑設(shè)計的掩模即可，因此還能夠防止制造工序變復(fù)雜。

圖5是圖2的以雙點劃線V包圍的區(qū)域的放大圖。圖6是圖5的以切斷線VI－VI切斷半導(dǎo)體裝置時的截面圖。此外，在圖5及圖6中，為了清晰，存在各構(gòu)成要素的比例尺與圖1～圖4不同的情況，即便在圖5和圖6之間也有各構(gòu)成要素的比例尺不同的情況。另外，在圖5及圖6中，為了清晰，將實際的俯視觀察下在半導(dǎo)體裝置1的最表面不會露出的要素的一部分以實線示出。

接著，將半導(dǎo)體裝置1的有源區(qū)域2的周邊部及外周區(qū)域3的更加詳細(xì)的結(jié)構(gòu)與半導(dǎo)體裝置1的截面構(gòu)造一起進行說明。

如前所述，在形成在有源區(qū)域2的周邊部的外側(cè)單元區(qū)域45，多個晶體管單元18俯視觀察下以矩陣狀排列。各晶體管單元18的結(jié)構(gòu)與圖3及圖4中說明的結(jié)構(gòu)同樣。

在外側(cè)單元區(qū)域45的外側(cè)，在SiC外延層28的表面部形成有p^－型區(qū)域51。在p^－型區(qū)域51的表面部，形成有p^＋型區(qū)域52。p^－型區(qū)域51沿著有源區(qū)域2的周邊形成為直線狀，與（最外側(cè)的）多個晶體管單元18的p^－型主體區(qū)域29一體化。此外，關(guān)于p^－型區(qū)域51，在圖5中，僅示出與外側(cè)單元區(qū)域45相鄰的部分，但是實際上，也可以沿著有源區(qū)域2的全周而包圍單元區(qū)域（內(nèi)側(cè)單元區(qū)域7及外側(cè)單元區(qū)域45）。p^＋型區(qū)域52在p^－型區(qū)域51的內(nèi)部區(qū)域（從p^－型區(qū)域51的周邊隔開間隔的區(qū)域）中，以在長度方向延伸的直線狀形成。此外，p^－型區(qū)域51及p^＋型區(qū)域52分別采用與p^－型主體區(qū)域29及p^＋型主體接觸區(qū)域31相同的工序形成，其雜質(zhì)濃度及深度也相同。

在有源區(qū)域2的周邊部，進一步以包圍單元區(qū)域（內(nèi)側(cè)單元區(qū)域7及外側(cè)單元區(qū)域45）的方式，形成有作為本發(fā)明的終端構(gòu)造的一個例子的多個保護環(huán)53。多個保護環(huán)53配置在SiC外延層28中距離與源極金屬43同電位的區(qū)域之中最外側(cè)的區(qū)域（該實施方式中，p^－型區(qū)域51）既定寬度（G）的保護環(huán)區(qū)域。既定寬度（G）在該實施方式中為5μm～100μm（例如，28μm）。保護環(huán)53在以與p^－型主體區(qū)域29相同的工序形成的情況下，其雜質(zhì)濃度及深度也相同。在以不同工序形成的情況下，雜質(zhì)濃度為例如1×10¹⁴cm^－3～1×10¹⁹cm^－3，深度為0.1μm～2μm。

另一方面，在外周區(qū)域3中，在SiC外延層28的表面部形成有p^－型區(qū)域55，在p^－型區(qū)域55的表面部形成有p^＋型區(qū)域56。p^－型區(qū)域55及p^＋型區(qū)域56與p^－型區(qū)域51及p^＋型區(qū)域52同樣，是以與p^－型主體區(qū)域29及p^＋型主體接觸區(qū)域31相同的工序形成的區(qū)域（雜質(zhì)濃度及深度相同）。但是，關(guān)于p^－型區(qū)域55及p^＋型區(qū)域56，通過p^＋型區(qū)域56形成在p^－型區(qū)域55的表面部的整個區(qū)域，形成層疊構(gòu)造。

外周區(qū)域3中的p^－型區(qū)域55及p^＋型區(qū)域56的形成之處是設(shè)定在SiC外延層28的端部的切割區(qū)域54。切割區(qū)域54如圖7A及圖7B所示，是晶圓57中在相鄰的半導(dǎo)體裝置1的邊界設(shè)定的包含切割線58的既定寬度的區(qū)域。各半導(dǎo)體裝置1通過沿著切割線58切斷晶圓57而進行單片化。此時，需要考慮切割鋸的位置偏差而設(shè)置既定寬度的余量（margin），該余量部分會在單片化后作為切割區(qū)域54殘留。

p^－型區(qū)域55及p^＋型區(qū)域56（p型區(qū)域）在切割區(qū)域54中，以在SiC外延層28的端面59露出的方式配置。以該露出面（端面59）為基準(zhǔn)的p^－型區(qū)域55及p^＋型區(qū)域56的寬度（F），在該實施方式中為5μm～100μm（例如，20μm）。該寬度（F）可以在例如切割區(qū)域54的寬度（D）與從保護環(huán)53延伸的耗盡層60的寬度（E）的2倍之差以上的范圍進行設(shè)定。在寬度（F）的設(shè)計中，切割區(qū)域54的寬度（D）在該實施方式中能夠使用從SiC外延層28的端面59到鈍化膜40的端緣為止的距離（例如，13μm）。另一方面，耗盡層60的寬度（E）能夠使用通過下述的式（1）算出的值。

[數(shù)1]

寬度（E）＝W（μm）= …（1）

（其中，ε_s：SiC的介電常數(shù)；V_bi：p型保護環(huán)53與n型SiC外延層28的pn結(jié)的內(nèi)電勢；q：電荷的絕對值；N_B：n型SiC外延層28的施主（donor）濃度。）

絕緣膜47除了層間膜36以外，進一步包含作為本發(fā)明的電極下絕緣膜的一個例子的金屬下絕緣膜61及端部絕緣膜62。在絕緣膜47形成有使p^＋型區(qū)域52露出的接觸孔63，以該接觸孔63為界內(nèi)側(cè)的部分為層間膜36，形成在柵極絕緣膜35上。另一方面，夾著接觸孔63而與層間膜36相鄰的外側(cè)的部分為金屬下絕緣膜61。

源極金屬43經(jīng)由接觸孔63與p^＋型區(qū)域52連接。另外，源極金屬43具有以與金屬下絕緣膜61重疊的方式引出到橫向外側(cè)的遮蓋部64。遮蓋部64夾著金屬下絕緣膜61而與保護環(huán)53對置。在該實施方式中，遮蓋部64以局部覆蓋形成有保護環(huán)53的區(qū)域（寬度（G）的保護環(huán)區(qū)域）的方式設(shè)置，其端部配置在比該保護環(huán)區(qū)域的外側(cè)端部更靠內(nèi)側(cè)。遮蓋部64可以覆蓋保護環(huán)區(qū)域的整體，但是其端部的位置決定為圖6的距離（B）成為40μm以上（例如，45μm～180μm）。距離（B）是金屬下絕緣膜61上的源極金屬43與SiC外延層28的橫向的長度。在該實施方式中，距離（B）為從遮蓋部64的端緣到金屬下絕緣膜61的端緣為止的長度。另外，距離（B）可以為耗盡層60的寬度（E）的2倍以上。

另外，如前述那樣，源極金屬43優(yōu)選由用Ti/TiN/Al－Cu表示的層疊構(gòu)造構(gòu)成。例如，在該實施方式中，源極金屬43包含從SiC外延層28側(cè)依次層疊的Ti/TiN膜65（勢壘膜）和Al－Cu膜66。此外，在圖4中，省略了Ti/TiN膜65及Al－Cu膜66的圖示。

在金屬下絕緣膜61的外側(cè)形成有遍及距離（A）露出SiC外延層28的SiC表面的n型區(qū)域67（第1導(dǎo)電型區(qū)域）。n型區(qū)域67是從形成在金屬下絕緣膜61的外側(cè)（該實施方式中，金屬下絕緣膜61與端部絕緣膜62之間）的開口68露出的SiC外延層28的一部分。如圖5所示，開口68例如沿著有源區(qū)域2與外周區(qū)域3的邊界以直線狀形成。n型區(qū)域67的距離（A）為40μm以上（例如，45μm～180μm），但是與距離（B）的合計優(yōu)選為180μm以下。通過使距離（A）及距離（B）的合計為180μm以下，能夠?qū)雽?dǎo)體裝置1的小片尺寸保留為適當(dāng)?shù)拇笮　?/p>

端部絕緣膜62以覆蓋SiC外延層28的切割區(qū)域54的方式形成。具體而言，端部絕緣膜62從SiC外延層28的端面59在橫向超過切割區(qū)域54而進一步延伸到內(nèi)部的區(qū)域。以該端面59為基準(zhǔn)的端部絕緣膜62的寬度（H），在該實施方式中為10μm～105μm（例如，22μm）。由此，p^－型區(qū)域55及p^＋型區(qū)域56（p型區(qū)域）被端部絕緣膜62覆蓋。

鈍化膜40與絕緣膜47一起為本發(fā)明的絕緣物的一個例子，由有機絕緣物構(gòu)成。能使用的有機絕緣物為例如聚酰亞胺類的原料、聚苯并惡唑類的原料、丙烯類的原料等。即，在該實施方式中，鈍化膜40作為有機鈍化膜而構(gòu)成。另外，鈍化膜40的厚度為例如0.2μm～20μm。

鈍化膜40以覆蓋絕緣膜47的方式形成。在該實施方式中，除了不覆蓋SiC外延層28的端部（換句話說，鈍化膜40劃分切割區(qū)域54）以外，鈍化膜40遍及SiC外延層28的大致整個區(qū)域而形成。因而，鈍化膜40在絕緣膜47的開口68中，遍及40μm以上的距離（A）而與SiC外延層28的n型區(qū)域67相接。

鈍化膜40不覆蓋SiC外延層28的端部，但是具有與端部絕緣膜62的一部分重疊的遮蓋部69。通過該遮蓋部69，使得SiC外延層28的SiC表面不會露出于外部。另外，遮蓋部69與端部絕緣膜62的重疊寬度（C），在該實施方式中為5μm以上（例如，9μm）。另外，在該實施方式中，遮蓋部69俯視觀察下相對于p型區(qū)域（p^－型區(qū)域55及p^＋型區(qū)域56）在內(nèi)側(cè)分離而形成。由此，遮蓋部69夾著端部絕緣膜62而與SiC外延層28的n型部分對置，與該p型區(qū)域不對置。

如以上那樣，依據(jù)半導(dǎo)體裝置1，如圖5及圖6所示，由于距離（A）為40μm以上，能夠充分地確保有機鈍化膜40與SiC外延層28（n型區(qū)域67）的接觸面積。由此，能夠提高有機鈍化膜40對于SiC外延層28的密合性。除此之外，由于距離（B）為40μm以上，或者，耗盡層60的寬度（E）的2倍以上，所以還能夠承受高溫高濕高電壓試驗（例如，在85℃、85％RH、施加960V的條件下連續(xù)1000小時）。將距離（A）及距離（B）設(shè)為上述范圍是在SiC半導(dǎo)體裝置中完全新的見解。SiC中，耗盡層60向橫向的擴展比Si小，因此以往沒有必要加長距離（A）及距離（B）而增大小片尺寸。這是因為存在如下?lián)鷳n，即即便不增大小片尺寸，耗盡層60到達小片端面59的可能性也低，在此之上，小片尺寸的擴大會成為小片單位面積的導(dǎo)通電阻上升的因素?；谶@樣的背景，本申請發(fā)明人敢于將距離（A）及距離（B）設(shè)為40μm以上，從而發(fā)現(xiàn)了能提高對高溫高濕高電壓試驗的耐受性。

進而該實施方式中，在SiC外延層28形成有p型區(qū)域（p^－型區(qū)域55及p^＋型區(qū)域56），進一步該p型區(qū)域被端部絕緣膜62覆蓋。因而，在圖7A所示的切割前，對晶圓57的狀態(tài)的半導(dǎo)體裝置1的電特性進行試驗時，能夠減輕切割區(qū)域54－源極金屬43（從開口42露出的部分）之間的大氣中所施加的電壓Va的負(fù)擔(dān)。

試驗中，例如，將一個半導(dǎo)體裝置1的源極金屬43設(shè)為0V，將晶圓57的背面設(shè)為1000V以上（例如，1700V）。由此，施加在源極金屬43－晶圓57之間產(chǎn)生1000V以上的電位差的最大施加電壓（BV），測定各MOSFET的耐壓。此時，包括切割區(qū)域54的一部分（p^－型區(qū)域55及p^＋型區(qū)域56以外的部分）在內(nèi)，晶圓57的n型部分被固定為1000V以上的電位，因此在切割區(qū)域54與源極金屬43之間會產(chǎn)生1000V以上的電位差。即便在這樣的情況下，依據(jù)該實施方式，沿著切割區(qū)域54也形成p型區(qū)域（p^－型區(qū)域55及p^＋型區(qū)域56），進一步切割區(qū)域54被端部絕緣膜62覆蓋。因此，能夠?qū)⑹┘釉谇懈顓^(qū)域54－源極金屬43之間的1000V以上的最大施加電壓（BV）用端部絕緣膜62及p型區(qū)域（p^－型區(qū)域55及p^＋型區(qū)域56）的2個階段進行緩沖。由此，能夠減輕切割區(qū)域54－源極金屬43之間的大氣中所施加的電壓Va的負(fù)擔(dān)。其結(jié)果，能夠?qū)崿F(xiàn)擊穿電壓值（BV）為1000V以上的半導(dǎo)體裝置1。

另外，通過使金屬下絕緣膜61的厚度為1μm以上，即便對金屬下絕緣膜61施加1000V以上的電壓也能防止絕緣破壞。另外，如果絕緣膜47為BPSG，則能通過回流容易地使金屬下絕緣膜61及端部絕緣膜62平坦，并能夠?qū)⒔^緣膜61、62的角部進行倒角（光滑）加工。其結(jié)果，能夠提高鈍化膜40對絕緣膜61、62的密合性。

另外，由于切割區(qū)域54沒有被鈍化膜40覆蓋，所以能夠容易地分割（切割）晶圓57b的狀態(tài)的半導(dǎo)體裝置1。

圖8～圖14分別是本發(fā)明的一實施方式所涉及的半導(dǎo)體裝置的示意性的截面圖。在圖8～圖14中，對于在與前述的圖6之間互相對應(yīng)的要素標(biāo)注同一參照標(biāo)號而示出。

接著，對于本發(fā)明的其他實施方式，主要說明與前述實施方式的半導(dǎo)體裝置1的不同點。

圖8的半導(dǎo)體裝置72中，鈍化膜40的遮蓋部69以隔著端部絕緣膜62選擇性地覆蓋p型區(qū)域（p^－型區(qū)域55及p^＋型區(qū)域56）的方式形成。由此，遮蓋部69對于該p型區(qū)域具有重疊部分。

在圖9的半導(dǎo)體裝置73中，沒有形成端部絕緣膜62，取而代之，鈍化膜40覆蓋SiC外延層28到端面59為止。在該情況下，切割區(qū)域54只要從端面59以適當(dāng)?shù)膶挾龋―）設(shè)定即可。另外，距離（A）以從金屬下絕緣膜61的端緣到SiC外延層28的端面59為止的長度規(guī)定即可。

圖10的半導(dǎo)體裝置74除了在切割區(qū)域54形成有p^－型區(qū)域55及p^＋型區(qū)域56（p型區(qū)域）以外，具有與圖9的半導(dǎo)體裝置73相同的結(jié)構(gòu)。在該情況下，距離（A）以從金屬下絕緣膜61的端緣到該p型區(qū)域為止的長度規(guī)定即可。即，距離（A）關(guān)于鈍化膜40與SiC外延層28的n型部分相接的區(qū)間為40μm以上即可。

圖11的半導(dǎo)體裝置75中，在絕緣膜47的金屬下絕緣膜61的外側(cè)至少形成有兩個開口68。在該實施方式中，在金屬下絕緣膜61與外側(cè)絕緣膜79之間、以及外側(cè)絕緣膜79與SiC外延層28的端面59之間，分別形成有開口68。鈍化膜40在各開口68中，遍及距離（A₁）及距離（A₂）而與SiC外延層28的n型區(qū)域67相接。在該情況下，鈍化膜40與n型區(qū)域67相接的區(qū)間的距離只要多個n型區(qū)域67各自中的接觸區(qū)間的距離（A₁）及距離（A₂）的合計為40μm以上即可。

圖12的半導(dǎo)體裝置76除了在n型區(qū)域67選擇性地形成凹部80以外，具有與圖9的半導(dǎo)體裝置73相同的結(jié)構(gòu)。凹部80中，鈍化膜40在凹部80的內(nèi)表面（底面及兩側(cè)面）中與n型區(qū)域67相接。在該情況下，鈍化膜40與n型區(qū)域67相接的區(qū)間的距離包括凹部80以外的區(qū)域上的接觸距離（A₅）和凹部80的底面及兩側(cè)面各自中的接觸區(qū)間的距離（A₃）及距離（A₄）的合計為40μm以上即可。

圖13的半導(dǎo)體裝置77中，晶體管單元18由溝槽柵構(gòu)造的MOSFET單元構(gòu)成。在該情況下，柵電極19隔著柵極絕緣膜35埋設(shè)于形成在多個晶體管單元18的各單元之間的柵極溝槽39。

圖14的半導(dǎo)體裝置78中，肖特基勢壘二極管81形成在有源區(qū)域2。即，取代源極金屬43，在與SiC外延層28之間設(shè)有形成肖特基結(jié)的肖特基金屬82。

如以上那樣，上述的實施方式的半導(dǎo)體裝置72～78均有（1）距離（A）為40μm以上，（2）距離（B）為40μm以上、或耗盡層60的寬度（E）的2倍以上，以及（3）SiC外延層28的端部被絕緣物（端部絕緣膜62或鈍化膜40）覆蓋這三個特征。因而，即便通過這些實施方式，也與圖1～圖6所示的實施方式同樣，能夠提供能防止晶圓狀態(tài)下實施的電特性試驗中的放電，并且能夠承受高溫高濕高電壓試驗的SiC半導(dǎo)體裝置。

以上，對本發(fā)明的實施方式進行了說明，但是本發(fā)明進一步也能夠用其他方式實施。

例如，晶體管單元18可以為平面柵構(gòu)造或溝槽柵構(gòu)造的IGBT單元。在該情況下，在圖4及圖13中，取代n^＋型SiC襯底27而使用p^＋型SiC襯底27即可。此外，將各種半導(dǎo)體元件構(gòu)造形成在有源區(qū)域2也可。

另外，源極金屬43或肖特基金屬82等的表面電極無需為金屬制，例如，也可為多晶硅等的半導(dǎo)體電極。

另外，內(nèi)置電阻21無需埋入柵極金屬44的下方的層間膜36，例如，在層間膜36的表面形成與柵極金屬44和柵極指狀部5連接的多晶硅布線作為內(nèi)置電阻也可。

另外，作為內(nèi)置電阻21的材料，取代多晶硅而使用具有與柵極金屬44及柵極指狀部5相同或比它大的電阻值的材料（例如，Al（鋁）、AlCu（鋁－銅合金）、Cu（銅）等的金屬布線）也可。即便內(nèi)置電阻21為金屬也能加長柵極金屬44與柵極指狀部5之間的距離，因此能夠增大將柵電極19的電阻值及內(nèi)置電阻21的電阻值合計后的電阻值。

另外，內(nèi)置電阻21無需形成在柵極金屬44的下方，例如，形成在柵極指狀部5的下方也可。

另外，內(nèi)置電阻21可以為沿著柵極金屬44的周邊部24的一部分的直線狀，也可以為沿著柵極金屬44的周邊部24的全周的環(huán)狀。

另外，也可以采用反轉(zhuǎn)了前述的半導(dǎo)體裝置1的各半導(dǎo)體部分的導(dǎo)電型的結(jié)構(gòu)。例如，半導(dǎo)體裝置1中，p型的部分為n型、n型的部分為p型也可。

此外，可在權(quán)利要求書所記載的事項的范圍內(nèi)實施各種各樣的設(shè)計變更。

本申請對應(yīng)于2014年5月16日向日本國專利廳提出的特愿2014－102699號，該申請的全部公開在此通過引用被加入。

標(biāo)號說明

1 半導(dǎo)體裝置；2 有源區(qū)域；18 晶體管單元；19 柵電極；27 SiC襯底；28 SiC外延層；29 p^－型主體區(qū)域；30 n^＋型源極區(qū)域；31 p^＋型主體接觸區(qū)域；32 通道區(qū)域；35 柵極絕緣膜；36 層間膜；39 柵極溝槽；40 鈍化膜；43 源極金屬；44 柵極金屬；47 絕緣膜；51 p^－型區(qū)域；52 p^＋型區(qū)域；53 保護環(huán)；54 切割區(qū)域；55 p^－型區(qū)域；56 p^＋型區(qū)域；57 晶圓；58 切割線；59 端面；60 耗盡層；61 金屬下絕緣膜；62 端部絕緣膜；63 接觸孔；64 遮蓋部；65 Ti/TiN膜；66 Al－Cu膜；67 n型區(qū)域；68 開口；69 遮蓋部；72 半導(dǎo)體裝置；73 半導(dǎo)體裝置；74 半導(dǎo)體裝置；75 半導(dǎo)體裝置；76 半導(dǎo)體裝置；77 半導(dǎo)體裝置；78 半導(dǎo)體裝置；79 半導(dǎo)體裝置；80 凹部；81 肖特基勢壘二極管；82 肖特基金屬。